JP6821809B2 - 単結晶シリコンから構成される半導体ウェハおよび単結晶シリコンから構成される半導体ウェハの製造方法 - Google Patents

単結晶シリコンから構成される半導体ウェハおよび単結晶シリコンから構成される半導体ウェハの製造方法 Download PDF

Info

Publication number
JP6821809B2
JP6821809B2 JP2019532112A JP2019532112A JP6821809B2 JP 6821809 B2 JP6821809 B2 JP 6821809B2 JP 2019532112 A JP2019532112 A JP 2019532112A JP 2019532112 A JP2019532112 A JP 2019532112A JP 6821809 B2 JP6821809 B2 JP 6821809B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
single crystal
bmd
crystal silicon
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019532112A
Other languages
English (en)
Other versions
JP2020502028A (ja
Inventor
ミュラー，ティモ
ゲームリヒ，ミヒャエル
ザットラー，アンドレアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2020502028A publication Critical patent/JP2020502028A/ja
Application granted granted Critical
Publication of JP6821809B2 publication Critical patent/JP6821809B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、単結晶シリコンから構成される半導体ウェハおよび単結晶シリコンから構成される半導体ウェハの製造方法に関する。半導体ウェハの特性は、無欠陥領域（ＤＺ：denuded zone）、および高いピーク密度を有するＢＭＤへ発展可能である核を有する半導体ウェハの内側領域である。半導体ウェハは、その表面上に生成されるゲート酸化膜の高い電気破壊抵抗を示す。したがって、それは、比較的小さいサーマルバジェットをもたらす状況下においても、ＮＡＮＤ論理を有する電子部品を製造するのに特に好適である。
単結晶シリコンから構成される半導体ウェハの製造方法は、各々異なる雰囲気中で特定の温度範囲における温度での２つのＲＴＡ処理を含む。
先行技術／課題
無欠陥領域および比較的高い密度のＢＭＤ（バルク微小欠陥）を有する内側領域を有する半導体ウェハは、たとえば、ＵＳ２０１０／０ １０５ １９１ Ａ１の主題である。この周知の半導体ウェハを製造するために、シリコンの単結晶がＣＺ法によって成長され、さらに処理されて半導体ウェハを製造する。単結晶を引き出すとき、中性領域Ｎが形成されるように、引出し速度Ｖおよび単結晶と融解物との間の界面における軸方向温度勾配Ｇを調節することに注意する。中性領域Ｎにおいて、格子間シリコン原子（シリコン格子）の密度および空孔は、密度閾値より低く、Ｌｐｉｔ（ｌａｒｇｅ ｐｉｔ：最大ピット）およびＣＯＰ（ｃｒｙｓｔａｌ ｏｒｉｇｉｎａｔｅｄ ｐａｒｔｉｃｌｅ：結晶由来粒子）などの欠陥が形成されるよりも高い。シリコン格子が空孔よりも優位にある中性領域は、Ｎｉ領域とも呼ばれる。空孔がシリコン格子よりも優位にある中性領域は、Ｎｖ領域とも呼ばれる。単結晶シリコンから構成される半導体ウェハを製造するためのＵＳ２０１０／０ １０５ １９１Ａ１に記載されるプロセスは、酸化雰囲気中の半導体ウェハのＲＴＡ（ｒａｐｉｄ ｔｈｅｍｒａｌ ａｎｎｅａｌ：迅速熱間アニール）処理に続いて、ＲＴＡ処理の間に形成される酸化物層の除去、およびその後の窒化雰囲気中のＲＴＡ処理を含む。
単結晶シリコンから構成される上記に説明された周知の半導体ウェハは、電子部品の製造の全ての要求を完全に満たしておらず、特にＮＡＮＤ論理を有する電子部品を製造するために望ましいものではない。したがって、本発明の目的は、単結晶シリコンから構成され、このような要求を満たす半導体ウェハを提供することである。
本発明の目的は、
表面、裏面、中間部および周縁部を有する単結晶シリコンから構成される半導体ウェハであって、
中間部から周縁部まで延在するＮｖ領域と、
表面から２０μｍ以上の深さまで、半導体ウェハの内部へ延在する無欠陥領域と、を備え、プラチナ拡散およびＤＬＴＳによって決定される無欠陥領域の空孔の密度は、１×１０13空孔／ｃｍ3以下であり、半導体ウェハはさらに、
４．５×１０17ａｔｏｍｓ／ｃｍ3以上、５．５×１０17ａｔｏｍｓ／ｃｍ3以下の酸素濃度と、
無欠陥領域に隣接し、かつ熱処理によって６．０×１０9／ｃｍ3以上のピーク密度を有するＢＭＤへ変化可能である核を有する、半導体ウェハの内部の領域と、を備え、熱処理は、４時間にわたって８００℃の温度まで、および１６時間にわたって１０００℃の温度まで、半導体ウェハを加熱することを含む、半導体ウェハによって実現される。
無欠陥領域とは、ＢＭＤがなく、ＢＭＤが熱処理によって生成され得ない半導体ウェハの結晶格子の領域である。
無欠陥領域は、半導体ウェハの表面から１５μｍ以上の深さ、好ましくは２０μｍ以上の深さまで、半導体ウェハの内部へ延在する。無欠陥領域がより小さい深さを有する場合、漏洩電流の発生によって、ＮＡＮＤメモリ要素の機能は低下する。
単結晶シリコンから構成される半導体ウェハは、無欠陥領域に隣接し、熱処理によってＢＭＤへ変化可能である核を含む半導体ウェハの内部の領域を有する。ＢＭＤは、不純物のエネルギシンク（ゲッタ）として作用する。この熱処理は、４時間にわたって８００℃の温度まで単結晶シリコンから構成される半導体ウェハを加熱し、次に１６時間にわたって１０００℃の温度まで半導体ウェハを加熱すること、または同等のサーマルバジェットを有する熱処理を備える。熱処理は、好ましくは、体積で１０の窒素および体積で１の酸素からなる雰囲気中で実行される。
熱処理の後、単結晶シリコンから構成される半導体ウェハは、５．０×１０9／ｃｍ3以上、好ましくは８．５×１０9／ｃｍ3以上のＢＭＤのピーク密度を有する。ＢＭＤのピーク密度は、好ましくは、半導体ウェハの表面から１００μｍ以下の距離にある。表面とは、電子部品の構造の形成のために提供される単結晶シリコンから構成される半導体ウェハの表面である。
半導体ウェハの表面から９μｍ〜３４０μｍの距離を有するＢＭＤの密度の径方向分布は、このようなＢＭＤのサイズの径方向分布と同様に、比較的均質である。比ＤＢＭＤｍａｘ／ＤＢＭＤｍｉｎは、好ましくは、１．４以下である。ＤＢＭＤｍａｘは半導体ウェハの中間部と周縁部との間のこのようなＢＭＤの最大密度であり、ＤＢＭＤｍｉｎはこのようなＢＭＤの最低密度である。半導体ウェハの表面まで９μｍ〜３４０μｍの距離を有するＢＭＤのサイズは、好ましくは、５５ｎｍ〜７５ｎｍの範囲にあり、ＢＭＤのそれぞれの最大寸法の長さを意味する。比ＳＢＭＤｌａｒｇｅ／ＳＢＭＤｓｍａｌｌは、好ましくは、１．３以下である。ＳＢＭＤｌａｒｇｅは単結晶シリコンから構成される半導体ウェハの中間部と周縁部との間のＢＭＤの最大を意味し、ＳＢＭＤｓｍａｌｌはＢＭＤの最小を表す。
上述の漏洩電流の発生は、八面体酸素析出物につながる。それらは、特に、単結晶の冷却の間に形成され、典型的には５ｎｍ〜１５ｎｍの直径を有する。これらの欠陥は、より大きなＢＭＤへと成長し得る。ＢＭＤのない無欠陥領域を維持するために、好適なＲＴＡ処理によってこのタイプの酸素析出物を除去することが必要である。
単結晶シリコンから構成される半導体ウェハは、１５μｍ以上、好ましくは２０μｍ以上の深さを有する無欠陥領域を有し、空孔の密度は１×１０13空孔／ｃｍ3以下、好ましくは７×１０12空孔／ｃｍ3以下であり、プラチナ拡散およびＤＬＴＳ（ｄｅｅｐ ｌｅｖｅｌ ｔｒａｎｓｉｅｎｔ ｓｐｅｃｔｒｏｓｃｏｐｙ：深さレベル過渡電流分光法）によって決定される。空孔の存在は、八面体酸素析出物の形成を促進し、この理由のために、無欠陥領域の空孔の密度は比較的低くされるべきである。
シリコンから構成される半導体ウェハは、４．５×１０17ａｔｏｍｓ／ｃｍ3以上、５．５×１０17ａｔｏｍｓ／ｃｍ3以下の酸素濃度を有する。酸素濃度が低すぎる場合、半導体ウェハの内部の領域で変化可能であるＢＭＤの密度が不十分になり、ＢＭＤがゲッタとして効率的に作用できなくなる。酸素濃度が高すぎると、八面体酸素析出物が満足な範囲まで除去され得なくなり、その新たな形成が満足に防止され得なくなる。
特に、本発明の半導体ウェハの表面上に生成されるゲート酸化膜は、高い破壊抵抗（ＧＯＩ、ｇａｔｅ ｏｘｉｄｅ ｉｎｔｅｇｒｉｔｙ：ゲート酸化膜整合性）を有する。ＧＯＩテスト（破壊に対する電荷テスト）によれば、最大０．１Ｃ／ｃｍ2の破壊電荷Ｑｄｂの分布における欠陥密度ＤＤは０．１／ｃｍ2未満である。
目的は、単結晶シリコンから構成される半導体ウェハの製造方法であって、この順番で、
ＣＺ法によってシリコンの単結晶を成長させることと、
単結晶からの単結晶シリコンから構成される少なくとも１つの半導体ウェハの分割と、を含み、半導体ウェハは、４．５×１０17ａｔｏｍｓ／ｃｍ3以上、５．５×１０17ａｔｏｍｓ／ｃｍ3以下の酸素濃度を有し、全体的にＮｖ領域からなり、上記方法はさらに、
アルゴンおよび酸素を含む雰囲気中での、２０ｓ以上、４０ｓ以下の期間にわたる、１２８５℃以上、１２９５℃以下の第１の温度範囲の温度での、単結晶シリコンから構成される半導体ウェハの第１のＲＴＡ処理と、
半導体ウェハの表面からの酸化物層の化学的除去と、
アルゴンおよびアンモニアを含む雰囲気中での、１５ｓ以上、３０ｓ以下の期間にわたる、１１６０℃以上、１１８５℃以下の第２の温度範囲の温度、および不活性雰囲気中での、２０ｓ以上、４０ｓ以下の期間にわたる、１１５０℃以上、１１７５℃以下の第３の温度範囲での温度での、単結晶シリコンから構成される半導体ウェハの第２のＲＴＡ処理と、を含む方法によって、さらに達成される。
単結晶シリコンから構成される本発明に係る半導体ウェハの製造は、ＣＺ法による単結晶の成長、および半導体ウェハを与えるためのそのさらなる加工を含む。さらなる加工は、好ましくは、単結晶から分離された半導体ウェハのラップ仕上げおよび／またはすり潰しによる機械作業、ＳＣ１溶液、ＳＣ２溶液およびオゾンでの半導体ウェハの酸洗いおよび前洗浄による表面付近のダメージを受けた結晶領域の除去を含む。さらなる加工によって単結晶から得られた単結晶シリコンから構成される半導体ウェハは、いずれの場合においても意図された順番で、第１および第２のＲＴＡ処理を受ける。雰囲気の組成は、第２のＲＴＡ処理の間に変化される。
単結晶の成長の間に、磁場が、好ましくは、融解物に印加され、特に好ましくは水平方向磁場またはＣＵＳＰ磁場が印加される。引出し速度Ｖと界面における軸方向温度勾配Ｇとの比Ｖ／Ｇは、単結晶のさらなる加工によって得られる単結晶シリコンから構成される半導体ウェハが全体的にＮｖ領域からなるように、調整される。Ｎｖ領域に対する制限は、内側領域で高い濃度のＢＭＤを形成可能であるという単結晶シリコンから構成される半導体ウェハの能力、および特に均質である半導体ウェハの中間部から周縁部までのＢＭＤの密度の径方向プロファイルの特性に有利な効果を及ぼす。
３００ｍｍの直径を有する半導体ウェハの製造が想定される場合、単結晶の成長の間の引出し速度Ｖは、好ましくは、０．５ｍｍ／ｍｉｎ以上である。
単結晶は、好ましくは、アルゴン雰囲気中、または特に好ましくはアルゴンおよび水素を含む雰囲気中で成長する。水素分圧は、好ましくは、４０Ｐａ未満である。
単結晶から得られた単結晶シリコンから構成される半導体ウェハは、４．５×１０17ａｔｏｍｓ／ｃｍ3以上、５．５×１０17ａｔｏｍｓ／ｃｍ3以下の酸素濃度を有する（新たなＡＳＴＭ）。単結晶の酸素濃度は、その製造の間、たとえばるつぼおよび／もしくは単結晶の回転のスピードを調節することによって、ならびに／または、単結晶が成長する雰囲気を形成するガスの圧力および／もしくは流速を調節することによって、ならびに／または、融解物に印加される磁場の磁場強度を調節することによって、設定可能であることが知られている。
第１のＲＴＡ処理は、単結晶シリコンから構成される半導体ウェハの１２８５℃以上、１２９５℃以下の温度範囲の温度までの迅速な加熱、および２０ｓ以上、４０ｓ以下の期間にわたるこの温度範囲での半導体ウェハの保持を含む。保持温度および保持時間は、八面体酸素析出物が効率的に除去されるように、それぞれ１２８５℃以上、２０ｓ以上でなければならない。しかしながら、さもなければスリップ転移を引き起こす特定のリスクが存在するため、それらはそれぞれ１２９５℃以下、４０ｓ以下でもあるべきである。第１のＲＴＡ処理は、アルゴンおよび酸素を含む雰囲気中で実行される。酸素の割合は、好ましくは、体積で３％以下である。体積で０．５％以上、体積で３％以下の酸素の割合が特に好ましい。
第１のＲＴＡ処理の間、熱的酸化物が、処理された半導体ウェハの表面上に形成され、これは第１のＲＴＡ処理の後に化学的な方法によって除去される。この目的のために、単結晶シリコンから構成される半導体ウェハは、好ましくは、まず含水ＨＦ溶液で、次にＳＣ１溶液で、最終的にはＳＣ２溶液で処理される。ＨＦ溶液は、好ましくは、０．５重量％のＨＦを含み、ＳＣ１溶液は、好ましくは、体積で５の水、体積で１の２７％重量強度の水中水酸化アンモニウム、および体積で１の３０％重量強度の水中過酸化水素を含み、ＳＣ２溶液は、好ましくは、体積で６の水、体積で１の３０％重量強度の水中過酸化水素、および体積で１の３７％重量強度の水中塩化水素を含む。
第２のＲＴＡ処理は、単結晶シリコンから構成される半導体ウェハの１１６０℃以上、１１８５℃以下の温度範囲の温度までの迅速な加熱、およびアルゴンおよびアンモニアを含む、好ましくはアルゴンおよびアンモニアからなる雰囲気中での、１５ｓ以上、３０ｓ以下の期間にわたるこの温度範囲での半導体ウェハの保持を含む。体積比Ａｒ:ＮＨ3は、好ましくは、１０：１０以上、１０：５以下、特に好ましくは１０：８である。ＲＴＡ炉を通るガス混合物の流速は、好ましくは、２ｓｌｍ以上、５ｓｌｍ以下である。アルゴンおよびアンモニアを含む雰囲気中でのＲＴＡ処理の後、単結晶シリコンから構成される半導体ウェハは、不活性雰囲気中で、２０ｓ以上、４０ｓ以下の期間にわたって、１１５０℃以上、１１７５℃以下の温度範囲の温度でさらに処理される。雰囲気の組成は変化し、半導体ウェハのＲＴＡ処理は同様の温度で続行される。代替例として、まず６００℃以上まで半導体ウェハを冷却し、アンモニアがなくなるまで窒素でＲＴＡ炉をフラッシュし、次に不活性雰囲気中で、１１５０℃以上、１１７５℃以下の温度範囲のターゲット温度まで半導体ウェハを加熱することが好ましい。不活性雰囲気は、好ましくは、アルゴンからなる。不活性雰囲気中の半導体ウェハのさらなる処理は、無欠陥領域の領域における空孔の密度を十分に低減し、したがってそこに新たに形成される酸素析出物を防止するため、特に重要である。
第１および第２のＲＴＡ処理の過程における単結晶シリコンから構成される半導体ウェハの迅速な加熱は、好ましくは、１５℃／ｓ以上、特に好ましくは、２５℃／ｓの温度上昇速度で、６００℃の温度からターゲット温度まで実行される。第１のＲＴＡ処理後および第２のＲＴＡ処理後の冷却は、好ましくは、少なくとも６００℃の温度が達成されるまで、２５℃／ｓ以上の冷却速度で実行される。温度上昇速度およびターゲット温度から最大１００℃離れるような温度の冷却速度は、好ましくは、さらに離れる温度の場合に低くなり得る。
第２のＲＴＡ処理の後、単結晶シリコンから構成される半導体ウェハは、好ましくは、ＤＳＰ（ｄｏｕｂｌｅ ｓｉｄｅ ｐｏｌｉｓｈｉｎｇ：両面研磨）、すなわち上面および下面の同時研磨によって、続いて半導体ウェハの配向ノッチの研磨および半導体ウェハの縁部の研磨によって研磨される。上面の領域、半導体ウェハの表面は、通常、電子部品の形成のために用いられる。その理由のために、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：化学機械研磨）による最終的な表面研磨が特に好ましい。次に、研磨された半導体ウェハは、好ましくは、最終的に洗浄され、乾燥される。
単結晶シリコンから構成され、上述されたプロセスによって製造される半導体ウェハは、比較的小さいサーマルバジェットをもたらす条件下においても、ＮＡＮＤ論理を有する電子部品を製造するのに特に好適である。この安定性のための前提条件は、比較的深い無欠陥領域、半導体ウェハ上に生成されるゲート酸化膜の高い電気破壊抵抗、および比較的低い酸素濃度にもかかわらず、かつ比較的小さいＢＭＤを製造するためのサーマルバジェットがもたらされるにもかかわらず、半導体ウェハの内側領域における高い密度のＢＭＤを形成する能力である。
本発明は、実施例の助けによって、および図面を参照して、以下に示される。
八面体酸素析出物の透過電子顕微鏡写真である。 本発明に係る半導体ウェハの例についての、深さｄｃの関数としての空孔の密度Ｃｖを示す図である。 本発明にしたがわない半導体ウェハの例についての、深さｄｃの関数としての空孔の密度Ｃｖを示す図である。 本発明に係る半導体ウェハの例についての、酸化ゲート膜の破壊抵抗を決定するためのテストの代表的な結果を示す図である。 本発明にしたがわない半導体ウェハの例についての、酸化ゲート膜の破壊抵抗を決定するためのテストの結果を示す図である。 本発明にしたがわない半導体ウェハの例についての、酸化ゲート膜の破壊抵抗を決定するためのテストの結果を示す図である。 本発明にしたがわない半導体ウェハの例についての、損傷コンデンサの位置を示す図である。 本発明にしたがわない半導体ウェハの例についての、損傷コンデンサの位置を示す図である。 本発明に係る半導体ウェハの例についての、損傷コンデンサの位置を示す図である。 本発明に係る半導体ウェハの例および本発明にしたがわない半導体ウェハの例についての、半径の関数としての無欠陥領域の深さを示す図である。 本発明に係る半導体ウェハの例および本発明にしたがわない半導体ウェハの例についての、半径の関数としての無欠陥領域の深さを示す図である。 本発明に係る半導体ウェハの例についての、半径の関数としての表面に対する特定の深さにおけるＢＭＤの密度を示す図である。 図１２のＢＭＤについての半径の関数としてのＢＭＤのサイズを示す図である。 本発明に係る半導体ウェハの例についての、表面から、３００μｍより若干深い深さまでのＢＭＤの密度の深さプロファイルを示す図である。 本発明に係る半導体ウェハの例についての、表面から、３００μｍより若干深い深さまでのＢＭＤの密度の深さプロファイルを示す図である。 本発明に係る半導体ウェハの例についての、表面から、３００μｍより若干深い深さまでのＢＭＤの密度の深さプロファイルを示す図である。
シリコンの単結晶は、水平方向の磁場が融解物に印加されるＣＺ法によって製造され、さらに処理されて単結晶シリコンから構成され、かつ３００ｍｍの直径および研磨された表面を有する半導体ウェハを得た。半導体ウェハの一部は、本発明にしたがうＲＴＡ処理を受けた。中間部から縁部までＮｖ領域からなるこれらの半導体ウェハは、その中に存在する格子間酸素の濃度の関数として３つのグループに分割された（低いＯｉ、中程度のＯｉ、および高いＯｉ）。酸素濃度は、４．５×１０17ａｔｏｍｓ／ｃｍ3から５×１０17ａｔｏｍｓ／ｃｍ3まで（ｌ Ｏｉ）、または５×１０17ａｔｏｍｓ／ｃｍ3超から５．２５×１０17ａｔｏｍｓ／ｃｍ3まで（ｍ Ｏｉ）、または５．２５×１０17ａｔｏｍｓ／ｃｍ3超から５．５×１０17ａｔｏｍｓ／ｃｍ3まで（ｈ Ｏｉ）であった。
３つのグループの半導体ウェハは、八面体酸素析出物を有していた。その典型的な代表が、明視野透過電子顕微鏡写真を示す図１に見られる。
第１のＲＴＡ処理の過程の間に、半導体ウェハは、７５℃／ｓの速度でＲＴＡ炉において６００℃から７５０℃までの温度範囲、５０〜７５℃／ｓの速度で７５０℃超から１２００℃までの温度範囲、および２５℃／ｓの速度で１２００℃超から１２９０℃のターゲット温度までの温度範囲で加熱され、３０ｓにわたってターゲット温度で保持された。半導体ウェハは、その後、２５℃／ｓの速度でターゲット温度から１２００℃超までの温度範囲、３５℃／ｓの速度で１２００℃から９００℃超までの温度範囲、および３０℃／ｓの速度で９００℃から６００℃までの温度範囲で、迅速に冷却された。ＲＴＡ炉の雰囲気は、１％の酸素の容積割合を有するアルゴンと酸素との混合物から構成された。
第１のＲＴＡ処理の後、半導体ウェハは、それぞれの表面からの第１のＲＴＡ処理の過程の間に形成された酸素層の除去を含む化学的処理を受けた。化学的処理は、含水ＨＦ溶液による半導体ウェハの処理、次にＳＣ１溶液による半導体ウェハの処理、および最終的にＳＣ２溶液による半導体ウェハの処理から構成された。
半導体ウェハは、その後、水で洗浄され、乾燥され、第２のＲＴＡ処理を経た。
第２のＲＴＡ処理の過程の間、半導体ウェハは、７５℃／ｓの速度で６００℃から１１７５℃のターゲット温度までの温度範囲で加熱され、２０ｓにわたってターゲット温度で保持された。ＲＴＡ炉の雰囲気は、この期間の終わりまで、１３．５：１０のＡｒ：ＮＨ3の体積比を有するアルゴンとアンモニアとの混合物から構成された。その後、アルゴン雰囲気まで変化した。半導体ウェハは、まず６００℃まで冷却され、４０ｓにわたってこの温度で保持され、ＲＴＡ炉は、この期間の間、窒素でフラッシュされた。半導体ウェハは、その後、アルゴン雰囲気中で１１６０℃のターゲット温度まで加熱され、３０ｓ間このターゲット温度で保持され、次に迅速に冷却された。６００℃〜７５０℃の温度範囲において温度は７５℃／ｓの速度で上昇し、５０〜７５℃／ｓの速度で７５０℃超から１１００℃までの温度範囲、および７５℃／ｓの速度で１１００℃超から１１６０℃のターゲット温度までの温度範囲に上昇した。１１６０℃のターゲット温度から１１００℃超の温度までの温度範囲において温度は２５℃／ｓの速度で低下し、３５℃／ｓの速度で１１００℃から９００℃超の温度までの温度範囲、および３０℃／ｓの速度で９００℃から６００℃までの温度範囲に低下した。
第２のＲＴＡ処理の後、単結晶シリコンから構成される半導体ウェハは、ＤＳＰによる研磨、ＣＭＰによる縁部の研磨および表面の研磨を受け、最終的に洗浄され、乾燥された。
これらの半導体ウェハの部分について、空孔の深さプロファイルが、プラチナ拡散およびＤＬＴＳによって決定され、他の部分について、ゲート酸化膜の破壊抵抗が決定され、さらに他の部分について、熱処理の過程の間に内部領域においてＢＭＤを変化させる能力が決定された。
空孔の深さプロファイルを決定するために、テスト検体が試験対象となる半導体ウェハから切り出され、プラチナが半導体ウェハの裏面に属するテスト検体の面上に堆積された。テスト検体は、２５ｍｍ×１２ｍｍの面積を有し、テスト検体へプラチナを拡散するために１時間にわたって窒素雰囲気中で７３０℃まで加熱された。テスト検体の表面は、続いて、０．２°〜１．３°の面取り角度を有する面取りを作製するために、すり潰され研磨された。面取り角度は、深さ×空孔の深さプロファイルの解像度を決定する。テスト検体は、それを洗浄するために、まずアセトン、次に希釈フッ化水素酸（ＤＨＦ）へ浸漬された。ショットキーダイオードを作製するために、チタンから構成され、１．４ｍｍの直径および１００ｎｍの厚さを有するラウンドコンタクトが面取りの表面上に堆積され、インジウム−ガリウムから構成されるオーミックコンタクトが背面上に堆積された。
ＤＬＴＳによって置換プラチナの濃度ＣＰｔを決定するために、タイプＤＬ８０００の分光計が以下の機械条件下で用いられた：逆バイアス電圧ＵＲ＝５Ｖ；パルス電圧ＵＰ＝０．０１Ｖ；パルス幅ｔｐ＝１００μｓ、および過渡電流の記録の窓（期間幅）ＴＷ＝５ｍｓ。エネルギレベルＥＶ＝０．３３ｅＶに割り当てられ得るＤＬＴＳピークが評価された。深さｘの関数としてこのように決定された濃度ＣＰｔ（ｘ）は、以下の式によって、空孔の密度ＣＶ（ｘ）へ変換された。
Figure 0006821809
ゲート酸化膜の破壊抵抗を決定するために、測定対象となる半導体ウェハの表面には、多結晶シリコンから構成される電極を有する８００ＭＯＳコンデンサが設けられ、コンデンサは、段階的電流傾斜を用いてＧＯＩテスト（破壊に対する電荷テスト）を受け、破壊電荷Ｑｄｂの分布（破壊電荷密度分布）が決定された。コンデンサのゲート酸化膜は、２５ｎｍの厚さおよび８ｎｍ2の面積を有した。
内側領域においてＢＭＤを変化させる能力を決定するために（ＢＭＤテスト）、半導体ウェハは、まず４時間にわたって８００℃の温度で、次に１６時間にわたって１０００℃の温度で、１：１０のＯ2：Ｎ2の体積比の酸素と窒素との混合物から構成される雰囲気中で熱処理された。
半導体ウェハは、その後、ＩＲ−ＬＳＴ（赤外光反射トモグラフィ）によって検査された。無欠陥領域の深さ、ＢＭＤの径方向密度分布および径方向サイズ分布を決定するために、ハンガリーの製造社Ｓｅｍｉｌａｂ Ｃｏ．Ｌｔｄ．からの分析ツールモデルＬＳＴ−３００Ａが提供された。
図２は、深さｄｃの関数として空孔の密度Ｃｖについての代表的な結果を示す。密度は、プラチナ拡散およびＤＬＴＳによって決定された。半導体ウェハの表面から内部への、本発明に係る半導体ウェハの中間部における深さプロファイルが測定された。図３は、比較の目的のために、第２のＲＴＡ処理の間の不活性雰囲気中でのさらなる処理がその製造の間に省略されることから無欠陥領域における空孔の密度が非常に高いために、本発明にしたがわない半導体ウェハの対応する深さプロファイルを示す。
図４は、本発明に係る半導体ウェハの例のための、ゲート酸化膜の破壊抵抗を決定するためのテストの代表的な結果を示す。欠陥密度ＤＤは、Ｑｂｄの関数としてプロットされる。Ｎｆは、損傷コンデンサの数であり、Ｎｔは存在するコンデンサの数であり、Ａｇは二酸化ケイ素から構成されるゲート酸化膜の面積であり、欠陥密度は以下のように規定される。
Figure 0006821809
図５は、比較の目的のために、第１のＲＴＡ処理の温度が１２５０℃であることからその製造の間非常に低く、かつこの処理の期間が１５ｓで選択されることから非常に短いものであるために、本発明にしたがわない半導体ウェハのゲート酸化膜の破壊抵抗の対応する描写を示す。
図６は、第１のＲＴＡ処理の温度が１２５０℃であることからその製造の間非常に低いために、本発明にしたがわない半導体ウェハのゲート酸化膜の破壊抵抗のさらなる対応する描写を示す。第１のＲＴＡ処理の期間は３０ｓであった。したがって、第１の処理を延ばすことは、第１のＲＴＡ処理の温度が非常に低く選択される限り、向上された結果をもたらさなかった。
図７は、最大１／ｃｍ2のＱｂｄのＧＯＩテスト（その結果は図５に示される）において損傷したコンデンサの位置が描かれたカードを示す。コンデンサの位置は、半導体ウェハの中間部からのその距離ｐｃに関して描かれる。これらのコンデンサは、例外なく、半導体ウェハの中間部および周縁部に近接する、すなわち比較的高い密度の空孔を有する領域にある。
図８は、図７に対応するカードを示し、本発明にしたがわない半導体ウェハに関し、図６も関連する。第１のＲＴＡ処理を３０ｓまで延ばすことは、第１のＲＴＡ処理の温度が１２５０℃として選択されることから低すぎる限り、コンデンサの損傷の向上をもたらすことはほとんどない。
図９は、図７および図８に対応するカードを示し、図４にも関連する本発明に係る半導体ウェハに関する。この半導体ウェハの製造は、３０ｓにわたる１２９０℃の温度での第１のＲＴＡ処理を含んだ。コンデンサの低い損傷は、酸素析出物が効率的に除去され得ることを示す。
図１０は、代表的な例のために、本発明に係る半導体ウェハの半径ｒの関数としての無欠陥領域の深さを示す。深さのプロファイルは、上記に説明されたＢＭＤテストの過程の間に決定された。グラフ（図１０）は、半導体ウェハの表面からの対応する径方向位置において見られる第１のＢＭＤの距離ＤＺを示す。
図１１は、図１０のそれと対応する描写である。実施例（実線）および比較例（点線および破線）は、いずれの場合においても、半径ｒの関数として無欠陥領域の深さを示す。実施例は、本発明にしたがって製造された半導体ウェハに属する。比較例は、本発明にしたがって製造されていない半導体ウェハに属する。製造プロセスの唯一の相違は、第１のＲＴＡ処理のターゲット温度であった。それは、１２９０℃（実施例）または１２５０℃（比較例）であった。
図１２は、代表的な例のために、本発明に係る半導体ウェハの半径ｒの関数としてのＢＭＤの密度を示す。密度のプロファイルは、上記に説明されたＢＭＤテストの過程において決定された。ＤＢＭＤは、半導体ウェハの表面から９μｍ〜３４０μｍの距離を有する半導体ウェハの内部領域において見られたＢＭＤ密度の平均を表す。図１３は、半導体ウェハの半径ｒの関数としての半導体ウェハのＢＭＤのサイズを示す。ＳＢＭＤは、半導体ウェハの内部領域において見られたＢＭＤのサイズの平均を表す。
図１４、図１５、および図１６は、代表的な例のために、表面から、３００μｍより若干深い深さまでのＢＭＤの密度の深さプロファイルを示す。深さプロファイルは、上記に説明されたＢＭＤテストの過程において決定された。グラフは、半導体ウェハの表面からの距離の関数として、本発明に係る半導体ウェハのＢＭＤの密度を示す。ｄｃは半導体ウェハの中間部における距離であり（図１４）、ｄｒ／２は７５ｍｍの半径を有する半導体ウェハ上の位置における距離であり（図１５）、ｄｒ＝１４０は１４０ｍｍの半径を有する半導体ウェハの位置における距離である（図１６）。

Claims (8)

  1. 表面、裏面、中央部および周縁部を有する単結晶シリコンから構成される半導体ウェハであって、
    前記中央部から前記周縁部まで延在するＮｖ領域と、
    前記表面から２０μｍ以上の深さまで、前記半導体ウェハの内部へ延在する無欠陥領域と、を備え、プラチナ拡散およびＤＬＴＳによって決定される前記無欠陥領域の空孔の密度は、１×１０13空孔／ｃｍ3以下であり、前記半導体ウェハはさらに、
    ４．５×１０17ａｔｏｍｓ／ｃｍ3以上、５．５×１０17ａｔｏｍｓ／ｃｍ3以下の酸素濃度と、
    前記無欠陥領域に隣接し、かつ熱処理によって５．５×１０9／ｃｍ3以上のピーク密度を有するＢＭＤへ変化可能である核を有する、前記半導体ウェハの前記内部の領域と、を備え、前記熱処理は、４時間にわたって８００℃の温度まで、および１６時間にわたって１０００℃の温度まで、前記半導体ウェハを加熱することを含み、
    前記半導体ウェハの前記中央部から前記周縁部まで、前記半導体ウェハの前記表面から９μｍ〜３４０μｍの距離を有するＢＭＤの密度の比Ｄ ＢＭＤｍａｘ ／Ｄ ＢＭＤｍｉｎ が１．４以下であるという条件を満たし、Ｄ ＢＭＤｍａｘ はＢＭＤの最大密度であり、Ｄ ＢＭＤｍｉｎ はＢＭＤの最小密度である、半導体ウェハ。
  2. ＢＭＤの前記ピーク密度は、前記半導体ウェハの前記表面から１００μｍ以下の距離にある、請求項１に記載の半導体ウェハ。
  3. 前記半導体ウェハの前記中央部から前記周縁部まで、前記半導体ウェハの前記表面から９μｍ〜３４０μｍの距離を有するＢＭＤのサイズの比ＳＢＭＤｌａｒｇｅ／Ｓ ＢＭＤｓｍａｌｌが１．３以下であるという条件を満たし、Ｓ ＢＭＤｌａｒｇｅ はＢＭＤの最大値であり、Ｓ ＢＭＤｓｍａｌｌ はＢＭＤの最小値である、請求項１に記載の半導体ウェハ。
  4. 単結晶シリコンから構成される半導体ウェハの製造方法であって、この順番で、
    ＣＺ法によってシリコンの単結晶を成長させることと、
    単結晶シリコンから構成される少なくとも１つの半導体ウェハを前記単結晶から分離と、を含み、前記半導体ウェハは、４．５×１０17ａｔｏｍｓ／ｃｍ3以上、５．５×１０17ａｔｏｍｓ／ｃｍ3以下の酸素濃度を有し、全体的にＮｖ領域からなり、前記方法はさらに、
    アルゴンおよび酸素を含む雰囲気中での、２０ｓ以上、４０ｓ以下の期間にわたる、１２８５℃以上、１２９５℃以下の第１の温度範囲の温度での、単結晶シリコンから構成される前記半導体ウェハの第１のＲＴＡ処理と、
    前記半導体ウェハの表面からの酸化物層の化学的除去を含む、前記半導体ウェハの化学的処理と、
    アルゴンおよびアンモニアを含む雰囲気中での、１５ｓ以上、３０秒以下の期間にわたる、１１６０℃以上、１１８５℃以下の第２の温度範囲の温度、および不活性雰囲気中での、２０ｓ以上、４０ｓ以下の期間にわたる、１１５０℃以上、１１７５℃以下の第３の温度範囲の温度での、単結晶シリコンから構成される前記半導体ウェハの第２のＲＴＡ処理と、を含む、方法。
  5. 前記単結晶の成長は、アルゴンおよび水素を含む雰囲気中で実行される、請求項４に記載の方法。
  6. 前記単結晶は、０．５ｍｍ／ｍｉｎ以上の引出し速度で成長し、前記単結晶は、少なくとも３００ｍｍの直径を有する、請求項４または請求項５に記載の方法。
  7. 前記第３の温度範囲における前記ＲＴＡ処理は、アルゴンの雰囲気中で実行される、請求項４〜請求項６のいずれか１項に記載の方法。
  8. 単結晶シリコンから構成される前記半導体ウェハの熱処理は、前記第３の温度範囲における前記ＲＴＡ処理の後に実行され、前記半導体ウェハの８００℃の温度までの加熱は、４時間にわたって実行され、前記半導体ウェハの１０００℃の温度までの加熱は、１６時間にわたって実行される、請求項４〜請求項７のいずれか１項に記載の方法。
JP2019532112A 2016-12-15 2017-12-08 単結晶シリコンから構成される半導体ウェハおよび単結晶シリコンから構成される半導体ウェハの製造方法 Active JP6821809B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016225138.4A DE102016225138A1 (de) 2016-12-15 2016-12-15 Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
DE102016225138.4 2016-12-15
PCT/EP2017/082021 WO2018108735A1 (de) 2016-12-15 2017-12-08 Halbleiterscheibe aus einkristallinem silizium und verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium

Publications (2)

Publication Number Publication Date
JP2020502028A JP2020502028A (ja) 2020-01-23
JP6821809B2 true JP6821809B2 (ja) 2021-01-27

Family

ID=61074458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019532112A Active JP6821809B2 (ja) 2016-12-15 2017-12-08 単結晶シリコンから構成される半導体ウェハおよび単結晶シリコンから構成される半導体ウェハの製造方法

Country Status (8)

Country Link
US (1) US10961640B2 (ja)
EP (1) EP3555348B1 (ja)
JP (1) JP6821809B2 (ja)
KR (1) KR102223709B1 (ja)
CN (1) CN110062824B (ja)
DE (1) DE102016225138A1 (ja)
TW (1) TWI649466B (ja)
WO (1) WO2018108735A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7078496B2 (ja) * 2018-08-30 2022-05-31 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
WO2020213230A1 (ja) * 2019-04-16 2020-10-22 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
EP3929334A1 (de) * 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben
EP4151782B1 (de) * 2021-09-16 2024-02-21 Siltronic AG Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
TW508378B (en) 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
KR100745312B1 (ko) 2001-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어
EP1879224A3 (en) * 2002-04-10 2008-10-29 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
JP5167654B2 (ja) 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
KR20100036155A (ko) * 2008-09-29 2010-04-07 매그나칩 반도체 유한회사 실리콘 웨이퍼 및 그의 제조방법
KR101657970B1 (ko) * 2009-04-13 2016-09-20 신에쯔 한도타이 가부시키가이샤 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법, 그리고 디바이스의 제조방법
KR101231412B1 (ko) * 2009-12-29 2013-02-07 실트로닉 아게 실리콘 웨이퍼 및 그 제조 방법
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
CN105900219B (zh) * 2014-01-14 2019-04-26 胜高股份有限公司 硅晶片及其制备方法
JP6652959B2 (ja) * 2014-07-31 2020-02-26 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 窒素ドープされた空孔優勢であるシリコンインゴット、およびそれから形成された半径方向に均一に分布した酸素析出の密度およびサイズを有する熱処理されたウエハ
TWI592524B (zh) * 2014-09-24 2017-07-21 Ｓｕｍｃｏ股份有限公司 單晶矽之製造方法及製造系統
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法

Also Published As

Publication number Publication date
WO2018108735A1 (de) 2018-06-21
CN110062824B (zh) 2021-07-06
TW201839190A (zh) 2018-11-01
KR102223709B1 (ko) 2021-03-05
US10961640B2 (en) 2021-03-30
US20200240039A1 (en) 2020-07-30
TWI649466B (zh) 2019-02-01
JP2020502028A (ja) 2020-01-23
CN110062824A (zh) 2019-07-26
EP3555348B1 (de) 2021-02-03
EP3555348A1 (de) 2019-10-23
KR20190084298A (ko) 2019-07-16
DE102016225138A1 (de) 2018-06-21

Similar Documents

Publication Publication Date Title
JP6821809B2 (ja) 単結晶シリコンから構成される半導体ウェハおよび単結晶シリコンから構成される半導体ウェハの製造方法
TWI539041B (zh) 單晶矽半導體晶圓及其製造方法
TWI393168B (zh) 降低矽晶圓中金屬污染之方法
JP4741793B2 (ja) シリコンウェーハ及びその製造方法
JP5167654B2 (ja) シリコン単結晶ウエーハの製造方法
CN105900219B (zh) 硅晶片及其制备方法
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
US11955386B2 (en) Method for evaluating defective region of wafer
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP3080501B2 (ja) シリコンウェーハの製造方法
US9958493B2 (en) Method for evaluating defect region of semiconductor substrate
TWI694183B (zh) 由單晶矽製成的半導體晶圓
JP5720557B2 (ja) 半導体基板の評価方法および半導体基板の製造方法
JP2004119446A (ja) アニールウエーハの製造方法及びアニールウエーハ
JPH11288942A (ja) 半導体装置の製造方法
JP2004031845A (ja) ゲッタリング能力の評価方法
CN106917143A (zh) 一种改善硅片内部氧沉淀及获得表面洁净区的方法
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210106

R150 Certificate of patent or registration of utility model

Ref document number: 6821809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250