JP2013118623A - スプリッタ回路およびチューナーシステム - Google Patents

スプリッタ回路およびチューナーシステム Download PDF

Info

Publication number
JP2013118623A
JP2013118623A JP2012238107A JP2012238107A JP2013118623A JP 2013118623 A JP2013118623 A JP 2013118623A JP 2012238107 A JP2012238107 A JP 2012238107A JP 2012238107 A JP2012238107 A JP 2012238107A JP 2013118623 A JP2013118623 A JP 2013118623A
Authority
JP
Japan
Prior art keywords
transistor
output
input
circuit
splitter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012238107A
Other languages
English (en)
Other versions
JP5588496B2 (ja
Inventor
Yoshi Ikeuchi
督 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2012238107A priority Critical patent/JP5588496B2/ja
Publication of JP2013118623A publication Critical patent/JP2013118623A/ja
Application granted granted Critical
Publication of JP5588496B2 publication Critical patent/JP5588496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

【課題】スプリッタ回路において、入出力間の高いアイソレーション、並びに、特定出力ポートでの高い線形性およびノイズ特性を改善すること。
【解決手段】入力信号が入力される入力ポート(21)と、第1のインピーダンス調整回路(5)と、前記入力信号が、前記第1のインピーダンス調整回路を介して、ソースに供給される第1のトランジスタ(1)と、前記第1のトランジスタのドレインからの出力信号が出力される第1の出力ポート(31)と、容量素子(14)と、前記入力信号が、前記容量素子を介して、ゲートに供給される第2のトランジスタ(3)と、前記第2のトランジスタのドレインからの出力信号が出力される第2の出力ポート(32)と、を備えるスプリッタ回路。
【選択図】 図1

Description

本発明は、スプリッタ回路およびこれを用いたチューナーシステムに関する。
図6は、特許文献1に記載されているスプリッタ回路の回路図である。
図6に示される特許文献1のスプリッタ回路は、入力ポート81に入力された信号を出力ポート82および出力ポート83に出力するスプリッタ回路である。このスプリッタ回路には、出力から入力へのフィードバック回路84、89が存在する。もし、これらのフィードバック回路がない場合は、入力整合回路を用いて所望の周波数で整合をとる必要があり、周波数特性が狭帯域となる。
しかし、図6のスプリッタ回路では、フィードバック回路84、89を用いることで、トランジスタ86、91の相互コンダクタンスGmに反比例して入力インピーダンスは低くなり、ゲート−ソース容量等の寄生容量の影響により実効的な相互コンダクタンスGmが下がる周波数帯域までは低インピーダンスが保たれる。これにより広帯域化を実現することができる。またフィードバック回路84、89による低い入力インピーダンスにより、入力電力信号は電流信号として伝播され、トランジスタ入力ゲート電圧振幅が抑えられ、高い線形性も得られる。
このように、特許文献1のスプリッタ回路では入出力間にフィードバック回路84、89を設けることにより、広帯域化および高い線形性を実現している。
特開2009−260929号公報
しかしながら、特許文献1に記載のスプリッタ回路は、フィードバック回路84、89が存在するため、入力ポート81−出力ポート82間、または入力ポート81−出力ポート83間において入出力間のアイソレーションの確保が困難となる。
また、入力信号はトランジスタ86、91のゲートに入力されるため、入力ポート81の電圧信号に対し、出力ポート82および83の電圧信号が逆相信号となる。そのため、図7のようにトランジスタ86、91のゲート電圧が高いときにはドレイン電圧が下がり、ソース−ドレイン間のバイアスを確保することが困難となり、トランジスタの非線形性が顕著となるため、より高い線形性は望めない。
また、入力電流信号はフィードバック回路84、89を通り、それぞれトランジスタ86、91へと流れる。これにより、トランジスタ86、91の実効的な相互コンダクタンスGmが下がり、各々の出力ポート82、83でのノイズ特性劣化を引き起こす。
そこで、本発明は、スプリッタ回路において、入出力間の高いアイソレーション、並びに、特定出力ポートでの高い線形性およびノイズ特性を改善することを目的とする。
本発明の一態様は、入力信号が入力される入力ポート(例えば図1に示す入力ポート30)と、第1のインピーダンス調整回路(例えば図1に示すインピーダンス調整回路5)と、前記入力信号が、前記第1のインピーダンス調整回路を介して、ソースに供給される第1のトランジスタ(例えば図1に示すトランジスタ1)と、前記第1のトランジスタのドレインからの出力信号が出力される第1の出力ポート(例えば図1に示す出力ポート31)と、容量素子(例えば図1に示す容量素子14)と、前記入力信号が、前記容量素子を介して、ゲートに供給される第2のトランジスタ(例えば図1に示すトランジスタ3)と、前記第2のトランジスタのドレインからの出力信号が出力される第2の出力ポート(例えば図1に示す出力ポート32)と、を備えることを特徴とするスプリッタ回路である。
この構成によれば、入出力間の高いアイソレーションを有し、特定出力ポートへの高い線形性およびノイズ特性が改善されたスプリッタ回路を実現できる。
前記入力信号が、前記容量素子を介して各ゲートにそれぞれ供給されるn個のトランジスタ(nは1以上の整数)と、前記n個のトランジスタの各ドレインからの出力信号がそれぞれ出力されるn個の出力ポートと、をさらに備えていてよい。
また、前記第1のトランジスタに直列接続される第1のカスコードトランジスタ(例えば図1に示すカスコードトランジスタ2)をさらに備え、前記第1の出力ポートは、前記第1のカスコードトランジスタのドレインからの出力信号を出力するようになっていてよい。
この構成によれば、出力インピーダンスを上げることで第1および第2のトランジスタのドレインの電圧振幅を抑え線形性を向上させるとともに、入出力間のアイソレーションを向上させることができる。
また、前記容量素子に直列接続される第2のインピーダンス調整回路(例えば図3に示すインピーダンス調整回路)をさらに備えていてよい。
本発明の他の態様は、上記いずれかの態様に記載のスプリッタ回路(例えば図4に示すスプリッタ回路100)と、前記スプリッタ回路の前記第1の出力ポートからの出力信号が供給される主チューナー(例えば図4に示すラジオチューナー110)と、前記スプリッタ回路の前記第2の出力ポートからの出力信号が供給される副チューナー(例えば図4に示すVICS(登録商標)チューナー120)と、を備えることを特徴とするチューナーシステムである。
この構成によれば、入出力間の高いアイソレーションを有し、特定出力ポートへの高い線形性およびノイズ特性が改善されたスプリッタ回路、およびこれを利用したチューナーシステムを実現できる。
また、前記主チューナーはラジオチューナーであり、前記副チューナーは道路交通情報通信システム専用チューナーであってよい。
本発明の一態様によれば、入出力間の高いアイソレーションを有し、特定出力ポートへの高い線形性およびノイズ特性が改善されたスプリッタ回路、およびこれを利用したチューナーシステムを実現できる。
本発明の第1の実施形態に係るスプリッタ回路の一例を示す回路図である。 本発明の第1の実施形態に係るスプリッタ回路におけるトランジスタのソース電圧とドレイン電圧の位相を示す図である。 本発明の第1の実施形態に係るスプリッタ回路の別の例を示す回路図である。 本発明の第1の実施形態に係るスプリッタ回路を用いたチューナーシステムの構成の一例を示すブロック図である。 本発明の第2の実施形態に係るスプリッタ回路の一例を示す回路図である。 特許文献1に記載のスプリッタ回路の回路図である。 特許文献1に記載のスプリッタ回路におけるトランジスタのゲート電圧とドレイン電圧の位相を示す図である。
以下、本発明の実施形態について、図面を参照しながら説明する。以下の説明において参照する各図では、他の図と同等部分は同一符号によって示す。
(第1の実施形態)
(スプリッタ回路)
図1は、本実施形態に係るスプリッタ回路の一例を示す回路図である。
入力ポート30には、インピーダンス調整回路5およびソース回路7が接続され、DCカット用の容量素子14を介して例えばNチャネル型トランジスタからなるトランジスタ3が接続されている。インピーダンス調整回路5は例えばNチャネル型トランジスタからなるトランジスタ1のソースに接続されている。また、ソース回路6はトランジスタ3のソースとグランドの間に挿入されている。
ここで、ソース回路6、7は、例えばインダクタで構成されて、トランジスタ1、3に電流バイアスを与えるためのものである。
また、トランジスタ1のゲートはゲートバイアス回路10に接続され、トランジスタ3のゲートはゲートバイアス回路13に接続されている。
トランジスタ1のドレインは例えばNチャネル型トランジスタからなるカスコードトランジスタ2のソースに接続され、カスコードトランジスタ2のゲートはバイアス回路9に接続されている。同様に、トランジスタ3のドレインは例えばNチャネル型トランジスタからなるカスコードトランジスタ4のソースに接続され、カスコードトランジスタ4のゲートはバイアス回路12に接続されている。
カスコードトランジスタ2のドレインは負荷回路8に接続されるとともに出力ポート31へ接続されている。同様に、カスコードトランジスタ4のドレインは負荷回路11に接続されるとともに出力ポート32へ接続されている。
ここで、カスコードトランジスタ2および4は、出力インピーダンスを上げることでそれぞれトランジスタ1および3のドレインの電圧振幅を抑え線形性を向上させるとともに、入出力間のアイソレーションを向上させるためのものである。
次に、本実施形態に係るスプリッタ回路の動作について説明する。図1のスプリッタ回路100は、入力ポート30に入力された信号を出力ポート31および出力ポート32に出力するものである。すなわち、入力ポート30に入力された信号は、インピーダンス調整回路5を介してトランジスタ1のソース側に供給されるとともに、容量素子14を介してトランジスタ3のゲート側に供給され、トランジスタ1およびトランジスタ3のドレインからの出力信号が、それぞれ出力ポート31、32から出力される。
スプリッタ回路100において、トランジスタ1のソースからのインピーダンスは相互コンダクタンスGmに反比例するため、電流やトランジスタサイズを調整することで低入力インピーダンスに設定することができる。
インピーダンス調整回路5は、例えば抵抗で構成され、入力ポート30への入力インピーダンスが所望の値になるよう調整するとともに、トランジスタ1のゲート−ソース間電圧振幅を抑え、線形性を向上させることができる。
このように、本実施形態のスプリッタ回路100においては、入力ポート30への入力インピーダンスは、トランジスタ1のソースから見える入力インピーダンスと、インピーダンス調整回路5とによって決定され、低入力インピーダンスに設定される。
また、その入力インピーダンスは、トランジスタ1のソースからのインピーダンスにより低インピーダンスに設定されており、トランジスタ1の相互コンダクタンスGmに反比例するため、ゲート−ソース容量等の寄生容量の影響により実効的なGmが下がる周波数帯域までは低インピーダンスが保たれる。これにより広帯域化を実現することが可能である。
以上説明したように、本実施形態に係るスプリッタ回路100は、フィードバック回路を必要としない構成とし、その低入力インピーダンスにより広帯域化を実現している。よって、入力ポート30−出力ポート31間または入力ポート30−出力ポート32間において、入出力間の高いアイソレーションを得ることができる。また、入出力間の高いアイソレーションの結果として、出力ポート31−出力ポート32間においては、高い出力ポート間のアイソレーションも実現することができる。
そして、本実施形態のスプリッタ回路100において、入力電流信号は、その低入力インピーダンスにより、ほぼすべてがトランジスタ1へと入力され、トランジスタ3へはほとんど入力されない。そのため出力ポート31では優れたノイズ特性を得ることができる。
また、本実施形態に係るスプリッタ回路100では、入力信号はトランジスタ1のソースに入力されるため、入力ポート30の電圧信号に対し、出力ポート31の電圧信号が同相信号となる。そのため、図7のように入力信号がトランジスタのゲートに入力されることにより、入力ポートの電圧信号と出力ポートの電圧信号が逆相信号となっていた従来の構成と比較して、本実施形態のスプリッタ回路100では、図2に示されるように、ソース電圧とドレイン電圧は同相信号になり、動作時のトランジスタ1のソース−ドレイン間のバイアス条件が緩和され、線形性をさらに改善することができる。
(第1の実施形態の変形例)
図3は本実施形態に係るスプリッタ回路の別の例を示す回路図である。
図3では、図1のスプリッタ回路において、入力ポート30の直後で分岐されている。つまり、入力ポート30からソース回路7を経て、インピーダンス調整回路5を介してトランジスタ1に向かう経路と、入力ポート30から容量素子14を介してトランジスタ3に向かう経路とに分岐され、これら経路それぞれに入力ポート30に入力された入力信号が供給される。さらに、容量素子14とトランジスタ3との間にインピーダンス調整回路17が追加されている。
インピーダンス調整回路17は例えばインダクタで構成され、トランジスタ3の入力容量と共振させるために挿入している。トランジスタ3の入力容量との共振周波数にインダクタンス値を調整すると、トランジスタ3への入力電流信号が大きくなる。その入力電流信号はトランジスタ3の高い入力インピーダンスにより電圧振幅へと変換される。そして、トランジスタ3のゲート電圧振幅が大きくなるので、出力ポート32のノイズ特性を改善することができる。
なお、インピーダンス調整回路17は、容量素子14とトランジスタ3との間に追加されているが、入力ポート30と容量素子14との間に追加してもよい。
(チューナーシステム)
図4は、本実施形態に係るスプリッタ回路100を用いたチューナーシステムの構成の一例を示すブロック図である。
スプリッタ回路100は、主要チューナーであるラジオチューナー(Radio Tuner)110および道路交通情報通信システム専用チューナー(Vehicle Information and Communication System Tuner:VICS(登録商標、以下同様) Tuner)120に接続されている。より詳しくは、入力信号はスプリッタ回路100の入力ポート30に入力され、スプリッタ回路100の出力ポート31からの出力信号はラジオチューナー110に入力され、スプリッタ回路100の出力ポート32からの出力信号はVICSチューナー120に入力される。
図4のチューナーシステムにおいては、FM多重化されたデジタル信号を復調するVICSチューナー120に比べ、ラジオチューナー110は優れたノイズ特性および線形性を要求される。
本実施形態に係るスプリッタ回路100の出力ポート31をラジオチューナー110へ接続し、出力ポート32をVICSチューナー120へ接続することにより、それぞれのチューナーの要求に適した信号に分配することが可能となる。
(第2の実施形態)
図5は、本実施形態に係るスプリッタ回路の一例を示す回路図である。なお、図5において、第1の実施形態に係るスプリッタ回路と同等の構成には同一符号が付されて示されている。
図5に示されるように、本実施形態に係るスプリッタ回路100は、第1の実施形態に係るスプリッタ回路(図1)のゲート入力のトランジスタ3に加え、さらにゲート入力のトランジスタ15、20を多数接続したものである。すなわち、本実施形態のスプリッタ回路100は、第1の実施形態に係るスプリッタ回路の構成(図1)に加えて、トランジスタ3、カスコードトランジスタ4、ソース回路6、負荷回路11、バイアス回路12、および出力ポート32と同等の構成を、複数、多段接続したものである。
第1の実施形態においては、トランジスタ3はゲート入力の構成となっているためその入力インピーダンスは高い。よって、これと同等の構成(トランジスタ15、20)を多数接続しても、出力ポート31の特性を劣化させることはそれほどない。
なお、上記実施形態に係るスプリッタ回路においては、トランジスタ1および3にそれぞれ接続されるカスコードトランジスタ2および4を備えているが、これらは必須の構成ではない。トランジスタ1および3の各ドレインからの出力信号が、それぞれ出力ポート31および32から出力されるようになっていてもよい。(図5のカスコードトランジスタ16、21についても同様であり、トランジスタ15、20の各ドレインからの出力信号が、それぞれ出力ポート33、34から出力されるようになっていてもよい。)
本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
1、3 トランジスタ
2、4 カスコードトランジスタ
5、17 インピーダンス調整回路
6、7 ソース回路
8、11 負荷回路
9、12 バイアス回路
10、13 ゲートバイアス回路
14 容量素子
15、20 トランジスタ
16、21 カスコードトランジスタ
30 入力ポート
31、32、33 出力ポート
81 入力ポート
82、83 出力ポート
84、89 フィードバック回路
85、90 容量素子
86、91 トランジスタ
87、92 ゲートバイアス回路
88 電源
93、94 ドレインバイアス回路
95、96 インダクタ
97、98 ダイオード
99 抵抗素子
100 スプリッタ回路
110 ラジオチューナー
120 VICSチューナー

Claims (6)

  1. 入力信号が入力される入力ポートと、
    第1のインピーダンス調整回路と、
    前記入力信号が、前記第1のインピーダンス調整回路を介して、ソースに供給される第1のトランジスタと、
    前記第1のトランジスタのドレインからの出力信号が出力される第1の出力ポートと、
    容量素子と、
    前記入力信号が、前記容量素子を介して、ゲートに供給される第2のトランジスタと、
    前記第2のトランジスタのドレインからの出力信号が出力される第2の出力ポートと、
    を備えることを特徴とするスプリッタ回路。
  2. 前記入力信号が、前記容量素子を介して各ゲートにそれぞれ供給されるn個のトランジスタ(nは1以上の整数)と、
    前記n個のトランジスタの各ドレインからの出力信号がそれぞれ出力されるn個の出力ポートと、
    をさらに備えることを特徴とする請求項1に記載のスプリッタ回路。
  3. 前記第1のトランジスタに直列接続される第1のカスコードトランジスタをさらに備え、
    前記第1の出力ポートは、前記第1のカスコードトランジスタのドレインからの出力信号を出力することを特徴とする請求項1または2に記載のスプリッタ回路。
  4. 前記容量素子に直列接続される第2のインピーダンス調整回路をさらに備えることを特徴とする請求項1から3のいずれか1項に記載のスプリッタ回路。
  5. 請求項1から4のいずれか1項に記載のスプリッタ回路と、
    前記スプリッタ回路の前記第1の出力ポートからの出力信号が供給される主チューナーと、
    前記スプリッタ回路の前記第2の出力ポートからの出力信号が供給される副チューナーと、
    を備えることを特徴とするチューナーシステム。
  6. 前記主チューナーはラジオチューナーであり、前記副チューナーは道路交通情報通信システム専用チューナーであることを特徴とする請求項5に記載のチューナーシステム。
JP2012238107A 2011-11-02 2012-10-29 スプリッタ回路およびチューナーシステム Active JP5588496B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012238107A JP5588496B2 (ja) 2011-11-02 2012-10-29 スプリッタ回路およびチューナーシステム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011241301 2011-11-02
JP2011241301 2011-11-02
JP2012238107A JP5588496B2 (ja) 2011-11-02 2012-10-29 スプリッタ回路およびチューナーシステム

Publications (2)

Publication Number Publication Date
JP2013118623A true JP2013118623A (ja) 2013-06-13
JP5588496B2 JP5588496B2 (ja) 2014-09-10

Family

ID=48712860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012238107A Active JP5588496B2 (ja) 2011-11-02 2012-10-29 スプリッタ回路およびチューナーシステム

Country Status (1)

Country Link
JP (1) JP5588496B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015128965A1 (ja) * 2014-02-26 2015-09-03 三菱電機株式会社 アクティブバラン回路及びトランス
CN113659934A (zh) * 2021-07-27 2021-11-16 电子科技大学 一种基于负反馈匹配网络的分布式低噪声放大器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63245189A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 信号スプリツタ回路
JPH09219673A (ja) * 1996-02-13 1997-08-19 Mazda Motor Corp 情報信号受信装置
JP2000115001A (ja) * 1998-10-09 2000-04-21 Fujitsu Ten Ltd 車載用受信装置
JP2009177400A (ja) * 2008-01-23 2009-08-06 Nec Electronics Corp 広帯域分配器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63245189A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 信号スプリツタ回路
JPH09219673A (ja) * 1996-02-13 1997-08-19 Mazda Motor Corp 情報信号受信装置
JP2000115001A (ja) * 1998-10-09 2000-04-21 Fujitsu Ten Ltd 車載用受信装置
JP2009177400A (ja) * 2008-01-23 2009-08-06 Nec Electronics Corp 広帯域分配器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015128965A1 (ja) * 2014-02-26 2015-09-03 三菱電機株式会社 アクティブバラン回路及びトランス
JPWO2015128965A1 (ja) * 2014-02-26 2017-03-30 三菱電機株式会社 アクティブバラン回路及びトランス
US9614498B2 (en) 2014-02-26 2017-04-04 Mitsubishi Electric Corporation Active balun circuit and transformer
CN113659934A (zh) * 2021-07-27 2021-11-16 电子科技大学 一种基于负反馈匹配网络的分布式低噪声放大器
CN113659934B (zh) * 2021-07-27 2023-04-25 电子科技大学 一种基于负反馈匹配网络的分布式低噪声放大器

Also Published As

Publication number Publication date
JP5588496B2 (ja) 2014-09-10

Similar Documents

Publication Publication Date Title
US8288895B2 (en) High-power tunable capacitor
JP5045754B2 (ja) スイッチ回路及び半導体装置
US7804361B2 (en) Low noise amplifier
JP5996378B2 (ja) 高周波スイッチ回路
US20100164621A1 (en) Output gain stage for a power amplifier
US7446590B2 (en) Low noise mixer with reduced distortion
US8179205B2 (en) Linearization systems and methods for variable attenuators
JP2010081250A (ja) 高周波スイッチ回路
US7227392B2 (en) Frequency multiplier
JP2015122628A (ja) スイッチング回路および半導体モジュール
US11095256B2 (en) Semiconductor device
JP2015226313A (ja) スイッチ回路付き利得可変型増幅器
US11323072B1 (en) Mixer with series connected active devices
US7876165B2 (en) Ring-based multi-push voltage-controlled oscillator
JP5588496B2 (ja) スプリッタ回路およびチューナーシステム
US10270405B2 (en) Radio frequency switch apparatus with improved harmonic attenuation characteristics
US10469121B2 (en) Non-linear shunt circuit for third order harmonic reduction in RF switches
CN105379110A (zh) 并联谐振电路
US9356564B1 (en) Broadband linear amplifier architecture by combining two distributed amplifiers
JP5862653B2 (ja) スイッチング回路および高周波モジュール
US10505581B2 (en) Electrical circuit for transmitting a useful analogue signal with a compensation circuit for compensating for distortions in the useful signal
JP5161856B2 (ja) バイアス回路
US20180167039A1 (en) Semiconductor device
US20140065984A1 (en) Transmit-receive switching circuit and wireless device
US9374065B2 (en) Variable inductor circuit and high frequency circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140725

R150 Certificate of patent or registration of utility model

Ref document number: 5588496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350