JP2013105937A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013105937A JP2013105937A JP2011249602A JP2011249602A JP2013105937A JP 2013105937 A JP2013105937 A JP 2013105937A JP 2011249602 A JP2011249602 A JP 2011249602A JP 2011249602 A JP2011249602 A JP 2011249602A JP 2013105937 A JP2013105937 A JP 2013105937A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- small signal
- diffusion layer
- plating
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dicing (AREA)
Abstract
【課題】ブレード欠けやチップ端部のチッピングを防ぎ、かつウエハプロセスの評価を行うこともできる半導体装置及びその製造方法を得る。
【解決手段】半導体基板1の有効領域2と有効領域2の周囲の無効領域3にそれぞれ拡散層4,5を同時に形成する。拡散層4,5上にそれぞれエミッタ電極6及び小信号電極7を同時に形成する。小信号電極7にプローブ12を接触させて拡散層5の電気特性又は拡散層5と小信号電極7のコンタクト抵抗を測定するテストを行う。テストの後に、エミッタ電極6上に開口10を有し、小信号電極7を覆う絶縁膜9を形成する。開口10を介してエミッタ電極6上にメッキ11を形成する。
【選択図】図4
【解決手段】半導体基板1の有効領域2と有効領域2の周囲の無効領域3にそれぞれ拡散層4,5を同時に形成する。拡散層4,5上にそれぞれエミッタ電極6及び小信号電極7を同時に形成する。小信号電極7にプローブ12を接触させて拡散層5の電気特性又は拡散層5と小信号電極7のコンタクト抵抗を測定するテストを行う。テストの後に、エミッタ電極6上に開口10を有し、小信号電極7を覆う絶縁膜9を形成する。開口10を介してエミッタ電極6上にメッキ11を形成する。
【選択図】図4
Description
本発明は、ブレード欠けやチップ端部のチッピングを防ぎ、かつウエハプロセスの評価を行うこともできる半導体装置及びその製造方法に関する。
パワーデバイスを外部電極と接続するために、Alワイヤなどによるボンディングが一般的に行われていた。しかし、パワーデバイスの定格電流値が大きくなると、ワイヤの本数も増え、ボンディングに要する時間が増加してしまう。また、パワーデバイスの損失改善が進んで電流密度が高くなると、ワイヤを接続できるスペースが確保できなくなる。
そこで、パワーデバイスの表面にメッキを形成し、このメッキと外部電極を直接はんだ付けする方法が考案され、広く普及している。この方法により、ワイヤボンディングなどの時間を短縮できるだけでなく、パワーサイクル寿命なども大幅に伸ばすことができ、信頼性の向上にもつながる。
また、パワーデバイスの製造において、拡散層とそれに接続された電極からなるサンプルテストモニターを形成し、ウエハプロセスの最後にその測定を行う。これにより、ウエハプロセス中の異常の有無が分かる。さらに、例えばIGBTのMOS部を形成する複数の拡散層のどこに異常が生じているのか、又は拡散層と電極のどの部分のコンタクト抵抗に異常が生じているのかも分かる。サンプルテストモニターは、ウエハプロセスの評価だけに使用され、実際のデバイスには不要であるため、ダイシングライン上など、ウエハ上の無効領域に形成される(例えば、特許文献1参照)。
しかし、ウエハ表面にメッキ処理を行うと、ダイシングライン上のサンプルテストモニターの電極にもメッキが形成されてしまう。通常メッキ厚みは数μmと厚いため、ダイシング時にブレードがメッキ上を通過する際に、ブレードが欠ける、チップ端部にチッピングが発生するなどの問題が生じる。
本発明は、上述のような課題を解決するためになされたもので、その目的はブレード欠けやチップ端部のチッピングを防ぎ、かつウエハプロセスの評価を行うこともできる半導体装置及びその製造方法を得るものである。
本発明に係る半導体装置の製造方法は、半導体基板の有効領域と前記有効領域の周囲の無効領域にそれぞれ第1及び第2の拡散層を同時に形成する工程と、前記第1及び第2の拡散層上にそれぞれ第1及び第2の電極を同時に形成する工程と、前記第2の電極にプローブを接触させて前記第2の拡散層の電気特性又は前記第2の拡散層と前記第2の電極のコンタクト抵抗を測定するテストを行う工程と、前記テストの後に、前記第1の電極上に開口を有し、前記第2の電極を覆う絶縁膜を形成する工程と、前記開口を介して前記第1の電極上にメッキを形成する工程とを備えることを特徴とする。
本発明により、ブレード欠けやチップ端部のチッピングを防ぎ、かつウエハプロセスの評価を行うこともできる。
図1は、本発明の実施の形態に係る半導体装置を示す平面図である。ウエハ状の半導体基板1は、行列状に配置された四角形の複数の有効領域2と、それぞれの有効領域2の周囲に配置された無効領域3とを有する。有効領域2には、IGBT(Insulated Gate Bipolar Transistor)やDiodeやMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)などのパワーデバイスが設けられている。無効領域3はダイシングラインを含む。
図2は図1の一部を拡大した平面図である。図3は図2のI−IIに沿った断面図であり、図4は図2のIII−IVに沿った断面図である。有効領域2及び無効領域3にそれぞれ拡散層4,5が設けられている。拡散層4はパワーデバイスを構成する複数の拡散層のうちの1つである。ただし、拡散層4,5は単一の拡散層に限らず、2〜3の積層された拡散層でもよい。
拡散層4,5上にそれぞれAlやAlSiなどのエミッタ電極6及び小信号電極7が設けられている。エミッタ電極6及び小信号電極7は、半導体基板1を覆う絶縁膜8の開口を介して拡散層4,5に電気的に接続されている。小信号電極7及び拡散層5がサンプルテストモニターを構成する。小信号電極7はダイシングラインの中央に配置されている。
ガラスコート酸化膜やポリイミドなどの絶縁膜9が小信号電極7を覆っている。絶縁膜9はエミッタ電極6上に開口10を有する。この開口10を介してエミッタ電極6上にNi−Auなどのメッキ11が設けられ、互いに電気的に接続されている。
続いて、本発明の実施の形態に係る半導体装置の製造方法を説明する。図5−9は本発明の実施の形態に係る半導体装置の製造方法を示す図である。図5は平面図であり、図6は図5のI−IIに沿った断面図であり、図7は図5のIII−IVに沿った断面図である。図8は図6と同じ方向から見た断面図であり、図9は図7と同じ方向から見た断面図である。
まず、図5〜7に示すように、半導体基板1の有効領域2と無効領域3にそれぞれ拡散層4,5を同時に形成する。この拡散層4,5上にそれぞれエミッタ電極6及び小信号電極7を同時に形成する。また、図示は省略するが、有効領域2にその他の拡散層や電極も形成してパワーデバイスの表面側の構造を形成する。
次に、図8に示すように、小信号電極7にプローブ12を接触させて拡散層5の電気特性又は拡散層5と小信号電極7のコンタクト抵抗を測定するテストを行う。サンプルテストモニターの拡散層5及び小信号電極7は、それぞれパワーデバイスの拡散層4及びエミッタ電極6と同時に形成されるため、このサンプルテストモニターでテストを行うことで、パワーデバイス側の評価を行うことができる。
次に、図9に示すように、全面に絶縁膜9を形成し、エミッタ電極6上において絶縁膜9に開口10を形成する。そして、半導体基板1の裏面にパワーデバイスの裏面側の構造を形成する。次に、図4に示すように、絶縁膜9をマスクにしてメッキ処理を行うことで、開口10を介してエミッタ電極6上にメッキ11を形成する。この際に、小信号電極7は絶縁膜9で覆われて外部と電気的に接続できないため、小信号電極7上にはメッキ11が形成されない。
次に、ウェハテストを行う。その後に、無効領域3のダイシングラインに沿って半導体基板1をダイシングする。この際に、サンプルテストモニターの小信号電極7上にメッキ11が形成されていないため、ブレード欠けやチップ端部のチッピングを防ぐことができる。
以上説明したように、本実施の形態では、サンプルテストモニターでテストを行った後に、サンプルテストモニターの小信号電極7を絶縁膜9でコーティングする。その後にメッキ処理を行う。これにより、ブレード欠けやチップ端部のチッピングを防ぎ、かつウエハプロセスの評価を行うこともできる。
1 半導体基板
2 有効領域
3 無効領域
4 拡散層(第1の拡散層)
5 拡散層(第2の拡散層)
6 エミッタ電極(第1の電極)
7 小信号電極(第2の電極)
9 絶縁膜
10 開口
11 メッキ
12 プローブ
2 有効領域
3 無効領域
4 拡散層(第1の拡散層)
5 拡散層(第2の拡散層)
6 エミッタ電極(第1の電極)
7 小信号電極(第2の電極)
9 絶縁膜
10 開口
11 メッキ
12 プローブ
Claims (3)
- 半導体基板の有効領域と前記有効領域の周囲の無効領域にそれぞれ第1及び第2の拡散層を同時に形成する工程と、
前記第1及び第2の拡散層上にそれぞれ第1及び第2の電極を同時に形成する工程と、
前記第2の電極にプローブを接触させて前記第2の拡散層の電気特性又は前記第2の拡散層と前記第2の電極のコンタクト抵抗を測定するテストを行う工程と、
前記テストの後に、前記第1の電極上に開口を有し、前記第2の電極を覆う絶縁膜を形成する工程と、
前記開口を介して前記第1の電極上にメッキを形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記メッキを形成した後に、前記無効領域に沿って前記半導体基板をダイシングする工程を更に備えることを特徴とする請求項1に記載の半導体装置の製造方法。
- 有効領域と前記有効領域の周囲の無効領域とを有する半導体基板と、
前記有効領域及び前記無効領域にそれぞれ設けられた第1及び第2の拡散層と、
前記第1及び第2の拡散層上にそれぞれ設けられた第1及び第2の電極と、
前記第1の電極上に開口を有し、前記第2の電極を覆う絶縁膜と、
前記開口を介して前記第1の電極上に設けられたメッキとを備えることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011249602A JP2013105937A (ja) | 2011-11-15 | 2011-11-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011249602A JP2013105937A (ja) | 2011-11-15 | 2011-11-15 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013105937A true JP2013105937A (ja) | 2013-05-30 |
Family
ID=48625262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011249602A Pending JP2013105937A (ja) | 2011-11-15 | 2011-11-15 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013105937A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015144211A (ja) * | 2014-01-31 | 2015-08-06 | 三菱電機株式会社 | 半導体装置の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008124437A (ja) * | 2006-10-19 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体ウェハ、その製造方法、および半導体チップの製造方法 |
-
2011
- 2011-11-15 JP JP2011249602A patent/JP2013105937A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008124437A (ja) * | 2006-10-19 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体ウェハ、その製造方法、および半導体チップの製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015144211A (ja) * | 2014-01-31 | 2015-08-06 | 三菱電機株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9761663B2 (en) | Semiconductor device | |
US7298051B2 (en) | Semiconductor element and manufacturing method thereof | |
JP2016025124A (ja) | 半導体装置およびその製造方法 | |
JP6665457B2 (ja) | 半導体装置 | |
US9230930B2 (en) | Semiconductor device | |
JP2012256787A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2017050489A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2013183143A (ja) | 半導体装置を製造する方法、及び、半導体装置 | |
US11410892B2 (en) | Semiconductor device and method of inspecting semiconductor device | |
US8692244B2 (en) | Semiconductor device | |
JP2013105937A (ja) | 半導体装置及びその製造方法 | |
US9117880B2 (en) | Method for manufacturing semiconductor device | |
US8836150B2 (en) | Semiconductor device | |
JP5618662B2 (ja) | 半導体素子の特性測定方法および半導体装置の製造方法 | |
JP2015002234A (ja) | 半導体装置及びその製造方法 | |
JP4179491B2 (ja) | 半導体装置及びその製造方法、ならびにその特性評価方法 | |
JP6894544B2 (ja) | 半導体装置の製造方法 | |
JP2021193745A (ja) | 半導体装置 | |
JP2011080796A (ja) | 半導体素子のパッケージおよびそのテストソケット | |
JP2020077756A (ja) | 半導体装置および半導体装置の製造方法 | |
CN113140547B (zh) | 半导体装置及裂纹检测方法 | |
WO2020105113A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2022044998A (ja) | 半導体装置および半導体装置の検査方法 | |
US20120112308A1 (en) | Semiconductor device, semiconductor group member and semiconductor device manufacturing method | |
JP2018164112A (ja) | 半導体装置の製造方法および半導体装置の評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141021 |