JP2013098533A - Manufacturing method for multilayer ceramic electronic component - Google Patents

Manufacturing method for multilayer ceramic electronic component Download PDF

Info

Publication number
JP2013098533A
JP2013098533A JP2012137559A JP2012137559A JP2013098533A JP 2013098533 A JP2013098533 A JP 2013098533A JP 2012137559 A JP2012137559 A JP 2012137559A JP 2012137559 A JP2012137559 A JP 2012137559A JP 2013098533 A JP2013098533 A JP 2013098533A
Authority
JP
Japan
Prior art keywords
external electrode
manufacturing
electronic component
multilayer ceramic
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012137559A
Other languages
Japanese (ja)
Inventor
Hyun Tae Kim
キム・ヒュン・テ
Seong Ho Kim
キム・ソン・ホ
Jeoung-U Choe
ウ チェ・ジョン
Masaaki Ono
雅章 小野
Sang Hoon Kwon
クォン・サン・フン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013098533A publication Critical patent/JP2013098533A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method for a multilayer ceramic electronic component.SOLUTION: A manufacturing method for a multilayer ceramic electronic component includes the steps of: providing a chip-like ceramic element; forming a first external electrode outside the ceramic element; forming a second external electrode including conductive metal on the first external electrode; and forming a metal coating film by applying solder paste including metal on the second external electrode. By forming a copper (Cu) or nickel (Ni) plating layer on the external electrode, the problem of penetration of the plating liquid and/or the problem of leaching of the copper (Cu) external electrode is prevented and the reliability of the multilayer ceramic electronic component can be increased.

Description

本発明は信頼性に優れた積層セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer ceramic electronic component having excellent reliability.

一般的にキャパシタ、インダクター、圧電体素子、バリスタ、またはサーミスターなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極とを備える。 In general, an electronic component using a ceramic material such as a capacitor, an inductor, a piezoelectric element, a varistor, or a thermistor is connected to a ceramic body made of a ceramic material, an internal electrode formed inside the body, and the internal electrode. And an external electrode installed on the surface of the ceramic body.

セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極とを含む。 Among ceramic electronic components, a multilayer ceramic capacitor includes a plurality of stacked dielectric layers, an internal electrode opposed to one another through one dielectric layer, and an external electrode electrically connected to the internal electrode. .

積層セラミックキャパシタは小型でありながら高容量が保障され、実装が容易であるという長所により、コンピューター、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。 Multilayer ceramic capacitors are widely used as components for mobile communication devices such as computers, PDAs, and mobile phones because of their small size, high capacity, and easy mounting.

最近では、電子製品が小型化及び多機能化するにつれ、チップ部品も小型化及び高機能化する傾向にあり、積層セラミックキャパシタも小さくて容量の大きい高容量製品が求められている。 Recently, as electronic products are miniaturized and multifunctional, chip components tend to be miniaturized and highly functional, and a high-capacity product having a small multilayer ceramic capacitor and a large capacity is demanded.

このような場合、外部電極層の厚さを減少させることで、全体チップサイズは同一に維持しながら積層セラミックキャパシタの小型化及び大容量化を試している。 In such a case, by reducing the thickness of the external electrode layer, an attempt is made to reduce the size and increase the capacity of the multilayer ceramic capacitor while maintaining the same overall chip size.

また、上記積層セラミック電子部品を基板上に実装する場合、実装が容易であるように外部電極上にニッケル／スズ（Ｎｉ／Ｓｎ）メッキを施す。 When the multilayer ceramic electronic component is mounted on a substrate, nickel / tin (Ni / Sn) plating is applied on the external electrode so that the mounting is easy.

一般的に、上記メッキ工程は電気メッキ（Ｅｌｅｃｔｒｉｃ Ｄｅｐｏｓｉｔｉｏｎ）または電解メッキという方式で行われるが、この場合、メッキ液が内部に浸透したり、メッキ時に発生する水素ガスによって積層セラミック電子部品の信頼性が低下することがある。 In general, the plating process is performed by electroplating or electrolytic plating. In this case, the reliability of the multilayer ceramic electronic component is increased by the penetration of the plating solution or the hydrogen gas generated during plating. May decrease.

一方、上記の問題点を解決するために、溶融された半田ペースト（ｓｏｌｄｅｒ ｐａｓｔｅ）を直接外部電極に塗布する方式が考案されたが、この場合、外部電極の銅（Ｃｕ）金属が溶融された半田ペーストと反応して浸出（ｌｅａｃｈｉｎｇ）現象が生じ、外部電極が剥れるという不良が発生する問題がある。 Meanwhile, in order to solve the above problems, a method of directly applying a molten solder paste to an external electrode has been devised. In this case, the copper (Cu) metal of the external electrode is melted. There is a problem in that a leaching phenomenon occurs by reacting with the solder paste and the external electrode is peeled off.

本発明は信頼性に優れた積層セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer ceramic electronic component having excellent reliability.

本発明の一実施形態は、チップ状のセラミック素体を設ける段階と、上記セラミック素体の外側に第１外部電極を形成する段階と、上記第１外部電極上に導電性金属を含む第２外部電極を形成する段階と、上記第２外部電極上に金属を含む半田ペーストを塗布して金属コーティング膜を形成する段階とを含む積層セラミック電子部品の製造方法を提供する。 In one embodiment of the present invention, a step of providing a chip-shaped ceramic body, a step of forming a first external electrode on the outside of the ceramic body, and a second including a conductive metal on the first external electrode. There is provided a method for manufacturing a multilayer ceramic electronic component, comprising: forming an external electrode; and applying a solder paste containing metal on the second external electrode to form a metal coating film.

上記第１外部電極は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）合金からなる群より選択された一つ以上を含んでよい。 The first external electrode may include one or more selected from the group consisting of copper (Cu), nickel (Ni), silver (Ag), and silver-palladium (Ag—Pd) alloy.

上記第２外部電極が含む導電性金属は、銅（Ｃｕ）及びニッケル（Ｎｉ）からなる群より選択された一つ以上であってよい。 The conductive metal included in the second external electrode may be one or more selected from the group consisting of copper (Cu) and nickel (Ni).

上記第２外部電極を形成する段階は、電気メッキ法により行うことができ、上記半田ペーストはスズ（Ｓｎ）を含んでよい。 The step of forming the second external electrode may be performed by an electroplating method, and the solder paste may include tin (Sn).

上記第２外部電極上に金属を含む半田ペーストを塗布して金属コーティング膜を形成する段階は、上記第２外部電極を上記半田ペーストにディッピング（ｄｉｐｐｉｎｇ）することで行ってよい。 The step of applying a solder paste containing metal on the second external electrode to form a metal coating film may be performed by dipping the second external electrode into the solder paste.

上記セラミック素体は、複数の誘電体層及び内部電極層を交互に積層して設けることができ、上記外部電極は上記内部電極と電気的に接続されるように形成されてよい。 The ceramic body may be provided by alternately laminating a plurality of dielectric layers and internal electrode layers, and the external electrode may be formed to be electrically connected to the internal electrode.

本発明の他の実施形態は、チップ状のセラミック素体を設ける段階と、上記セラミック素体の外側に第１外部電極を形成する段階と、上記第１外部電極上に導電性金属を含む第２外部電極を形成する段階と、上記第２外部電極上にメッキ層を形成する段階とを含む積層セラミック電子部品の製造方法を提供する。 According to another embodiment of the present invention, a step of providing a chip-like ceramic body, a step of forming a first external electrode on the outside of the ceramic body, and a conductive metal on the first external electrode are provided. 2. A method of manufacturing a multilayer ceramic electronic component comprising the steps of forming two external electrodes and forming a plating layer on the second external electrode.

上記第１外部電極は銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）合金からなる群より選択された一つ以上を含んでよい。 The first external electrode may include one or more selected from the group consisting of copper (Cu), nickel (Ni), silver (Ag), and silver-palladium (Ag—Pd) alloy.

上記第２外部電極が含む導電性金属は、銅（Ｃｕ）及びニッケル（Ｎｉ）からなる群より選択された一つ以上であってよい。 The conductive metal included in the second external electrode may be one or more selected from the group consisting of copper (Cu) and nickel (Ni).

上記第２外部電極を形成する段階は、電気メッキ法により行ってよい。 The step of forming the second external electrode may be performed by electroplating.

上記メッキ層を形成する段階は、ニッケル（Ｎｉ）層及びスズ（Ｓｎ）層が電気メッキ法により順に形成されてよい。 In the step of forming the plating layer, a nickel (Ni) layer and a tin (Sn) layer may be sequentially formed by an electroplating method.

上記セラミック素体は複数の誘電体層及び内部電極層を交互に積層して設けることができ、上記外部電極は上記内部電極と電気的に接続されるように形成されてよい。 The ceramic body may be provided by alternately laminating a plurality of dielectric layers and internal electrode layers, and the external electrode may be formed to be electrically connected to the internal electrode.

本発明による積層セラミック電子部品の製造方法は、外部電極上に銅（Ｃｕ）またはニッケル（Ｎｉ）メッキ層を形成することで、メッキ液の浸透または銅（Ｃｕ）外部電極の浸出（ｌｅａｃｈｉｎｇ）不良を防ぎ、信頼性に優れた積層セラミック電子部品を具現することができる。 In the method of manufacturing a multilayer ceramic electronic component according to the present invention, a copper (Cu) or nickel (Ni) plating layer is formed on an external electrode, so that plating solution permeation or copper (Cu) external electrode leaching failure occurs. And a multilayer ceramic electronic component having excellent reliability can be realized.

本発明の一実施形態による積層セラミック電子部品の製造方法を概略的に示す工程図である。It is process drawing which shows schematically the manufacturing method of the multilayer ceramic electronic component by one Embodiment of this invention. 本発明の他の実施形態による積層セラミック電子部品の製造方法を概略的に示す工程図である。It is process drawing which shows schematically the manufacturing method of the multilayer ceramic electronic component by other embodiment of this invention. 本発明の一実施形態による積層セラミックキャパシタの斜視図である。1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention. 本発明の一実施形態による図３のＡ−Ａ’断面図である。FIG. 4 is a cross-sectional view taken along line A-A ′ of FIG. 3 according to an embodiment of the present invention. 本発明の他の実施形態による図３のＡ−Ａ’断面図である。FIG. 4 is a cross-sectional view taken along line A-A ′ of FIG. 3 according to another embodiment of the present invention.

以下、添付の図面を参照して本発明の好ましい実施形態を説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。 However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

従って、図面における要素の形状及び大きさなどは明確な説明のために誇張されることがあり、図面上の同じ符号で示される要素は同じ要素である。 Accordingly, the shape and size of elements in the drawings may be exaggerated for the sake of clarity, and elements indicated by the same reference numerals in the drawings are the same elements.

図１は本発明の一実施形態による積層セラミック電子部品の製造方法を概略的に示す工程図である。 FIG. 1 is a process diagram schematically showing a method of manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention.

図３は本発明の一実施形態による積層セラミックキャパシタの斜視図である。 FIG. 3 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention.

図４は本発明の一実施形態による図３のＡ−Ａ’断面図である。 4 is a cross-sectional view taken along the line A-A 'of FIG. 3 according to an embodiment of the present invention.

図１、図３及び図４を参照すると、本発明の一実施形態による積層セラミック電子部品の製造方法は、チップ状のセラミック素体１０を設ける段階Ｓ１と、上記セラミック素体１０の外側に第１外部電極３１ａ、３２ａを形成する段階Ｓ２と、上記第１外部電極３１ａ、３２ａ上に導電性金属を含む第２外部電極３１ｂ、３２ｂを形成する段階Ｓ３と、上記第２外部電極３１ｂ、３２ｂ上に金属を含む半田ペーストを塗布して金属コーティング膜３１ｃ、３２ｃを形成する段階Ｓ４とを含んでよい。 Referring to FIGS. 1, 3, and 4, a method for manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention includes a step S <b> 1 of providing a chip-shaped ceramic body 10, Step S2 of forming the first external electrodes 31a and 32a, Step S3 of forming the second external electrodes 31b and 32b containing conductive metal on the first external electrodes 31a and 32a, and the second external electrodes 31b and 32b A step S4 of forming a metal coating film 31c, 32c by applying a solder paste containing metal thereon may be included.

以下では、本発明の一実施形態による積層セラミック電子部品の製造方法を、積層セラミックキャパシタの製造方法で説明するが、これに制限されるものではない。 Hereinafter, a method for manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention will be described using a method for manufacturing a multilayer ceramic capacitor, but the present invention is not limited thereto.

本発明の一実施形態による積層セラミック電子部品の製造方法は、先ず、チップ状のセラミック素体１０を設けることができるＳ１。 In the method for manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention, first, a chip-shaped ceramic body 10 can be provided S1.

上記セラミック素体１０は直六面体であることができ、これに制限されない。 The ceramic body 10 may be a hexahedron and is not limited thereto.

上記チップ状のセラミック素体１０を設ける段階は特に制限されず、一般的な製造方法により設けてよい。 The step of providing the chip-shaped ceramic body 10 is not particularly limited, and may be provided by a general manufacturing method.

具体的には、セラミック粉末及び添加剤を含むスラリーを用いてセラミックグリーンシートを用意した後、導電性金属ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成し、上記セラミックグリーンシートを積層、焼結することで、上記チップ状のセラミック素体１０を設けてよい。 Specifically, after preparing a ceramic green sheet using a slurry containing ceramic powder and additives, an internal electrode pattern is formed on the ceramic green sheet using a conductive metal paste, and the ceramic green sheet is laminated. The chip-shaped ceramic body 10 may be provided by sintering.

上記セラミック素体１０は複数の誘電体層１及び内部電極層２１、２２を交互に積層して設けてよい。 The ceramic body 10 may be provided by alternately laminating a plurality of dielectric layers 1 and internal electrode layers 21 and 22.

次に、上記セラミック素体１０の外側に第１外部電極３１ａ、３２ａを形成してよいＳ２。 Next, the first external electrodes 31a and 32a may be formed outside the ceramic body 10 at S2.

上記第１外部電極３１ａ、３２ａは銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）合金からなる群より選択された一つ以上を含んでよいが、これに制限されない。 The first external electrodes 31a and 32a may include one or more selected from the group consisting of copper (Cu), nickel (Ni), silver (Ag), and silver-palladium (Ag—Pd) alloy. Not limited to.

上記第１外部電極３１ａ、３２ａは上記銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）合金からなる群より選択された一つ以上の粉末にガラスフリットを添加して用意した導電性ペーストを塗布してから焼成して形成することができる。 The first external electrodes 31a and 32a are formed by applying glass frit to one or more powders selected from the group consisting of the copper (Cu), nickel (Ni), silver (Ag), and silver-palladium (Ag—Pd) alloys. It can be formed by applying a conductive paste prepared by adding and baking.

上記導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング（ｄｉｐｐｉｎｇ）法により行ってもよい。 The method for applying the conductive paste is not particularly limited, and may be performed by, for example, a dipping method.

本発明の一実施形態によると、上記第１外部電極３１ａ、３２ａ上に導電性金属を含む第２外部電極３１ｂ、３２ｂを形成してよいＳ３。 According to an embodiment of the present invention, the second external electrodes 31b and 32b including a conductive metal may be formed on the first external electrodes 31a and 32a (S3).

上記第２外部電極３１ｂ、３２ｂが含む導電性金属は、銅（Ｃｕ）及びニッケル（Ｎｉ）からなる群より選択された一つ以上であることができるが、これに制限されない。 The conductive metal included in the second external electrodes 31b and 32b may be at least one selected from the group consisting of copper (Cu) and nickel (Ni), but is not limited thereto.

上記第２外部電極３１ｂ、３２ｂを形成する段階は、電気メッキ法により行われてよい。 The step of forming the second external electrodes 31b and 32b may be performed by electroplating.

上記第２外部電極３１ｂ、３２ｂが上記第１外部電極３１ａ、３２ａ上に電気メッキ法により形成されることで、後述する上記第２外部電極３１ｂ、３２ｂ上に金属を含む半田ペーストを塗布して金属コーティング膜３１ｃ、３２ｃを形成しても、第１外部電極３１ａ、３２ａの浸出（ｌｅａｃｈｉｎｇ）不良を防ぐことができる。 The second external electrodes 31b and 32b are formed on the first external electrodes 31a and 32a by electroplating, so that a solder paste containing metal is applied onto the second external electrodes 31b and 32b, which will be described later. Even if the metal coating films 31c and 32c are formed, the leaching failure of the first external electrodes 31a and 32a can be prevented.

上記不良を防ぐことができるため、本発明の一実施形態による積層セラミックキャパシタの信頼性を向上させることができる。 Since the defect can be prevented, the reliability of the multilayer ceramic capacitor according to the embodiment of the present invention can be improved.

次に、上記第２外部電極３１ｂ、３２ｂ上に金属を含む半田ペーストを塗布して金属コーティング膜３１ｃ、３２ｃを形成してよいＳ４。 Next, the metal coating films 31c and 32c may be formed by applying a solder paste containing metal on the second external electrodes 31b and 32b (S4).

上記金属は、上記積層セラミック電子部品を基板上に実装するときその実装が容易であるように上記第２外部電極３１ｂ、３２ｂに形成される金属コーティング膜３１ｃ、３２ｃとして用いることができるものであれば、特に制限されず、例えば、スズ（Ｓｎ）であることができる。 The metal can be used as the metal coating films 31c and 32c formed on the second external electrodes 31b and 32b so that the multilayer ceramic electronic component can be easily mounted on the substrate. For example, tin (Sn) can be used without limitation.

また、上記金属を含む半田ペーストはニッケル（Ｎｉ）をさらに含んでよい。 The solder paste containing the metal may further contain nickel (Ni).

本発明の一実施形態による積層セラミック電子部品の製造方法は、第２外部電極３１ｂ、３２ｂ上に金属コーティング膜３１ｃ、３２ｃを形成するとき、電気メッキ方法を用いない。 The method for manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention does not use an electroplating method when the metal coating films 31c and 32c are formed on the second external electrodes 31b and 32b.

上記第２外部電極３１ｂ、３２ｂ上に金属コーティング膜３１ｃ、３２ｃを形成する方法は特に制限されず、例えば、上記第２外部電極３１ｂ、３２ｂを金属を含む半田ペーストにディッピング（ｄｉｐｐｉｎｇ）することで形成してよい。 A method for forming the metal coating films 31c and 32c on the second external electrodes 31b and 32b is not particularly limited. For example, the second external electrodes 31b and 32b are dipped into a solder paste containing metal. It may be formed.

具体的には、上記第２外部電極３１ｂ、３２ｂの形成されたセラミック素体１０を治具類に固定させた後、上記半田ペーストにディッピング（ｄｉｐｐｉｎｇ）して形成してよい。 Specifically, the ceramic body 10 on which the second external electrodes 31b and 32b are formed may be fixed to a jig and then dipped on the solder paste.

上記第２外部電極３１ｂ、３２ｂ上に金属コーティング膜３１ｃ、３２ｃを形成するのに電気メッキ（Ｅｌｅｃｔｒｉｃ Ｄｅｐｏｓｉｔｉｏｎ）法を用いると、外部電極の厚さの薄膜化により外部電極の緻密でない部分にメッキ液が浸透することがある。 If an electroplating method is used to form the metal coating films 31c and 32c on the second external electrodes 31b and 32b, a plating solution is applied to a non-dense portion of the external electrodes by reducing the thickness of the external electrodes. May penetrate.

上記メッキ液が外部電極の内部に浸透するため、メッキ液と内部電極との反応により生じる劣化により積層セラミック電子部品の信頼性に深刻な問題が発生し得る。 Since the plating solution penetrates into the external electrode, a serious problem may occur in the reliability of the multilayer ceramic electronic component due to deterioration caused by the reaction between the plating solution and the internal electrode.

また、上記外部電極内にメッキ液が入っていたり、セラミック素体の弱い部分をメッキ液が包んだ状態で電気メッキを適用すると、メッキ時に発生する水素による圧力で上記セラミック素体にクラック不良が発生することもある。 Moreover, if the plating solution is contained in the external electrode or electroplating is applied in a state where the weak portion of the ceramic body is covered with the plating solution, the ceramic body is not cracked by the pressure of hydrogen generated during plating. It may occur.

本発明の一実施形態によると、上記第２外部電極３１ｂ、３２ｂ上に金属コーティング膜３１ｃ、３２ｃを電気メッキ法により形成する代わりに、金属を含む半田ペーストにディッピング（ｄｉｐｐｉｎｇ）して形成することで、上記問題を解決することができる。 According to an embodiment of the present invention, instead of forming the metal coating films 31c and 32c on the second external electrodes 31b and 32b by electroplating, the metal coating films 31c and 32c are formed by dipping on a solder paste containing metal. Thus, the above problem can be solved.

具体的には、本発明の一実施形態によると、外部電極の厚さを薄膜化しても外部電極上にディッピング（ｄｉｐｐｉｎｇ）により金属コーティング膜３１ｃ、３２ｃを形成するため、金属が内部電極まで浸透しない。 Specifically, according to an embodiment of the present invention, the metal coating films 31c and 32c are formed on the external electrode by dipping even if the thickness of the external electrode is reduced, so that the metal penetrates to the internal electrode. do not do.

また、電気メッキ法を用いないため、上記溶融金属と内部電極との反応により生じる劣化問題も発生しない。 Further, since the electroplating method is not used, the problem of deterioration caused by the reaction between the molten metal and the internal electrode does not occur.

さらに、本発明の一実施形態によると、セラミック素体１０のクラック発生を誘発する程度の水素ガスが発生しないため、積層セラミック素体の信頼性を大きく向上させることができる。 Furthermore, according to one embodiment of the present invention, since hydrogen gas is not generated to the extent that induces cracks in the ceramic body 10, the reliability of the multilayer ceramic body can be greatly improved.

また、本発明の一実施形態によると、上記第１外部電極３１ａ、３２ｂと金属コーティング膜３１ｃ、３２ｃの間にはメッキ法により形成された第２外部電極３１ｂ、３２ｂがあり、上記金属コーティング膜３１ｃ、３２ｃと第１外部電極３１ａ、３２ｂとが反応する浸出（ｌｅａｃｈｉｎｇ）現象を防ぐため、信頼性に優れた積層セラミックキャパシタを具現することができる。 In addition, according to an embodiment of the present invention, there are second external electrodes 31b and 32b formed by a plating method between the first external electrodes 31a and 32b and the metal coating films 31c and 32c. In order to prevent a leaching phenomenon in which 31c and 32c react with the first external electrodes 31a and 32b, a multilayer ceramic capacitor having excellent reliability can be realized.

図３における外部電極３１、３２は、上記第１外部電極３１ａ、３２ａ、第２外部電極３１ｂ、３２ｂ及び金属コーティング膜３１ｃ、３２ｃを含んで形成されてもよいが、これに制限されない。 The external electrodes 31 and 32 in FIG. 3 may include the first external electrodes 31a and 32a, the second external electrodes 31b and 32b, and the metal coating films 31c and 32c, but are not limited thereto.

図２は、本発明の他の実施形態による積層セラミック電子部品の製造方法を概略的に示す工程図である。 FIG. 2 is a process diagram schematically showing a method of manufacturing a multilayer ceramic electronic component according to another embodiment of the present invention.

図５は本発明の他の実施形態による図３のＡ−Ａ’断面図である。 FIG. 5 is a cross-sectional view taken along the line A-A ′ of FIG. 3 according to another embodiment of the present invention.

図２及び図５を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、チップ状のセラミック素体１０を設ける段階Ｓ１１と、上記セラミック素体１０の外側に第１外部電極３１ａ’、３２ａ’を形成する段階Ｓ１２と、上記第１外部電極３１ａ’、３２ａ’上に導電性金属を含む第２外部電極３１ｂ’、３２ｂ’を形成する段階Ｓ１３と、上記第２外部電極３１ｂ’、３２ｂ’上にメッキ層３１ｃ’、３２ｃ’、３１ｄ’、３２ｄ’を形成する段階Ｓ１４とを含んでよい。 Referring to FIGS. 2 and 5, a method for manufacturing a multilayer ceramic electronic component according to another embodiment of the present invention includes a step S <b> 11 of providing a chip-shaped ceramic body 10, and a first external portion outside the ceramic body 10. Step S12 of forming electrodes 31a ′ and 32a ′, Step S13 of forming second external electrodes 31b ′ and 32b ′ containing a conductive metal on the first external electrodes 31a ′ and 32a ′, and the second external Step S14 of forming plated layers 31c ', 32c', 31d ', 32d' on the electrodes 31b ', 32b' may be included.

本発明の他の実施形態による積層セラミック電子部品の製造方法において、上述した本発明の一実施形態による積層セラミック電子部品の製造方法の説明と重なる部分の説明は省略する。 In the method for manufacturing a multilayer ceramic electronic component according to another embodiment of the present invention, the description of the portion overlapping with the description of the method for manufacturing the multilayer ceramic electronic component according to one embodiment of the present invention is omitted.

上記第２外部電極３１ｂ’、３２ｂ’上にメッキ層３１ｃ’、３２ｃ’、３１ｄ’、３２ｄ’を形成する段階Ｓ１４は、ニッケル（Ｎｉ）層３１ｃ’、３２ｃ’及びスズ（Ｓｎ）層３１ｄ’、３２ｄ’が電気メッキ法により順に形成されてよい。 The step S14 of forming plated layers 31c ', 32c', 31d ', 32d' on the second external electrodes 31b ', 32b' includes nickel (Ni) layers 31c ', 32c' and tin (Sn) layer 31d '. , 32d ′ may be sequentially formed by electroplating.

外部電極上にニッケル（Ｎｉ）層及びスズ（Ｓｎ）層が電気メッキ法により形成される場合、外部電極の厚さの薄膜化により外部電極の緻密でない部分にメッキ液が浸透することがある。 When a nickel (Ni) layer and a tin (Sn) layer are formed on an external electrode by electroplating, the plating solution may penetrate into a non-dense portion of the external electrode due to a reduction in the thickness of the external electrode.

上記メッキ液が外部電極の内部に浸透するため、メッキ液と内部電極との反応により生じる劣化によって積層セラミック電子部品の信頼性に深刻な問題が発生し得る。 Since the plating solution penetrates into the external electrode, a serious problem may occur in the reliability of the multilayer ceramic electronic component due to deterioration caused by the reaction between the plating solution and the internal electrode.

また、上記外部電極内にメッキ液が入っていたり、セラミック素体の弱い部分をメッキ液が包んだ状態で電気メッキを適用すると、メッキ時に発生する水素による圧力で上記セラミック素体にクラック不良が発生することもある。 Moreover, if the plating solution is contained in the external electrode or electroplating is applied in a state where the weak portion of the ceramic body is covered with the plating solution, the ceramic body is not cracked by the pressure of hydrogen generated during plating. It may occur.

しかし、本発明の他の実施形態によると、上記第２外部電極３１ｂ’、３２ｂ’上に上記ニッケル（Ｎｉ）層３１ｃ’、３２ｃ’及びスズ（Ｓｎ）層３１ｄ’、３２ｄ’が電気メッキ法により形成されるため、メッキ液が外部電極の内部に浸透することができない。 However, according to another embodiment of the present invention, the nickel (Ni) layers 31c 'and 32c' and the tin (Sn) layers 31d 'and 32d' are electroplated on the second external electrodes 31b 'and 32b'. Therefore, the plating solution cannot penetrate into the external electrode.

具体的には、上記第１外部電極３１ａ’、３２ａ’と上記ニッケル（Ｎｉ）層３１ｃ’、３２ｃ’及びスズ（Ｓｎ）層３１ｄ’、３２ｄ’との間にメッキ法により形成された第２外部電極３１ｂ’、３２ｂ’があり、上記第２外部電極３１ｂ’、３２ｂ’がメッキ液に対するバリアー（ｂａｒｒｉｅｒ）の役割をすることができる。 Specifically, the second external electrodes 31a ′ and 32a ′ are formed by a plating method between the nickel (Ni) layers 31c ′ and 32c ′ and the tin (Sn) layers 31d ′ and 32d ′. There are external electrodes 31b 'and 32b', and the second external electrodes 31b 'and 32b' can act as a barrier against the plating solution.

従って、上記メッキ液が上記第１外部電極３１ａ’、３２ａ’の内部に浸透することができず、信頼性に優れた積層セラミック電子部品を製造することができる。 Therefore, the plating solution cannot penetrate into the first external electrodes 31a 'and 32a', and a multilayer ceramic electronic component having excellent reliability can be manufactured.

また、上記第２外部電極３１ｂ’、３２ｂ’がバリアー（ｂａｒｒｉｅｒ）の役割をするため、メッキ時に発生する水素による圧力で上記セラミック素体に発生するクラック不良が発生しないこともある。 In addition, since the second external electrodes 31b 'and 32b' serve as a barrier, cracks generated in the ceramic body may not occur due to the pressure of hydrogen generated during plating.

上記セラミック素体１０は複数の誘電体層１を積層してから焼結させたもので、隣接する誘電体層同士は境界を確認できないほど一体化されている。 The ceramic body 10 is obtained by laminating a plurality of dielectric layers 1 and then sintering them. The adjacent dielectric layers are integrated so that the boundary cannot be confirmed.

上記セラミック誘電体層１は、高い誘電率を有するセラミック材料からなることができ、これに制限されないが、例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを使用してもよい。 The ceramic dielectric layer 1 may be made of a ceramic material having a high dielectric constant, and is not limited thereto. For example, a barium titanate (BaTiO 3 ) -based material, a lead composite perovskite-based material, or strontium titanate (SrTiO 3). 3 ) System materials may be used.

上記内部電極２１、２２は、上記複数の誘電体層１の積層過程において上記一誘電体層１の間に形成されたもので、焼結により一誘電体層１を介して上記セラミック素体１０の内部に形成される。 The internal electrodes 21, 22 are formed between the one dielectric layer 1 in the stacking process of the plurality of dielectric layers 1, and the ceramic body 10 is interposed via the one dielectric layer 1 by sintering. Formed inside.

上記内部電極２１、２２は異なる極性を有する一対の電極であって、誘電体層１の積層方向に沿って対向配置され、誘電体層１により互いに電気的に絶縁されている。 The internal electrodes 21 and 22 are a pair of electrodes having different polarities, and are disposed to face each other in the stacking direction of the dielectric layer 1 and are electrically insulated from each other by the dielectric layer 1.

内部電極２１、２２の一端は、交互に上記セラミック素体１０の両側面に露出する。 One ends of the internal electrodes 21 and 22 are alternately exposed on both side surfaces of the ceramic body 10.

上記セラミック素体１０の側面に露出する内部電極２１、２２の一端は、上記第１外部電極３１ａ’、３２ａ’とそれぞれ電気的に連結される。 One ends of the internal electrodes 21 and 22 exposed on the side surfaces of the ceramic body 10 are electrically connected to the first external electrodes 31a 'and 32a', respectively.

上記内部電極２１、２２は導電性金属で形成され、上記導電性金属は特に制限されないが、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）または銅（Ｃｕ）などがあり、これらを単独または２種以上を混合して用いることができる。 The internal electrodes 21 and 22 are formed of a conductive metal, and the conductive metal is not particularly limited. For example, silver (Ag), lead (Pb), platinum (Pt), nickel (Ni), or copper (Cu) These may be used alone or in combination of two or more.

以下では、本発明の他の実施形態による積層セラミックキャパシタの製造方法を各段階別に具体的に説明するが、本発明の範囲はこれに制限されない。 Hereinafter, a method of manufacturing a multilayer ceramic capacitor according to another embodiment of the present invention will be described in detail for each stage, but the scope of the present invention is not limited thereto.

先ず、複数のセラミックグリーンシートを用意する。 First, a plurality of ceramic green sheets are prepared.

上記セラミックグリーンシートはセラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作する。 The ceramic green sheet is prepared by mixing a ceramic powder, a binder, and a solvent to produce a slurry, and the slurry is produced into a sheet having a thickness of several μm by a doctor blade method.

そして、セラミックグリーンシートの表面に内部電極ペーストを塗布して内部電極パターンを形成する。 Then, an internal electrode paste is applied to the surface of the ceramic green sheet to form an internal electrode pattern.

上記内部電極パターンはスクリーン印刷法により形成されてよい。 The internal electrode pattern may be formed by a screen printing method.

上記内部電極ペーストはニッケル（Ｎｉ）またはニッケル（Ｎｉ）合金からなる粉末を有機バインダー及び有機溶剤に分散させてペースト状にしたものである。 The internal electrode paste is a paste formed by dispersing powder of nickel (Ni) or nickel (Ni) alloy in an organic binder and an organic solvent.

上記有機バインダーとしては当業界で公知のものを使用することができ、これに制限されないが、例えば、セルロース系樹脂、エポキシ樹脂、アリール樹脂、アクリル樹脂、フェノール−ホルムアルデヒド樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリイミド樹脂、アルキド樹脂またはロジンエステルなどのバインダーを使用してよい。 As the organic binder, those known in the art can be used, and the organic binder is not limited thereto. For example, cellulose resin, epoxy resin, aryl resin, acrylic resin, phenol-formaldehyde resin, unsaturated polyester resin, polycarbonate A binder such as resin, polyamide resin, polyimide resin, alkyd resin, or rosin ester may be used.

また、有機溶剤も当業界で公知のものを使用することができ、これに制限されないが、例えば、ブチルカルビトール、ブチルカルビトールアセテート、テレピン油、α−テレピネオール、エチルセロソルブまたはブチルフタレートなどの溶剤を使用してよい。 In addition, organic solvents known in the art can be used, but are not limited thereto. For example, a solvent such as butyl carbitol, butyl carbitol acetate, turpentine oil, α-terpineol, ethyl cellosolve, or butyl phthalate. May be used.

次に、内部電極パターンの形成されたセラミックグリーンシートを積層及び加圧し、積層されたセラミックグリーンシートと内部電極ペーストを圧着させる。 Next, the ceramic green sheets on which the internal electrode patterns are formed are stacked and pressed, and the stacked ceramic green sheets and the internal electrode paste are pressure bonded.

このようにしてセラミックグリーンシートと内部電極ペーストが交互に積層されたセラミック積層体を製造する。 In this way, a ceramic laminate in which ceramic green sheets and internal electrode paste are alternately laminated is manufactured.

次いで、セラミック積層体を１つのキャパシタに対応する領域ごとに切断する。 Next, the ceramic laminate is cut into regions corresponding to one capacitor.

このとき、第１及び第２内部電極パターンの一端が側面を通じて交互に露出するように切断する。 At this time, it cut | disconnects so that the end of a 1st and 2nd internal electrode pattern may be exposed alternately through a side surface.

その後、切断した積層体を、例えば、約１２００℃で焼成してセラミック素体を製造する。 Thereafter, the cut laminate is fired at, for example, about 1200 ° C. to produce a ceramic body.

セラミック素体を、水及び研磨媒体を含むバレル（ｂａｒｒｅｌ）内で表面研磨処理をする。 The ceramic body is subjected to surface polishing treatment in a barrel containing water and a polishing medium.

表面研磨はセラミック積層体の製造段階で行ってもよい。 The surface polishing may be performed at the manufacturing stage of the ceramic laminate.

次いで、セラミック素体の側面に露出した内部電極と電気的に連結されるように第１外部電極を形成する。 Next, a first external electrode is formed so as to be electrically connected to the internal electrode exposed on the side surface of the ceramic body.

外部電極の形成方法は特に制限されず、一般的な方法により形成してよい。 The method for forming the external electrode is not particularly limited, and may be formed by a general method.

次に、上記第１外部電極上に電気メッキ法により第２外部電極を形成してよい。 Next, a second external electrode may be formed on the first external electrode by electroplating.

上記第２外部電極はメッキ液に対してバリアー（ｂａｒｒｉｅｒ）の役割をすることができ、特に制限されないが、例えば、銅（Ｃｕ）及びニッケル（Ｎｉ）からなる群より選択された一つ以上を含んでよい。 The second external electrode may serve as a barrier for the plating solution, and is not particularly limited. For example, the second external electrode may include at least one selected from the group consisting of copper (Cu) and nickel (Ni). May include.

上記積層セラミックキャパシタを基板上に実装するときその実装が容易であるように第２外部電極上にニッケル（Ｎｉ）層及びスズ（Ｓｎ）層を電気メッキ法により形成してよい。 A nickel (Ni) layer and a tin (Sn) layer may be formed on the second external electrode by electroplating so that the multilayer ceramic capacitor is easily mounted on the substrate.

本発明による積層セラミック電子部品の製造方法は、外部電極上に電気メッキ法を用いずに金属コーティング膜を形成したり、外部電極上にニッケル（Ｎｉ）層及びスズ（Ｓｎ）層をメッキ法により形成しても、バリアー（ｂａｒｒｉｅｒ）の役割をすることができる第２外部電極が上記金属コーティング膜またはメッキ層の下部にメッキ法により形成されているため、信頼性に優れた積層セラミック電子部品を具現することができる。 The method of manufacturing a multilayer ceramic electronic component according to the present invention includes forming a metal coating film on an external electrode without using an electroplating method, or plating a nickel (Ni) layer and a tin (Sn) layer on the external electrode by a plating method. Even if formed, the second external electrode, which can serve as a barrier, is formed by plating under the metal coating film or the plating layer, so that a multilayer ceramic electronic component having excellent reliability can be obtained. It can be implemented.

本発明は上述した実施形態及び添付の図面により限定されるものではなく、添付の請求の範囲により限定される。従って、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な形態の置換、変形及び変更が可能であるということは当技術分野の通常の知識を有する者には自明であり、これも添付の請求の範囲に記載された技術的思想に属する。 The present invention is not limited by the above-described embodiments and the accompanying drawings, but is limited by the appended claims. Accordingly, it is obvious to those skilled in the art that various forms of substitution, modification, and change are possible without departing from the technical idea of the present invention described in the claims. This also belongs to the technical idea described in the appended claims.

１ 誘電体層
１０ セラミック素体
２１、２２ 第１及び第２内部電極
３１、３２ 外部電極
３１ａ、３１ａ’、３２ａ、３２ａ’ 第１外部電極
３１ｂ、３１ｂ’、３２ｂ、３２ｂ’ 第２外部電極
３１ｃ、３２ｃ 金属コーティング膜
３１ｃ’、３２ｃ’ ニッケル（Ｎｉ）層
３１ｄ’、３２ｄ’ スズ（Ｓｎ）層 DESCRIPTION OF SYMBOLS 1 Dielectric layer 10 Ceramic body 21, 22 1st and 2nd internal electrode 31, 32 External electrode 31a, 31a ', 32a, 32a' 1st external electrode 31b, 31b ', 32b, 32b' 2nd external electrode 31c 32c Metal coating film 31c ', 32c' Nickel (Ni) layer 31d ', 32d' Tin (Sn) layer

Claims (16)

チップ状のセラミック素体を設ける段階と、
前記セラミック素体の外側に第１外部電極を形成する段階と、
前記第１外部電極上に導電性金属を含む第２外部電極を形成する段階と、
前記第２外部電極上に金属を含む半田ペーストを塗布して金属コーティング膜を形成する段階と、
を含む積層セラミック電子部品の製造方法。 Providing a chip-shaped ceramic body;
Forming a first external electrode on the outside of the ceramic body;
Forming a second external electrode including a conductive metal on the first external electrode;
Applying a solder paste containing metal on the second external electrode to form a metal coating film;
A method for manufacturing a multilayer ceramic electronic component comprising: 前記第１外部電極は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）合金からなる群より選択された一つ以上を含む請求項１に記載の積層セラミック電子部品の製造方法。   2. The multilayer according to claim 1, wherein the first external electrode includes one or more selected from the group consisting of copper (Cu), nickel (Ni), silver (Ag), and silver-palladium (Ag—Pd) alloy. Manufacturing method of ceramic electronic components. 前記第２外部電極が含む導電性金属は、銅（Ｃｕ）及びニッケル（Ｎｉ）からなる群より選択された一つ以上である請求項１に記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the conductive metal included in the second external electrode is one or more selected from the group consisting of copper (Cu) and nickel (Ni). 前記第２外部電極を形成する段階は、電気メッキ法により行われる請求項１に記載の積層セラミック電子部品の製造方法。   The method of manufacturing a multilayer ceramic electronic component according to claim 1, wherein the step of forming the second external electrode is performed by electroplating. 前記半田ペーストは、スズ（Ｓｎ）を含む請求項１に記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the solder paste contains tin (Sn). 前記第２外部電極上に金属を含む半田ペーストを塗布して金属コーティング膜を形成する段階は、前記第２外部電極を前記半田ペーストにディッピング（ｄｉｐｐｉｎｇ）して行う請求項１に記載の積層セラミック電子部品の製造方法。   The multilayer ceramics according to claim 1, wherein the step of applying a solder paste containing metal on the second external electrode to form a metal coating film is performed by dipping the second external electrode onto the solder paste. Manufacturing method of electronic components. 前記セラミック素体は、複数の誘電体層及び内部電極層を交互に積層して用意する請求項１に記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the ceramic body is prepared by alternately stacking a plurality of dielectric layers and internal electrode layers. 前記外部電極は、前記内部電極と電気的に接続されるように形成される請求項７に記載の積層セラミック電子部品の製造方法。   The method of manufacturing a multilayer ceramic electronic component according to claim 7, wherein the external electrode is formed so as to be electrically connected to the internal electrode. チップ状のセラミック素体を設ける段階と、
前記セラミック素体の外側に第１外部電極を形成する段階と、
前記第１外部電極上に導電性金属を含む第２外部電極を形成する段階と、
前記第２外部電極上にメッキ層を形成する段階と、
を含む積層セラミック電子部品の製造方法。 Providing a chip-shaped ceramic body;
Forming a first external electrode on the outside of the ceramic body;
Forming a second external electrode including a conductive metal on the first external electrode;
Forming a plating layer on the second external electrode;
A method for manufacturing a multilayer ceramic electronic component comprising: 前記第１外部電極は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）合金からなる群より選択された一つ以上を含む請求項９に記載の積層セラミック電子部品の製造方法。   The multilayer structure according to claim 9, wherein the first external electrode includes one or more selected from the group consisting of copper (Cu), nickel (Ni), silver (Ag), and silver-palladium (Ag—Pd) alloy. Manufacturing method of ceramic electronic components. 前記第２外部電極が含む導電性金属は、銅（Ｃｕ）及びニッケル（Ｎｉ）からなる群より選択された一つ以上である請求項９に記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to claim 9, wherein the conductive metal included in the second external electrode is one or more selected from the group consisting of copper (Cu) and nickel (Ni). 前記第２外部電極を形成する段階は、電気メッキ法により行われる請求項９に記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to claim 9, wherein the step of forming the second external electrode is performed by electroplating. 前記メッキ層を形成する段階は、ニッケル（Ｎｉ）層及びスズ（Ｓｎ）層が順に形成された請求項９に記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to claim 9, wherein the step of forming the plating layer includes forming a nickel (Ni) layer and a tin (Sn) layer in order. 前記メッキ層を形成する段階は、電気メッキ法により行う請求項９に記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to claim 9, wherein the step of forming the plating layer is performed by an electroplating method. 前記セラミック素体は、複数の誘電体層及び内部電極層を交互に積層して用意する請求項９に記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to claim 9, wherein the ceramic body is prepared by alternately laminating a plurality of dielectric layers and internal electrode layers. 前記外部電極は、前記内部電極と電気的に接続されるように形成される請求項１５に記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to claim 15, wherein the external electrode is formed so as to be electrically connected to the internal electrode.
JP2012137559A 2011-11-04 2012-06-19 Manufacturing method for multilayer ceramic electronic component Pending JP2013098533A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0114229 2011-11-04
KR1020110114229A KR20130049296A (en) 2011-11-04 2011-11-04 Method for manufacturing multi-layer ceramic electronic parts

Publications (1)

Publication Number Publication Date
JP2013098533A true JP2013098533A (en) 2013-05-20

Family

ID=48206421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012137559A Pending JP2013098533A (en) 2011-11-04 2012-06-19 Manufacturing method for multilayer ceramic electronic component

Country Status (3)

Country Link
JP (1) JP2013098533A (en)
KR (1) KR20130049296A (en)
CN (1) CN103093959A (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101477426B1 (en) * 2013-11-04 2014-12-29 삼성전기주식회사 Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part
KR101922879B1 (en) * 2017-04-04 2018-11-29 삼성전기 주식회사 Multilayered capacitor
KR101973442B1 (en) * 2017-07-11 2019-04-29 삼성전기주식회사 Multilayer ceramic capacitor and method for fabricating the same
US11011313B2 (en) 2017-07-11 2021-05-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
KR102166129B1 (en) * 2018-09-06 2020-10-15 삼성전기주식회사 Multi-layered ceramic capacitor
CN112185704B (en) * 2019-07-04 2023-02-17 三星电机株式会社 Multilayer ceramic capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312236A (en) * 1996-05-23 1997-12-02 Matsushita Electric Ind Co Ltd Manufacture of electronic component
JP2006128385A (en) * 2004-10-28 2006-05-18 Kyocera Corp Ceramic electronic componentt and stacked ceramic capacitor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277532B2 (en) * 2003-02-06 2009-06-10 株式会社村田製作所 Electronic component and manufacturing method thereof
KR101113441B1 (en) * 2009-12-31 2012-02-29 삼성전기주식회사 Dielectric ceramic composition and multilayer ceramic capacitor comprising the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09312236A (en) * 1996-05-23 1997-12-02 Matsushita Electric Ind Co Ltd Manufacture of electronic component
JP2006128385A (en) * 2004-10-28 2006-05-18 Kyocera Corp Ceramic electronic componentt and stacked ceramic capacitor

Also Published As

Publication number Publication date
CN103093959A (en) 2013-05-08
KR20130049296A (en) 2013-05-14

Similar Documents

Publication Publication Date Title
JP6978163B2 (en) Multilayer ceramic capacitors and their manufacturing methods
KR101444536B1 (en) Multi-Layered Ceramic Electronic Component And Manufacturing Method Thereof
KR101079546B1 (en) Multilayer ceramic capacitor
KR101376828B1 (en) Multi-Layered Ceramic Electronic Component and Manufacturing Method of the Same
KR101124091B1 (en) Multilayer ceramic capacitor
JP5282634B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP5863714B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
US8310805B2 (en) Multilayer ceramic electronic component including plating material of external terminal electrode disposed in voids of inner conductor and method for manufacturing the same
JP5483498B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP5239731B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US20160254094A1 (en) Ceramic electronic component and method of manufacturing the same
JP5156805B2 (en) Multilayer ceramic capacitor
US10121596B2 (en) Multilayer ceramic capacitor
JP2011124530A (en) Laminated ceramic capacitor
KR20110067509A (en) Paste compound for termination electrode and multilayer ceramic capacitor comprising the same and manufactuaring method thereof
JP2013098533A (en) Manufacturing method for multilayer ceramic electronic component
JP6223924B2 (en) Multilayer ceramic electronic component and its mounting board
US20130155573A1 (en) Electronic component and manufacturing method thereof
JP2014093517A (en) Multilayer ceramic electronic part, and manufacturing method thereof
KR20140013289A (en) Ceramic electronic component and manufacturing method thereof
KR20150049919A (en) Fabricating method of multi-layered ceramic capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161011