JP2013080432A - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP2013080432A JP2013080432A JP2011221121A JP2011221121A JP2013080432A JP 2013080432 A JP2013080432 A JP 2013080432A JP 2011221121 A JP2011221121 A JP 2011221121A JP 2011221121 A JP2011221121 A JP 2011221121A JP 2013080432 A JP2013080432 A JP 2013080432A
- Authority
- JP
- Japan
- Prior art keywords
- time
- edge
- register
- value
- capture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 claims description 178
- 238000000034 method Methods 0.000 claims description 142
- 238000012544 monitoring process Methods 0.000 abstract description 19
- 238000001514 detection method Methods 0.000 abstract 1
- 238000003708 edge detection Methods 0.000 description 34
- 230000000737 periodic effect Effects 0.000 description 28
- 238000004364 calculation method Methods 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 241000287462 Phalacrocorax carbo Species 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Microcomputers (AREA)
Abstract
【解決手段】マイコンでは、CPUによりキャプチャモードレジスタの値が“1”に設定されると(S101:Y)、入力信号に検出対象のエッジが発生した時に、キャプチャイネーブルレジスタの値が“0”の場合だけ(S104:Y)、キャプチャレジスタがフリーランニングタイマの値を更新記憶し(S102)、その更新記憶が行われるとソフト処理に拘わらずキャプチャイネーブルレジスタの値が“0”から“1”になる(S103)。また、キャプチャイネーブルレジスタの値はCPUのソフト処理で“0”に書き換え可能である。
【選択図】図2
Description
図10は、立ち下がりエッジの発生周期(図10におけるT)が一定であるPWM(パルス幅変調)信号のデューティ比を計測する場合の使用例を表している。そして、この例では、PWM信号の立ち下がりエッジから次の立ち上がりエッジまでのローレベル時間(図10におけるW)が、可変のパルス幅である。
[S1]立ち下がりエッジキャプチャレジスタの値を読み込むと共に、その読み込んだ値(即ち、PWM信号に立ち下がりエッジが今回発生した時のフリーランニングタイマのカウント値)Naと、当該割り込み処理を前回実行した際に立ち下がりエッジキャプチャレジスタから読み込んでRAMに記憶しておいた値(即ち、PWM信号に立ち下がりエッジが前回発生した時のフリーランニングタイマのカウント値)Nbとの差分から、PWM信号の周期(即ち、立ち下がりエッジが前回発生してから今回発生するまでの1周期時間)を算出する。
[S4]少なくとも上記[S1],[S2]の処理を行った後に、上記[S1]で読み込んだ立ち下がりエッジキャプチャレジスタの値Naを、RAMに新たな上記値Nbとして更新記憶する。尚、この[S4]の処理でRAMに記憶した値Nbが、次回の割り込み処理における上記[S1],[S2]の各処理で用いられる。
図1に示すように、本実施形態のマイコン1は、プログラムを実行するCPU3と、実行対象のプログラムが記憶されたROM5と、プログラムの一部やCPU3による演算結果等が記憶されるRAM7と、当該マイコン1への入力信号にエッジが発生した時の時刻情報を記憶する機能を有したタイマユニット9と、それらを接続するバス11と、CPU3に割込み要求信号を出力する割り込みコントローラ(INTC)13と、エッジ検出ポート15とを備えている。
そして、割り込み要求信号生成部41は、エッジ検出ポート15からの立ち上がりエッジ検出信号と立ち下がりエッジ検出信号とのうち、割り込み要求有効エッジ設定レジスタ43の値によって指示される方の信号が入力されると、割り込みコントローラ13へ割り込み要求信号を出力する。
本実施形態において、マイコン1の端子17には、立ち下がりエッジの発生周期が一定であるPWM信号が入力される。そして、マイコン1では、CPU3が、図3及び図4の処理を実行することにより、PWM信号のデューティ比を算出する。
図3に示すように、CPU3は、初期化処理の実行を開始すると、まずS110にて、割り込み要求有効エッジ設定レジスタ43に“0”を書き込むことにより、周期エッジである立ち下がりエッジを、割り込み要求の有効エッジに設定する。
次に、図4は、CPU3が、割り込みコントローラ13からの外部割り込み要求信号(即ち、割り込み要求信号生成部41からの割り込み要求信号)を受けると実行する割り込み処理を表すフローチャートである。このため、図4の割り込み処理は、端子17へのPWM信号に立ち下がりエッジが発生する毎に実行される。
上記S250にて、周期が正常範囲内であると判定した場合には、S260に進み、S230で算出した周期と、S240で算出したパルス幅とから、PWM信号のデューティ比を算出する。具体的には、周期に対するパルス幅の比(=パルス幅/周期)を、デューティ比として算出する。
そして更に、次のS280にて、立ち上がりエッジキャプチャイネーブルレジスタ35に“0”を書き込むことにより、立ち上がりエッジキャプチャレジスタ21がタイマ値を更新記憶するのを許可し、その後、当該割り込み処理を終了する。
まず図5は、PWM信号にノイズが乗らない場合の動作を表すタイムチャートである。
図5に示すように、マイコン1では、PWM信号に立ち下がりエッジが発生する毎に、CPU3が図4の割り込み処理を実行する。
また、CPU3に図4の割り込み処理を実行させてPWM信号のデューティ比を算出する使用例の場合、立ち上がりエッジについては、タイマユニット9での処理形態がワンショットモードに固定されており、立ち下がりエッジについては、タイマユニット9での処理形態がノーマルモードに固定されていても良い。
Claims (5)
- 入力信号に特定方向のエッジである有効エッジが発生すると、その時の時刻を示す時刻情報を記憶する時刻記憶レジスタと、プログラムを実行するCPUと、を有したマイクロコンピュータであって、
前記時刻記憶レジスタが前記時刻情報を記憶すると、前記CPUから出力される許可信号を受けるまでは、前記時刻記憶レジスタが前記時刻情報を更新して記憶するのを禁止する更新制御手段を備えていること、
特徴とするマイクロコンピュータ。 - 請求項1に記載のマイクロコンピュータにおいて、
前記時刻記憶レジスタを、第1の時刻記憶レジスタとして備えると共に、
前記入力信号は、立ち上がりエッジと立ち下がりエッジとのうちの一方である基準エッジが複数回発生する信号であり、
前記第1の時刻記憶レジスタは、前記入力信号に、前記有効エッジとして、前記基準エッジとは反対方向の非基準エッジが発生すると、その時の時刻を示す時刻情報を記憶するようになっており、
更に当該マイクロコンピュータは、
前記入力信号に前記基準エッジが発生すると、その時の時刻を示す時刻情報を記憶する第2の時刻記憶レジスタと、
前記入力信号に前記基準エッジが発生すると、割り込み要求を発生する割り込み発生手段とを備え、
前記CPUは、前記割り込み要求が発生すると実行を開始する割り込み処理において、
前記第1の時刻記憶レジスタに記憶されている時刻情報を読み込む第1の処理と、
前記第2の時刻記憶レジスタに記憶されている時刻情報を読み込む第2の処理と、
前記第2の処理で読み込んだ時刻情報の値と、当該割り込み処理を前回実行した際に前記第2の処理で読み込んでメモリに記憶しておいた時刻情報である基準エッジ前回発生時刻情報の値との差分から、前記入力信号に前記基準エッジが前回発生してから今回発生するまでの時間である1周期時間を算出する第3の処理と、
前記第1の処理で読み込んだ時刻情報の値と、前記基準エッジ前回発生時刻情報の値との差分から、前記入力信号に前記基準エッジが前回発生してから前記非基準エッジが発生するまでの時間であるパルス幅時間を算出する第4の処理と、を行うと共に、
前記第3の処理と前記第4の処理よりも後に、前記第2の処理で読み込んだ時刻情報を前記メモリに新たな前記基準エッジ前回発生時刻情報として更新記憶する第5の処理を行い、
更に前記第1の処理よりも後に、前記更新制御手段に前記許可信号を与えて前記第1の時刻記憶レジスタが前記時刻情報を更新して記憶するのを許可する第6の処理を行うこと、
を特徴とするマイクロコンピュータ。 - 請求項2に記載のマイクロコンピュータにおいて、
前記入力信号は、前記基準エッジの発生周期が一定のPWM信号であり、
前記CPUは、前記割り込み処理において、前記第3の処理で算出した前記1周期時間と前記第4の処理で算出した前記パルス幅時間とから前記PWM信号のデューティ比を算出する第7の処理を行うこと、
を特徴とするマイクロコンピュータ。 - 請求項3に記載のマイクロコンピュータにおいて、
前記CPUは、前記割り込み処理において、前記第3の処理で算出した前記1周期時間が所定の正常範囲内であるか否かを判定する第8の処理を行うと共に、該第8の処理により前記1周期時間が前記正常範囲内ではないと判定した場合には、前記第7の処理をスキップすること、
を特徴とするマイクロコンピュータ。 - 請求項4に記載のマイクロコンピュータにおいて、
前記CPUは、前記割り込み処理において、前記第8の処理により前記1周期時間が前記正常範囲内ではないと判定した場合には、前記第5の処理もスキップすること、
を特徴とするマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011221121A JP5652367B2 (ja) | 2011-10-05 | 2011-10-05 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011221121A JP5652367B2 (ja) | 2011-10-05 | 2011-10-05 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013080432A true JP2013080432A (ja) | 2013-05-02 |
JP5652367B2 JP5652367B2 (ja) | 2015-01-14 |
Family
ID=48526743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011221121A Active JP5652367B2 (ja) | 2011-10-05 | 2011-10-05 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5652367B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6424170A (en) * | 1987-07-15 | 1989-01-26 | Hitachi Ltd | Combustion control circuit of internal combustion engine |
EP0592165A2 (en) * | 1992-10-03 | 1994-04-13 | Motorola, Inc. | Pulse generation/sensing arrangement for use in a microprocessor system |
JP2005332097A (ja) * | 2004-05-19 | 2005-12-02 | Oki Electric Ind Co Ltd | マイクロコンピュータ |
JP2009121397A (ja) * | 2007-11-16 | 2009-06-04 | Mitsubishi Electric Corp | 回転体の位置検出方法及びその装置、並びに内燃機関の制御装置 |
-
2011
- 2011-10-05 JP JP2011221121A patent/JP5652367B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6424170A (en) * | 1987-07-15 | 1989-01-26 | Hitachi Ltd | Combustion control circuit of internal combustion engine |
EP0592165A2 (en) * | 1992-10-03 | 1994-04-13 | Motorola, Inc. | Pulse generation/sensing arrangement for use in a microprocessor system |
JP2005332097A (ja) * | 2004-05-19 | 2005-12-02 | Oki Electric Ind Co Ltd | マイクロコンピュータ |
JP2009121397A (ja) * | 2007-11-16 | 2009-06-04 | Mitsubishi Electric Corp | 回転体の位置検出方法及びその装置、並びに内燃機関の制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5652367B2 (ja) | 2015-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5739290B2 (ja) | 電子制御装置 | |
JP2006338605A (ja) | プログラム異常監視方法及びプログラム異常監視装置 | |
JP5531679B2 (ja) | Smt対応cpuを有する情報処理装置の消費電力低減方法、消費電力低減装置及び消費電力低減プログラム | |
JP5962697B2 (ja) | 電子制御装置 | |
JP5652367B2 (ja) | マイクロコンピュータ | |
JP6009518B2 (ja) | 電子制御装置 | |
JP7435182B2 (ja) | 電子制御装置 | |
JP5982845B2 (ja) | トレース制御装置及びトレース制御方法 | |
JP6172040B2 (ja) | 電子制御装置 | |
JP2016162330A (ja) | 電子制御装置 | |
JP5157697B2 (ja) | 電子制御装置 | |
JP5987723B2 (ja) | 通信用スレーブ | |
JP5541201B2 (ja) | プログラム実行状況監視装置、および実行状況監視プログラム | |
JP7413749B2 (ja) | 監視装置および電子制御装置 | |
JP6447442B2 (ja) | 電子制御装置 | |
JP2019080242A (ja) | データ取得方法およびデータ取得装置 | |
JP2015121953A (ja) | マイクロコンピュータ及び電子制御装置 | |
JP6130735B2 (ja) | マイクロコントローラ及び誤り検出方法 | |
JP5942904B2 (ja) | 処理装置 | |
JP2016177331A (ja) | 電子制御装置 | |
JP2009294823A (ja) | データ処理装置およびデータ処理方法 | |
JP2016184366A (ja) | タイマ補正装置、タイマ補正方法及びタイマ補正プログラム | |
CN113030567A (zh) | 一种基于单片机的测频方法及装置 | |
KR20130060984A (ko) | 메모리의 스택 관리 방법 | |
JP5362856B2 (ja) | エラー発生指示回路、記憶装置、情報処理装置及びエラー発生指示回路の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141103 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5652367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |