JP2013074131A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2013074131A
JP2013074131A JP2011212304A JP2011212304A JP2013074131A JP 2013074131 A JP2013074131 A JP 2013074131A JP 2011212304 A JP2011212304 A JP 2011212304A JP 2011212304 A JP2011212304 A JP 2011212304A JP 2013074131 A JP2013074131 A JP 2013074131A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
via hole
conductive
hole portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011212304A
Other languages
English (en)
Inventor
Naoki Iguchi
直樹 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Edge Inc
Original Assignee
Toppan Forms Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Forms Co Ltd filed Critical Toppan Forms Co Ltd
Priority to JP2011212304A priority Critical patent/JP2013074131A/ja
Publication of JP2013074131A publication Critical patent/JP2013074131A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】第1の絶縁層上に形成された第1の導電層が、第1の導電層上に積層された第2の絶縁層上に形成される第2の導電層とビアホール部を介して導通接続される構成において、第1の導電層と第2の導電層とを安定して導通接続する。
【解決手段】樹脂層2、導電層3及び樹脂層4が積層されてなる配線基板1に形成されたビアホール部10が、樹脂層4のみが除去されて導電層3が除去されていない第1の領域11と、樹脂層4及び導電層3が除去された第2の領域12とを有し、導電層3が、第1の領域11にて除去されていない部分が、ビアホール部10以外の部分と導通接続されている。
【選択図】図1

Description

本発明は、樹脂層を介して配置された2つの導電層が導通接続される配線基板に関し、特に、導通安定性の向上に関する。
近年、非接触型ICタグや非接触型ICラベル等のRF−IDメディアがその優れた利便性から急速な普及が進みつつある。RF−IDメディアにおいては、シート基材上に導電性のアンテナが形成されるとともにICチップが搭載されたインレットが、表面シートに挟み込まれて構成されている。
ここで、上述したインレットのような配線基板においては、配線基板にて形成される回路が複雑になった場合、全体の面積を大きくせずにその回路を実現するためには、多層化する必要がある。そのため、一般的には、配線パターンを構成する導電層を絶縁層を介して複数設け、これら複数の導電層を、絶縁層に形成されたビアホールを介して導通接続することが行われている。このようなビアホールは、絶縁層にレーザー光を照射することによって形成されることが多い。
図8は、レーザー光の照射によってビアホールを形成した場合の問題点を説明するための図である。
図8に示すように、2つの樹脂層302,304間に導電層303が挟まれた構成において、導電層303を樹脂層304上に形成される導電層と導通接続するためにレーザー光を照射して樹脂層304にビアホール部310を形成した場合、ビアホール部310の内部に樹脂層304の残さ320が残ってしまい、導電層どうしの導通接続が不安定になってしまう。
そこで、ビアホールを形成した後、デスミア処理を施すことにより、残さを取り除く技術が考えられている(例えば、特許文献1〜3参照)。ところが、そのような技術においては、デスミア処理というビアホールの形成には用いられない薬品を用いた特別の処理が必要となるため、そのような環境、設備を新たに準備しなければならない。
特開平11−284309号公報 特開2004−235202号公報 特許第4094965号公報
ここで、図8に示したような構成において、ビアホール部310にて導電層303までレーザー光によって除去することにより、導電層303上に残さ302が生じないようにすることが考えられる。
図9は、レーザー光の照射によってビアホールを形成した場合の問題点を説明するための図である。
図9に示すように、2つの樹脂層402,404間に導電層403が挟まれた構成において、導電層403を樹脂層404上に形成される導電層と導通接続するためにレーザー光を照射して樹脂層404及び導電層403を除去してビアホール部410を形成した場合、導電層403上には樹脂層404の残さが生じないものの、導電層403と、その後樹脂層404上に導電層を形成するために塗工された導電ペースト405との接続部分413(図9中太線で示す)が、導電層403のビアホール部410に露出した側面のみとなるため、上記同様に、導電層どうしの導通接続が不安定になってしまう。
本発明は、上述したような従来の技術が有する問題点に鑑みてなされたものであって、第1の絶縁層上に形成された第1の導電層が、第1の導電層上に積層された第2の絶縁層上に形成される第2の導電層とビアホール部を介して導通接続される構成において、第1の導電層と第2の導電層とを安定して導通接続することができる配線基板を提供することを目的とする。
上記目的を達成するために本発明は、
第1の絶縁層上に形成された第1の導電層が、該第1の導電層上に積層された第2の絶縁層上に形成される第2の導電層と導通接続される配線基板であって、
前記第1の導電層が部分的に除去されるとともに前記第2の絶縁層が少なくとも部分的に除去されて前記第1の導電層と前記第2の導電層とを導通接続するビアホール部を有し、
前記ビアホール部は、
前記第1の導電層及び前記第2の絶縁層のうち少なくとも前記第1の導電層が除去されていない第1の領域と、
前記第1の導電層及び前記第2の絶縁層が除去された第2の領域とを有し、
前記第1の導電層は、前記第1の領域にて除去されていない部分が、前記ビアホール部以外の部分と導通接続されている。
上記のように構成された本発明においては、第1の絶縁層上に形成された第1の導電層と、第1の導電層上に積層された第2の絶縁層上に形成される第2の導電層とが導通接続されるビアホール部において、第1の領域においては第1の導電層が除去されておらず、第2の領域においては第1の導電層が除去されていることにより、第1の導電層はビアホール部にて部分的に残存していることになる。そのため、ビアホール部において部分的に残存している第1の導電層上には、第2の絶縁層を除去することによって生じる残さが堆積しにくく、かつ、第1の領域と第2の領域との境界部分においても、第1の導電層が露出した状態となっており、それにより、第2の絶縁層上に第2の導電層を形成した際、ビアホール部にてこの第2の導電層と第1の導電層とが当接する面積が広くなる。そして、第1の導電層の第1の領域にて除去されていない部分とビアホール部以外の部分とが導通接続されていることにより、第1の領域にて第1の導電層と当接した第2の導電層は、第1の導電層全体と導通接続されることになる。
このように、第1の絶縁層上に形成された第1の導電層と、第1の導電層上に積層された第2の絶縁層上に形成される第2の導電層とが導通接続されるビアホール部において、第1の導電層上に第2の絶縁層を除去することによって生じる残さが堆積しにくく、かつ、第2の絶縁層上に第2の導電層を形成した際、ビアホール部にてこの第2の導電層と第1の導電層とが当接する面積が広くなる構成とすることにより、第1の導電層と第2の導電層とをビアホール部を介して安定して導通接続することができる。
以上説明したように本発明においては、第1の絶縁層上に形成された第1の導電層と、第1の導電層上に積層された第2の絶縁層上に形成される第2の導電層とが導通接続されるビアホール部において、第1の導電層上に第2の絶縁層を除去することによって生じる残さが堆積しにくく、かつ、第2の絶縁層上に第2の導電層を形成した際、ビアホール部にてこの第2の導電層と第1の導電層とが当接する面積が広くなる構成とすることにより、第1の導電層と第2の導電層とをビアホール部を介して安定して導通接続することができる。
本発明の配線基板の第1の実施の形態を示す図であり、(a)は表面図、(b)は(a)に示したA−A’断面図、(c)は(b)に示した導電層の構成を示す図である。 図1に示した配線基板の製造方法を説明するための図である。 図1に示した配線基板における効果を説明するための図である。 本発明の配線基板の第2の実施の形態を示す図であり、(a)は表面図、(b)は(a)に示したA−A’断面図である。 図4に示した配線基板の製造方法を説明するための図である。 図4に示した配線基板における効果を説明するための図である。 本発明の配線基板の他の実施の形態におけるビアホール部の構成を示す図である。 レーザー光の照射によってビアホールを形成した場合の問題点を説明するための図である。 レーザー光の照射によってビアホールを形成した場合の問題点を説明するための図である。
以下に、本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1は、本発明の配線基板の第1の実施の形態を示す図であり、(a)は表面図、(b)は(a)に示したA−A’断面図、(c)は(b)に示した導電層3の構成を示す図である。
本形態は図1(a),(b)に示すように、第1の絶縁層であるPET等からなる樹脂層2上に、第1の導電層である銀箔からなる導電層3が形成され、この導電層3上に、第2の絶縁層であるウレタン系アクリレートからなる樹脂層4が積層され、導電層3及び樹脂層4の一部にビアホール部10が形成されて構成されている。なお、図1においては、本発明の特徴をわかりやすくするために、ビアホール部10のみを強調表示しているが、実際には、ビアホール部10は、導電層3と、樹脂層4上に形成される導電層とを導通接続するためのものであって、基板全体に対する相対的な大きさはこのように大きなものではない。なお、第1の絶縁層及び第2の絶縁層としては、上述したような材料からなる樹脂層2,4に限らず、その他、絶縁性を有する樹脂層であればいかなるものであっても構わない。
ビアホール部10においては、樹脂層4が全て除去されているとともに、導電層3がライン状に残存するように除去されており、導電層3が除去されていない領域が第1の領域11となり、導電層3が除去された領域が第2の領域12となっている。そして、導電層3がライン状に残存するように除去されることにより、導電層3は、図1(c)に示すように、ビアホール部10にて除去されていない部分が、ビアホール部10以外の部分と導通接続されている。
以下に、上記のように構成された配線基板1の製造方法について説明する。
図2は、図1に示した配線基板1の製造方法を説明するための図である。
まず、樹脂層2の全面に銀箔を貼り付けることによって導電層3を形成し(図2(a))、さらに導電層3の全面に樹脂層4を積層する(図2(b))。
次に、ビアホール部10となる部分に対して、樹脂層4及び導電層3がライン状に残存するように、樹脂層4側から樹脂層4及び導電層3が除去されるような強さでレーザー光を照射して樹脂層4及び導電層3を除去する(図2(c))。この際、樹脂層4及び導電層3がライン状に残存するようにレーザー光を照射することにより、レーザー光を直線状に走査しながら照射することになるため、樹脂層4及び導電層3を除去する効率が良い。
次に、樹脂層4及び導電層3がライン状に残存している部分に対して、樹脂層4側から樹脂層4のみが除去されるような強さでレーザー光を照射して樹脂層4を除去する(図2(d))。この際、第1の領域は、樹脂層4及び導電層3がライン状に残存していることにより、レーザー光を直線状に走査しながら照射することになるため、樹脂層4を除去する効率が良い。
これにより、ビアホール部10に、導電層3が除去されておらずに樹脂層4のみが除去された第1の領域11と、導電層3及び樹脂層4が除去された第2の領域12とが形成され、図1に示した配線基板1が完成する。
その後、ビアホール部10を含むように樹脂層4上に、第2の導電層を形成するために導電ペースト5を塗工すると、この導電ペースト5がビアホール部10内に流れ込み、導電層3のビアホール部10にて残存している部分と、導電層3のビアホール部10以外の部分のうちビアホール部10に露出した側面とに当接する(図2(e))。そして、導電層3のビアホール部10にて残存している部分とビアホール部10以外の部分とが導通接続されていることにより、ビアホール部10の第1の領域11にて導電層3と当接した導電ペースト5が、導電層3の全体と導通接続されることになる。
以下に、上述した配線基板1における効果について説明する。
図3は、図1に示した配線基板1における効果を説明するための図である。
上述したように、図1に示した配線基板1においては、樹脂層2上に形成された導電層3と、導電層3上に積層された樹脂層4上にて導電ペースト5によって形成される導電層とが導通接続されるビアホール部10において、第1の領域11においては樹脂層4が除去されているとともに導電層3が除去されておらず、第2の領域12においては樹脂層4及び導電層3が除去されていることにより、導電層3がビアホール部10にて部分的に残存していることになるため、ビアホール部10において部分的に残存している導電層3上には、樹脂層4を除去することによって生じる残さが堆積しにくくなっている。また、図3に示すように、導電層3のビアホール部10にて残存した部分は、第1の領域11と第2の領域12との境界部分においても導電ペースト5と当接しており、それにより、導電層3と導電ペースト5とが当接した接続部分13(図3中太線で示す)の面積が広くなる。
このように、樹脂層2上に形成された導電層3と、導電層3上に積層された樹脂層4上に導電ペースト5によって形成される導電層とが導通接続されるビアホール部10において、樹脂層4を除去することによって生じる残さが導電層3上に堆積しにくく、かつ、樹脂層4上に導電層を形成するために導電ペースト5を塗工した際、ビアホール部10にてこの導電ペースト5と導電層3とが当接する面積が広くなる構成とすることにより、導電ペースト5によって樹脂層4上に形成される導電層と導電層3とをビアホール部10を介して安定して導通接続することができる。
(第2の実施の形態)
図4は、本発明の配線基板の第2の実施の形態を示す図であり、(a)は表面図、(b)は(a)に示したA−A’断面図である。
本形態は図4に示すように、第1の実施の形態に示したものに対して、ビアホール部110の第1の領域111にて樹脂層104が除去されずに残存している点のみが異なるものである。
以下に、上記のように構成された配線基板101の製造方法について説明する。
図5は、図4に示した配線基板101の製造方法を説明するための図である。
まず、樹脂層102の全面に銀箔を貼り付けることによって導電層103を形成し(図5(a))、さらに導電層103の全面に樹脂層104を積層する(図5(b))。
次に、ビアホール部110となる部分に対して、樹脂層104及び導電層103がライン状に残存するように、樹脂層104側から樹脂層104及び導電層103が除去されるような強さでレーザー光を照射して樹脂層104及び導電層103を除去する(図5(c))。この際、樹脂層104及び導電層103がライン状に残存するようにレーザー光を照射することにより、レーザー光を直線状に走査しながら照射することになるため、樹脂層104及び導電層103を除去する効率が良い。
これにより、ビアホール部110に、導電層3及び樹脂層104が除去されていない第1の領域111と、導電層103及び樹脂層104が除去された第2の領域112とが形成され、図4に示した配線基板101が完成する。
その後、ビアホール部110を含むように樹脂層104上に、第2の導電層を形成するために導電ペースト105を塗工すると、この導電ペースト105がビアホール部110内に流れ込み、導電層103のビアホール部110にて残存している部分の側面と、導電層103のビアホール部110以外の部分のうちビアホール部110に露出した側面とに当接する(図5(d))。そして、導電層103のビアホール部110にて残存している部分とビアホール部110以外の部分とが導通接続されていることにより、ビアホール部110の第1の領域111にて導電層103と当接した導電ペースト105が、導電層103の全体と導通接続されることになる。
以下に、上述した配線基板101における効果について説明する。
図6は、図4に示した配線基板101における効果を説明するための図である。
上述したように、図4に示した配線基板101においては、樹脂層102上に形成された導電層103と、導電層103上に積層された樹脂層104上にて導電ペースト105によって形成される導電層とが導通接続されるビアホール部110において、第1の領域111においては樹脂層104及び導電層103が除去されておらず、第2の領域112においては樹脂層104及び導電層103が除去されているため、ビアホール部110において部分的に残存している導電層103上には、樹脂層104を除去することによって生じる残さが堆積することはなく、また、図6に示すように、導電層103のビアホール部110にて残存した部分は、第1の領域111と第2の領域112との境界部分においても導電ペースト105と当接しており、それにより、導電層103と導電ペースト105とが当接した接続部分113(図6中太線で示す)の面積が広くなる。
このように、樹脂層102上に形成された導電層103と、導電層103上に積層された樹脂層104上に導電ペースト105によって形成される導電層とが導通接続されるビアホール部110において、樹脂層104を除去することによって生じる残さが導電層103上に堆積することがなく、かつ、樹脂層104上に導電層を形成するために導電ペースト105を塗工した際、ビアホール部110にてこの導電ペースト105と導電層103とが当接する面積が広くなる構成とすることにより、導電ペースト105によって樹脂層104上に形成される導電層と導電層103とをビアホール部110を介して安定して導通接続することができる。
(他の実施の形態)
図7は、本発明の配線基板の他の実施の形態におけるビアホール部の構成を示す図である。
本発明の配線基板におけるビアホール部としては、上述したように導電層3,103がライン状に残存するように除去されたものに限らず、図7に示すように、導電層203が十字型に残存するように除去されることで、十字型の第1の領域211と、それ以外の領域となる第2の領域212とからなるものであってもよい。このような形状であっても、導電層203のビアホール部に残存している部分が、導電層203のビアホール以外の部分と導通接続されているため、この導電層203上に積層された樹脂層上に導電層が形成された場合、その導電層は、導電層203のビアホール部に残存している部分に当接することにより、導電層203全体と導通接続されることになる。
このように、本発明の配線基板におけるビアホール部としては、導電層やその上に積層された絶縁層となる樹脂層が、ライン状に残存するように除去されたもの以外でも、導電層のビアホール部の部分がそれ以外の部分と導通接続されていれば、十字型、曲線状、網目状等、様々な形態であってもよい。
1,101 配線基板
2,4,102,104 樹脂層
3,103,203 導電層
5,105 導電ペースト
10,110,210 ビアホール部
11,111,211 第1の領域
12,112,212 第2の領域
13,113 接続部分

Claims (1)

  1. 第1の絶縁層上に形成された第1の導電層が、該第1の導電層上に積層された第2の絶縁層上に形成される第2の導電層と導通接続される配線基板であって、
    前記第1の導電層が部分的に除去されるとともに前記第2の絶縁層が少なくとも部分的に除去されて前記第1の導電層と前記第2の導電層とを導通接続するビアホール部を有し、
    前記ビアホール部は、
    前記第1の導電層及び前記第2の絶縁層のうち少なくとも前記第1の導電層が除去されていない第1の領域と、
    前記第1の導電層及び前記第2の絶縁層が除去された第2の領域とを有し、
    前記第1の導電層は、前記第1の領域にて除去されていない部分が、前記ビアホール部以外の部分と導通接続されている配線基板。
JP2011212304A 2011-09-28 2011-09-28 配線基板 Pending JP2013074131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011212304A JP2013074131A (ja) 2011-09-28 2011-09-28 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011212304A JP2013074131A (ja) 2011-09-28 2011-09-28 配線基板

Publications (1)

Publication Number Publication Date
JP2013074131A true JP2013074131A (ja) 2013-04-22

Family

ID=48478366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011212304A Pending JP2013074131A (ja) 2011-09-28 2011-09-28 配線基板

Country Status (1)

Country Link
JP (1) JP2013074131A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026520A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2004221426A (ja) * 2003-01-16 2004-08-05 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026520A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2004221426A (ja) * 2003-01-16 2004-08-05 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法

Similar Documents

Publication Publication Date Title
US20180153036A1 (en) Circuit board structure and manufacturing method thereof
JP2009152300A (ja) 配線基板およびその製造方法
JP6259813B2 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
JP2016171119A (ja) 回路基板及びその製造方法
JP2017037988A (ja) フレキシブルプリント基板およびフレキシブルプリント基板の製造方法
JP2005079402A (ja) 回路基板およびその製造方法
CN103906376A (zh) 可挠折的电路板及其制作方法
JP2011023521A (ja) フレキシブル配線基板
JP6044592B2 (ja) 多層配線基板及びその製造方法
JP4085925B2 (ja) プリント基板の製造方法
JP2013074131A (ja) 配線基板
US20160381788A1 (en) Method For Producing A Power Printed Circuit And Power Printed Circuit Obtained By This Method
US20160073505A1 (en) Manufacturing method of multilayer flexible circuit structure
US8555492B2 (en) Method for manufacturing a conductive substrate structure with conductive channels formed by using a two-sided cut approach
JP6123915B2 (ja) 樹脂多層基板
TWI517775B (zh) 印刷電路板及其製法
JP2016127248A (ja) 多層配線基板
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP2017084843A (ja) 回路基板及びその製造方法
JP2004158671A (ja) 多層基板およびその製造方法
JP2007516593A (ja) 中央平面を製造する方法
KR101519153B1 (ko) 인쇄회로기판 및 그 제조방법
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2005086131A (ja) セラミック電子部品の製造方法
TWI358977B (en) Method for manufacturing a printed circuit board h

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140417

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150929