JP2013074131A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2013074131A JP2013074131A JP2011212304A JP2011212304A JP2013074131A JP 2013074131 A JP2013074131 A JP 2013074131A JP 2011212304 A JP2011212304 A JP 2011212304A JP 2011212304 A JP2011212304 A JP 2011212304A JP 2013074131 A JP2013074131 A JP 2013074131A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- via hole
- conductive
- hole portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】樹脂層2、導電層3及び樹脂層4が積層されてなる配線基板1に形成されたビアホール部10が、樹脂層4のみが除去されて導電層3が除去されていない第1の領域11と、樹脂層4及び導電層3が除去された第2の領域12とを有し、導電層3が、第1の領域11にて除去されていない部分が、ビアホール部10以外の部分と導通接続されている。
【選択図】図1
Description
第1の絶縁層上に形成された第1の導電層が、該第1の導電層上に積層された第2の絶縁層上に形成される第2の導電層と導通接続される配線基板であって、
前記第1の導電層が部分的に除去されるとともに前記第2の絶縁層が少なくとも部分的に除去されて前記第1の導電層と前記第2の導電層とを導通接続するビアホール部を有し、
前記ビアホール部は、
前記第1の導電層及び前記第2の絶縁層のうち少なくとも前記第1の導電層が除去されていない第1の領域と、
前記第1の導電層及び前記第2の絶縁層が除去された第2の領域とを有し、
前記第1の導電層は、前記第1の領域にて除去されていない部分が、前記ビアホール部以外の部分と導通接続されている。
図1は、本発明の配線基板の第1の実施の形態を示す図であり、(a)は表面図、(b)は(a)に示したA−A’断面図、(c)は(b)に示した導電層3の構成を示す図である。
図4は、本発明の配線基板の第2の実施の形態を示す図であり、(a)は表面図、(b)は(a)に示したA−A’断面図である。
図7は、本発明の配線基板の他の実施の形態におけるビアホール部の構成を示す図である。
2,4,102,104 樹脂層
3,103,203 導電層
5,105 導電ペースト
10,110,210 ビアホール部
11,111,211 第1の領域
12,112,212 第2の領域
13,113 接続部分
Claims (1)
- 第1の絶縁層上に形成された第1の導電層が、該第1の導電層上に積層された第2の絶縁層上に形成される第2の導電層と導通接続される配線基板であって、
前記第1の導電層が部分的に除去されるとともに前記第2の絶縁層が少なくとも部分的に除去されて前記第1の導電層と前記第2の導電層とを導通接続するビアホール部を有し、
前記ビアホール部は、
前記第1の導電層及び前記第2の絶縁層のうち少なくとも前記第1の導電層が除去されていない第1の領域と、
前記第1の導電層及び前記第2の絶縁層が除去された第2の領域とを有し、
前記第1の導電層は、前記第1の領域にて除去されていない部分が、前記ビアホール部以外の部分と導通接続されている配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011212304A JP2013074131A (ja) | 2011-09-28 | 2011-09-28 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011212304A JP2013074131A (ja) | 2011-09-28 | 2011-09-28 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013074131A true JP2013074131A (ja) | 2013-04-22 |
Family
ID=48478366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011212304A Pending JP2013074131A (ja) | 2011-09-28 | 2011-09-28 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013074131A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026520A (ja) * | 2000-07-06 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
JP2004221426A (ja) * | 2003-01-16 | 2004-08-05 | Fujikura Ltd | 多層配線基板、多層配線基板用基材およびその製造方法 |
-
2011
- 2011-09-28 JP JP2011212304A patent/JP2013074131A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026520A (ja) * | 2000-07-06 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
JP2004221426A (ja) * | 2003-01-16 | 2004-08-05 | Fujikura Ltd | 多層配線基板、多層配線基板用基材およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180153036A1 (en) | Circuit board structure and manufacturing method thereof | |
JP2009152300A (ja) | 配線基板およびその製造方法 | |
JP6259813B2 (ja) | 樹脂多層基板、および樹脂多層基板の製造方法 | |
JP2016171119A (ja) | 回路基板及びその製造方法 | |
JP2017037988A (ja) | フレキシブルプリント基板およびフレキシブルプリント基板の製造方法 | |
JP2005079402A (ja) | 回路基板およびその製造方法 | |
CN103906376A (zh) | 可挠折的电路板及其制作方法 | |
JP2011023521A (ja) | フレキシブル配線基板 | |
JP6044592B2 (ja) | 多層配線基板及びその製造方法 | |
JP4085925B2 (ja) | プリント基板の製造方法 | |
JP2013074131A (ja) | 配線基板 | |
US20160381788A1 (en) | Method For Producing A Power Printed Circuit And Power Printed Circuit Obtained By This Method | |
US20160073505A1 (en) | Manufacturing method of multilayer flexible circuit structure | |
US8555492B2 (en) | Method for manufacturing a conductive substrate structure with conductive channels formed by using a two-sided cut approach | |
JP6123915B2 (ja) | 樹脂多層基板 | |
TWI517775B (zh) | 印刷電路板及其製法 | |
JP2016127248A (ja) | 多層配線基板 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
JP2017084843A (ja) | 回路基板及びその製造方法 | |
JP2004158671A (ja) | 多層基板およびその製造方法 | |
JP2007516593A (ja) | 中央平面を製造する方法 | |
KR101519153B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101283164B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2005086131A (ja) | セラミック電子部品の製造方法 | |
TWI358977B (en) | Method for manufacturing a printed circuit board h |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140417 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150929 |