JP2013034174A - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP2013034174A JP2013034174A JP2012094988A JP2012094988A JP2013034174A JP 2013034174 A JP2013034174 A JP 2013034174A JP 2012094988 A JP2012094988 A JP 2012094988A JP 2012094988 A JP2012094988 A JP 2012094988A JP 2013034174 A JP2013034174 A JP 2013034174A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- frequency
- circuit
- seconds
- slow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/14—Output circuits with series read-out of number stored
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/027—Circuits for deriving low frequency timing pulses from pulses of higher frequency by combining pulse-trains of different frequencies, e.g. obtained from two independent oscillators or from a common oscillator by means of different frequency dividing ratios
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Abstract
【課題】高い精度でクロック信号の緩急を行うことができる。
【解決手段】クロック信号を第1の分周数で分周する第1の分周部1162と、第1の分周部1162が分周したクロック信号を、第2の分周数で分周する第2の分周部1163と、第2の分周部1163が分周したクロック信号を用いて、クロック信号の緩急を行う緩急付分周部と、を備える。
【選択図】図3
【解決手段】クロック信号を第1の分周数で分周する第1の分周部1162と、第1の分周部1162が分周したクロック信号を、第2の分周数で分周する第2の分周部1163と、第2の分周部1163が分周したクロック信号を用いて、クロック信号の緩急を行う緩急付分周部と、を備える。
【選択図】図3
Description
本発明は、電子機器に関する。
時計等の電子機器では、クロック信号を調整する技術として、論理緩急が知られている。論理緩急とは、水晶振動子の周波数を調整せず、分周回路の一部でクロックパルス数を加減(分周比を可変)して時計の進み、遅れを調整する緩急手法である。
特許文献1には、第1の分周信号を1/2分周して所定のクロック周波数の単位時間信号と複数のクロック周波数からなる第2の分周信号とを出力する分周回路と、第1の分周信号及び第2の分周信号をデコードして第1の分周信号の補正タイミングを検出し、タイミングの異なる複数の補正タイミング信号を生成して出力する補正タイミング生成回路と、補正タイミング信号と補正値とに基づき、補正信号を生成して前記カウンタに与える補正信号生成回路と、を有する周波数補正回路が記載されている。
特許文献1には、第1の分周信号を1/2分周して所定のクロック周波数の単位時間信号と複数のクロック周波数からなる第2の分周信号とを出力する分周回路と、第1の分周信号及び第2の分周信号をデコードして第1の分周信号の補正タイミングを検出し、タイミングの異なる複数の補正タイミング信号を生成して出力する補正タイミング生成回路と、補正タイミング信号と補正値とに基づき、補正信号を生成して前記カウンタに与える補正信号生成回路と、を有する周波数補正回路が記載されている。
しかしながら、特許文献1記載の技術は、2n秒周期の論理緩急を行うものである。具体的には第一の実施例では32秒周期の論理緩急、即ち32秒に1回クロック信号の1クロック分のパルス数を減らすことにより+0.95ppm(+0.082秒/日)の補正を行う方法が記載されている。一方で、歩度(時計の精度を短時間に測定し、日差に換算した値)を測るクオーツテスタでは、ゲート時間(測定時間)が10秒や20秒である。このため、前述の32秒周期の論理緩急を行う電子時計の場合、クオーツテスタは最初の20秒間は無補正(±0.000秒/日)の歩度を表示し、20秒から30秒の間に測定される歩度では+3.05ppm(+0.263秒/日)を表示し、30秒から60秒までの間は無補正(±0.000秒/日)の歩度を表示する。つまり、2n秒周期のクロック信号を用いる時計では、クオーツテスタで正確に歩度を測ることができない。よって、店頭やサービスセンターで時計の歩度を知ることができず、修理の要否の判断が行えない、という欠点があった。また、2n秒周期のみの論理緩急及び10秒以上の10の整数倍周期(例えば80秒周期)の論理緩急では、クオーツテスタのゲート時間範囲内で、+3.05ppm(+0.263秒/日)よりも高い分解能の歩度を表現できない、という欠点があった。
本発明は上記の点に鑑みてなされたものであり、高い精度でクロック信号の緩急を行うことができる電子機器を提供する。
(1)本発明は上記の課題を解決するためになされたものであり、本発明の一態様は、クロック信号の緩急を行う電子機器において、クロック信号を第1の分周数で分周する第1の分周部と、前記第1の分周部が分周したクロック信号を、第2の分周数で分周する第2の分周部と、前記第2の分周部が分周したクロック信号を用いて、クロック信号の緩急を行う緩急付分周部と、を備えることを特徴とする電子機器である。
(2)また、本発明の一態様は、上記の電子機器において、前記第1の分周数の逆数と、前記第2の分周数の逆数は、互いに素の関係にあることを特徴とする。
(3)また、本発明の一態様は、上記の電子機器において、クロック信号を第2の分周数で分周する第3の分周部と、前記第1の分周部と前記第3の分周部とが並列に接続されているクロック信号出力部と、を備え、前記第1の分周部と第2の分周部は、直列に接続されていることを特徴とする。
(4)また、本発明の一態様は、上記の電子機器において、前記第2の分周部は、歩度測定器の測定時間と同じ周波数のクロック信号を生成することを特徴とする。
(5)また、本発明の一態様は、上記の電子機器において、前記第1の分周部は、分周数1/5で分周し、前記第2の分周部は、分周数1/2で分周することを特徴とする。
(6)また、本発明の一態様は、上記の電子機器において、前記第2の分周部は、周波数が10秒のクロック信号を生成することを特徴とする。
(7)また、本発明の一態様は、上記の電子機器において、前記第2の分周部が分周したクロック信号を用いて、液晶ディスプレイを駆動する表示駆動部を備えることを特徴とする。
(8)また、本発明の一態様は、上記の電子機器において、時計又は歩数計であることを特徴とする。
本発明によれば、高い精度でクロック信号の緩急を行うことができる。
以下、図面を参照しながら本発明の実施形態について詳しく説明する。
図1は、本発明の実施形態に係る装置の概略図である。
この図において、符号1を付した電子機器は、デジタル時計1である。符号2を付したクオーツテスタ2は、クオーツ式時計の歩度を計測する測定器である。クオーツテスタ2には、デジタルセンサ部21及びアナログセンサ部22が設けられている。クオーツテスタ2は、デジタルセンサ部21又はアナログセンサ部22に置かれたクオーツ式時計の歩度を計測する。
図1は、本発明の実施形態に係る装置の概略図である。
この図において、符号1を付した電子機器は、デジタル時計1である。符号2を付したクオーツテスタ2は、クオーツ式時計の歩度を計測する測定器である。クオーツテスタ2には、デジタルセンサ部21及びアナログセンサ部22が設けられている。クオーツテスタ2は、デジタルセンサ部21又はアナログセンサ部22に置かれたクオーツ式時計の歩度を計測する。
図1において、デジタル時計1は、歩度測定モードの状態である。歩度測定モードでは、デジタル時計1は、液晶ディスプレイの液晶を、予め定めた周期(例えば、10秒)で予め定められた期間(例えば、15.625m(ミリ)秒=(1/(32Hz))×1/2波長)、偏光させる。この図では、デジタル時計1は、歩度測定モードのまま、液晶ディスプレイをデジタルセンサ部21へ向けて、デジタルセンサ部21の上に置かれている。クオーツテスタ2は、デジタルセンサ部21において、デジタル時計1の液晶ディスプレイからの漏れ電界を検出する。クオーツテスタ2は、検出した漏れ電界の周期を測定し、測定した周期に基づいて歩度を算出する。ここで、クオーツテスタ2は、10秒のゲート時間で、歩度を計測する。
図2は、本実施形態に係るデジタル時計1の構成を示す概略ブロック図である。この図において、デジタル時計1は、入力回路101、ROM(Read Only memory)102、RAM(Random Access Memory)103、CPU(Central Processing Unit)104、クロック生成回路11、及び、表示部12を含んで構成される。
クロック生成回路11は、緩急設定回路111、緩急周期選択回路112、水晶発振回路113、緩急付分周回路114、分周回路115、分周回路116、高速発振回路117、及び分周回路118を含んで構成される。表示部12は、表示クロック生成回路121、表示駆動回路122、LCD(Liquid Crystal display;液晶ディスプレイ)123を含んで構成される。
クロック生成回路11は、緩急設定回路111、緩急周期選択回路112、水晶発振回路113、緩急付分周回路114、分周回路115、分周回路116、高速発振回路117、及び分周回路118を含んで構成される。表示部12は、表示クロック生成回路121、表示駆動回路122、LCD(Liquid Crystal display;液晶ディスプレイ)123を含んで構成される。
入力回路101は、デジタル時計1の入力部(ボタン等)に接続されている。入力回路101は、入力部を介して、利用者からの指示や情報を入力される。例えば、入力回路101は、歩度測定モードへの移行指示や歩度測定モードの終了指示、緩急設定情報を入力される。入力回路101は、入力された入力信号をCPU104へ出力する。
CPU104は、ROM102及びRAM103を用いてプログラムを実行する。CPU104は、プログラムの実行結果に基づいて、デジタル時計1の各回路を制御する。例えば、CPU104は、プログラムに設定された緩急設定情報、又は入力回路101から入力された緩急設定情報を、緩急設定回路111に出力する。緩急設定情報には、例えば、論理緩急を行う周期(緩急周期という。例えば、1秒、2秒、5秒、10秒、20秒、40秒)、緩急の単位時間(緩急単位時間という。例えば、1/32768秒)、調整量(緩急単位時間の何個分を調整するかを示す)、調整方向(時間を早めるのか、遅らせるのかを示す)を表す情報が含まれる。
緩急設定回路111は、予め記憶する緩急設定情報、又はCPU104から入力された緩急設定情報に基づいて、緩急周期選択回路112に対して、緩急周期、緩急単位時間、調整量、調整方向を設定する。
緩急周期選択回路112は、分周回路116から入力されたクロック信号から、緩急設定回路111に設定された周期に対応するクロック信号(緩急単位クロック信号という)を選択する。緩急周期選択回路112は、選択した緩急単位クロック信号及び調整量に基づいて、論理緩急を行うための調整信号を生成する。
緩急周期選択回路112は、分周回路116から入力されたクロック信号から、緩急設定回路111に設定された周期に対応するクロック信号(緩急単位クロック信号という)を選択する。緩急周期選択回路112は、選択した緩急単位クロック信号及び調整量に基づいて、論理緩急を行うための調整信号を生成する。
水晶発振回路113は、水晶振動子を備える。水晶発振回路113は、水晶振動子の振動に基づいてクロック信号を生成し、生成したクロック信号を緩急付分周回路114へ出力する。このクロック信号の周波数は、例えば、32768Hzである。
緩急付分周回路114は、水晶発振回路113から入力されたクロック信号を分周すると共に、緩急周期選択回路112から入力された調整信号に基づいて論理緩急を行う(図5、6参照)。例えば、緩急周期が「10」秒、緩急単位時間が「1/32768」秒、調整量が「1」、調整方向が「時間を早める」場合には、緩急付分周回路114は、10秒毎に、1つのパルス波のパルス幅を「1」×「1/32768」秒の分だけ短くすることとなる。緩急付分周回路114は、分周及び論理緩急を行ったクロック信号を、分周回路115へ出力する。
緩急付分周回路114は、水晶発振回路113から入力されたクロック信号を分周すると共に、緩急周期選択回路112から入力された調整信号に基づいて論理緩急を行う(図5、6参照)。例えば、緩急周期が「10」秒、緩急単位時間が「1/32768」秒、調整量が「1」、調整方向が「時間を早める」場合には、緩急付分周回路114は、10秒毎に、1つのパルス波のパルス幅を「1」×「1/32768」秒の分だけ短くすることとなる。緩急付分周回路114は、分周及び論理緩急を行ったクロック信号を、分周回路115へ出力する。
分周回路115は、1/2分周を繰り返すことで、例えば、周波数が32Hz、16Hz、8Hz、4Hz、2Hzのクロック信号を生成する。分周回路115は、生成したクロック信号を、緩急周期選択回路112、分周回路116及び表示クロック生成回路121へ出力する。例えば、分周回路115は、2Hzのクロック信号を分周回路116へ出力し、32Hzのクロック信号を表示クロック生成回路121へ出力する。
分周回路116は、1/2分周を行う分周回路、及び、1/5分周を行う分周回路を備える。つまり、分周回路116は、分周数が異なる分周回路を備える。分周回路116は、2Hzのクロック信号を分周し、1Hz、1/2Hz、1/5Hz、1/10Hz、1/20Hz、1/40Hz(それぞれ、周期が1秒、2秒、5秒、10秒、20秒、40秒)のクロック信号を生成する。分周回路116は、生成したクロック信号を緩急周期選択回路112、及び表示クロック生成回路121へ出力する。
高速発振回路117は、水晶発振回路113よりも約10倍以上に周波数が高いクロック信号を生成し、生成したクロック信号を分周回路118へ出力する。
分周回路118は、高速発振回路117から入力されたクロック信号を分周し、分周したクロック信号を表示クロック生成回路121へ出力する。
分周回路118は、高速発振回路117から入力されたクロック信号を分周し、分周したクロック信号を表示クロック生成回路121へ出力する。
表示クロック生成回路121は、CPU104からの制御に基づいて、表示駆動回路122が表示に用いるクロック信号を合成して出力する。例えば、表示クロック生成回路121は、分周回路115から入力された32Hzのクロック信号とその数倍の周波数のクロック信号を合成して、時刻表示に必要なクロック信号を表示駆動回路122へ出力する。また、表示クロック生成回路121は、歩度測定モードのときには、歩度の緩急周期が10秒以下の組合せで歩度調整を行う場合、表示クロック生成回路121は、歩度測定モードの時に分周回路115から入力された32Hzのクロック信号を表示駆動回路112へ出力する。歩度の緩急周期が10秒以上の組合せで歩度調整を行う場合、分周回路116から入力された1/10Hzのクロック信号および、分周回路118から入力されたクロック信号とを合成して、32,768Hzのパルス幅より短い時間の周期を可変させて表示駆動回路122へ出力する。
表示駆動回路122は、CPU104からの制御、及び表示クロック生成回路121から入力されたクロック信号に基づいて、LCD123の液晶を偏光させる。例えば、表示駆動回路122は、32Hzのクロック信号を用いて、LCD123に時刻や日時等を表示させる。つまり、32Hzのクロック信号は、LCD123に時刻や日時等を表示するための駆動、換言すれば、通常の表示の駆動に用いられるクロック信号である。
歩度測定モードのときには、歩度の緩急周期が10秒以下の組合せで歩度調整を行う場合、表示駆動回路122は32Hzのクロック信号を用いて、LCD123を全点灯表示する。歩度の緩急周期が10秒以上の組合せで歩度調整を行う場合、表示駆動回路122は、1/10Hzのクロック信号を用いて、10秒毎に、LCD123の全画素に対する電圧の印加を開始する。電圧の印加を開始後、表示駆動回路122は、クロック信号のパルス幅の期間(例えば15.625m秒)に電圧を印加し、その期間の経過後、電圧の印加を停止する。
歩度測定モードのときには、歩度の緩急周期が10秒以下の組合せで歩度調整を行う場合、表示駆動回路122は32Hzのクロック信号を用いて、LCD123を全点灯表示する。歩度の緩急周期が10秒以上の組合せで歩度調整を行う場合、表示駆動回路122は、1/10Hzのクロック信号を用いて、10秒毎に、LCD123の全画素に対する電圧の印加を開始する。電圧の印加を開始後、表示駆動回路122は、クロック信号のパルス幅の期間(例えば15.625m秒)に電圧を印加し、その期間の経過後、電圧の印加を停止する。
図3は、本実施形態に係る分周回路116の構成を示す概略図である。この図における分周回路116では、1/2分周回路1161には、1/5分周回路1162(第1の分周部)と1/2分周回路1166(第3の分周部)が接続されている。1/5分周回路1162には1/2分周回路1163が接続され、1/2分周回路1163には1/2分周回路1164が接続されている。1/2分周回路1164には、1/2分周回路1165が接続されている。つまり、分周回路116は、分周数の逆数(周期)が互いに素となる分周回路(1/5分周回路1162、1/2分周回路1163〜1165)を備える。
1/2分周回路1161は、入力された2Hzのクロック信号を1/2分周することで、1Hzのクロック信号S1を生成する。1/2分周回路1161(クロック信号出力部)は、生成した1Hzのクロック信号S1を、1/5分周回路1162、1/2分周回路1166、及び外部へ出力する。
1/5分周回路1162は、入力された1Hzのクロック信号S1を1/5分周することで、1/5Hzのクロック信号S3を生成する。1/5分周回路1162は、生成したクロック信号S3を、1/2分周回路1163、及び外部へ出力する。
同様に、1/2分周回路1163〜1165(第2の分周部)は、入力された信号を1/2分周することで、クロック信号S4(1/10Hz)、S5(1/20Hz)、S6(1/40Hz)を生成する。分周回路116では、分周数が異なる分周回路を接続することで、様々な周波数(又は周期)のクロック信号を生成できる。また、分周回路116では、クオーツテスタ2のゲート時間に併せた周期(例えば、10秒や20秒)のクロック信号を生成できる。
同様に、1/2分周回路1163〜1165(第2の分周部)は、入力された信号を1/2分周することで、クロック信号S4(1/10Hz)、S5(1/20Hz)、S6(1/40Hz)を生成する。分周回路116では、分周数が異なる分周回路を接続することで、様々な周波数(又は周期)のクロック信号を生成できる。また、分周回路116では、クオーツテスタ2のゲート時間に併せた周期(例えば、10秒や20秒)のクロック信号を生成できる。
1/2分周回路1166は、入力された1Hzのクロック信号を1/2分周することで、1/2Hzのクロック信号S2を生成する。1/2分周回路1166は、生成したクロック信号S2を、外部へ出力する。
ここで、分周回路116では、1/2分周回路1161には分周数の逆数(周期)が互いに素となる分周回路が並列で接続されている。これにより、分周回路116は、互いに素となる周期のクロック信号(例えば、クロック信号S2(2秒)とS3(5秒))を出力でき、様々な周波数(又は周期)のクロック信号を生成できる。
ここで、分周回路116では、1/2分周回路1161には分周数の逆数(周期)が互いに素となる分周回路が並列で接続されている。これにより、分周回路116は、互いに素となる周期のクロック信号(例えば、クロック信号S2(2秒)とS3(5秒))を出力でき、様々な周波数(又は周期)のクロック信号を生成できる。
図4は、本実施形態に係るデジタル時計1の動作の一例を示すフローチャートである。
(ステップS101)CPU104は、通常の表示の制御を行う。つまり、表示駆動回路122は、32Hzのクロック信号を用いて、LCD123に時刻や日時等を表示させる。その後、ステップS102へ進む。
(ステップS102)CPU104は、入力回路101に歩度測定モードへの移行指示が入力されたか否かを判定する。歩度測定モードへの移行指示が入力されたと判定された場合、ステップS103へ進む。それ以外の場合、ステップS101へ戻る。
(ステップS101)CPU104は、通常の表示の制御を行う。つまり、表示駆動回路122は、32Hzのクロック信号を用いて、LCD123に時刻や日時等を表示させる。その後、ステップS102へ進む。
(ステップS102)CPU104は、入力回路101に歩度測定モードへの移行指示が入力されたか否かを判定する。歩度測定モードへの移行指示が入力されたと判定された場合、ステップS103へ進む。それ以外の場合、ステップS101へ戻る。
(ステップS103)CPU104は、表示クロック生成回路121に対して、歩度測定用のLCD駆動パルスを生成させる、歩度測定モードの制御を行う。歩度の緩急周期が10秒以下の組合せで歩度調整を行う場合、CPU104は、表示クロック生成回路121に対して、32Hzのクロック信号を表示駆動回路122へ出力させる。歩度の緩急周期が10秒以上の組合せで歩度調整を行う場合、CPU104は、高速発振回路117を起動し、水晶発振周波数よりも高いクロック信号を出力させる。そして、表示クロック生成回路121は、1/10Hzのクロック信号と高速発振回路117のクロック信号を分周する分周回路118が出力するクロック信号とを合成して、表示駆動回路122へ出力する。その後、ステップS104へ進む。
(ステップS104)CPU104は、表示駆動回路122に対して、歩度測定用のLCD駆動信号によるLCD123の駆動を行う、歩度測定モードの制御を行う。これにより、表示駆動回路122は、ステップS103で出力されたクロック信号を用いて、LCD123の全画素に対して電圧の印加と電圧の印加の停止とを繰り返す。つまり、表示駆動回路122は、歩度測定モードの表示を行う。その後、ステップS105へ進む。
(ステップS104)CPU104は、表示駆動回路122に対して、歩度測定用のLCD駆動信号によるLCD123の駆動を行う、歩度測定モードの制御を行う。これにより、表示駆動回路122は、ステップS103で出力されたクロック信号を用いて、LCD123の全画素に対して電圧の印加と電圧の印加の停止とを繰り返す。つまり、表示駆動回路122は、歩度測定モードの表示を行う。その後、ステップS105へ進む。
(ステップS105)CPU104は、入力回路101に歩度測定モードの終了指示が入力されたか否かを判定する。歩度測定モードの終了指示が入力されたと判定された場合、ステップS106へ進む。それ以外の場合、ステップS104へ戻る。
(ステップS106)CPU104は、表示クロック生成回路121に対して、通常の制御を行う。これにより、表示クロック生成回路121は、32Hzのクロック信号を、表示駆動回路122へ出力する。その後、ステップS107へ進む。
(ステップS107)CPU104は、表示駆動回路122に対して、通常の制御を行う。これにより、表示駆動回路122は、ステップS106で出力されたクロック信号を用いて、LCD123に時刻や日時等を表示させる。つまり、表示駆動回路122は、通常の表示を行う。その後、動作を終了する。
(ステップS106)CPU104は、表示クロック生成回路121に対して、通常の制御を行う。これにより、表示クロック生成回路121は、32Hzのクロック信号を、表示駆動回路122へ出力する。その後、ステップS107へ進む。
(ステップS107)CPU104は、表示駆動回路122に対して、通常の制御を行う。これにより、表示駆動回路122は、ステップS106で出力されたクロック信号を用いて、LCD123に時刻や日時等を表示させる。つまり、表示駆動回路122は、通常の表示を行う。その後、動作を終了する。
以下、論理緩急について説明をする。
図5は、本実施形態に係る論理緩急の一例を説明するための説明図である。この図は、調整量が「1」、調整方向が「+(プラス)」(時間を早める)の場合の図である。
符号5Aを付した図5Aは、緩急単位時間を周期とする緩急単位クロック信号32,768Hzの波形を表す。符号5Bを付した図5Bは、緩急付分周回路114が出力する無緩急時のクロック信号の波形を表す。符号5Cを付した図5Cは、緩急付分周回路114が出力する、緩急周期(例えば10秒)毎に論理緩急を行った場合のクロック信号を表す。
図5は、本実施形態に係る論理緩急の一例を説明するための説明図である。この図は、調整量が「1」、調整方向が「+(プラス)」(時間を早める)の場合の図である。
符号5Aを付した図5Aは、緩急単位時間を周期とする緩急単位クロック信号32,768Hzの波形を表す。符号5Bを付した図5Bは、緩急付分周回路114が出力する無緩急時のクロック信号の波形を表す。符号5Cを付した図5Cは、緩急付分周回路114が出力する、緩急周期(例えば10秒)毎に論理緩急を行った場合のクロック信号を表す。
図5において、符号51cを付したパルス波51cは、符号51bを付したパルス波51bの立ち下がりタイミングが、緩急単位時間×調整量(「1」)の分だけ早くされたものであることを示す。また、パルス波51cの立ち上がりから、符号52cを付したパルス波52cの立ち上がりまでの長さ(パルス波間隔という)は、緩急周期−{緩急単位時間×調整量(「1」)}である。つまり、図5Cのクロック信号は、そのパルス波間隔が、図5Bのクロック信号のパルス波間隔と比較して、緩急単位時間×調整量(「1」)だけ短くされたものである。
図6は、本実施形態に係る論理緩急の別の一例を説明するための説明図である。この図は、調整量が「1」、調整方向が「−(マイナス)」(時間を遅らせる)の場合の図である。
符号6Aを付した図6Aは、緩急単位時間を周期とする緩急単位クロック信号32,768Hzの波形を表す。符号6Bを付した図6Bは、緩急付分周回路114が出力する無緩急時のクロック信号の波形を表す。符号6Cを付した図6Cは、緩急付分周回路114が出力する、緩急周期(例えば10秒)毎に論理緩急を行った場合のクロック信号を表す。
符号6Aを付した図6Aは、緩急単位時間を周期とする緩急単位クロック信号32,768Hzの波形を表す。符号6Bを付した図6Bは、緩急付分周回路114が出力する無緩急時のクロック信号の波形を表す。符号6Cを付した図6Cは、緩急付分周回路114が出力する、緩急周期(例えば10秒)毎に論理緩急を行った場合のクロック信号を表す。
図6において、符号61cを付したパルス波61cは、符号61bを付したパルス波61bのパルス幅が、緩急単位時間×調整量(「1」)の分だけ長くされたものであることを示す。また、パルス波61cと符号62cを付したパルス波62cとのパルス波間隔は、緩急周期+{緩急単位時間×調整量(「1」)}である。つまり、図6Cのクロック信号は、そのパルス波間隔が、図6Bのクロック信号のパルス波間隔と比較して、緩急単位時間×調整量(「1」)だけ長くされたものである。
以上のように、本実施形態に係るデジタル時計1では、1/5分周回路1162は、クロック信号を分周数1/5で分周する。1/2分周回路1163は、1/5分周回路1162が分周したクロック信号を、分周数1/2で分周する。緩急付分周回路114は、1/2分周回路1163が分周したクロック信号を用いて、クロック信号の緩急を行う。これにより、デジタル時計1は、クオーツテスタのゲート時間に等しい周期の歩度測定パルスを生成でき、クオーツテスタによる歩度測定を行うことができる。
また、本実施形態に係るデジタル時計1では、分周数1/5の逆数(周期)5秒と分周数1/2の逆数(周期)2秒は、互いに素の関係にある。これにより、デジタル時計1は、様々な周波数(又は周期)のクロック信号を生成でき、高い精度でクロック信号の緩急を行うことができる。
また、本実施形態に係るデジタル時計1では、1/2分周回路1166は、クロック信号を分周数1/2で分周する。1/2分周回路1161には、1/5分周回路1162と1/2分周回路1166とが並列に接続されている。1/5分周回路1162と1/2分周回路1163は、直列に接続されている。これにより、デジタル時計1では、互いに素となる周期のクロック信号を出力でき、様々な周波数(又は周期)のクロック信号を生成できる。
また、本実施形態に係るデジタル時計1では、1/2分周回路1166は、クロック信号を分周数1/2で分周する。1/2分周回路1161には、1/5分周回路1162と1/2分周回路1166とが並列に接続されている。1/5分周回路1162と1/2分周回路1163は、直列に接続されている。これにより、デジタル時計1では、互いに素となる周期のクロック信号を出力でき、様々な周波数(又は周期)のクロック信号を生成できる。
また、本実施形態に係るデジタル時計1では、1/2分周回路1163は、クオーツテスタ2のゲート時間(10秒)と同じ周波数のクロック信号S4を生成する。これにより、クオーツテスタ2では、高い精度でクロック信号の歩度を測定でき、測定結果に基づいて高い精度で緩急を行うことができる。
なお、デジタル時計1では、1/2分周回路1164、1165で分周したクロック信号S5、S6、つまり、1/5分周回路1162が分周した信号を(1/2)m(mは整数)で分周したクロック信号S5、S6を、論理緩急や歩度測定モードで用いてもよい。つまり、デジタル時計1では、周波数が10秒の整数倍のクロック信号を生成してもよい。
また、本実施形態に係るデジタル時計1では、表示駆動回路122は、1/2分周回路1163が分周したクロック信号S4を用いて、LCD123を駆動する。これにより、クオーツテスタ2がゲート時間とLCD123の駆動周期を一致させることができる。また、デジタル時計1では、クロック信号S4を用いて論理緩急を行うので、クオーツテスタ2が測定した歩度から、容易に調整量を計算できる。
なお、上記実施形態において、符号1を付した電子機器は、歩数計や紫外線測定装置、ストップウォッチ、携帯電話等の電子機器であってもよい。
なお、デジタル時計1では、1/2分周回路1164、1165で分周したクロック信号S5、S6、つまり、1/5分周回路1162が分周した信号を(1/2)m(mは整数)で分周したクロック信号S5、S6を、論理緩急や歩度測定モードで用いてもよい。つまり、デジタル時計1では、周波数が10秒の整数倍のクロック信号を生成してもよい。
また、本実施形態に係るデジタル時計1では、表示駆動回路122は、1/2分周回路1163が分周したクロック信号S4を用いて、LCD123を駆動する。これにより、クオーツテスタ2がゲート時間とLCD123の駆動周期を一致させることができる。また、デジタル時計1では、クロック信号S4を用いて論理緩急を行うので、クオーツテスタ2が測定した歩度から、容易に調整量を計算できる。
なお、上記実施形態において、符号1を付した電子機器は、歩数計や紫外線測定装置、ストップウォッチ、携帯電話等の電子機器であってもよい。
図7は、本実施形態に係る効果の一例を説明するための説明図である。
符号7Aを付した図7Aは、32Hzのクロック信号を示す。
符号7Bを付した図7Bは、本実施形態に係る論理緩急を行った場合のクロック信号を示す。図7Bでは、10秒毎に、「1/32768」秒の論理緩急が行われている。
図7Bは、0.263秒/日の精度で論理緩急を行うことができることを示す。つまり、10秒毎に、1/32768秒の論理緩急を行うことができるので、その精度は、(1/32765)÷10秒/回×60秒×60分×24時間=0.263秒/日となる。換言すれば、デジタル時計1では、周波数が32768Hzのクロック信号を生成することで、0.263秒/日の精度で論理緩急を行うことができる。
符号7Aを付した図7Aは、32Hzのクロック信号を示す。
符号7Bを付した図7Bは、本実施形態に係る論理緩急を行った場合のクロック信号を示す。図7Bでは、10秒毎に、「1/32768」秒の論理緩急が行われている。
図7Bは、0.263秒/日の精度で論理緩急を行うことができることを示す。つまり、10秒毎に、1/32768秒の論理緩急を行うことができるので、その精度は、(1/32765)÷10秒/回×60秒×60分×24時間=0.263秒/日となる。換言すれば、デジタル時計1では、周波数が32768Hzのクロック信号を生成することで、0.263秒/日の精度で論理緩急を行うことができる。
これに対し、図7Aの場合、0.263秒/日の精度で論理緩急を行うには、周波数が{1/(32768×320)}秒の論理緩急、つまり、図7Bの場合と比較して320倍の周波数(32768×320)のクロック信号を生成しなければならない。この周波数のクロック信号を生成するのは困難である。
このように、本実施形態では、デジタル時計1は、10秒毎、つまり、LCD123の駆動周期32Hzより長い周期で、論理緩急を行う。これにより、デジタル時計1は、高性能な振動子を用いることなく、高い精度でクロック信号の緩急を行うことができる。
このように、本実施形態では、デジタル時計1は、10秒毎、つまり、LCD123の駆動周期32Hzより長い周期で、論理緩急を行う。これにより、デジタル時計1は、高性能な振動子を用いることなく、高い精度でクロック信号の緩急を行うことができる。
なお、上記実施形態において、デジタル時計1は、歩度測定モードの終了後又は歩度測定モード中に、歩度が入力された場合に、歩度測定モードで用いた緩急周期(1/10Hz)のクロック信号を用いて、論理緩急を行うように設定してもよい。具体的には、CPU104は、{歩度/(24時間×60分×60秒×緩急周期)}=緩急単位時間×調整量を算出する。CPU104は、予め定められた緩急単位時間を用いて調整量を算出し、算出した調整量が一番整数に近くなるような、緩急単位時間と調整量の組合せを選択する。CPU104は、選択した緩急単位時間と調整量、及び、歩度測定モードで用いた緩急周期を含む緩急設定情報を生成し、生成した緩急設定情報に基づいて緩急周期選択回路112を設定する。
また、上記実施形態において、デジタル時計1は、1/5分周回路1162に代えて、(1/2)m以外の分周数(例えば、1/3、1/6、1/7、1/9)で分周する分周回路を備えてもよい。また、デジタル時計1は、1/2分周回路1163〜1166に代えて、1/2以外の分周数で分周する分周回路を備えてもよい。
また、上記実施形態において、デジタル時計1は、分周回路116に代えて、図8に示す分周回路116aを備えてもよい。
図8は、本実施形態の変形例に係る分周回路116aの構成を示す概略図である。分周回路116aと分周回路116(図3)を比較すると、分周回路116aがスイッチ1167aを備える点が異なる。
図8は、本実施形態の変形例に係る分周回路116aの構成を示す概略図である。分周回路116aと分周回路116(図3)を比較すると、分周回路116aがスイッチ1167aを備える点が異なる。
スイッチ1167aは、一端が1/2分周回路1163に接続されている。また、スイッチ1167aは、他端の一方が1/5分周回路1162に接続され、他方が1/2分周回路1166に接続されている。CPU104がスイッチを切り替えることで、分周回路116aは、1秒、2秒、5秒、10秒、20秒、40秒のクロック信号と、1秒、2秒、5秒、4秒、8秒、16秒のクロック信号と、を切り替えて出力する。例えば、CPU104は、歩度測定モードのときには、スイッチ1167aを1/5分周回路1162に接続し、それ以外のときには、スイッチ1167aを1/2分周回路1166に接続する。
続いて、10秒以上の周期の緩急、例えば80秒の周期の緩急を行う場合について説明する。通常の時計モードにおいては80秒毎に緩急付分周回路114を制御して論理緩急を行う。この緩急量は1÷32768Hz÷80秒/回×60秒×60分×24時間=0.033秒/日である。但し、80秒周期の論理緩急はクオーツテスタのゲート時間を越える周期のため、このままでは正確に歩度を測定することができない。このため、歩度を測定する時は、0.033秒/日の緩急量をクオーツテスタで計測できる10秒周期で表示する歩度測定モードを用いる。この歩度測定モード(図4に示すフローチャートのステップS103、及びステップS104)において、各回路は次に説明する動作を実行する。
すなわち、CPU104は、高速発振回路117を起動し、水晶発振周波数(本実施形態では32kHz)よりも高いクロック信号を出力させる。分周回路118(第4の分周部)は、高速発振回路117から入力されたクロック信号を分周し、分周したクロック信号(所定の周波数、本実施形態では500kHzの周波数のクロック信号)を表示クロック生成回路121へ出力する。表示クロック生成回路121は、入力される3つのクロック信号を合成して、合成したクロック信号(歩度測定パルス)を、表示駆動回路122へ出力する。ここで、3つのクロック信号とは、分周回路116(第2の分周部)から入力される1/10Hzのクロック信号、分周回路115から入力される32Hzのクロック信号、分周回路118から入力される500kHzのクロック信号である。なお、分周回路115から入力される32Hzのクロック信号は、上述の通り、緩急付分周回路114(緩急付分周部)が分周及び緩急を行ったクロック信号を更に分周したクロック信号である。
すなわち、CPU104は、高速発振回路117を起動し、水晶発振周波数(本実施形態では32kHz)よりも高いクロック信号を出力させる。分周回路118(第4の分周部)は、高速発振回路117から入力されたクロック信号を分周し、分周したクロック信号(所定の周波数、本実施形態では500kHzの周波数のクロック信号)を表示クロック生成回路121へ出力する。表示クロック生成回路121は、入力される3つのクロック信号を合成して、合成したクロック信号(歩度測定パルス)を、表示駆動回路122へ出力する。ここで、3つのクロック信号とは、分周回路116(第2の分周部)から入力される1/10Hzのクロック信号、分周回路115から入力される32Hzのクロック信号、分周回路118から入力される500kHzのクロック信号である。なお、分周回路115から入力される32Hzのクロック信号は、上述の通り、緩急付分周回路114(緩急付分周部)が分周及び緩急を行ったクロック信号を更に分周したクロック信号である。
CPU104は、表示駆動回路122に対して、歩度測定用のLCD駆動信号によるLCD123の駆動を行う、歩度測定モードの制御を行う。つまり、表示駆動回路122は、表示クロック生成回路121が生成するクロック信号を用いて、LCD123の全画素に対して電圧の印加と電圧の印加の停止とを繰り返し、表示駆動回路122は、歩度測定モードの表示を行う。ここで、LCD123は、複数の共通電極(COM電極)に接続される共通配線(COM配線)と、複数の駆動電極(SEG電極)に接続される駆動配線(SEG配線)と、これらの配線の交点に配置される液晶素子を有する。歩度測定モードにおいて、CPU104は、表示駆動回路122を制御して、複数のCOM電極にVSS電位(接地電位)を印加する。また、CPU104は、表示駆動回路122を制御して、複数のSEG電極全てに共通の電位となるSEG信号を印加する。
図9は、80秒周期の緩急を10秒周期で表示する歩度測定モードを説明するための説明図である。図9において、符号9Aを付した図9Aは、分周回路115が出力する32Hzのクロック信号を示す。符号9Bを付した図9Bは、本実施形態に係る論理緩急を行った場合のSEG信号を示す。符号9Cを付した図9Cは、分周回路118が出力する500kHzのクロック信号を示す。
表示クロック生成回路121は、1/10Hz(10s(秒))のクロック信号がHレベルである期間のうち、すなわち、10秒周期の最初の期間において、SEG信号がLレベルに立ち下がるクロック信号を生成する。つまり、表示クロック生成回路121は、10秒周期の最初の期間において、31.25ms(ミリ秒)の終了、すなわち、32Hzのクロック信号の立ち下がりにおいて、SEG信号がLレベルに立ち下がるクロック信号を生成する。
また、表示クロック生成回路121は、1/10Hzのクロック信号が次にHレベルとなる時刻に対して500kHzのクロック信号の周期の整数倍だけ先行する時刻においてSEG信号がHレベルに立ち上がるクロック信号を生成する。つまり、表示クロック生成回路121は、次の10秒周期の最初に32Hzのクロック信号が立ち下がる時刻に対して500kHzのクロック信号の周期の整数倍だけ先行する時刻において、SEG信号がHレベルに立ち上がるクロック信号を生成する。
表示クロック生成回路121は、1/10Hz(10s(秒))のクロック信号がHレベルである期間のうち、すなわち、10秒周期の最初の期間において、SEG信号がLレベルに立ち下がるクロック信号を生成する。つまり、表示クロック生成回路121は、10秒周期の最初の期間において、31.25ms(ミリ秒)の終了、すなわち、32Hzのクロック信号の立ち下がりにおいて、SEG信号がLレベルに立ち下がるクロック信号を生成する。
また、表示クロック生成回路121は、1/10Hzのクロック信号が次にHレベルとなる時刻に対して500kHzのクロック信号の周期の整数倍だけ先行する時刻においてSEG信号がHレベルに立ち上がるクロック信号を生成する。つまり、表示クロック生成回路121は、次の10秒周期の最初に32Hzのクロック信号が立ち下がる時刻に対して500kHzのクロック信号の周期の整数倍だけ先行する時刻において、SEG信号がHレベルに立ち上がるクロック信号を生成する。
すなわち、図9に示す例では、10秒毎に4μ秒(=2/500kHz)の緩急量を表示することができるので、その精度は、4μ秒÷10秒/回×60秒×60分×24時間=0.035秒/日となる。換言すれば、デジタル時計1では、0.035秒/日(0.4ppm)の精度でクオーツテスタによる歩度測定を行うことができる。なお、図9に示す例では、32kHzのクロック信号を早める場合についての例であるが、遅らせる場合についても表示クロック生成回路121は同様の処理を行う。
ところで、80秒に1回32kHzの1周期分のクロック信号を早めるまたは遅らせるには、80秒周期に変化させる緩急時間は、実際には、1/32768=30.5μ秒である。これを、クオーツテスタ2のゲート時間である10秒以内に収めるには、10秒毎に、32Hzのクロック信号の立ち上がりを3.81μ秒(=30.5μ秒/8)早めるまたは遅らせる必要がある。
図10は、表示クロック生成回路121の動作を補足説明するための図である。図10では、500kHzのクロック信号を用いた場合の、10秒周期毎に必要となる500kHzのクロック信号のパルス数と、3.81μ秒との誤差を示している。なお、10秒周期毎に必要となる500kHzのクロック信号のパルス数は、真の(本来付与すべき)緩急量Tに対して(T/2+0.5)を整数化したint(T/2+0.5)で表される。また、本実施形態では、500kHzのクロック信号(周期2μ秒)を用いるので、実際の緩急量T’は、2μ秒の整数倍となる。図10においては、実際の緩急量T’と真の緩急量Tとの差を、「誤差」として示している。
図10に示すように、表示クロック生成回路121は、誤差が多くなる歩度測定パルスの6回目、17回目、27回目に、500kHzのクロック信号を、他の時に比べて1クロック少ない1クロック用いる。つまり、表示駆動回路121へのクロック信号(歩度測定パルス)の合成に用いる500kHzのクロック信号のパルス数を、真の緩急量T(3.81μ秒×歩度測定パルス)に対する誤差に応じて変化させている。
図10は、表示クロック生成回路121の動作を補足説明するための図である。図10では、500kHzのクロック信号を用いた場合の、10秒周期毎に必要となる500kHzのクロック信号のパルス数と、3.81μ秒との誤差を示している。なお、10秒周期毎に必要となる500kHzのクロック信号のパルス数は、真の(本来付与すべき)緩急量Tに対して(T/2+0.5)を整数化したint(T/2+0.5)で表される。また、本実施形態では、500kHzのクロック信号(周期2μ秒)を用いるので、実際の緩急量T’は、2μ秒の整数倍となる。図10においては、実際の緩急量T’と真の緩急量Tとの差を、「誤差」として示している。
図10に示すように、表示クロック生成回路121は、誤差が多くなる歩度測定パルスの6回目、17回目、27回目に、500kHzのクロック信号を、他の時に比べて1クロック少ない1クロック用いる。つまり、表示駆動回路121へのクロック信号(歩度測定パルス)の合成に用いる500kHzのクロック信号のパルス数を、真の緩急量T(3.81μ秒×歩度測定パルス)に対する誤差に応じて変化させている。
次に、本実施形態の効果について説明する。図11は、80秒周期の緩急(0.033秒/日)を10秒周期で表示する歩度測定モードにおける効果を説明するための説明図である。図11は、従来において0.033秒/日の緩急を通常のLCDフレーム周波数32Hzを用いて行う場合についてのタイミングチャートを示し、図9に示すタイミングチャートに対応している。図11において、符号11Aを付した図11Aは、COM電極に印加するCOM信号を示す。符号11Bを付した図11B、及び符号11Cを付した図11Cは、SEG信号を示す。
従来において0.033秒/日の緩急を行う場合、図11Bに示すように、10秒毎に3.81μ秒(=30.5μ秒/8)分、SEG信号を早める必要がある。このため、32Hzのクロック信号の立ち上がり、及び立ち下がりを、図11Cに示すように、5.96n秒ずつ前にずらす必要がある。つまり、従来においては、32Hzのクロック信号の立ち上がり、及び立ち下がりを5.96n(ナノ)秒ずつ前にずらすため、合成に用いる高速クロック信号として、167MHzの高速クロック信号が必要となる。
従来において0.033秒/日の緩急を行う場合、図11Bに示すように、10秒毎に3.81μ秒(=30.5μ秒/8)分、SEG信号を早める必要がある。このため、32Hzのクロック信号の立ち上がり、及び立ち下がりを、図11Cに示すように、5.96n秒ずつ前にずらす必要がある。つまり、従来においては、32Hzのクロック信号の立ち上がり、及び立ち下がりを5.96n(ナノ)秒ずつ前にずらすため、合成に用いる高速クロック信号として、167MHzの高速クロック信号が必要となる。
これに対し、本実施形態では、上述したように、同じ0.033秒/日の論理緩急を行うに際して、500kHzの高速クロック信号を用いており、表示クロック生成回路121が歩度測定パルス生成の際に用いる高速クロック信号を、従来に比べて低い周波数にすることができる。そのため、高速クロック信号を生成する高速発振回路117、及び分周回路118の消費電流を低減できる。つまり、本実施形態では、高い精度でクロック信号の緩急を行うデジタル時計1(電子機器)を提供できるとともに、低消費電流で論理緩急を行うことができるデジタル時計1を提供できる。なお、図9に示すように、SEG信号出力時の前後のみ、500kHzの高速クロック信号を間欠動作させることで、更に低消費電流化を図っている。
なお、上述した実施形態におけるデジタル時計1の一部をコンピュータで実現するようにしても良い。その場合、この制御機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現しても良い。なお、ここでいう「コンピュータシステム」とは、デジタル時計1に内蔵されたコンピュータシステムであって、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでも良い。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
また、上述した実施形態におけるデジタル時計1の一部、または全部を、LSI(Large Scale Integration)等の集積回路として実現しても良い。デジタル時計1の各機能ブロックは個別にプロセッサ化してもよいし、一部、または全部を集積してプロセッサ化しても良い。また、集積回路化の手法はLSIに限らず専用回路、または汎用プロセッサで実現しても良い。また、半導体技術の進歩によりLSIに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いても良い。
また、上述した実施形態におけるデジタル時計1の一部、または全部を、LSI(Large Scale Integration)等の集積回路として実現しても良い。デジタル時計1の各機能ブロックは個別にプロセッサ化してもよいし、一部、または全部を集積してプロセッサ化しても良い。また、集積回路化の手法はLSIに限らず専用回路、または汎用プロセッサで実現しても良い。また、半導体技術の進歩によりLSIに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いても良い。
以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
1・・・デジタル時計、2・・・クオーツテスタ、21・・・デジタルセンサ部、22・・・アナログセンサ部、101・・・入力回路、102・・・ROM、103・・・RAM、104・・・CPU、11・・・クロック生成回路、12・・・表示部、111・・・緩急設定回路、112・・・緩急周期選択回路、113・・・水晶発振回路、114・・・緩急付分周回路、115・・・分周回路、116・・・分周回路、117・・・高速発振回路、118・・・分周回路(第4の分周部)、121・・・表示クロック生成回路、122・・・表示駆動回路、123・・・LCD、1161・・・1/2分周回路(クロック信号出力部)、1162・・・1/5分周回路(第1の分周部)、1163〜1165・・・1/2分周回路(第2の分周部)、1166・・・1/2分周回路(第3の分周部)、1167・・・スイッチ
Claims (9)
- クロック信号の論理緩急を行う電子機器において、
前記クロック信号を第1の分周数で分周する第1の分周部と、
前記第1の分周部が分周した第1のクロック信号を、第2の分周数で分周する第2の分周部と、
前記第2の分周部が分周した第2のクロック信号を用いて、前記クロック信号の論理緩急を行う緩急付分周部と、
を備えることを特徴とする電子機器。 - 前記第1の分周数の逆数と前記第2の分周数の逆数は、互いに素の関係にあることを特徴とする請求項1に記載の電子機器。
- 前記クロック信号を前記第2の分周数で分周する第3の分周部と、
前記第1の分周部と前記第3の分周部とが並列に接続されているクロック信号出力部と、
を備え、
前記第1の分周部と前記第2の分周部は、直列に接続されていることを特徴とする請求項1又は請求項2に記載の電子機器。 - 前記第2の分周部は、歩度測定器の測定時間と同じ周波数のクロック信号を生成することを特徴とする請求項1から請求項3のいずれか一項に記載の電子機器。
- 前記第1の分周部は、分周数1/5で分周し、
前記第2の分周部は、分周数1/2の整数乗で分周することを特徴とする請求項1から請求項4のいずれか一項に記載の電子機器。 - 前記第2の分周部は、周波数が10秒の整数倍のクロック信号を生成することを特徴とする請求項5に記載の電子機器。
- 前記第2の分周部が分周した第2のクロック信号を用いて、液晶ディスプレイを駆動する表示駆動部を備えることを特徴とする請求項1から請求項6のいずれか一項に記載の電子機器。
- さらに、所定の周波数のクロック信号を分周する第4の分周部を備え、
前記表示駆動部は、前記第2の分周部が分周した第2のクロック信号、前記緩急付分周部が分周及び緩急を行った信号を更に分周した第3のクロック信号、及び前記第4の分周部が分周した第4のクロック信号を用いて、液晶ディスプレイを駆動することを特徴とする請求項7に記載の電子機器。 - 前記電子機器は、時計又は歩数計であることを特徴とする請求項1から請求項8のいずれか一項に記載の電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012094988A JP2013034174A (ja) | 2011-06-28 | 2012-04-18 | 電子機器 |
US13/534,148 US20130003508A1 (en) | 2011-06-28 | 2012-06-27 | Electronic apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011143197 | 2011-06-28 | ||
JP2011143197 | 2011-06-28 | ||
JP2012094988A JP2013034174A (ja) | 2011-06-28 | 2012-04-18 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013034174A true JP2013034174A (ja) | 2013-02-14 |
Family
ID=47390560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012094988A Pending JP2013034174A (ja) | 2011-06-28 | 2012-04-18 | 電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130003508A1 (ja) |
JP (1) | JP2013034174A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015188127A (ja) * | 2014-03-26 | 2015-10-29 | ラピスセミコンダクタ株式会社 | クロック生成方法および半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3322209A1 (en) * | 2016-11-11 | 2018-05-16 | Telia Company AB | A method and a mobile user terminal for service quality prediction |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4994255A (ja) * | 1973-01-11 | 1974-09-06 | ||
US3945194A (en) * | 1973-12-15 | 1976-03-23 | Itt Industries, Inc. | Electronic quartz clock with integrated circuits |
US4055945A (en) * | 1975-12-15 | 1977-11-01 | Timex Corporation | Frequency adjustment means for an electronic timepiece |
CH613344B (de) * | 1976-04-23 | Bulova Watch Co Inc | Elektronische uhr. | |
US4188775A (en) * | 1976-11-16 | 1980-02-19 | Citizen Watch Company Limited | Frequency adjustment means for electric timepiece |
JPS5481873A (en) * | 1977-12-12 | 1979-06-29 | Seiko Instr & Electronics Ltd | Electronic watch |
JPS5750086U (ja) * | 1980-09-08 | 1982-03-20 | ||
CH643106B (fr) * | 1980-11-26 | Suisse Horlogerie | Garde-temps comprenant une chaine de diviseurs au rapport de division ajustable. | |
US4407589A (en) * | 1981-02-13 | 1983-10-04 | Davidson John R | Error correction method and apparatus for electronic timepieces |
US4400093A (en) * | 1981-07-06 | 1983-08-23 | Omega Louis Brandt & Frere S.A. | Method for inspecting the running of a timepiece and timepiece adapted for such method |
CH664868GA3 (ja) * | 1986-07-10 | 1988-04-15 | ||
JP3180494B2 (ja) * | 1992-04-17 | 2001-06-25 | セイコーエプソン株式会社 | 論理緩急装置 |
US7319345B2 (en) * | 2004-05-18 | 2008-01-15 | Rambus Inc. | Wide-range multi-phase clock generator |
-
2012
- 2012-04-18 JP JP2012094988A patent/JP2013034174A/ja active Pending
- 2012-06-27 US US13/534,148 patent/US20130003508A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015188127A (ja) * | 2014-03-26 | 2015-10-29 | ラピスセミコンダクタ株式会社 | クロック生成方法および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20130003508A1 (en) | 2013-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6199341B2 (ja) | サンプリング回路およびサンプリング方法とサンプリングオシロスコープ並びに波形表示方法 | |
JP2014130354A (ja) | 表示装置及びその駆動方法並びにタイムスケジュール制御回路のデータの処理及び出力方法 | |
TW201816755A (zh) | 顯示裝置及其驅動電路 | |
US8201991B2 (en) | Frequency corrector and clocking apparatus using the same | |
JP6115715B2 (ja) | クロック生成装置、電子機器、移動体及びクロック生成方法 | |
CN113031428A (zh) | 实时时钟装置以及电子设备 | |
US9389636B2 (en) | Clock generating device, electronic apparatus, moving object, clock generating method | |
JP2013034174A (ja) | 電子機器 | |
JP2015142265A (ja) | 発振回路、発振器、フラクショナルn−pll回路、電子機器、移動体及びフラクショナルn−pll回路のリファレンス周波数の決定方法 | |
JP2014109576A (ja) | タイムベースを調節するための高精度電子時計ムーブメントおよびタイムベースを調節するための方法 | |
JP5950603B2 (ja) | 電子回路および電子時計 | |
JP7392576B2 (ja) | リアルタイムクロック回路、リアルタイムクロックモジュール、電子機器及びリアルタイムクロック回路の補正方法 | |
US20170075309A1 (en) | Drive device, electronic watch, and control method of drive device | |
US20110199865A1 (en) | Stepping motor control circuit and analogue electronic watch | |
JP2011013120A (ja) | 電子時計用集積回路及び電子時計 | |
JP6853093B2 (ja) | カウンタ回路 | |
US10180661B2 (en) | Frequency division circuit, method of controlling frequency division circuit, and analog electronic timepiece | |
GB1563860A (en) | Electronic timepiece | |
JP5680507B2 (ja) | 電子システム | |
JP2017151034A (ja) | 発振装置、温度センサー、集積回路及び時計 | |
JPS6057033B2 (ja) | 電子時計 | |
JPH058995B2 (ja) | ||
JPH05119083A (ja) | 発振同期型周波数等変化測定法及びその装置 | |
JP4828720B2 (ja) | アナログ電子時計 | |
JP2009210267A (ja) | 時計回路および電子時計 |