CN113031428A - 实时时钟装置以及电子设备 - Google Patents

Abstract

提供实时时钟装置以及电子设备，能够取得高精度的时刻信息。实时时钟装置(10)包含振子、时钟信号生成电路(110)、计时电路(145)、端子(TIP)和时间数字转换电路(120)。时钟信号生成电路(110)输出基于振荡时钟信号的计时用时钟信号(CLK)。计时电路(145)根据计时用时钟信号(CLK)来生成计时数据(RTD)。向端子(TIP)输入外部信号(EXIN)。时间数字转换电路(120)以比计时电路(145)的计时分辨率高的分辨率测定基于外部信号(EXIN)的第一信号的转变定时与基于振荡时钟信号或计时用时钟信号(CLK)的第二信号的转变定时的时间差，求出与时间差对应的时间差信息(TMD)。

Description

实时时钟装置以及电子设备

技术领域

本发明涉及实时时钟装置以及电子设备等。

背景技术

公知有根据振荡时钟信号来进行计时从而生成时刻信息的实时时钟装置。在专利文献1中公开了包含实时时钟装置的时刻控制装置。专利文献1的时刻控制装置检测基于从卫星接收的信息而生成的第一时钟信号与由RTC生成的第二时钟信号的误差，在检测出的误差比预定的值大的情况下，对第二时钟信号进行调整。此时，时刻控制装置使用计数器来检测第一时钟信号与第二时钟信号的误差。

专利文献1：日本特开2013-55588号公报

在上述专利文献1中，使用计数器来检测第一时钟信号与第二时钟信号的误差，因此，基于该误差而被调整的第二时钟信号的精度受到计数器的时间分辨率限制。RTC根据第二时钟信号来进行计时，因此，其计时精度受到计数器的时间分辨率限制。因此，即使存在例如想要生成比计数器的时间分辨率高的分辨率的时刻信息这样的高精度的时刻信息的需求，也存在无法实现该高精度的时刻信息的课题。

发明内容

本公开的一个方式涉及实时时钟装置，该实时时钟装置包含：振子；时钟信号生成电路，其具有使所述振子振荡而生成振荡时钟信号的振荡电路，并且该时钟信号生成电路输出基于所述振荡时钟信号的计时用时钟信号；计时电路，其根据所述计时用时钟信号来生成计时数据；外部信号输入端子，向该外部信号输入端子输入外部信号；以及时间数字转换电路，其以比所述计时电路的计时分辨率高的分辨率对基于从所述外部信号输入端子输入的所述外部信号的第一信号的转变定时与基于所述振荡时钟信号或所述计时用时钟信号的第二信号的转变定时的时间差进行测定，求出与所述时间差对应的时间差信息。

附图说明

图1是实时时钟装置以及电路装置的第一结构例。

图2是对实时时钟装置的动作进行说明的波形图。

图3是实时时钟装置以及电路装置的第二结构例。

图4是时钟信号生成电路的第一详细结构例。

图5是电路装置的第三结构例。

图6是时钟信号生成电路的第二详细结构例。

图7是频率测定电路的详细结构例。

图8是对频率测定电路的动作进行说明的波形图。

图9是时钟信号生成电路的第三详细结构例。

图10是时钟信号生成电路的第四详细结构例。

图11是电路装置的第四结构例。

图12是使用了GPS时刻信号的实时时钟校正***的结构例。

图13是时间数字转换电路的第一详细结构例。

图14是对时间数字转换电路的第一详细结构例的动作进行说明的波形图。

图15是时间数字转换电路的第二详细结构例。

图16是对时间数字转换电路的第二详细结构例的动作进行说明的波形图。

图17是电子设备的结构例。

标号说明

10：实时时钟装置；14：GPS接收器；30：测定电路；40：信号生成电路；41、43：积分期间信号生成电路；42、44：极性切换信号生成电路；60：积分处理电路；61～64：积分电路；71、81：环形振荡器；72、82：调整电路；80：计时电路；91：测定电路；92：基准时钟计数器；100：电路装置；110：时钟信号生成电路；111、115、117：振荡电路；112：D/A转换电路；113：驱动电路；114：频率调整电路；118：分频电路；119：分数-N型分频电路；120：时间数字转换电路；130：接口电路；131：存储器接口；145：计时电路；146：时间数据输出电路；147：触发控制器；150：处理电路；160：存储器；175：分频电路；190：频率测定电路；191：计数器电路；192：运算电路；193：第一计数器；194：第二计数器；200：处理装置；500：电子设备；510：通信接口；520：处理装置；530：操作界面；540：显示部；550：存储器；CLK：计时用时钟信号；CntM、CntT：计数数据；DQ：输出信息；EXIN：外部信号；FAD：频率调整信号；FNTD：时间数据；FRD：频率信息；OSCK：振荡时钟信号；RTD：计时数据；STA：第一信号；STP：第二信号；TFP：接口端子；TIP：外部信号输入端子；TMD：时间差信息；XTAL：振子。

具体实施方式

以下，对本公开的优选的实施方式进行详细说明。另外，以下说明的本实施方式并不是对权利要求书所记载的内容进行不当限定，在本实施方式中说明的结构未必全部都是必需的构成要件。

1.第一结构例

图1是实时时钟装置10以及电路装置100的第一结构例。实时时钟装置10包含电路装置100、振子XTAL以及端子TIP。TIP是外部信号输入端子。

电路装置100通过生成计时数据RTD并且进行分辨率比该计时数据RTD的时间分辨率高的时间计测，实现高精度的实时时钟。电路装置100是被称为IC(Integrated Circuit)的集成电路装置。电路装置100是通过半导体工艺制造的IC，是在半导体基板上形成有电路元件的半导体芯片。

振子XTAL是通过电信号产生机械振动的元件。振子XTAL能够由石英振动片等振动片实现。例如，振子XTAL能够通过切角为AT切或SC切等的厚度切变振动的石英振动片等实现。

另外，本实施方式的振子XTAL例如能够通过厚度切变振动型以外的振动片或由石英以外的材料形成的压电振动片等各种振动片实现。例如，作为振子XTAL，也可以采用SAW谐振器或者使用硅基板形成的作为硅制振子的MEMS振子。SAW是Surface Acoustic Wave(表面声波)的缩写，MEMS是Micro Electro Mechanical Systems(微机电***)的缩写。

电路装置100和振子XTAL电连接，该电路装置100和振子XTAL例如被收纳在封装中。封装由收纳电路装置100和振子XTAL的容器以及设置于容器的外部连接用的端子TIP构成。容器例如是陶瓷制容器或金属制容器，但并不限于此。端子TIP是设置于容器外侧的金属制的引线或凸块等。另外，本实施方式的连接是电连接。电连接是指能够传递电信号的连接，是能够通过电信号传递信息的连接。电连接也可以是经由无源元件或有源元件等的连接。

电路装置100包含时钟信号生成电路110、时间数字转换电路120、计时电路145以及端子TX1、TX2、TI。

端子TX1、TX2、TI是形成在半导体基板上的连接盘。端子TX1与振子XTAL的一端连接，端子TX2与振子XTAL的另一端连接。端子TI与实时时钟装置10的端子TIP连接。这些连接如上述那样是电连接，例如由封装内布线、线接合或金属凸块实现。

时钟信号生成电路110包含振荡电路117。振荡电路117经由端子TX1、TX2而与振子XTAL电连接，使该振子XTAL振荡而生成振荡时钟信号。时钟信号生成电路110输出基于振荡时钟信号的计时用时钟信号CLK。例如，时钟信号生成电路110也可以包含对振荡时钟信号进行缓冲并作为计时用时钟信号CLK输出的输出电路、或者对振荡时钟信号进行分频并作为计时用时钟信号CLK输出的分频电路。

计时电路145根据计时用时钟信号CLK来生成计时数据RTD。计时数据RTD是时间信息，是表示当前时刻的数字值。计时数据RTD例如是将相当于计时分辨率的时间作为1LSB而对时间进行计数得到的计数数据。或者，计时数据RTD也可以是表示秒、分、时、日、月、年等的数据。计时电路80包含根据计时用时钟信号CLK来进行计数处理的计数器。计数器对计时用时钟信号CLK或其分频时钟信号进行计数，并根据其计数值来输出计时数据RTD。即，由计数器计数的计时用时钟信号CLK或其分频时钟信号的周期相当于计时分辨率。

从实时时钟装置10的外部向端子TIP输入外部信号EXIN。外部信号EXIN是在第一电压电平与第二电压电平之间转变的信号。外部信号EXIN可以是周期性转变的信号，也可以是不定期转变的信号，作为外部信号EXIN，可以设想时钟信号、脉冲信号或触发信号等。例如，外部信号EXIN可以是从GNSS或网络的接收器输入的时刻信号，或者也可以是从检测事件发生的检测电路输入的事件信号。在GNSS为GPS的情况下，外部信号EXIN为1pps信号。另外，GNSS是Global Navigation Satellite System(全球导航卫星***)的缩写，GPS是Global Positioning System(全球定位***)的缩写。

从端子TIP经由端子TI向时间数字转换电路120输入外部信号EXIN，从时钟信号生成电路110向时间数字转换电路120输入时钟信号CLK’。时间数字转换电路120测定基于外部信号EXIN的第一信号的转变定时与基于时钟信号CLK’的第二信号的转变定时的时间差，求出与该时间差对应的时间差信息TMD。时钟信号CLK’只要是计时用时钟信号CLK或其上游的时钟信号即可。即，时钟信号CLK’是振荡时钟信号、或振荡时钟信号的分频时钟信号、或计时用时钟信号CLK。第一信号是其转变定时基于外部信号EXIN的转变定时而确定的信号。例如，第一信号可以是外部信号EXIN本身，也可以是外部信号EXIN被分频后的信号，还可以是在外部信号EXIN的转变定时处锁存了低电平或高电平的信号。第二信号是其转变定时根据时钟信号CLK’的转变定时而确定的信号。例如，第二信号可以是时钟信号CLK’本身，也可以是时钟信号CLK’被分频后的信号，还可以是在时钟信号CLK’的转变定时处锁存了低电平或高电平的信号。另外，转变定时是指信号的电压电平发生变化的定时，是信号的上升沿或下降沿。

图2是对实时时钟装置10的动作进行说明的波形图。在图2中，图示了外部信号EXIN是周期性的脉冲信号，时钟信号CLK’是计时用时钟信号CLK的情况。

计时电路145利用计时用时钟信号CLK进行计时，并与计时用时钟信号CLK的各转变定时对应地输出计时数据Drt1、Drt2、Drt3。由于利用计时用时钟信号CLK进行计时，所以计时用时钟信号CLK的周期ΔTrt为计时分辨率。时间数字转换电路120测定外部信号EXIN的转变定时与计时用时钟信号CLK的转变定时的时间差。该测定是在外部信号EXIN的各转变定时处进行的，按时间序列测定时间差TDF1、TDF2、TDF3。该时间差TDF1～TDF3比计时用时钟信号CLK的周期ΔTrt短。即，时间数字转换电路120按照比计时分辨率高的分辨率进行时间测定。

根据本实施方式，通过实时时钟装置10包含时间数字转换电路120，能够取得分辨率比计时电路145的计时分辨率高的时间差信息TMD。即，计时电路145进行使用了计时用时钟信号CLK的计数处理，但能够在不被该计数处理的时间分辨率限制的情况下，取得时间差信息TMD。由此，能够实现高精度的实时时钟装置。关于具体的实时时钟装置10的应用例，在后面进行叙述，但例如在外部信号EXIN是事件信号等触发信号的情况下，能够以比计时电路145的计时精度高的精度求出该触发输入发生的时刻。或者，在外部信号EXIN是基准时钟信号的情况下，能够以比计时电路145的计时精度高的精度求出基准时钟信号与计时用时钟信号CLK的相位差，使用其结果来进行计时用时钟信号CLK的频率校正等，能够提高计时精度。

并且，在本实施方式中，时钟信号生成电路110、计时电路145以及时间数字转换电路120设置于1个半导体基板。由此，与将时钟信号生成电路110、计时电路145以及时间数字转换电路120构成为不同的IC的情况相比，能够抑制作为测定对象的信号的延迟或波形变形等，因此，能够准确地测定外部信号EXIN与计时用时钟信号CLK的转变定时的时间差。由此，能够实现高精度的实时时钟装置。

2.第二结构例

图3是实时时钟装置10以及电路装置100的第二结构例。实时时钟装置10包含振子XTAL、电路装置100以及端子TIP、TFP。端子TFP是接口端子。电路装置100包含时钟信号生成电路110、时间数字转换电路120、接口电路130、计时电路145、时间数据输出电路146、触发控制器147以及端子TI、TF。另外，对与已经说明的构成要素相同的结构要素标注相同的标号，并适当省略该结构要素的说明。

在第二结构例中，外部信号EXIN是触发信号。触发信号是将与其转变定时对应的时间数据的取得向实时时钟装置10进行指示的信号。触发信号是从事件检测电路输入的事件检测信号或者外部的处理装置对实时时钟装置10请求时间数据的信号等。触发控制器147根据作为外部信号EXIN的触发信号来输出第一信号TRG。触发控制器147例如进行外部信号EXIN的波形成形，并输出在外部信号EXIN的转变定时处转变的第一信号TRG。

时间数字转换电路120测定第一信号TRG与作为第二信号的计时用时钟信号CLK的转变定时的时间差，并输出表示该时间差的时间差信息TMD。在本结构例中，计时用时钟信号CLK相当于图1的时钟信号CLK’。

时间数据输出电路146根据计时数据RTD和时间差信息TMD，输出比计时分辨率高的分辨率的时间数据FNTD。时间数据FNTD是时间戳信息，时间戳信息表示作为外部信号EXIN输入的触发信号的转变定时。时间数据输出电路146可以将计时数据RTD和时间差信息TMD作为时间数据FNTD来输出，或者也可以根据时间差信息TMD对计时数据RTD进行校正，将该校正后的数据作为时间数据FNTD来输出。例如，在图2的外部信号EXIN是触发信号的情况下，触发信号的转变定时的时间为Drt1-TDF1、Drt2-TDF2、Drt3-TDF3。时间数据输出电路146也可以将Drt1和TDF1、Drt2和TDF1、Drt3和TDF1作为时间数据FNTD来输出。或者，时间数据输出电路146也可以运算Drt1-TDF1、Drt2-TDF2、Drt3-TDF3，并将它们作为时间数据FNTD来输出。

接口电路130将基于计时数据RTD和时间差信息TMD的输出信息DQ经由端子TF、TFP向实时时钟装置10的外部输出。在第二结构例中，接口电路130将时间数据FNTD作为输出信息DQ来输出。

另外，接口电路130经由端子TF、TFP来进行设置于实时时钟装置10的外部的处理装置与实时时钟装置10的通信。端子TF是形成在半导体基板上的连接盘。端子TFP是设置于封装的容器外侧的金属制的引线或凸块等。端子TF与端子TFP电连接，该连接例如由封装内布线、线接合、金属凸块实现。作为接口电路130的通信方式，可以采用串行通信或并行通信的各种通信方式。作为串行通信的方式，例如有SPI或I2C。SPI是3线或4线的串行通信，使用片选信号、时钟信号以及数据信号来进行通信。I2C是2线的串行通信，使用时钟信号和数据信号来进行通信。另外，SPI是Serial Peripheral Interface的缩写，I2C是Inter-Integrated Circuit的缩写。另外，在图3中，作为接口端子，图示了1组端子TF、TFP，但并不限于此，也可以根据接口电路130的通信形式而设置多组接口端子。

图4是时钟信号生成电路110的第一详细结构例。时钟信号生成电路110包含振荡电路115和分频电路118。振荡电路115相当于图3的振荡电路117。

振荡电路115通过使振子XTAL振荡而生成振荡时钟信号OSCK。作为振荡电路115，可以使用皮尔斯型、考毕兹型、反相式或哈特莱型等各种类型的振荡电路。分频电路118对振荡时钟信号OSCK进行分频，并将该分频时钟信号作为计时用时钟信号CLK而输出到计时电路145。向时间数字转换电路120输入计时用时钟信号CLK。另外，图3的时钟信号生成电路110并不限于图4的结构。例如，也可以省略图4的分频电路118，将振荡时钟信号OSCK作为计时用时钟信号CLK输入到计时电路145和时间数字转换电路120。

3.第三结构例

图5是电路装置100的第三结构例。电路装置100包含时钟信号生成电路110、接口电路130、计时电路145、分频电路175、频率测定电路190以及端子TI、TF。另外，对与已经说明的结构要素相同的结构要素标注相同的标号，适当省略该结构要素的说明。

向端子TIP输入外部时钟信号来作为外部信号EXIN。外部时钟信号例如是从GNSS或网络的接收器输入的时刻信号，或者是从振荡器等基准时钟源输入的基准时钟信号。分频电路175对作为外部信号EXIN的外部时钟信号进行分频，将通过该分频得到的分频时钟信号CKEX输出到频率测定电路190。另外，也可以省略分频电路175，将外部时钟信号输入到频率测定电路190。

频率测定电路190根据时钟信号CLK’的频率来测定外部时钟信号的频率，从而求出与外部时钟信号的频率对应的频率信息FRD。在图5中，频率测定电路190通过测定分频时钟信号CKEX的频率来实质上测定外部时钟信号的频率。频率信息FRD是表示频率的信息，具体而言是频率被编码后的数字值。频率信息FRD是以时钟信号CLK’的频率为基准的、相对的外部时钟信号或其分频时钟信号的频率。例如，在图5中，频率信息FRD是以时钟信号CLK’的频率为基准的分频时钟信号CKEX的频率。

频率测定电路190包含时间数字转换电路120。时间数字转换电路120测定基于外部时钟信号的第一信号与基于时钟信号CLK’的第二信号的转变定时的时间差，在后面进行详细叙述。频率测定电路190通过使用由时间数字转换电路120输出的时间差信息TMD，能够以比时钟信号CLK’的周期高的时间分辨率测定外部时钟信号的周期，并且能够根据该周期来实现高精度的频率测定。

接口电路130输出计时数据RTD和频率信息FRD来作为输出信息DQ。处理装置200接收输出信息DQ中的至少频率信息FRD。处理装置200根据频率信息FRD来生成频率调整信号FAD，并将该频率调整信号FAD输出到实时时钟装置10。接口电路130将接收到的频率调整信号FAD输出到时钟信号生成电路110。时钟信号生成电路110根据频率调整信号FAD对计时用时钟信号CLK的频率进行调整。频率调整信号FAD例如是数字信号的频率调整数据，但也可以是模拟信号的频率调整电压。

处理装置200是处理器，处理器例如是微型计算机、CPU或DSP。处理装置200通过进行使用了频率信息FRD的信号处理来生成频率调整信号FAD。如上述那样，频率信息FRD表示外部时钟信号与时钟信号CLK’的频率比。处理装置200生成使该频率比为目标值那样的频率调整信号FAD。由此，得到相对于外部时钟信号以规定的频率比进行频率同步的计时用时钟信号CLK，通过计时电路145使用该计时用时钟信号CLK进行计时，能够实现高精度的实时时钟。

图6是时钟信号生成电路110的第二详细结构例。时钟信号生成电路110包含振荡电路115、分频电路118以及选择器SEL。

分频电路118输出以互相不同的分频比对振荡时钟信号OSCK进行分频而得的分频时钟信号CKA～CKC和计时用时钟信号CLK。选择器SEL选择振荡时钟信号OSCK、分频时钟信号CKA、CKB、CKC或计时用时钟信号CLK中的任意一个来作为时钟信号CLK’并将其输出到时间数字转换电路120。另外，也可以构成为省略选择器SEL，将振荡时钟信号OSCK或分频时钟信号CKA、CKB、CKC中的任意一方作为时钟信号CLK’而输入到时间数字转换电路120。

图7是频率测定电路190的详细结构例。频率测定电路190包含时间数字转换电路120、计数器电路191以及运算电路192。

时间数字转换电路120测定基于分频时钟信号CKEX的第一信号STA的转变定时与基于时钟信号CLK’的第二信号STP的转变定时的时间差，并求出与该时间差对应的时间差信息TMD。另外，由于分频时钟信号CKEX是外部时钟信号的分频时钟信号，所以第一信号STA是基于外部时钟信号的信号。第一信号STA和第二信号STP从计数器电路191输入到时间数字转换电路120。关于第一信号STA和第二信号STP的详细内容，在后面进行叙述。

计数器电路191进行基于分频时钟信号CKEX和时钟信号CLK’的计数处理，输出通过计数处理而得到的计数数据CntM、CntT。具体来说，计数器电路191包含第一计数器193和第二计数器194。第一计数器193进行基于分频时钟信号CKEX的计数处理，输出计数数据CntM。第二计数器194进行基于时钟信号CLK’的计数处理，输出计数数据CntT。

运算电路192通过进行基于时间差信息TMD和计数数据CntM、CntT的运算来求出频率信息FRD。计数数据CntM相当于以分频时钟信号CKEX的周期为分辨率的时间，计数数据CntT相当于以时钟信号CLK’的周期为分辨率的时间。除此之外，运算电路192通过使用以比时钟周期小的时间分辨率测定出的时间差信息TMD，能够准确地确定以时钟信号CLK’的周期为基准的分频时钟信号CKEX的周期。频率可以通过周期的倒数来求出。

图8是对频率测定电路190的动作进行说明的波形图。在图8中，图示了第一信号STA是开始信号，第二信号STP是停止信号的情况。并且，这里，将转变定时设为上升沿的定时。

第一计数器193对分频时钟信号CKEX的脉冲数进行计数，按照Nm+1计数周期使第一信号STA发生转变。第一计数器193输出计数值Nm来作为计数数据CntM。Nm是规定计数值，例如可以预先设定，或者也可以通过寄存器设定来设定。

具体来说，第一计数器193在分频时钟信号CKEX的转变定时处将计数值复位为“0”，并且使第一信号STA从低电平转变为高电平。第一计数器193将分频时钟信号CKEX的脉冲数计数到计数值Nm，再次在分频时钟信号CKEX的转变定时处将计数值复位为“0”，并且使第一信号STA从低电平转变为高电平。第一信号STA例如仅在分频时钟信号CKEX的1个周期内成为高电平，但该周期数可以是任意的。

在第一信号STA发生转变之后，第二计数器194在时钟信号CLK’的转变定时处使第二信号STP发生转变。在从第二信号STP发生转变起到下一次第二信号STP发生转变的期间内，第二计数器194对时钟信号CLK’的脉冲数进行计数，并将其计数值Nt作为计数数据CntT来输出。

具体来说，在第一信号STA从低电平转变为高电平之后，第二计数器194在时钟信号CLK’的第2个下降沿处使信号FlgM从低电平转变为高电平，并在下一个时钟信号CLK’的下降沿处使信号FlgM从高电平转变为低电平。信号FlgM是第二计数器194的内部信号。在信号FlgM为高电平时，第二计数器194在时钟信号CLK’的上升沿处使第二信号STP从低电平转变为高电平。

在使第二信号STP从低电平转变为高电平的定时处，第二计数器194使计数值复位为“0”。第二计数器194在下一次使第二信号STP转变为高电平的定时之前对时钟信号CLK’的脉冲数进行计数，并将此时的计数值Nt作为计数数据CntT来输出。

时间数字转换电路120测定第一信号STA的转变定时与第二信号的转变定时的时间差。由于第一信号STA周期性地发生转变，所以与该各转变定时对应地测定时间差。将该时间序列的时间差设为tp1、tp2。

时间数字转换电路120输出表示时间差tp1、tp2的时间差信息TMD。

运算电路192通过下式(1)和(2)来求出分频时钟信号CKEX的频率fm。T0为时钟信号CLK’的周期，是已知的值。Tm为分频时钟信号CKEX的周期，其倒数为频率fm。另外，时钟信号CLK’的周期T0是已知的，但不过是作为理想值而已知的，实际上由于振荡频率的偏差等，T0与理想值不同。在这一点上，实际的T0是未知的，可以说相对于该未知的时钟信号CLK’的频率的相对的分频时钟信号CKEX的频率比被测定为fm。

【数学式1】

【数学式2】

根据本实施方式，计数器电路191以时钟信号CLK’的周期T0为基准来测定分频时钟信号CKEX的周期Tm，但时间数字转换电路120进一步以比周期T0小的分辨率测定时间差tp1、tp2。由此，运算电路192能够以比周期T0小的分辨率运算分频时钟信号CKEX的周期Tm，能够求出准确的分频时钟信号CKEX的频率fm。

图9是时钟信号生成电路110的第三详细结构例。时钟信号生成电路110包含振荡电路111和分频电路118。振荡电路111相当于图5的振荡电路117。

振荡电路111是根据数字信号的频率调整信号FAD来控制振荡频率的DCXO。DCXO是Digital Controlled Xtal Oscillator(数字补偿晶体振荡器)的缩写。振荡电路111通过使振子XTAL振荡而生成振荡时钟信号OSCK，并根据频率调整信号FAD对振荡时钟信号OSCK的频率进行调整。具体来说，振荡电路111包含驱动电路113和频率调整电路114。

驱动电路113经由端子TX1、TX2而与振子XTAL电连接，通过对振子XTAL进行驱动而使振子XTAL振荡，从而输出振荡时钟信号OSCK。

频率调整电路114与将端子TX1或端子TX2和驱动电路113连接起来的节点连接，根据频率调整信号FAD对振荡频率进行调整。另外，在图9中，图示了频率调整电路114与将端子TX2和驱动电路113连接起来的节点连接的情况。频率调整电路114包含D/A转换电路112和可变电容电容器CV。D/A转换电路112对频率调整信号FAD进行D/A转换，将通过该D/A转换得到的电压DAQ输出到可变电容电容器CV的一端。可变电容电容器CV的另一端与将端子TX2和驱动电路113连接起来的节点连接。可变电容电容器CV是电容值根据两端的电压而变化的电容器，例如是MOS电容器或可变电容二极管。

分频电路118对振荡时钟信号OSCK进行分频，并将该分频得到的时钟信号作为计时用时钟信号CLK来输出。输入到时间数字转换电路120的时钟信号CLK’是计时用时钟信号CLK。

根据本实施方式，由于可变电容电容器CV的一端的电压DAQ根据频率调整信号FAD而发生变化，所以可变电容电容器CV的电容值根据频率调整信号FAD而变化。由此，对振子XTAL进行驱动的驱动电路113的电容负载发生变化，因此，振荡时钟信号OSCK的频率根据频率调整信号FAD而发生变化。由此，实现基于频率调整信号FAD的计时用时钟信号CLK的频率调整。

另外，振荡电路111的结构并不限于图9。例如，在频率调整信号FAD是数字信号的情况下，频率调整电路114也可以是电容器阵列。电容器阵列是通过基于频率调整信号FAD的开关切换来可变地切换电容值的可变电容电路。电容器阵列的一端与地连接，另一端与将端子TX1或端子TX2和驱动电路113连接起来的节点连接。

或者，在频率调整信号FAD是模拟信号的情况下，振荡电路111也可以是VCO。VCO是Voltage Controlled Oscillator(电压控制振荡器)的缩写。即，只要从图9的振荡电路111省略D/A转换电路112并将模拟信号的频率调整信号FAD输入到可变电容电容器CV的一端即可。

图10是时钟信号生成电路110的第四详细结构例。时钟信号生成电路110包含振荡电路115和分数-N型分频电路119。振荡电路115相当于图5的振荡电路117。由于振荡电路115如在图4中说明的那样，所以省略其说明。

分数-N型分频电路119根据作为数字信号的频率调整信号FAD，以小数分频比对振荡时钟信号OSCK进行分频。具体来说，分数-N型分频电路119包含分频电路FPD和分频比设定电路FPE。

分频比设定电路FPE根据频率调整信号FAD来设定小数的分频比，并将该分频比的信息输出到分频电路FPD。分频电路FPD按照由分频比的信息指示的分频比对振荡时钟信号OSCK进行分频，并将该分频时钟信号作为计时用时钟信号CLK来输出。具体来说，分频比设定电路FPE通过使整数分频比按时间序列变化，从而设定时间平均为小数的分频比。分频电路FPD以整数分频比对振荡时钟信号OSCK进行分频，但由于该整数分频比按时间序列发生变化，所以从时间平均来看是以小数分频比对振荡时钟信号OSCK进行分频。分频比设定电路FPE例如是通过对频率调整信号FAD进行Δ∑调制而生成小数分频比的Δ∑调制电路。另外，向时间数字转换电路120输入振荡时钟信号OSCK作为时钟信号CLK’。

根据本实施方式，分数-N型分频电路119的小数分频比根据频率调整信号FAD而发生变化。由此，实现基于频率调整信号FAD的计时用时钟信号CLK的频率调整。

4.第四结构例

图11是电路装置100的第四结构例。电路装置100包含时钟信号生成电路110、接口电路130、计时电路145、处理电路150、存储器160、分频电路175、频率测定电路190以及端子TI、TF。另外对与已经说明的结构要素相同的结构要素标注相同的标号，适当省略该结构要素的说明。

在第四结构例中，接口电路130将来自计时电路145的计时数据RTD作为输出信号而输出到实时时钟装置10的外部。频率信息FRD被输入到处理电路150，处理电路150生成与频率信息FRD对应的频率调整信号FAD。时钟信号生成电路110根据频率调整信号FAD对计时用时钟信号CLK的频率进行调整。处理电路150生成频率调整信号FAD的方法与在图5中说明的处理装置200生成频率调整信号FAD的方法相同。处理电路150是处理器，处理器例如是微型计算机、CPU核或DSP。包含处理电路150的电路装置100是集成电路装置。即，处理电路150和存储器160与时钟信号生成电路110、计时电路145、频率测定电路190以及接口电路130一起设置于1个集成电路装置。

存储器160存储用于使处理电路150根据频率信息FRD来生成频率调整信号FAD的程序。处理电路150通过执行存储于存储器160的程序，根据频率信息FRD来生成频率调整信号FAD。存储器160是非易失性存储器或RAM等半导体存储器。

接口电路130包含用于从实时时钟装置10的外部访问存储器160的存储器接口131。存储器接口131将接口电路130从实时时钟装置10的外部接收的程序写入到存储器160。并且，存储器接口131也可以读出存储于存储器160的信息，接口电路130将该信息发送到实时时钟装置10的外部。

根据本实施方式，用户能够经由存储器接口131向存储器160写入各种程序，通过该程序，能够实现使用了频率信息FRD的各种信号处理。并且，通过将处理电路150内置于电路装置100，不需要将用于进行使用了频率信息FRD的信号处理的处理装置设置于实时时钟装置10的外部。即，在实时时钟装置10单体中，能够实现使用了频率信息FRD的各种信号处理。

5.第五结构例

图12是使用了GPS时刻信号的实时时钟校正***的结构例。图12的***包含GPS接收器14、实时时钟装置10以及处理装置200。另外，在图12中，在实时时钟装置10中仅图示了电路装置100的内部结构和振子XTAL。并且，省略端子的图示。

GPS接收器14接收GPS卫星信号，将1pps信号作为外部信号EXIN而输出到实时时钟装置10。1pps是作为时刻基准的信号，是1Hz的脉冲信号。

频率测定电路190以振荡时钟信号OSCK为基准来测定作为外部信号EXIN的1pps信号的频率，并输出频率信息FRD。当将振荡时钟信号OSCK的频率设为F0并将1pps的频率设为Fref时，频率信息FRD表示为Fref/F0。在1pps的各转变定时处测定Fref/F0，输出表示其时间序列的Fref/F0的频率信息FRD。接口电路130将频率信息FRD输出到处理装置200。

处理装置200包含低通滤波器LPFS。低通滤波器LPFS对表示时间序列的Fref/F0的频率信息FRD进行低通滤波处理，并输出由此得到的频率调整信号FAD。频率调整信号FAD是表示通过低通滤波处理而被平滑化的Fref/F0的数据。处理装置200将频率调整信号FAD输出到实时时钟装置10。

接口电路130将接收到的频率调整信号FAD输出到时钟信号生成电路110的分数-N型分频电路119。分数-N型分频电路119以分频比Fref/F0对振荡时钟信号OSCK进行分频，并输出计时用时钟信号CLK。由于振荡时钟信号OSCK的频率为F0，所以计时用时钟信号CLK的频率为Fref。这样，能够使计时用时钟信号CLK的频率与1pps的频率Fref频率同步，计时电路145能够根据与该1pps同等的计时用时钟信号CLK来进行计时。由此，能够实现高精度的实时时钟。

6.时间数字转换电路

使用图13～图16对时间数字转换电路120的详细结构例进行说明。另外，在将图13～图16的时间数字转换电路120应用于图3的情况下，第一信号STA与图3的TRG对应。并且，时间数字转换电路120还可以包含根据时钟信号CLK’来输出第二信号STP的电路。该电路例如输出在第一信号STA发生转变后的时钟信号CLK’的转变定时处转变的第二信号STP。

图13是时间数字转换电路120的第一详细结构例。时间数字转换电路120包含测定电路30、信号生成电路40以及积分处理电路60。

信号生成电路40根据第一信号STA、第二信号STP以及时钟信号CLK’，生成用于积分处理的信号。在第一详细结构例中，使用时钟信号CLK’来作为成为时间测定的基准的基准时钟信号。信号生成电路40包含积分期间信号生成电路41、43和极性切换信号生成电路42、44。

积分期间信号生成电路41根据第一信号STA来生成信号SINT1。

极性切换信号生成电路42根据信号SINT1和时钟信号CLK’来生成信号SPH1、SPH2。积分期间信号生成电路43根据第二信号STP来生成信号SINT2。极性切换信号生成电路44根据信号SINT2和时钟信号CLK’来生成信号SPH3、SPH4。信号SINT1、SINT是积分期间信号，信号SPH1、SPH2、SPH3、SPH4是积分极性切换信号。

积分处理电路60通过进行基于信号SINT1、SPH1、SPH2、SINT2、SPH3、SPH4的积分处理，输出作为第一～第四积分值的电压QA1～QA4。电压QA1、QA2表示与第一信号STA和时钟信号CLK’的转变定时的时间差对应的相位。电压QA3、QA4表示与第二信号STP和时钟信号CLK’的转变定时的时间差对应的相位。积分处理电路60包含积分电路61～64。

积分电路61根据信号SINT1、SPH1来进行第一积分处理。积分电路62根据信号SINT1、SPH2来进行第二积分处理。积分电路63根据信号SINT2、SPH3来进行第三积分处理。积分电路64根据信号SINT2、SPH4来进行第四积分处理。

测定电路30对作为第一～第四积分处理的结果的电压QA1～QA4分别进行A/D转换，并根据其A/D转换值来运算时间差信息TMD。时间差信息TMD表示第一信号STA与第二信号STP的转变定时的时间差。

图14是对时间数字转换电路120的第一详细结构例的动作进行说明的波形图。这里，以求出表示第一信号STA的相位的电压QA1、QA2的动作为例来进行说明。

积分期间信号生成电路41在第一信号STA的转变定时处使信号SINT1从低电平转变为高电平，在积分期间TP1内将信号SINT1维持为高电平，然后，使信号SINT1为低电平。积分期间TP1的时长只要是时钟信号CLK’的周期的4倍以上即可，也可以不是时钟信号CLK’的周期的整数倍。

第一信号STA的相位的检测范围RDET相当于时钟信号CLK’的1个周期。在第一信号STA发生转变时，其转变定时所属的时钟信号CLK’的周期为检测范围RDET。

在积分期间TP1内，极性切换信号生成电路42在与时钟信号CLK’同步的定时处使信号SPH1从低电平转变为高电平。信号SPH1的转变定时与检测范围RDET内的从时钟信号CLK’的上升沿起经过了时钟数PCI后的上升沿同步。时钟数PCI可以任意设定。在图13中，PCI＝6。

将信号SPH1的转变定时视为相位的基准、即0度。这相当于在第一信号STA的转变定时与时钟信号CLK’的上升沿一致时将第一信号STA的相位视为0度。在图14中，积分期间TP1的时长相当于时钟信号CLK’的24个周期。当将该积分期间TP1视为相位360度时，时钟信号CLK’的1个周期相当于相位15度。在图14的时钟信号CLK’的各脉冲中，以信号SPH1的转变定时为基准“0”来标注编号，当编号相差1时，相位相差15度。

在积分期间TP1内，极性切换信号生成电路42在从信号SPH1的转变定时起经过了时钟信号CLK’的时钟数NCK后使信号SPH2从低电平转变为高电平。在图14中，NCK＝6，信号SPH1与信号SPH2的相位相差90度。这相当于获得相位偏移了90度的2个积分值。

积分期间TP1根据信号SPH1的转变定时而被划分为期间TPP1和期间TPM1。积分电路61在期间TPP1内以第一极性进行第一积分处理，在期间TPM1内以与第一极性相反的极性即第二极性进行第一积分处理。在图14中，第一极性是正极性，第二极性是负极性。积分电路61输出作为积分结果的电压QA1。

积分期间TP1根据信号SPH2的转变定时而被划分为期间TPP2和期间TPM2。积分电路62在期间TPP2内以第一极性进行第二积分处理，在期间TPM2内以第二极性进行第二积分处理。积分电路62输出作为积分结果的电压QA2。

以上，对求出表示第一信号STA的相位的电压QA1、QA2的动作进行了说明，但表示第二信号STP的相位的电压QA3、QA4也通过同样的动作求出。

将第一信号STA与第二信号STP的转变定时的时间差设为TDF。测定电路30通过TDF＝TC×(QA3/AZ2-QA1/AZ1)来求出时间差TDF。TC是时钟信号CLK’的周期，AZ1＝QA2-QA1，AZ2＝QA4-QA3。AZ1、AZ2是恒定的，不依赖于时间差TDF的值。在图14中，积分期间TP1是未知数，起因于该未知数的偏置(offset)发生在QA1/AZ1、QA3/AZ2中。但是，由于求出QA1、QA3时的积分期间TP1是共同的，所以QA1/AZ1的偏置和QA3/AZ2的偏置为相同的值，通过减法运算而被消除。

图15是时间数字转换电路120的第二详细结构例。时间数字转换电路120包含环形振荡器71、81、测定电路91、基准时钟计数器92以及调整电路72、82。

在第二结构例中，时间数字转换电路120具有测定模式和调整模式。测定模式是测定时间差的模式，调整模式是对环形振荡器71、81的振荡频率进行调整的模式。

首先，对测定模式进行说明。环形振荡器71在第一信号STA的转变定时处使振荡环路被使能(enable)。由此，环形振荡器71开始振荡并生成时钟信号CLKS。环形振荡器81在第二信号STP的转变定时处使振荡环路被使能。由此，环形振荡器81开始振荡并生成时钟信号CLKF。将时钟信号CLKS的频率设为f1，将时钟信号CLKF的频率设为f2。f2比f1高。

测定电路91根据时钟信号CLKS和时钟信号CLKF来求出时间差信息TMD。时间差信息TMD表示第一信号STA与第二信号STP的转变定时的时间差。求出时间差信息TMD的方法在后面的图16中叙述。

接着，对调整模式进行说明。在第二详细结构例中，使用时钟信号CLK’来作为成为环形振荡器71、81的振荡频率的基准的基准时钟信号。基准时钟计数器92对时钟信号CLK’的时钟数进行计数，在对给与的时钟数进行计数的期间输出有效的使能信号ENA。

调整电路72在使能信号ENA有效的期间对时钟信号CLKS的时钟数进行计数。调整电路72对该计数值与第一目标值的差分进行积分，输出通过该积分得到的控制数据FCS。第一目标值是用于设定环形振荡器71的振荡频率的值。环形振荡器71以与控制数据FCS对应的振荡频率进行振荡。例如，可变电容电路被设置为环形振荡器71的振荡环路的负载，并且该可变电容电路的电容值由控制数据FCS控制。这样，环形振荡器71的振荡频率被调整。

调整电路82在使能信号ENA有效的期间对时钟信号CLKF的时钟数进行计数。调整电路82对该计数值与第二目标值的差分进行积分，输出通过该积分得到的控制数据FCF。第二目标值是用于设定环形振荡器81的振荡频率的值。环形振荡器81以与控制数据FCF对应的振荡频率进行振荡。例如，可变电容电路被设置为环形振荡器81的振荡环路的负载，该可变电容电路的电容值由控制数据FCF控制。这样，环形振荡器81的振荡频率被调整。

当时间数字转换电路120在调整模式之后被设定为测定模式时，在调整模式中求出的控制数据FCS、FCF被输入到环形振荡器71、81。由此，环形振荡器71、81以在调整模式下被调整的振荡频率进行振荡，测定电路91能够使用频率准确的时钟信号CLKS、CLKF来进行时间测定。

图16是对时间数字转换电路120的第二详细结构例的动作进行说明的波形图。图16示出测定模式下的波形图。

测定电路91对时钟信号CLKS和时钟信号CLKF的相位进行比较，并且当判定为时钟信号CLKS的相位和时钟信号CLKF的相位互换时，使相位比较结果信号QP从高电平变为低电平。相位比较结果信号QP是测定电路91的内部信号。

测定电路91对时钟信号CLKS的时钟数进行计数。将该计数值设为CTS。并且，测定电路91对时钟信号CLKF的时钟数进行计数。该计数值为CTF。

测定电路91取得相位比较结果信号QP的下降沿处的计数值CTS、CTF。设该计数值为N1、N2。当将时钟信号CLKS的周期设为Δt1＝1/f1，将时钟信号CLKF的周期设为Δt2＝1/f2时，其差分为分辨率Δt＝|Δt1-Δt2|。当设N3＝N1-N2时，测定电路91通过N3×Δt1+N2×Δt来求出第一信号STA与第二信号STP的转变定时的时间差。在图16中，由于N1＝5、N2＝4、N3＝1，所以时间差为Δt1+4×Δt。

7.电子设备

图17示出了包含实时时钟装置10的电子设备500的结构例。电子设备500例如是网络设备、车载设备或计测设备。在网络设备或车载设备中，实时时钟装置10用于***内的时刻同步。例如，在由多个网络设备构成的通信网络中，通过使各网络设备所具有的实时时钟装置的时刻同步，能够在网络内使用共同的时刻。或者，在计测设备中，实时时钟装置10用于测定时刻的记录。本实施方式的实时时钟装置10能够得到高精度的时刻信息，能够进行精密的时刻同步或精密的测定时间的记录。

如图17所示，电子设备500包含实时时钟装置10和基于来自实时时钟装置10的输出信号来进行处理的处理装置520。输出信号例如是计时数据、时间差信息、时间数据或频率信息。处理装置520也可以进行使用来自实时时钟装置10的输出信号的信号处理。并且，电子设备500还能够包含通信接口510、操作界面530、显示部540以及存储器550。另外，电子设备500不限于图17的结构，能够实施省略该一部分的结构要素或追加其他结构要素等的各种变形。

通信接口510进行从外部接收数据或向外部发送数据的处理。处理装置520进行电子设备500的控制处理、经由通信接口510收发的数据的各种数字处理等。处理装置520的功能例如能够通过微型计算机等处理器来实现。操作界面530用于供用户进行输入操作，能够通过操作按钮或触摸面板显示器等实现。显示部540显示各种信息，能够通过液晶或有机EL等显示器实现。存储器550存储数据，其功能能够通过RAM或ROM等半导体存储器实现。

以上说明的本实施方式的实时时钟装置包含振子、时钟信号生成电路、计时电路、外部信号输入端子以及时间数字转换电路。时钟信号生成电路具有使振子振荡而生成振荡时钟信号的振荡电路，并且时钟信号生成电路输出基于振荡时钟信号的计时用时钟信号。计时电路根据计时用时钟信号来生成计时数据。向外部信号输入端子输入外部信号。时间数字转换电路以比计时电路的计时分辨率高的分辨率对基于从外部信号输入端子输入的外部信号的第一信号的转变定时与基于振荡时钟信号或计时用时钟信号的第二信号的转变定时的时间差进行测定，求出与时间差对应的时间差信息。

根据本实施方式，通过实时时钟装置包含时间数字转换电路，能够取得比计时电路的计时分辨率高的分辨率的时间差信息。即，计时电路通过使用了计时用时钟信号的计数处理来进行计时，但能够不受该计数处理的时间分辨率限制地取得时间差信息。由此，能够实现高精度的实时时钟装置。

并且，在本实施方式中，也可以是，实时时钟装置包含接口电路，该接口电路输出基于计时数据和时间差信息的输出信息。

根据本实施方式，实时时钟装置能够将基于计时数据和时间差信息的输出信息输出到外部。由此，设置于实时时钟装置的外部的处理装置能够利用表示高精度的时间的输出信息。

并且，在本实施方式中，也可以是，实时时钟装置包含时间数据输出电路。也可以是，时间数据输出电路根据计时数据和时间差信息，输出比计时分辨率高的分辨率的时间数据。也可以是，接口电路将时间数据作为输出信息来输出。

根据本实施方式，实时时钟装置能够将比计时分辨率高的分辨率的时间数据输出到外部。由此，设置于实时时钟装置的外部的处理装置能够利用比计时分辨率高的分辨率的时间数据。

并且，在本实施方式中，也可以是，外部信号是触发信号。也可以是，时间数据输出电路输出时间数据来作为表示触发信号的转变定时的时间戳信息。

根据本实施方式，实时时钟装置能够将比计时分辨率高的分辨率的时间戳信息输出到外部。由此，设置于实时时钟装置的外部的处理装置能够利用比计时分辨率高的分辨率的时间戳信息。

并且，在本实施方式中，也可以是，实时时钟装置包含频率测定电路。也可以是，向外部信号输入端子输入外部时钟信号来作为外部信号。也可以是，频率测定电路包含时间数字转换电路、计数器电路以及运算电路。也可以是，计数器电路进行基于外部时钟信号和振荡时钟信号或外部时钟信号和计时用时钟信号的计数处理，并输出计数数据。也可以是，运算电路通过进行基于时间差信息和计数数据的运算，求出与外部时钟信号的频率对应的频率信息。

根据本实施方式，通过实时时钟装置包含频率测定电路，能够取得外部时钟信号的频率信息。此时，由于频率测定电路包含以比计时分辨率高的分辨率测定时间差的时间数字转换电路，所以能够通过使用该时间差信息来高精度地测定频率。由此，能够实现高精度的实时时钟装置。例如，通过基于该频率信息来调整计时用时钟信号的频率，能够进行高精度的计时。

并且，在本实施方式中，也可以是，实时时钟装置包含接口电路，该接口电路将计时数据和频率信息作为输出信息来输出。

根据本实施方式，实时时钟装置能够将计时数据和频率信息输出到外部。由此，设置于实时时钟装置的外部的处理装置能够利用由包含时间数字转换电路的频率测定电路测定出的高精度的频率信息。例如，处理装置能够根据频率信息来调整计时用时钟信号的频率。

并且，在本实施方式中，也可以是，时钟信号生成电路将振荡时钟信号或振荡时钟信号的分频时钟信号作为计时用时钟信号来输出。

根据本实施方式，计时电路能够根据振荡时钟信号或振荡时钟信号的分频时钟信号来生成计时数据。

并且，在本实施方式中，也可以是，时钟信号生成电路根据经由接口电路输入的频率调整信号，对计时用时钟信号的频率进行调整。

根据本实施方式，基于从实时时钟装置的外部经由接口电路输入的频率调整信号来调整计时用时钟信号的频率。

由此，能够从外部校正计时用时钟信号的频率，实时时钟装置能够根据该校正后的计时用时钟信号来高精度地进行计时。

并且，在本实施方式中，也可以是，时钟信号生成电路将振荡时钟信号或振荡时钟信号的分频时钟信号作为计时用时钟信号来输出。也可以是，振荡电路根据频率调整信号对振荡时钟信号的频率进行调整。

根据本实施方式，基于频率调整信号来调整振荡时钟信号的频率，输出该振荡时钟信号或振荡时钟信号的分频时钟信号来作为计时用时钟信号。由此，能够实现基于频率调整信号的计时用时钟信号的频率调整。

并且，在本实施方式中，也可以是，时钟信号生成电路包含分数-N型分频电路，该分数-N型分频电路对振荡时钟信号进行分频并将分频时钟信号作为计时用时钟信号来输出。也可以是，分数-N型分频电路根据频率调整信号对分频比进行调整。

根据本实施方式，基于频率调整信号来调整分数-N型分频电路的分频比，振荡时钟信号以该分频比被分频，其分频时钟信号作为计时用时钟信号来输出。由此，实现基于频率调整信号的计时用时钟信号的频率调整。

并且，在本实施方式中，也可以是，时钟信号生成电路、计时电路以及时间数字转换电路设置于1个半导体基板。

根据本实施方式，与将时钟信号生成电路、计时电路以及时间数字转换电路构成为单独的IC的情况相比，能够抑制作为测定对象的信号的延迟或波形变形等，因此，时间数字转换电路能够测定出准确的时间差。

并且，在本实施方式中，也可以是，实时时钟装置包含频率测定电路和处理电路，该频率测定电路包含时间数字转换电路。也可以是，频率测定电路根据作为外部信号而输入的外部时钟信号的频率，求出与计时用时钟信号的频率对应的频率信息。也可以是，处理电路生成与频率信息对应的频率调整信号。也可以是，时钟信号生成电路根据频率调整信号对计时用时钟信号的频率进行调整。

根据本实施方式，实时时钟装置能够测定计时用时钟信号的频率，并且根据该频率信息对计时用时钟信号的频率进行调整。并且，通过将处理电路内置于电路装置，不需要将用于进行使用了频率信息的信号处理的处理装置设置于实时时钟装置的外部。即，能够以实时时钟装置单体来调整计时用时钟信号的频率。

并且，在本实施方式中，也可以是，实时时钟装置包含存储器，该存储器存储用于使处理电路生成频率调整信号的程序。

根据本实施方式，通过存储于存储器的程序，处理电路能够根据频率信息来生成频率调整信号。由于能够将记述了各种信号处理的程序存储在存储器中，所以用户能够对生成频率调整信号的信号处理的算法进行各种定制。

并且，本实施方式的电子设备包含：以上任意记载的实时时钟装置；以及处理装置，其进行基于来自实时时钟装置的输出信号的处理。

另外，如上所述对本实施方式进行了详细说明，但本领域技术人员能够容易地理解可进行实质上不脱离本公开的新事项及效果的多种变形。因此，本公开的范围包含所有这样的变形例。例如，在说明书或附图中，至少一次与更广义或同义的不同用语一起记载的用语在说明书或附图的任何位置都能够置换为该不同的用语。此外，本实施方式和变形例的所有组合也包含在本公开的范围内。并且，电路装置、实时时钟装置以及电子设备等的结构和动作等也并不限定于本实施方式中的说明，能够实施各种变形。

Claims (14)

1.一种实时时钟装置，其特征在于，该实时时钟装置包含：

振子；

时钟信号生成电路，其具有使所述振子振荡而生成振荡时钟信号的振荡电路，并且该时钟信号生成电路输出基于所述振荡时钟信号的计时用时钟信号；

计时电路，其根据所述计时用时钟信号来生成计时数据；

外部信号输入端子，其被输入外部信号；以及

时间数字转换电路，其以比所述计时电路的计时分辨率高的分辨率对第一信号的转变定时与第二信号的转变定时的时间差进行测定，求出与所述时间差对应的时间差信息，其中，所述第一信号是基于从所述外部信号输入端子输入的所述外部信号的信号，所述第二信号是基于所述振荡时钟信号或所述计时用时钟信号的信号。

2.根据权利要求1所述的实时时钟装置，其特征在于，

该实时时钟装置包含接口电路，该接口电路输出基于所述计时数据和所述时间差信息的输出信息。

3.根据权利要求2所述的实时时钟装置，其特征在于，

该实时时钟装置包含时间数据输出电路，该时间数据输出电路根据所述计时数据和所述时间差信息来输出比所述计时分辨率高的分辨率的时间数据，

所述接口电路将所述时间数据作为所述输出信息来输出。

4.根据权利要求3所述的实时时钟装置，其特征在于，

所述外部信号是触发信号，

所述时间数据输出电路输出所述时间数据来作为表示所述触发信号的转变定时的时间戳信息。

5.根据权利要求2所述的实时时钟装置，其特征在于，

该实时时钟装置包含频率测定电路，该频率测定电路包含所述时间数字转换电路，

所述外部信号输入端子被输入外部时钟信号来作为所述外部信号，

所述频率测定电路包含：

计数器电路，其进行基于所述外部时钟信号和所述振荡时钟信号或者基于所述外部时钟信号和所述计时用时钟信号的计数处理，并输出计数数据；以及

运算电路，其通过进行基于所述时间差信息和所述计数数据的运算，求出与所述外部时钟信号的频率对应的频率信息。

6.根据权利要求5所述的实时时钟装置，其特征在于，

该实时时钟装置包含接口电路，该接口电路输出所述计时数据和所述频率信息来作为输出信息。

7.根据权利要求5或6所述的实时时钟装置，其特征在于，

所述时钟信号生成电路将所述振荡时钟信号或所述振荡时钟信号的分频时钟信号作为所述计时用时钟信号来输出。

8.根据权利要求5所述的实时时钟装置，其特征在于，

所述时钟信号生成电路根据经由所述接口电路输入的频率调整信号，对所述计时用时钟信号的频率进行调整。

9.根据权利要求8所述的实时时钟装置，其特征在于，

所述时钟信号生成电路将所述振荡时钟信号或所述振荡时钟信号的分频时钟信号作为所述计时用时钟信号来输出，

所述振荡电路根据所述频率调整信号对所述振荡时钟信号的频率进行调整。

10.根据权利要求8所述的实时时钟装置，其特征在于，

所述时钟信号生成电路包含分数-N型分频电路，该分数-N型分频电路对所述振荡时钟信号进行分频并将分频时钟信号作为所述计时用时钟信号来输出，

所述分数-N型分频电路根据所述频率调整信号对分频比进行调整。

11.根据权利要求1所述的实时时钟装置，其特征在于，

所述时钟信号生成电路、所述计时电路以及所述时间数字转换电路设置于1个半导体基板。

12.根据权利要求1所述的实时时钟装置，其特征在于，

该实时时钟装置包含：

频率测定电路，其包含所述时间数字转换电路；以及

处理电路，

所述频率测定电路根据作为所述外部信号而输入的外部时钟信号的频率，求出与所述计时用时钟信号的频率对应的频率信息，

所述处理电路生成与所述频率信息对应的频率调整信号，

所述时钟信号生成电路根据所述频率调整信号，对所述计时用时钟信号的频率进行调整。

13.根据权利要求12所述的实时时钟装置，其特征在于，

该实时时钟装置包含存储器，该存储器存储用于所述处理电路生成所述频率调整信号的程序。

14.一种电子设备，其特征在于，该电子设备包括：

权利要求1至13中的任意一项所述的实时时钟装置；以及

处理装置，其进行基于来自所述实时时钟装置的输出信号的处理。

Images