JP2013027200A - 電源装置および照明器具 - Google Patents

Abstract

【課題】安定した調光制御を実現できる電源装置および照明器具を提供する。
【解決手段】電源装置１０において、ＤＣ−ＤＣコンバータ２０は、半導体発光素子６に接続されたインダクタ２２と、制御信号ＣＳの論理レベルに応じてオン・オフするスイッチング素子２１とを含む。電流検出部２５は、スイッチング素子２１を流れる電流を検出する。制御回路４０は、半導体発光素子６の光出力の設定値に対応した基準信号ＶＲと電流検出部２５による電流検出信号とを受ける。制御回路４０は、スイッチング素子２１をオフ状態にする第１の論理レベルからスイッチング素子２１をオン状態にする第２の論理レベルに制御信号ＣＳの論理レベルを切替えた後、インダクタ２２を流れる電流が次第に増加することによって電流検出信号の大きさが基準信号ＶＲの大きさを超えたときに、制御信号の論理レベルを第２の論理レベルから第１の論理レベルに切替える。
【選択図】図１

Description

この発明は、発光ダイオードなどの半導体発光素子の駆動に用いられる調光機能を有する電源装置、およびこの電源装置を備えた照明器具に関する。

近年、発光ダイオード（ＬＥＤ：Light Emitting Diode）が、電球や蛍光灯に代わる新しい照明用の光源として注目されている。発光ダイオードは従来の光源に比べて長寿命であるとともに比較的低消費電力であるという特徴を有しているので、今後広く利用されるものと期待されている。

発光ダイオードを連続的に調光するには、従来から白熱灯で用いられている方法と類似の方法を用いることができる。たとえば、特開２００３−１５７９８６号公報（特許文献１）には、発光ダイオードへの印加電圧を制御する方法や、この印加電圧の制御とスイッチ素子によるスイッチング調光を組み合わせた方法が記載されている（同文献の段落００１４，００１５参照）。

スイッチ素子によるスイッチング調光のみを行なう場合、スイッチ素子を駆動するパルス信号の周波数は発光ダイオードの光がちらついて見えないように高く設定する必要がある。しかしながら、深い調光時にはパルス信号のオン時間が極端に短くなるので、オン時間を高精度に制御することが難しい。このため、上記文献に記載の方法では、パルス信号のオン時間を高精度に制御できるところまではスイッチング調光を行ない、それより深い調光では、パルス幅を一定にして発光ダイオードの印加電圧が制御されている。

特開２００３−１５７９８６号公報

ところで、発光ダイオードの電流−電圧特性は、略定電圧特性を示すため、一般にスイッチング電源を用いて発光ダイオードを駆動する場合には、定電流制御が用いられる。この場合、発光ダイオードに直列に挿入された抵抗器によって電流が検出され、この電流検出信号と電流基準値との比較に基づいて、スイッチング電源の出力が制御される。

ところが、定電流制御によって調光を行なう場合、深い調光領域においては電流検出信号や電流基準値が微小になる。この結果、電流検出回路や比較器に高い精度が要求されたり、ノイズの影響を受けやすくなるために安定した動作が困難になったりするという問題が生じる。

一方、定電圧制御による方法では、深い調光領域であっても比較的安定した調光が実現できる。しかしながら、定電圧制御の場合には、発光ダイオードの特性のばらつきや発熱によって、発光ダイオードに流れる電流がばらつきやすい。この結果、発光ダイオードの光出力にばらつきが生じてしまう。

したがって、この発明の目的は、安定した調光制御を実現できる電源装置および照明器具を提供することである。

この発明は一局面において、半導体発光素子を駆動するための電源装置であって、ＤＣ−ＤＣコンバータと、電流検出部と、制御回路とを備える。ＤＣ−ＤＣコンバータは、半導体発光素子に接続されたインダクタと、インダクタに接続され、制御信号の論理レベルに応じてオン・オフするスイッチング素子とを含む。インダクタを流れる電流は、スイッチング素子のオン・オフに応じて増減する。電流検出部は、スイッチング素子を流れる電流を検出し、検出した電流値に比例した大きさの電流検出信号を出力する。制御回路は、上記の制御信号を生成する。制御回路は、半導体発光素子の光出力の設定値に対応した基準信号と電流検出信号とを受ける。そして、制御回路は、スイッチング素子をオフ状態にする第１の論理レベルからスイッチング素子をオン状態にする第２の論理レベルに制御信号の論理レベルを切替えた後、インダクタを流れる電流が次第に増加することによって電流検出信号の大きさが基準信号の大きさを超えたときに、制御信号の論理レベルを第２の論理レベルから第１の論理レベルに切替える。

好ましくは、電源装置は、コンデンサを含む時定数回路をさらに備える。コンデンサは、第２の論理レベルの制御信号によって所定の電圧まで充電され、制御信号の論理レベルが第２の論理レベルから第１の論理レベルに切替わると所定の時定数で放電する。時定数回路は、コンデンサの電圧に比例した信号を制御回路に出力する。制御回路は、制御信号の論理レベルを第２の論理レベルから第１の論理レベルに切替えた後、時定数回路の出力信号の大きさが所定の基準値未満まで低下したときに、制御信号の論理レベルを第１の論理レベルから第２の論理レベルに切替える。

もしくは、ＤＣ−ＤＣコンバータは、インダクタと磁気的に結合する補助インダクタをさらに含む。制御回路は、制御信号の論理レベルを第２の論理レベルから第１の論理レベルに切替えた後、補助インダクタの誘起電圧が所定の基準値未満まで低下したときに、制御信号の論理レベルを第１の論理レベルから第２の論理レベルに切替える。

好ましくは、上記の電源装置は、入力された交流電圧を整流する整流回路と、整流回路から出力された脈動電圧を定電圧に変換し、変換後の定電圧をＤＣ−ＤＣコンバータに出力する力率改善回路とをさらに備える。

制御回路を駆動する駆動電圧が、制御回路に設けられた電源入力端子に入力される場合において、好ましくは、電源装置は、力率改善回路の高電圧側の出力ノードと電源入力端子との間に接続された電源スイッチをさらに備える。電源スイッチは、力率改善回路の高電圧側の出力ノードの電圧が所定の第１の基準値未満のときオフ状態になり、力率改善回路の高電圧側の出力ノードの電圧が第１の基準値以上のときオン状態になる。

好ましくは、電源装置は、力率改善回路の高電圧側の出力ノードと電源入力端子との間に、電源スイッチと直列に接続され、抵抗値が可変の抵抗部をさらに備える。抵抗部は、電源入力端子の電圧が所定の第２の基準値未満のとき第１の抵抗値を有し、電源入力端子の電圧が第２の基準値以上のとき、第１の抵抗値より大きい第２の抵抗値を有する。

この発明は他の局面において照明器具であって、上記の電源装置と、電源装置によって駆動される半導体発光素子とを備える。

この発明によれば、オン状態のスイッチング素子を流れる電流値に比例した電流検出信号と、半導体発光素子の光出力の設定値に対応した基準信号との比較に基づいて、スイッチング素子のオンからオフへの切替わりのタイミングを制御するので、安定した調光制御を実現できる。

この発明の実施の形態１による電源装置１０の構成を示す回路図である。 図１のＰＦＣ回路７０の構成の一例を示す回路図である。 図１の制御回路４０を市販のＰＦＣ用の制御ＩＣ５０で構成した例を示す回路図である。 図１の電源装置１０の変形例として、電源装置１０Ａの構成を示す回路図である。 この発明の実施の形態２による電源装置１０Ｃの構成を示す回路図である。 図５の電源装置１０Ｃの変形例１として、電源装置１０Ｄの構成を示す回路図である。 図５の電源装置１０Ｃの変形例２として、電源装置１０Ｅの構成を示す回路図である。

以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。

＜実施の形態１＞
［電源装置の構成］
図１は、この発明の実施の形態１による電源装置１０の構成を示す回路図である。図１を参照して、電源装置１０は、調光機能を有するスイッチング電源であり、交流電源５から入力ノードＮ１，Ｎ２間に入力された交流電圧を直流電圧に変換し、変換後の直流電圧を、出力ノードＮ７，Ｎ８間に接続された複数の発光ダイオードを含む光源部６に出力する。光源部６を流れる電流量は、調光信号によって制御される。照明器具１は、これらの光源部６および電源装置１０の他に、光源部６からの光を適切な方向に導く配光制御部（図示省略）や各部を保持する筐体部（図示省略）などによって構成される。

電源装置１０は、全波整流回路１１と、力率改善（ＰＦＣ：Power Factor Control）回路７０と、ＤＣ−ＤＣコンバータ２０と、基準信号生成部１２と、電流検出部としての抵抗素子２５と、時定数回路３０と、制御回路４０とを含む。以下、各部の構成について説明する。

（全波整流回路）
全波整流回路１１は、交流電源５から受けた交流電圧を全波整流する。全波整流回路１１から出力された脈動電圧は、ＰＦＣ回路７０に入力される。

（ＰＦＣ回路）
ＰＦＣ回路７０は、全波整流回路１１から出力された脈動電圧を定電圧に変換するとともに、電源装置１０に入力される電流波形が正弦波に近い波形になるように入力電流波形を整形する。ＰＦＣ回路７０は、たとえば、昇圧型コンバータを利用して構成することができる。なお、以下の説明では、ＰＦＣ回路７０の高電圧側の出力ノードＮ５を電源ノードＶＣＣとも称し、低電圧側の出力ノードＮ６を接地ノードＶＥＥとも称する。ＰＦＣ回路７０の具体的な構成例は、図２で説明する。

（ＤＣ−ＤＣコンバータ）
ＤＣ−ＤＣコンバータ２０は、ＰＦＣ回路７０から出力された直流電圧を異なる大きさの直流電圧に変換して光源部６に出力する。図１に示した実施の形態１の場合、ＤＣ−ＤＣコンバータ２０は降圧型のコンバータ、より具体的には降圧チョッパによって構成される。以下、ＤＣ−ＤＣコンバータ２０を降圧チョッパ２０とも称する。

図１に示すように、降圧チョッパ２０は、スイッチング素子としてのＮＭＯＳ（Negative-channel Metal Oxide Semiconductor）トランジスタ２１と、インダクタ２２と、ダイオード２３と、コンデンサ２４と、抵抗素子２６とを含む。以下、これらの構成要素の接続関係について説明する。

ダイオード２３、ＮＭＯＳトランジスタ２１、および電流検出部としての抵抗素子２５は、ＰＦＣ回路７０の出力ノードＮ５，Ｎ６間にこの順で直列に接続される。このとき、ダイオード２３のカソードがＰＦＣ回路７０の出力ノードＮ５に接続される。ＰＦＣ回路７０の出力ノードＮ５は、電源装置１０の高電圧側の出力ノードＮ７と直結される。インダクタ２２は、ダイオード２３およびＮＭＯＳトランジスタ２１の接続ノードＮ９と、電源装置１０の低電圧側の出力ノードＮ８との間に接続される。コンデンサ２４は、出力ノードＮ８，Ｎ９間に接続される。抵抗素子２６の一端はＮＭＯＳトランジスタ２１のゲートに接続され、他端（ノードＮ２０）には制御回路４０から制御信号ＣＳが供給される。

（基準信号生成部）
基準信号生成部１２は、光源部６の光出力の度合に応じた調光信号を受け、調光信号に応じて電圧レベルが変化する基準信号ＶＲを生成する。光源部６の光出力の設定値が大きいほど基準信号ＶＲの電圧レベルが大きくなる。調光信号は、たとえば、照明器具１のユーザが入力する調光指令値である。生成された基準信号ＶＲは、制御回路４０に入力される。

（電流検出部）
ＮＭＯＳトランジスタ２１に流れる電流を検出するために、電流検出部としての抵抗素子２５が設けられる。抵抗素子２５にかかる電圧（ノードＮ１０の電圧）は、制御回路４０に入力される。

（時定数回路）
時定数回路３０は、ＮＭＯＳトランジスタ２１のゲート抵抗２６の一端（ノードＮ２０）と接地ノードＶＥＥとの間に設けられる。図１の場合には、時定数回路３０は、ダイオード３１と、コンデンサ３２と、抵抗素子３３，３４とを含む。ダイオード３１および抵抗素子３３，３４は、この順でノードＮ２０と接地ノードＶＥＥとの間に、ダイオード３１のアノードがノードＮ２０側となるように直列に接続される。コンデンサ３２は、抵抗素子３４と並列に接続される。

制御回路４０から出力される制御信号ＣＳがハイ（Ｈ）レベルのとき、すなわち、ＮＭＯＳトランジスタ２１がオン状態のときコンデンサ３２が充電される。このとき、コンデンサ３２の電圧は、Ｈレベルの制御信号ＣＳを抵抗素子３３，３４によって分圧した電圧に等しくなる。

制御信号ＣＳがロー（Ｌ）レベルのとき、すなわち、ＮＭＯＳトランジスタ２１がオフ状態のとき、コンデンサ３２に蓄積された電荷は、抵抗素子３４を介して放電される。この結果、コンデンサ３２の電圧は、抵抗素子３４の抵抗値とコンデンサ３２に容量によって決まる時定数で徐々に低下する。コンデンサ３２にかかる電圧（ノードＮ１１の電圧）は制御回路４０に入力される。

（制御回路）
制御回路４０は、制御信号ＣＳを生成してＮＭＯＳトランジスタ２１のゲートに出力する。図１に示すように、制御回路４０は、比較器４１，４２と、リセット優先ＲＳフリップフロップ４３と、バッファアンプ４４とを含む。

比較器４１は、基準信号生成部１２から出力された基準信号ＶＲと、抵抗素子２５による検出電圧とを受ける。比較器４１は、抵抗素子２５からの検出電圧が基準信号ＶＲの電圧レベルを超えたときＨレベルの信号を出力する。

比較器４２は、時定数回路３０の出力電圧と、所定の参照電圧４５とを受ける。比較器４２は、時定数回路３０の出力電圧が参照電圧４５より小さくなったとき、Ｈレベルの信号を出力する。

ＲＳフリップフロップ４３は、セット端子（Ｓ）に比較器４２の出力を受け、リセット端子（Ｒ）に比較器４１の出力を受ける。ＲＳフリップフロップ４３は、比較器４２の出力がＨレベルのとき出力端子ＱからＨレベルの信号を出力し、比較器４１の出力がＨレベルのとき出力端子ＱからＬレベルの信号を出力する。ＲＳフリップフロップ４３はリセット優先なので、比較器４１，４２の出力が共にＨレベルのとき出力端子ＱからＬレベルの信号を出力する。ＲＳフリップフロップ４３の出力は、バッファアンプ４４によって増幅され、制御信号ＣＳとして、ＮＭＯＳトランジスタ２１のゲートに入力される。

［電源装置の動作］
以下、図１を参照して、電源装置１０の動作について説明する。なお、コンデンサ２４は、出力電流のリップルを抑制するために設けられており、比較的小容量であるので、以下の説明では無視する。

まず、制御信号ＣＳがＬレベルからＨレベルに切替わることによって、ＮＭＯＳトランジスタ２１がオン状態になると、ＰＦＣ回路７０の出力電圧が、光源部６およびインダクタ２２に印加される。これによって、インダクタ２２を流れる電流は次第に増加し、ＮＭＯＳトランジスタ２１に流れる電流が増加する。これに伴ってＮＭＯＳトランジスタ２１に流れる電流を検出する抵抗素子（電流検出部）２５の電圧が増加する。この結果、抵抗素子２５の電圧が基準信号ＶＲの電圧レベルよりも大きくなると、比較器４１の出力（すなわち、ＲＳフリップフロップ４３のリセット端子（Ｒ）の入力）がＨレベルに切替わる。これによって、制御信号ＣＳがＨレベルからＬレベルに切替わるので、ＮＭＯＳトランジスタ２１がオフ状態に切替わる。

なお、制御信号ＣＳがＨレベルの間に、時定数回路３０のコンデンサ３２には、制御信号ＣＳのＨレベルの電圧を抵抗素子３３，３４で分圧した電圧が保持される。

次に、制御信号ＣＳがＨレベルからＬレベルに切替わることによって、ＮＭＯＳトランジスタ２１がオフ状態になると、降圧チョッパ２０がＰＦＣ回路７０から電気的に切り離されるので、インダクタ２２、ダイオード２３、および光源部６を循環する電流が流れる。この電流は次第に減少する。

さらに、制御信号ＣＳがＬレベルとなることによってダイオード３１がオフになるので、コンデンサ３２の電圧（ノードＮ１１の電圧）が、コンデンサ３２の容量と抵抗素子３４の抵抗値で決まる時定数で徐々に減少する。やがて、コンデンサ３２の電圧（ノードＮ１１の電圧）が参照電圧４５よりも小さくなると、比較器４２の出力（すなわち、ＲＳフリップフロップ４３のセット端子（Ｓ）の入力）がＨレベルに切替わる。この結果、制御信号ＣＳがＬレベルからＨレベルに切替わる。このように、ＮＭＯＳトランジスタ２１のオフ時間は、時定数回路３０の時定数によって決まる一定の値になる。

ここで、調光が深くなる方向に変化した場合、すなわち、光源部６の光出力の設定値が減少した場合には、基準信号ＶＲの大きさも減少する。基準信号ＶＲが減少してからしばらくは、インダクタ２２を流れる電流は基準信号ＶＲに対応する電流値を超えているので、ＮＭＯＳトランジスタ２１がオン状態に切替わったとしても、すぐにオフ状態に切替わる。すなわち、ＮＭＯＳトランジスタ２１のオン時間はほとんど０になる。この結果、インダクタ２２を流れる電流は速やかに減少する。やがて、インダクタ２２を流れる電流が基準信号ＶＲに対応する電流値以下のレベルまで低下すると、ＮＭＯＳトランジスタ２１のオン時間が増加し始める。最終的に、インダクタ２２を流れる電流は、現在の基準信号ＶＲの大きさに応じた値に整定する。光源部６を流れる電流はインダクタ２２を流れる電流の平均値にほぼ等しいので（リップル分がコンデンサ２４によって除去される）、光源部６の発光出力は、基準信号ＶＲの減少に伴って減少することになる。

逆に、調光が浅くなる方向に変化した場合、すなわち、光源部６の光出力の設定値が増加した場合には、基準信号ＶＲの大きさも増加する。この場合、インダクタ２２を流れる電流の大きさは基準信号ＶＲに対応する電流値よりも小さくなるので、ＮＭＯＳトランジスタ２１がオン状態に切替わった後、インダクタ２２を流れる電流が基準信号ＶＲに対応する電流値に達するまで、ＮＭＯＳトランジスタ２１はオン状態のままである。最終的に、インダクタ２２を流れる電流は、現在の基準信号ＶＲの大きさに応じた値に整定する。この結果、光源部６の発光出力は、基準信号ＶＲの増加に伴って増加する。

このように、実施の形態１による電源装置１０によれば、オン状態のＮＭＯＳトランジスタ２１を流れる電流値に比例した検出信号と、光源部６の光出力の設定値に対応した基準信号ＶＲとの比較に基づいて、スイッチング素子のオンからオフへの切替わりのタイミングが制御される。基準信号ＶＲが０でない限り、電源装置１０は安定して動作する。この結果、安定した調光制御を実現できる。

なお、ＮＭＯＳトランジスタ２１のオフ時間を一定に制御する回路方式は、図１に示した時定数回路３０を用いる方法には限られない。たとえば、図１のＲＳフリップフロップ４３、比較器４２、および時定数回路３０に代えて、ワンショットマルチバイブレータ（単安定マルチバイブレータ）を設けてもよい。ワンショットマルチバイブレータは、比較器４１の出力を受け、比較器４１の出力がＨレベルに変化したときに、所定の時間（ＮＭＯＳトランジスタ２１のオフ時間に相当）だけＬレベルの信号を出力し、その後、Ｈレベルの信号を出力する。ワンショットマルチバイブレータの出力信号は、バッファアンプ４４およびゲート抵抗２６を介してＮＭＯＳトランジスタ２１のゲートに与えられる。

［ＰＦＣ回路の構成例］
図２は、図１のＰＦＣ回路７０の構成の一例を示す回路図である。ＰＦＣ回路７０の構成は公知のものであるので、以下、図２を参照して簡単に説明する。

ＰＦＣ回路７０は、昇圧チョッパ６０と、制御ＩＣ（Integrated Circuit）５０と、分圧回路７１，７４（抵抗素子７２，７３，７５，７６）とを含む。

昇圧チョッパ６０は、入力ノード間に入力された電圧を、ＮＭＯＳトランジスタ６２の通電率に応じた定電圧に変換して出力する。図２に示すように、昇圧チョッパ６０は、インダクタ６１，６６と、ＮＭＯＳトランジスタ６２と、ダイオード６３と、大容量の電解コンデンサ６４と、抵抗素子６５，６８，６９と、コンデンサ６７とを含む。

インダクタ６６は、インダクタ６１と磁気的に結合されることによって、インダクタ６１のゼロ電流を検出するために設けられている。コンデンサ６７は、インダクタ６１を流れる電流に含まれるリプル電流を除去して、入力側の電力系統に流出させないために設けられている。

制御ＩＣ５０は、電流臨界モード方式のＰＦＣ用に用いられる市販の専用ＩＣの構成を簡略化して示したものである。制御ＩＣ５０は、入出力用の端子として、ＦＢ端子、ＭＵＬＴ端子、ＣＳ端子、ＺＣＳ端子、ＧＡＴＥ端子、ＧＮＤ端子、ＶＩＮ端子、およびＣＯＭＰ端子を有する。

ＦＢ端子には、出力ノードＮ５，Ｎ６間の電圧が分圧回路７４によって分圧されて入力される。ＭＵＬＴ端子には、入力ノードＮ３，Ｎ４間の電圧が分圧回路７１によって分圧されて入力される。ＣＳ端子には、ＮＭＯＳトランジスタ６２を流れる電流が抵抗素子６５によって検出されて入力される。ＺＣＳ端子には、インダクタ６６の誘起電圧が入力される。ＧＡＴＥ端子からは、ＮＭＯＳトランジスタ６２のゲート駆動信号が出力される。ＧＮＤ端子は接地電圧の入力端子であり、ＶＩＮ端子は駆動電圧の入力端子であるが、図２では図示を省略している。ＣＯＭＰ端子には、差動増幅器５４の出力電圧の高周波成分を除去するためにコンデンサ７７が接続される。

制御ＩＣ５０は、さらに、内部回路の構成要素として、差動増幅器５４と、乗算器５１と、比較器５２，５３と、ＲＳフリップフロップ５５と、増幅器５６とを含む。

差動増幅器５４は、ＦＢ端子の入力電圧（分圧回路７４の出力電圧）と参照電圧５８との差を増幅して出力する。参照電圧５８に分圧回路７４の分圧比の逆数を乗じた値が、昇圧チョッパ６０の出力電圧の目標値になる。

乗算器５１は、ＭＵＬＴ端子の入力電圧（分圧回路７１の出力電圧）である脈動電圧と差動増幅器５４の出力電圧とを乗算する。乗算器５１の出力電圧がインダクタ６１を流れる電流の目標値となる。

比較器５２は、ＣＳ端子の入力電圧（抵抗素子６５の電圧）と乗算器５１の出力電圧とを比較する。比較結果はＲＳフリップフロップ５５のリセット端子（Ｒ）に入力される。ＮＭＯＳトランジスタ６２を流れる電流（インダクタ６１の電流）が乗算器５１の出力電圧に対応する目標値を超えている場合には、ＲＳフリップフロップ５５がリセットされるので、ＮＭＯＳトランジスタ６２がオフ状態になる。

比較器５３は、ＺＣＳ端子の入力電圧（インダクタ６６の誘起電圧）と参照電圧５７とを比較する。比較結果はＲＳフリップフロップ５５のセット端子（Ｓ）に入力される。インダクタ６１を流れる電流が０になると、ＲＳフリップフロップ５５がセットされるので、ＮＭＯＳトランジスタ６２がオン状態になる。

増幅器５６はＲＳフリップフロップ５５の出力電圧を増幅し、増幅された電圧はＧＡＴＥ端子から出力され、ＮＭＯＳトランジスタ６２のゲートに入力される。

比較器５２，５３の機能によって、インダクタ６１を流れる電流は三角波状のパルス波形になり、各パルスのピークを結んだ包絡線の形状が正弦波（全波整流波形）になる。インダクタ電流に含まれるリップル分はコンデンサ６７によって除去される。

［ＰＦＣ回路用の制御ＩＣを用いた制御回路４０の構成例］
図１の制御回路４０は、図２で示したＰＦＣで用いられる市販の制御ＩＣ５０によって簡単に構成することできる。以下、具体的に説明する。

図３は、図１の制御回路４０を市販のＰＦＣ用の制御ＩＣ５０で構成した例を示す回路図である。図１、図３を参照して、図１の比較器４１，４２が図３の比較器５２，５３にそれぞれ対応し、図１のＲＳフリップフロップ４３が図３のＲＳフリップフロップ５５に対応し、図１の増幅器（バッファアンプ）４４が図３の増幅器５６に対応する。図３の差動増幅器５４および乗算器５１の機能は必要でないので、ＣＯＭＰ端子、ＦＢ端子には一定の電圧８２，８１が入力されている。したがって、乗算器５１は、ＭＵＬＴ端子の入力電圧を比例定数倍して出力する。

［変形例］
図４は、図１の電源装置１０の変形例として、電源装置１０Ａの構成を示す回路図である。電源装置１０Ａは、時定数回路３０に代えて、降圧チョッパ２０のインダクタ２２と磁気的に結合する補助インダクタ２７を含む点で図１の電源装置１０と異なる。補助インダクタ２７は、抵抗素子２８を介在して比較器４２の反転入力端子に接続される。

比較器４２は、補助インダクタ２７の誘起電圧と参照電圧４５とを比較し、補助インダクタ２７の誘起電圧が参照電圧４５よりも低下したときに、ＲＳフリップフロップ４３のセット端子（Ｓ）にＨレベルの信号を出力する。これによって、インダクタ２２を流れる電流がほぼ０になったときにＲＳフリップフロップ４３がセットされ、ＮＭＯＳトランジスタ２１がオン状態になる。図１の降圧チョッパ２０が連続電流モードで動作していたのに対し、図４の電源装置１０Ａにおける降圧チョッパ２０は電流臨界モードで動作する。

図４のその他の点は図１の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。

なお、実施の形態１では、ＤＣ−ＤＣコンバータ２０の例として降圧チョッパを示したが、必ずしもこの回路方式に限定されるものではない。たとえば、昇降圧チョッパやフライバックコンバータなどによって、ＤＣ−ＤＣコンバータ２０を構成してもよい。

図１に示した時定数回路３０の構成は一例である。Ｈレベルの制御信号ＣＳによって充電されたコンデンサが、制御信号ＣＳがＬレベルのときに所定の時定数で放電されるような構成であれば、どのような回路構成であっても構わない。

＜実施の形態２＞
実施の形態１の電源装置１０のような２コンバータ方式の場合には、前段のＰＦＣ回路７０の出力ノードから、後段の降圧コンバータ用の制御ＩＣ（制御回路）４０で用いる電源電圧が供給されるのが通常である。この場合、部品点数を削減するためには、抵抗分圧によってＰＦＣ回路７０の出力電圧を低減して制御ＩＣ４０に供給するのがよい。しかしながら、この方法では、前段のＰＦＣ回路７０が完全に立上がる前に後段の降圧コンバータ用の制御ＩＣ４０が動作し始めることがあり、この場合、電源電圧が不足するために光源部６が点滅動作をすることがある。

このような異常動作が生じないようにするためには、前段のＰＦＣ回路７０が完全に立上がってから後段の降圧コンバータ用の制御ＩＣ４０が動作を開始するようにする必要がある。実施の形態２の電源装置１０Ｃでは、前段のＰＦＣ回路７０の出力電圧を検出し、その電圧値が所定の基準値を超えたときに制御ＩＣ４０に電源電圧が供給されるようにする。これによって、制御ＩＣ４０に供給する駆動電圧の不足によって照明のちらつきが生じないようにすることができる。以下、図５〜図７を参照して具体的に説明する。

［電源装置１０Ｃの構成］
図５は、この発明の実施の形態２による電源装置１０Ｃの構成を示す回路図である。図５を参照して、電源装置１０Ｃは、電圧検出部９０、電源スイッチとしてのＰＮＰ型のバイポーラトランジスタ１２１、ツェナーダイオード１２２、コンデンサ１２３、および抵抗素子１２０をさらに含む点で、図１の電源装置１０と異なる。なお、図５では、時定数回路３０、ゲート抵抗２６の図示を省略している。

電圧検出部９０は、ＰＦＣ回路７０の出力ノードＮ５，Ｎ６間の電圧を分圧した電圧を検出し、検出した分圧電圧に応じてバイポーラトランジスタ１２１のオン・オフを切替える回路である。電圧検出部９０は、抵抗素子９１〜９５、ＮＰＮ型のバイポーラトランジスタ９６、およびツェナーダイオード９７を含む。

以下、電圧検出部９０の構成要素間の接続を説明すると、抵抗素子９１，９２は、ＰＦＣ回路７０の高電圧側の出力ノードＮ５（電源ノードＶＣＣ）と低電圧側の出力ノードＮ６（接地ノードＶＥＥ）との間にこの順で直列に接続される。抵抗素子９１，９２の接続ノードＮ１４は、抵抗素子９３を介してバイポーラトランジスタ９６のベース端子に接続される。ツェナーダイオード９７は、バイポーラトランジスタ９６のエミッタ端子と接地ノードＶＥＥとの間にアノードが接地ノードＶＥＥ側となるように接続される。抵抗素子９４は、バイポーラトランジスタ９６のコレクタ端子とバイポーラトランジスタ１２１のベース端子との間に接続される。抵抗素子９５は、ＰＮＰ型のバイポーラトランジスタ１２１のエミッタ端子とベース端子との間に接続される。

抵抗素子１２０は、ＰＦＣ回路７０の高電圧側の出力ノードＮ５（電源ノードＶＣＣ）とバイポーラトランジスタ１２１のエミッタ端子（ノードＮ１６）との間に接続される。バイポーラトランジスタ１２１のコレクタ端子は、制御ＩＣ４０の電源入力用の端子であるＶＩＮ端子に接続される。したがって、抵抗素子１２０とバイポーラトランジスタ１２１とは、ＰＦＣ回路７０の高電圧側の出力ノードＮ５と制御ＩＣ４０のＶＩＮ端子との間に直列に接続されることになる。制御ＩＣ４０の接地電圧入力用の端子であるＧＮＤ端子は、ＰＦＣ回路７０の低電圧側の出力ノードＮ６（接地ノードＶＥＥ）に接続される。ツェナーダイオード１２２およびコンデンサ１２３は、制御ＩＣ４０のＶＩＮ端子とＧＮＤ端子との間に互いに並列に接続される。

以上の構成によれば、ＰＦＣ回路７０の出力ノードＮ５，Ｎ６間の分圧電圧（すなわち、接続ノードＮ１４の電圧）がバイポーラトランジスタ９６の閾値電圧未満のときは、バイポーラトランジスタ１２１のベース電圧は、電源ノードＶＣＣの電圧に等しくなる。したがって、バイポーラトランジスタ１２１はオフ状態である。接続ノードＮ１４の電圧がバイポーラトランジスタ９６の閾値電圧以上になると、バイポーラトランジスタ９６がオンする。これにより、バイポーラトランジスタ１２１はターンオンする。この結果、電源ノードＶＣＣの電圧によってコンデンサ１２３の充電が開始される。最終的にＶＩＮ端子の入力電圧は、ツェナーダイオード１２２のツェナー電圧に等しくなる。

［変形例１］
図６は、図５の電源装置１０Ｃの変形例１として、電源装置１０Ｄの構成を示す回路図である。図６を参照して、電源装置１０Ｄは、電圧検出部９０Ａ、電源スイッチとしてのＮＰＮ型のバイポーラトランジスタ１２４、ツェナーダイオード１２２、コンデンサ１２３、および抵抗素子１２０をさらに含む点で、図１の電源装置１０と異なる。

電圧検出部９０Ａは、ＰＦＣ回路７０の出力ノードＮ５，Ｎ６間の電圧を分圧した電圧を検出し、検出した分圧電圧に応じてバイポーラトランジスタ１２４のオン・オフを切替える回路である。電圧検出部９０Ａは、抵抗素子９１，９２，９８を含む。抵抗素子９１，９２は、ＰＦＣ回路７０の高電圧側の出力ノードＮ５（電源ノードＶＣＣ）と低電圧側の出力ノードＮ６（接地ノードＶＥＥ）との間にこの順で直列に接続される。抵抗素子９１，９２の接続ノードＮ１４は、抵抗素子９８を介してバイポーラトランジスタ１２４のベース端子に接続される。

抵抗素子１２０は、ＰＦＣ回路７０の高電圧側の出力ノードＮ５（電源ノードＶＣＣ）とバイポーラトランジスタ１２４のコレクタ端子（ノードＮ１５）との間に接続される。バイポーラトランジスタ１２４のエミッタ端子は、制御ＩＣ４０の電源入力用の端子であるＶＩＮ端子に接続される。したがって、抵抗素子１２０とバイポーラトランジスタ１２４とは、ＰＦＣ回路７０の高電圧側の出力ノードＮ５と制御ＩＣ４０のＶＩＮ端子との間に直列に接続されることになる。制御ＩＣ４０の接地電圧入力用の端子であるＧＮＤ端子は、ＰＦＣ回路７０の低電圧側の出力ノードＮ６（接地ノードＶＥＥ）に接続される。ツェナーダイオード１２２およびコンデンサ１２３は、制御ＩＣ４０のＶＩＮ端子とＧＮＤ端子との間に互いに並列に接続される。ツェナーダイオード１２２およびコンデンサ１２３は、抵抗素子１２０およびバイポーラトランジスタ１２４の接続ノードＮ１５と接地ノードＶＥＥとの間に互いに並列に接続される。

以上の構成によれば、ＰＦＣ回路７０の出力ノードＮ５，Ｎ６間の分圧電圧（すなわち、接続ノードＮ１４の電圧）が、バイポーラトランジスタ１２４の閾値電圧を超えると、バイポーラトランジスタ１２４がオンするので、ＰＦＣ回路７０の高電圧側の出力ノードＮ５から制御ＩＣ４０への電源電圧の供給が開始される。

［変形例２］
図７は、図５の電源装置１０Ｃの変形例２として、電源装置１０Ｅの構成を示す回路図である。図７の電源装置１０Ｅは、図５の抵抗素子１２０に代えて抵抗部１００が設けられる点と、切替制御部１１０をさらに含む点で図５の電源装置１０Ｃと異なる。

抵抗部１００は、抵抗素子１０１，１０２と、ＮＭＯＳトランジスタ１０３とを含む。抵抗素子１０１は、ＰＦＣ回路７０の高電圧側の出力ノードＮ５とバイポーラトランジスタ１２１のエミッタ端子（ノードＮ１６）との間に接続される。ＮＭＯＳトランジスタ１０３および抵抗素子１０２は、出力ノードＮ５とノードＮ１６との間に互いに直列にかつ抵抗素子１０１とは並列に接続される。抵抗素子１０１の抵抗値は、抵抗素子１０２の抵抗値よりも大きい。したがって、抵抗部１００の抵抗値は、ＮＭＯＳトランジスタ１０３のオン・オフに応じて２段階に切替えられるようになっている。

切替制御部１１０は、ＮＰＮ型のバイポーラトランジスタ１１１と、抵抗素子１１２，１１３とを含む。抵抗素子１１２およびバイポーラトランジスタ１１１は、ＰＦＣ回路７０の高電圧側の出力ノードＮ５と低電圧側の出力ノードＮ６との間にこの順で直列に接続される。抵抗素子１１２およびバイポーラトランジスタ１１１の接続ノードＮ１７は、ＮＭＯＳトランジスタ１０３のゲートに接続される。抵抗素子１１３は、バイポーラトランジスタ１１１のベース端子と、制御ＩＣ４０のＶＩＮ端子との間に接続される。

以上の構成によれば、最初に交流電源５からの入力が開始されたときには、バイポーラトランジスタ１２１がオフであるために、コンデンサ１２３は充電されない。ＰＦＣ回路７０の出力電圧が所定の電圧まで達するとバイポーラトランジスタ１２１がオンするので、コンデンサ１２３への充電が開始される。バイポーラトランジスタ１２１がオンした後もしばらくの間は、バイポーラトランジスタ１１１がオフ状態であり、ＮＭＯＳトランジスタ１０３がオン状態である。したがって、抵抗素子１０１および１０２の両方を介してコンデンサ１２３の充電電流が供給される。この後、コンデンサ１２３の電圧（すなわち、ＶＩＮ端子の電圧）がバイポーラトランジスタ１１１の閾値電圧を超えると、バイポーラトランジスタ１１１がオン状態になり、ＮＭＯＳトランジスタ１０３がオフ状態になる。この結果、抵抗素子１０１のみを介してコンデンサ１２３の充電電流が供給される。

このように、抵抗部１００の抵抗値は、ＶＩＮ端子の電圧が所定の電圧（すなわち、バイポーラトランジスタ１１１の閾値電圧）未満のときは比較的低抵抗（抵抗素子１０１，１０２の並列合成抵抗）になり、ＶＩＮ端子の電圧が所定の電圧以上になると比較的高抵抗（抵抗素子１０１の抵抗値）になる。この結果、制御ＩＣ４０の立上がりの初期段階ではコンデンサ１２３が急速に充電されるので立上がりの速度を速めることができ、定常状態に達してからは消費電力を抑えることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 照明器具、５ 交流電源、６ 光源部、１０，１０Ａ，１０Ｃ，１０Ｄ，１０Ｅ 電源装置、１１ 全波整流回路、１２ 基準信号生成部、２０ ＤＣ−ＤＣコンバータ（降圧チョッパ）、２１ ＮＭＯＳトランジスタ（スイッチング素子）、２２ インダクタ、２３ ダイオード、２４ コンデンサ、２５ 抵抗素子（電流検出部）、２７ 補助インダクタ、３０ 時定数回路、４０，５０ 制御回路（制御ＩＣ）、４１，４２，５２，５３ 比較器、４３，５５ ＲＳフリップフロップ、４４，５６ バッファアンプ、６０ 昇圧チョッパ、７０ ＰＦＣ回路、９０ 電圧検出部、１２１ バイポーラトランジスタ（電源スイッチ）、１２２ ツェナーダイオード、１２０ 抵抗素子、１００ 抵抗部、１１０ 切替制御部、ＣＳ 制御信号、ＶＲ 基準信号。

Claims (7)

1. 半導体発光素子を駆動するための電源装置であって、
   前記半導体発光素子に接続されたインダクタと、前記インダクタに接続され、制御信号の論理レベルに応じてオン・オフするスイッチング素子とを含むＤＣ−ＤＣコンバータを備え、
   前記インダクタを流れる電流は、前記スイッチング素子のオン・オフに応じて増減し、
   前記電源装置は、さらに、
   前記スイッチング素子を流れる電流を検出し、検出した電流値に比例した大きさの電流検出信号を出力する電流検出部と、
   前記制御信号を生成する制御回路とを備え、
   前記制御回路は、前記半導体発光素子の光出力の設定値に対応した基準信号と前記電流検出信号とを受け、
   前記制御回路は、前記スイッチング素子をオフ状態にする第１の論理レベルから前記スイッチング素子をオン状態にする第２の論理レベルに前記制御信号の論理レベルを切替えた後、前記インダクタを流れる電流が次第に増加することによって前記電流検出信号の大きさが前記基準信号の大きさを超えたときに、前記制御信号の論理レベルを前記第２の論理レベルから前記第１の論理レベルに切替える、電源装置。
2. 前記電源装置は、コンデンサを含む時定数回路をさらに備え、
   前記コンデンサは、前記第２の論理レベルの制御信号によって所定の電圧まで充電され、前記制御信号の論理レベルが前記第２の論理レベルから前記第１の論理レベルに切替わると所定の時定数で放電し、
   前記時定数回路は、前記コンデンサの電圧に比例した信号を前記制御回路に出力し、
   前記制御回路は、前記制御信号の論理レベルを前記第２の論理レベルから前記第１の論理レベルに切替えた後、前記時定数回路の出力信号の大きさが所定の基準値未満まで低下したときに、前記制御信号の論理レベルを前記第１の論理レベルから前記第２の論理レベルに切替える、請求項１に記載の電源装置。
3. 前記ＤＣ−ＤＣコンバータは、前記インダクタと磁気的に結合する補助インダクタをさらに含み、
   前記制御回路は、前記制御信号の論理レベルを前記第２の論理レベルから前記第１の論理レベルに切替えた後、前記補助インダクタの誘起電圧が所定の基準値未満まで低下したときに、前記制御信号の論理レベルを前記第１の論理レベルから前記第２の論理レベルに切替える、請求項１に記載の電源装置。
4. 入力された交流電圧を整流する整流回路と、
   前記整流回路から出力された脈動電圧を定電圧に変換し、変換後の定電圧を前記ＤＣ−ＤＣコンバータに出力する力率改善回路とをさらに備える、請求項１に記載の電源装置。
5. 前記制御回路を駆動する駆動電圧は、前記制御回路に設けられた電源入力端子に入力され、
   前記電源装置は、前記力率改善回路の高電圧側の出力ノードと前記電源入力端子との間に接続された電源スイッチをさらに備え、
   前記電源スイッチは、前記力率改善回路の高電圧側の出力ノードの電圧が所定の第１の基準値未満のときオフ状態になり、前記力率改善回路の高電圧側の出力ノードの電圧が前記第１の基準値以上のときオン状態になる、請求項４に記載の電源装置。
6. 前記電源装置は、前記力率改善回路の高電圧側の出力ノードと前記電源入力端子との間に、前記電源スイッチと直列に接続され、抵抗値が可変の抵抗部をさらに備え、
   前記抵抗部は、前記電源入力端子の電圧が所定の第２の基準値未満のとき第１の抵抗値を有し、前記電源入力端子の電圧が前記第２の基準値以上のとき、前記第１の抵抗値より大きい第２の抵抗値を有する、請求項５に記載の電源装置。
7. 請求項１〜６のいずれか１項に記載の電源装置と、
   前記電源装置によって駆動される半導体発光素子とを備えた照明器具。

Images