JP2012094701A - 半導体素子収納用パッケージおよびこれを備えたモジュール - Google Patents

Abstract

【課題】素子収納用パッケージを小型化した場合であっても、半導体素子が電気的に短絡することを抑制できる半導体素子収納用パッケージを提供する。
【解決手段】載置領域を囲むように基体５の上面に配設された第１の枠体７および載置領域を囲むように第１の枠体の上に配設された第２の枠体１１を備えた半導体素子収納用パッケージ１とする。第１の枠体は、平面視した場合に複数の辺部および複数の角部を有する。第２の枠体は、平面視した場合に複数の辺部および複数の角部を有する。そして、第２の枠体の角部が第１の枠体の角部よりも内側に位置して、第２の枠体の角部の少なくとも一部が第１の枠体を介さずに基体の上面と対向している。
【選択図】図１

Description

本発明は、ＬＤ（レーザダイオード）、ＰＤ（フォトダイオード）に代表される光半導体素子のような半導体素子を収納する半導体素子収納用パッケージおよびこれを備えたモジュールに関する。このような半導体素子収納用パッケージは各種電子機器に用いられる。

半導体素子を収納する半導体素子収納用パッケージとしては、例えば、特許文献１に記載されたパッケージが知られている。特許文献１に記載されたパッケージは、半導体素子が載置される載置部を有する基体と、載置部を囲むように基体上に取着された枠体と、基体および枠体を接合するロウ材とを備えている。

特開２０００−１８３３７１号公報

近年、電子機器の小型化に伴って、半導体素子収納用パッケージの更なる小型化が要求されている。しかしながら、半導体素子収納用パッケージをさらに小型化した場合、半導体素子とパッケージを構成する枠体との間隔が狭くなる。これらの間隔が狭くなると、半導体素子を載置する際に、基体と枠体とを接合するロウ材が半導体素子に接触して電気的な短絡を引き起こす可能性が生じる。

本発明は、上記の課題に鑑みてなされたものであり、素子収納用パッケージを小型化した場合であっても、半導体素子が電気的に短絡することを抑制できる半導体素子収納用パッケージを提供することを目的とする。

本発明の一つの態様に基づく半導体素子収納用パッケージは、上面に半導体素子が載置される載置領域を有する基体と、前記載置領域を囲むように前記基体の上面に配設された、平面視した場合に複数の辺部および複数の角部を有する第１の枠体と、前記基体および前記第１の枠体の間に位置して、前記基体および前記第１の枠体を接合するロウ材と、前記載置領域を囲むように前記第１の枠体の上に配設された、平面視した場合に複数の辺部および複数の角部を有する第２の枠体と、を備えている。また、前記第２の枠体の前記角部における内周面が前記第１の枠体の前記角部における内周面よりも内側に位置して、前記第２の枠体の前記角部の少なくとも一部が前記第１の枠体を介さずに前記基体の上面と対向している。

上記の態様に基づく半導体素子収納用パッケージにおいては、第２の枠体の角部の少なくとも一部が第１の枠体を介さずに基体の上面と対向している。そのため、基体と第１の枠体とを接合するロウ材が基体と第１の枠体との間からはみ出たとしても、上記した基体と第２の枠体とが対向している領域をロウ材溜まりとして用いることができる。このように、載置領域からの距離が比較的遠い上記の領域にロウ材を溜めることができるので、ロウ材の一部がはみ出た場合であってもロウ材が半導体素子に接触して半導体素子が電気的に短絡することを抑制できる。

第１の実施形態にかかる半導体素子収納用パッケージおよびこれを備えたモジュールを示す斜視図である。 図１に示す素子収納用パッケージの分解斜視図である。 図１に示す素子収納用パッケージの平面図である。 図３に示す素子収納用パッケージのＡ−Ａ断面図である。 第２の実施形態にかかる半導体素子収納用パッケージを示す斜視図である。 図５に示す素子収納用パッケージの分解斜視図である。 図５に示す素子収納用パッケージのＢ−Ｂ断面図である。 第２の実施形態にかかる半導体素子収納用パッケージの変形例を示す斜視図である。 図８に示す素子収納用パッケージの分解斜視図である。

以下、本発明の実施形態にかかる半導体素子収納用パッケージ（以下、単にパッケージともいう）およびこれを備えたモジュールについて、図面を用いて詳細に説明する。但し、以下で参照する各図は、説明の便宜上、実施形態の構成部材のうち、本発明を説明するために必要な主要部材を簡略化して示したものである。したがって、本発明に係る半導体素子収納用パッケージは、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。

図１〜４に示すように、第１の実施形態の半導体素子収納用パッケージ１は、上面に半導体素子３が載置される載置領域を有する基体５と、載置領域を囲むように基体５の上面に配設された、平面視した場合に複数の辺部（以下、第１の辺部７ａとする）および複数の角部（以下、第１の角部７ｂとする）を有する第１の枠体７と、基体５および第１の枠体７の間に位置して、基体５および第１の枠体７を接合するロウ材９と、載置領域を囲むように第１の枠体７の上に配設された、平面視した場合に複数の辺部（以下、第２の辺部１１ａとする）および複数の角部（以下、第２の角部１１ｂとする）を有する第２の枠体１１と、を備えている。

そして、第２の角部１１ｂにおける内周面が第１の角部７ｂにおける内周面よりも内側に位置して、第２の角部１１ｂの少なくとも一部が第１の枠体７を介さずに基体５の上面と対向していることを特徴としている。このように、基体５と第２の枠体１１とが対向している領域を有していることから、基体５と第１の枠体７とを接合するロウ材９が基体５と第１の枠体７との間からはみ出たとしても、この領域をロウ材溜まりとして用いることができる。従って、ロウ材９の一部がはみ出た場合であっても、ロウ材９が半導体素子３に接触して半導体素子３が電気的に短絡することを抑制できる。

第１の枠体７と基体５とを接合するロウ材９の量を単に減らすことによってもロウ材９が半導体素子３に接触して半導体素子３が電気的に短絡する可能性を抑制できる。しかしながら、第１の枠体７と基体５とを接合するロウ材９の量を減らした場合、第１の枠体７と基体５との接合性が低下する可能性がある。本実施形態のパッケージ１は、上記の領域をロウ材溜まりとして用いることができることから、第１の枠体７と基体５とを接合するロウ材９の量を必要以上に減らすことなくロウ材９が半導体素子３に接触する可能性を抑制することができる。

なお、上述の、第１の枠体７を介さずに第２の枠体１１と基体５の上面とが対向している領域であって、第１の枠体７の内周面、第２の枠体１１の下面および基体５の上面で囲
まれた領域を、以下、便宜的に対向領域１３とする。

さらに、対向領域１３は、第１の角部７ｂと第２の角部１１ｂとが重ならないように設置されていることから、第１の角部７ｂと第２の角部１１ｂに集中する応力が接合部で重なることが抑制されてこの応力が分散される。また、基体５と第１の角部７ｂと第２の角部１１ｂとの熱膨張係数差に起因した横方向、縦方向、斜め方向からの応力を、対向領域１３に溜められたロウ材９で分散することができる。その結果、基体５と第１の枠体７および第２の枠体１１の接合部におけるクラックや剥がれが抑制されることから、モジュール２７を正常に作動させることができる。

また、本実施形態のパッケージ１は下記の利点も有している。パッケージをさらに小型化した場合、半導体素子を載置する領域を確保するため、枠体の厚みが小さくすることが求められる。一方、枠体を平面視した際に複数の辺部および複数の角部を有している場合、この角部の近傍に応力が集中しやすい。そして、枠体の厚みが小さくなった場合、枠体の角部において枠体が基体から剥離する可能性がある。

しかしながら、本実施形態のパッケージ１は上記の対向領域１３を有しており、対向領域１３をロウ材溜まりとして用いることができることから、第１の角部７ｂにおける基体５と第１の枠体７との接合性を高めることができる。従って、パッケージ１としての耐久性を向上させることができる。

本実施形態における基体５は、四角板形状であって、主面上に半導体素子３が載置される載置領域を有している。なお、本実施形態において載置領域とは、基体５を平面視した場合に半導体素子３と重なり合う領域を意味している。

本実施形態においては載置領域が主面の中央部に形成されているが、半導体素子３が載置される領域を載置領域としていることから、例えば、基体５の主面の端部に載置領域が形成されていても何ら問題ない。また、本実施形態の基体５は一つの載置領域を有しているが、基体５が複数の載置領域を有し、それぞれの載置領域に半導体素子３が載置されていてもよい。

本実施形態のパッケージ１における基体５は、図３に示すように、第１の枠体７よりも側方に延出された、基体５が搭載される搭載基板（不図示）にネジ止めされるネジ止め部１５を有している。ネジ止め部１５によってパッケージ１を搭載基板にネジ止めする際に、ネジ止め部１５には押圧力が加わる。この押圧力は基体５の第１の枠体７および第２の枠体１１で囲まれた領域へと伝達されるが、本実施形態のパッケージ１においては、この押圧力が伝達される先に対向領域１３が位置していることから、上記の押圧力によって第１の枠体７が基体５から剥離する、或いは、第２の枠体１１が第１の枠体７から剥離する可能性を低減することができる。

本実施形態にかかる基体５は、複数の絶縁性基板を積層することにより作製される。そして、基体５の載置領域上に半導体素子３が載置される。絶縁性基板としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。

これらのガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより積層体を作製する。積層体を約１６００度の温度で焼成するこ
とにより基体５が作製される。

なお、基体５としては、複数の絶縁性基板が積層された構成に限られるものではない。一つの絶縁性基板により基体５が構成されていてもよい。また、基体５として、少なくとも半導体素子３が載置される載置領域に高い絶縁性を有していることが求められることから、例えば、金属基板上に絶縁性基板を積層した構成としてもよい。特に、基体５に対して高い放熱性が求められる場合、基体５が上記の構成であることが好ましい。金属部材は高い放熱性を有しているからである。金属基板上に絶縁性基板を積層した構成とすることで、基体５の放熱性を高めることができる。

具体的には、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって基体５を構成する金属基板を作製することができる。

本実施形態のパッケージ１における第１の枠体７は、平面視した場合に載置領域を囲むように基体５の上面に配設されている。第１の枠体７は、平面視した場合に複数の第１の辺部７ａおよび複数の第１の角部７ｂを有している。具体的には、本実施形態における第１の枠体７は、平面視した場合に、内周面および外周面がそれぞれ略四角形となるような形状をしている。そして、これらの四角形の四辺に対応する部分をそれぞれ第１の辺部７ａとしている。また、四つの第１の辺部７ａがそれぞれ交わる部分であって、これらの四角形の頂部に対応する四つの部分をそれぞれ第１の角部７ｂとしている。

このとき、第１の角部７ｂにおける第１の枠体７の内周面および外周面が曲面形状であることが好ましい。既に示したように、第１の角部７ｂの近傍に応力が集中しやすい。しかしながら、第１の角部７ｂにおける第１の枠体７の内周面および外周面が曲面形状であることによって、第１の角部７ｂの応力に対する耐久性を向上させることができるからである。

第１の枠体７としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって金属部材からなる第１の枠体７を作製することができる。また、第１の枠体７としてセラミック部材を用いてもよい。また、第１の枠体７は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。

第１の枠体７は、基体５および第１の枠体７の間に位置する接合部材を介して基体５に接合されている。例示的な接合部材としては、銀ロウのようなロウ材９が挙げられる。

基体５と第１の枠体７との接合性を高めるため、ロウ材９の幅としては、第１の枠体７の厚みよりも大きいことが好ましい。ロウ材９の幅が第１の枠体７の厚みよりも大きい場合には、基体５と第１の枠体７との接合性を高めることができる。このとき、基体５と第１の枠体７との接合性をさらに高めるため、第１の枠体７の内周面と基体５の上面との間にロウ材９のメニスカス部が形成されていることが好ましい。

本実施形態のパッケージ１における第２の枠体１１は、平面視した場合に載置領域を囲むように第１の枠体７の上に配設されている。第２の枠体１１は、平面視した場合に複数の第２の辺部１１ａおよび複数の第２の角部１１ｂを有している。具体的には、本実施形態における第２の枠体１１は、第１の枠体７と同様に、平面視した場合に、内周面および外周面がそれぞれ略四角形となるような形状をしている。そして、これらの四角形の四辺
に対応する部分をそれぞれ第２の辺部１１ａとしている。また、四つの第２の辺部１１ａがそれぞれ交わる部分であって、これらの四角形の頂部に対応する部分をそれぞれ第２の角部１１ｂとしている。

このとき、例えば、第１の枠体７と同様に、第２の角部１１ｂにおける第２の枠体１１の内周面および外周面が曲面形状であることが好ましい。既に示したように、第２の角部１１ｂの近傍に応力が集中しやすい。しかしながら、第２の角部１１ｂにおける第２の枠体１１の内周面および外周面が曲面形状であることによって、第２の角部１１ｂの応力に対する耐久性を向上させることができるからである。

このとき、第１の枠体７および前記第２の枠体１１を平面視した場合に、第１の角部７ｂの内周面の曲率を第２の角部１１ｂの内周面の曲率よりも大きくすることによって、容易に第２の角部１１ｂを第１の角部７ｂよりも内側に位置させることができる。

第２の枠体１１としては、第１の枠体７と同様に、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。また、第２の枠体１１としてセラミック部材を用いてもよい。また、第２の枠体１１は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。

なお、基体５、第１の枠体７および第２の枠体１１は、それぞれの熱膨張係数の差が小さくなる材料を組み合わせることがよい。これにより、基体５、第１の枠体７および第２の枠体１１の熱膨張係数差に起因して発生する応力が低減され、第１の枠体７が基体５から剥離する、第２の枠体１１が第１の枠体７から剥離する、或いは、パッケージ１が反るといった可能性を低減することができる。より好ましくは、基体５、第１の枠体７および第２の枠体１１として同じ材料を用いることにより、基体５と第１の枠体７および第２の枠体１１との熱膨張係数差に起因して発生する応力をさらに小さくすることができる。そのため、第１の枠体７が基体５から剥離する、第２の枠体１１が第１の枠体７から剥離する、或いは、パッケージ１が反るといった可能性を低減することができる。

本実施形態のパッケージ１における第１の枠体７および第２の枠体１１は半導体素子３が封止されるように接合されている。第１の枠体７および第２の枠体１１は、例えば、金−錫ロウのような接合部材を介して接合することができる。また、第１の枠体７および第２の枠体１１としてセラミック部材を用いている場合には、第１の枠体７となるセラミックグリーンシート上に第２の枠体１１となるセラミックグリーンシートを積層するとともに一体焼成することによって第１の枠体７および第２の枠体１１を接合してもよい。

本実施形態のパッケージ１は、第１の枠体７の上であって第２の枠体１１との間に入出力端子として配設された複数の配線導体１７を備えている。これらの配線導体１７を介して半導体素子３と外部配線（不図示）との間で信号の入出力を行うことができる。

なお、第１の枠体７および第２の枠体１１としてセラミック部材のような絶縁性の部材を用いている場合には、図２に示すように、複数の配線導体１７を第１の枠体７および第２の枠体１１によって挟持すればよい。また、第１の枠体７および第２の枠体１１として金属部材のような導電性の部材を用いている場合には、電気的な短絡を防止するために第１の枠体７と複数の配線導体１７との間、および、第２の枠体１１と複数の配線導体１７との間にそれぞれ絶縁性の部材を配設すればよい。

複数の配線導体１７は、それぞれ第１の枠体７および第２の枠体１１で囲まれた領域の内側から外側にかけて位置している。これにより、第１の枠体７および第２の枠体１１で
囲まれた領域の内側と外側との間で電気的な接続を図ることができる。これら複数の配線導体１７は、互いに電気的に短絡することの無いように所定の間隔をあけて配設されている。

配線導体１７としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を配線導体１７として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。

配線導体１７は、リード端子１９などを介して外部配線（不図示）と電気的に接続される。リード端子１９としては、配線導体１７と同様に導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料をリード端子１９として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。

本実施形態のパッケージ１は、第２の枠体１１における第２の角部１１ｂが第１の枠体７における第１の角部７ｂよりも内側に位置して、第２の角部１１ｂの少なくとも一部が第１の枠体７を介さずに基体５の上面と対向する対向領域１３を有している。上述の通り、このような対向領域１３を有していることによって、この対向領域１３にロウ材９を溜めることができるので、ロウ材９の一部がはみ出た場合であっても、ロウ材９が半導体素子３に接触して半導体素子３が電気的に短絡することを抑制できる。

本実施形態のパッケージ１においては、第１の枠体７における第１の角部７ｂの内周面に切欠き溝２１が形成されている。そして、切欠き溝２１を通じて第２の枠体１１の第２の角部１１ｂの少なくとも一部が第１の枠体７を介さずに前記基体５の上面と対向している。

このように切欠き溝２１が第１の角部７ｂの内周面に形成されていることによって、第１の角部７ｂの内周面を第２の角部１１ｂの内周面よりも外側に位置させることができる。そのため、第２の枠体１１における第２の角部１１ｂを第１の枠体７における第１の角部７ｂよりも内側に位置させることができる。

また、第１の角部７ｂの内周面に切欠き溝２１が形成されている場合には、単に第２の角部１１ｂを第１の角部７ｂよりも内側に位置させた場合と比較して、第１の角部７ｂの内周面と半導体素子３との距離を大きくすることができる。そのため、対向領域１３に溜まったロウ材９が半導体素子３と接触する可能性をさらに低減することができる。従って、半導体素子３が電気的に短絡することをより確実に抑制できる。

また、第１の枠体７における第１の角部７ｂの内周面にはメタライズ層が配設されていることが好ましい。対向領域１３に面する第１の角部７ｂの内周面に、ロウ材９に対して濡れ性の良好なメタライズ層が配設されていることによって、対向領域１３にロウ材９を溜めやすくなるからである。同様の理由から、対向領域１３に面する第２の枠体１１の下面および基体５の上面にもメタライズ層が配設されていることが好ましい。

メタライズ層としては、具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。

さらに、第１の枠体７における第１の角部７ｂの内周面にメタライズ層が配設されている場合には、第１の枠体７における第１の辺部７ａの内周面および第２の枠体１１におけ
る第２の辺部１１ａの内周面にはメタライズ層が形成されていないことが好ましい。このようにメタライズ層が形成されている場合には、ロウ材９を安定して対向領域１３に溜めることができるので、想定外の領域にロウ材９が流れることを抑制しやすいからである。

本実施形態のパッケージ１は、載置領域上に配設された、半導体素子３を載置するための載置基板２３を備えている。半導体素子３を基体５に対して直接に載置してもよいが、本実施形態のパッケージ１のように、載置基板２３を備えるとともに、この載置基板２３の上に半導体素子３が載置されていることが好ましい。万が一、ロウ材９の一部が載置領域に流れた場合であってもロウ材９が半導体素子３と接触する可能性を低減することができるからである。

載置基板２３としては、絶縁性基板と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。

次に、第２の実施形態の半導体素子収納用パッケージ１について図面を用いて詳細に説明する。なお、本実施形態にかかる各構成において、第１の実施形態と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。

図５〜７に示すように、第２の実施形態の半導体素子収納用パッケージ１における基体５は、上面であって第１の枠体７を介さずに第２の角部１１ｂの少なくとも一部と対向している領域に凹部２５を有している。言い換えれば、本実施形態のパッケージ１における基体５は、対向領域１３に面する部分の少なくとも一部に凹部２５を有している。このような凹部２５を有していることによって、第１の角部７ｂにおける第１の枠体７の厚みを確保しつつも、対向領域１３により多くのロウ材９を溜めることができる。そのため、ロウ材９が半導体素子３に接触する可能性をさらに抑制することができる。

本実施形態のパッケージ１における基体５は、平面視した場合に第１の枠体７の内周面と重なり合う部分に凹部２５が形成されている。凹部２５の形状としては、具体的には、例えば図７に示すように、凹部２５を断面視した場合に、底面およびこの底面を挟むように位置する２つの側面を有する構成であればよい。このとき、底面と側面の境界部分が曲面形状であることが好ましい。凹部２５内にロウ材９が溜まった場合に、ロウ材９が膨張収縮することに起因して基体５に加わる応力が局所的に集中することを抑制することができるからである。なお、凹部２５は、その断面形状が半円状の曲面形状であっても同様の作用効果が得られる。また、同様の理由から、基体５を平面視した場合に、凹部２５の開口縁の角部が折れ曲がった形状ではなく、曲線形状であることが好ましい。

凹部２５の深さとしては、基体５および第１の枠体７の間に位置するロウ材９の厚みよりも大きいことが好ましい。これにより、基体５と第１の枠体７との間からロウ材９の一部がはみ出した場合であっても、安定して凹部２５内にロウ材９を溜めることができる。そのため、半導体素子３にロウ材９が付着する可能性を低減することができる。

また、凹部２５の深さとしては、基体５の厚みに対して１０〜５０％であることが好ましい。１０％以上であることにより、安定して凹部２５内にロウ材９を溜めることができる。また、基体５のうち、凹部２５の下方に位置する部分は相対的に厚みが小さくなるが、凹部２５の深さが、基体５の厚みに対して５０％以下であることにより、上記の相対的に厚みが小さい部分においても、十分な基体５の厚みを確保することができる。結果として、基体５の耐久性が過度に低下することを抑制できるとともに、半導体素子３で発生した熱を、それぞれの第１の辺部７ｂの方向に向かって拡散しやすくなる。従って、基体５
における熱の拡散を良好に行うことができるので、基体５の放熱性を良好に保つことができる。

また、基体５を平面視した場合における凹部２５の形状は、図５，６に示すように隣り合う２つの第１の角部７ｂにまたがるような、いわゆるコの字形状であってもよいが、図８，９に示す形状であってもよい。すなわち、図８，９に示すように、第１の枠体７を介さずに第２の枠体１１の角部の少なくとも一部と対向している基体５の上面の領域にそれぞれ凹部２５を有しており、これらの凹部２５が互いに離隔していてもよい。

基体５に凹部２５が形成されている場合、この凹部２５が形成されている部分は厚みが相対的に小さくなるため、半導体素子３で発生した熱が凹部２５において拡散されにくくなる可能性がある。しかしながら、凹部２５が図８，９に示すように形成されている場合には、半導体素子３で発生した熱を、それぞれの第１の辺部７ｂの方向に向かって拡散しやすくなる。従って、基体５における熱の拡散を良好に行うことができるので、基体５の放熱性を良好に保つことができる。

次に、本発明の一実施形態に係るモジュール２７について図面を用いて詳細に説明する。

本実施形態のモジュール２７は、図１に示すように、上記の実施形態に代表される半導体素子収納用パッケージ１と、半導体素子収納用パッケージ１の載置領域内に載置された半導体素子３と、第２の枠体１１と接合された、半導体素子３を封止する蓋体２９とを備えている。

本実施形態のモジュール２７においては、基体５の載置領域に半導体素子３として光半導体素子３が載置されている。また、半導体素子３と配線導体１７とが導線３１を介して電気的に接続されている。この半導体素子３にリード端子１９、配線導体１７および導線３１を介して外部信号を入力することにより、半導体素子３から所望の出力を得ることができる。半導体素子３と配線導体１７とは、例えば、導線３１を介して、いわゆるワイヤーボンディングにより電気的に接続することができる。

蓋体２９は、第２の枠体１１と接合され、半導体素子３を封止するように設けられている。蓋体２９は、第２の枠体１１の上面に接合されている。そして、基体５、第１の枠体７、第２の枠体１１および蓋体２９で囲まれた空間において半導体素子３を封止している。このように半導体素子３を封止することによって、長期間のパッケージ１の使用による半導体素子３の劣化を抑制することができる。

蓋体２９としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。また、第２の枠体１１と蓋体２９は、例えばシーム溶接法によって接合することができる。また、第２の枠体１１と蓋体２９は、例えば、金−錫ロウを用いて接合してもよい。

以上、本発明の実施形態にかかる半導体素子収納用パッケージ１およびこれを備えたモジュール２７について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。

１・・・素子収納用パッケージ（パッケージ）
３・・・半導体素子
５・・・基板
７・・・第１の枠体
７ａ・・・第１の辺部
７ｂ・・・第１の角部
９・・・ロウ材
１１・・・第２の枠体
１１ａ・・・第２の辺部
１１ｂ・・・第２の角部
１３・・・対向領域
１５・・・ネジ止め部
１７・・・配線導体
１９・・・リード端子
２１・・・切欠き溝
２３・・・載置基板
２５・・・凹部
２７・・・モジュール
２９・・・蓋体
３１・・・導線

Claims (8)

1. 上面に半導体素子が載置される載置領域を有する基体と、
   前記載置領域を囲むように前記基体の上面に配設された、平面視した場合に複数の辺部および複数の角部を有する第１の枠体と、
   前記基体および前記第１の枠体の間に位置して、前記基体および前記第１の枠体を接合するロウ材と、
   前記載置領域を囲むように前記第１の枠体の上に配設された、平面視した場合に複数の辺部および複数の角部を有する第２の枠体と、を備え、
   前記第２の枠体の前記角部における内周面が前記第１の枠体の前記角部における内周面よりも内側に位置して、前記第２の枠体の前記角部の少なくとも一部が前記第１の枠体を介さずに前記基体の上面と対向していることを特徴とする半導体素子収納用パッケージ。
2. 前記第１の枠体の前記角部の内周面に切欠き溝が形成され、該切欠き溝を通して前記第２の枠体の前記角部の少なくとも一部が前記第１の枠体を介さずに前記基体の上面と対向していることを特徴とする請求項１に記載の半導体素子収納用パッケージ。
3. 前記第２の枠体の前記角部の少なくとも一部と前記基体の上面とが前記第１の枠体を介さずに対向している領域に前記ロウ材の一部が配設されていることを特徴とする請求項１に記載の半導体素子収納用パッケージ。
4. 前記第１の枠体の前記角部の内周面に配設されたメタライズ層をさらに備えていることを特徴とする請求項１に記載の半導体素子収納用パッケージ。
5. 前記第１の枠体の前記辺部の内周面および前記第２の枠体の前記辺部の内周面にはメタライズ層が形成されていないことを特徴とする請求項４に記載の半導体素子収納用パッケージ。
6. 前記基体は、前記上面であって前記第１の枠体を介さずに前記第２の枠体の前記角部の少なくとも一部と対向している領域に凹部を有していることを特徴とする請求項１に記載の半導体素子収納用パッケージ。
7. 前記第１の枠体および前記第２の枠体を平面視した場合に、前記第１の枠体の前記角部の内周面の曲率が前記第２の枠体の前記角部の内周面の曲率よりも大きいことを特徴とする請求項１に記載の半導体素子収納用パッケージ。
8. 請求項１〜７のいずれか一つに記載の半導体素子収納用パッケージと、
   該半導体素子収納用パッケージの前記載置領域に載置された前記半導体素子と、
   前記第２の枠体に接合された、前記半導体素子を封止する蓋体とを備えたモジュール。

Images