JP2012503914A - 誤差電圧を発生させるシステム及び方法 - Google Patents
誤差電圧を発生させるシステム及び方法 Download PDFInfo
- Publication number
- JP2012503914A JP2012503914A JP2011528325A JP2011528325A JP2012503914A JP 2012503914 A JP2012503914 A JP 2012503914A JP 2011528325 A JP2011528325 A JP 2011528325A JP 2011528325 A JP2011528325 A JP 2011528325A JP 2012503914 A JP2012503914 A JP 2012503914A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- capacitor
- amplifier
- csw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 182
- 230000008878 coupling Effects 0.000 claims description 27
- 238000010168 coupling process Methods 0.000 claims description 27
- 238000005859 coupling reaction Methods 0.000 claims description 27
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 230000010354 integration Effects 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 9
- MYWUZJCMWCOHBA-UHFFFAOYSA-N n-methyl-1-phenylpropan-2-amine Chemical compound CNC(C)CC1=CC=CC=C1 MYWUZJCMWCOHBA-UHFFFAOYSA-N 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- LPJKVDCUVJMVSG-UHFFFAOYSA-N 5-butyl-1-methyl-5-phenyl-1,3-diazinane-2,4,6-trione Chemical compound C=1C=CC=CC=1C1(CCCC)C(=O)NC(=O)N(C)C1=O LPJKVDCUVJMVSG-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
充電段階(ph1)の間に、次の段階が実行される:
-スイッチドキャパシタ(CSW)を充電する段階、
-増幅器(AMP)をオートゼロにして、それによってその入力がその静止動作点にとどまるようにされる段階、
保持段階(ph2)の間に、次の段階が実施される:
-充電段階(ph1)の終了時に達する充電電圧でスイッチドキャパシタ(CSW)を保持する段階、
-スイッチドキャパシタ(CSW)を結合コンデンサ(CC)に接続する段階、
-増幅器(AMP)のオートゼロイング構成を維持する段階、
放電段階(ph3)の間に、次の段階が実行される:
-スイッチドキャパシタ(CSW)を放電する段階、
-結合コンデンサ(CC)からスイッチドキャパシタ(CSW)を分離し、基準電圧(VR)を結合コンデンサ(CC)に接続し、それによって結合コンデンサ(CC)の両端子間の誤差電圧(Verr)を格納する段階であって、前記誤差電圧(Verr)は基準電圧(VR)と充電電圧との差である段階、
-増幅器(AMP)を使用して誤差電圧(Verr)を増幅し、積分された増幅誤差電圧(VINT)を得るために、増幅誤差電圧を積分コンデンサ(CINT)に積分する段階、
前記3つの段階は連続的に順次繰り返される。
スイッチドキャパシタ(CSW)がバイアス電流(IBB)により充電されるか、又は現在の充電で保持されるか、又は放電され、
スイッチドキャパシタ(CSW)又は基準電圧が結合コンデンサ(CC)に接続され、
増幅器(AMP)がオートゼロされ、それによってその入力がその静止動作点にとどまるか、又は誤差電圧(Verr)を増幅するようにされ、
増幅器(AMP)の出力が積分コンデンサ(CINT)に接続されるか又はそれから分離されることを可能にするように構成され、
前記システムはクロック発生器(CGEN)を更に備え、前記システムは、前記クロック発生器が、3つの段階、即ち充電段階(ph1)、保持段階(ph2)、及び放電段階(ph3)を繰り返すことによって、前記スイッチング回路を制御するように構成されることを特徴とし、そこにおいて、
-充電段階(ph1)の間に、スイッチドキャパシタ(CSW)はバイアス電流(IBB)により充電され、増幅器(AMP)はオートゼロされ、それによってその入力はその静止動作点にとどまるようにされ、
-保持段階(ph2)の間に、スイッチドキャパシタ(CSW)の充電は中止され、それによってスイッチドキャパシタを充電電圧に保持し、スイッチドキャパシタ(CSW)は結合コンデンサ(CC)に切り換えられ、増幅器(AMP)のオートゼロ状態は維持され、
-放電段階(ph3)の間に、スイッチドキャパシタ(CSW)は放電され、基準電圧(VR)は結合コンデンサ(CC)へ切り換えられ、それによって結合コンデンサ(CC)の両端子間の誤差電圧(Verr)を格納し、前記誤差電圧(Verr)は基準電圧(VR)と充電電圧との差であり、誤差電圧(Verr)は増幅器(AMP)により増幅され、増幅誤差電圧は、積分された増幅誤差電圧(VINT)を与えるために、積分コンデンサ(CINT)に積分される。
Claims (13)
- スイッチング回路装置の結合コンデンサ(CC)の両端子間に誤差電圧(Verr)を発生させ、前記誤差電圧(Verr)を増幅して積分するための方法であり、該方法は、前記スイッチング回路装置と、前記スイッチング回路装置を制御するクロック発生器(CGEN)と、を備えるシステムで使用され、前記スイッチング回路装置は、基準電圧(VR)、スイッチドキャパシタ(CSW)、前記スイッチドキャパシタ(CSW)を充電するためのバイアス電流(IBB)、前記結合コンデンサ(CC)を介して前記誤差電圧(Verr)を受け取る増幅器(AMP)、及び前記増幅された誤差電圧(Verr)を積分する積分コンデンサ(CINT)を更に備える方法であって、
3つの別々の段階、即ち充電段階(ph1)、保持段階(ph2)、及び放電段階(ph3)の実行から成る方法において、
前記充電段階(ph1)の間に、
-前記スイッチドキャパシタ(CSW)を充電する段階と、
-前記増幅器(AMP)をオートゼロにして、それによってその入力がその静止動作点にとどまるようにされる段階と、
を実行し、
前記保持段階(ph2)の間に、
-前記充電段階(ph1)の終了時に達する充電電圧で前記スイッチドキャパシタ(CSW)を保持する段階と、
-前記スイッチドキャパシタ(CSW)を前記結合コンデンサ(CC)に接続する段階と、
-前記増幅器(AMP)のオートゼロイング構成を維持する段階と、
を実行し、
前記放電段階(ph3)の間に、
-前記スイッチドキャパシタ(CSW)を放電する段階と、
-前記結合コンデンサ(CC)から前記スイッチドキャパシタ(CSW)を分離し、前記基準電圧(VR)を前記結合コンデンサ(CC)に接続し、それによって前記結合コンデンサ(CC)の両端子間の前記誤差電圧(Verr)を格納する段階であって、前記誤差電圧(Verr)は前記基準電圧(VR)と前記充電電圧との差である段階と、
-前記増幅器(AMP)を使用して前記誤差電圧(Verr)を増幅し、前記積分された増幅誤差電圧(VINT)を得るために、前記増幅誤差電圧を前記積分コンデンサ(CINT)に積分する段階と、
を実行し、
前記3つの段階は連続的に順次繰り返されることを特徴とする方法。 - 前記システムが前記クロック発生器(CGEN)を駆動するための発振器(XOSC)を更に備え、前記積分した増幅誤差電圧(VINT)を使用して前記バイアス電流(IBB)を制御する段階を更に含む請求項1記載の方法。
- 前記スイッチング回路が基準抵抗(RREF)を更に備え、前記システムが制御発振器(ICO)及び周波数分割器(DIV)を更に備え、
-前記基準電圧(VR)を発生させるために基準バイアス電流(IBR)を前記基準抵抗(RREF)に強制的に通過させる段階と、
-出力クロック(CKOUT)を与えるために、前記積分した増幅誤差電圧(VINT)を使用して前記制御発振器を駆動する段階と、
-前記周波数分割器を使用して、前記出力クロック(CKOUT)を少なくとも1で分割する段階と、
-前記分割された出力クロックを用いてクロック発生器(CGEN)を駆動する段階と、
を含む請求項1記載の方法。 - 基準電圧(VR)、スイッチドキャパシタ(CSW)、バイアス電流(IBB)、結合コンデンサ(CC)を介して誤差電圧(Verr)を受け取る増幅器(AMP)、前記増幅誤差電圧を積分する積分コンデンサ(CINT)、及び複数のスイッチを備えるスイッチング回路装置において、前記結合コンデンサ(CC)の両端子間の前記誤差電圧(Verr)を発生させるためのシステムであって、
前記複数のスイッチは、
前記スイッチドキャパシタ(CSW)が前記バイアス電流(IBB)により充電されるか、又は現在の充電で保持されるか、又は放電され、
前記スイッチドキャパシタ(CSW)又は前記基準電圧が前記結合コンデンサ(CC)に接続され、
前記増幅器(AMP)がオートゼロされ、それによってその入力がその静止動作点にとどまるか、又は前記誤差電圧(Verr)を増幅するようにされ、
前記増幅器(AMP)の出力が前記積分コンデンサ(CINT)に接続されるか又はそれから分離されることを可能にするように構成され、
クロック発生器(CGEN)を更に備えるシステムにおいて、前記クロック発生器は、3つの段階、即ち充電段階(ph1)、保持段階(ph2)、及び放電段階(ph3)を繰り返すことによって前記スイッチング回路を制御するように構成され、そこにおいて
-前記充電段階(ph1)の間に、前記スイッチドキャパシタ(CSW)は前記バイアス電流(IBB)により充電され、前記増幅器(AMP)はオートゼロされ、それによってその入力はその静止動作点にとどまるようにされ、
-前記保持段階(ph2)の間に、前記スイッチドキャパシタ(CSW)の充電は中止され、それによって前記スイッチドキャパシタを充電電圧に保持し、前記スイッチドキャパシタ(CSW)は前記結合コンデンサ(CC)に切り換えられ、前記増幅器(AMP)のオートゼロ状態は維持され、
-前記放電段階(ph3)の間に、前記スイッチドキャパシタ(CSW)は放電され、前記基準電圧(VR)は前記結合コンデンサ(CC)へ切り換えられ、それによって前記結合コンデンサ(CC)の両端子間の前記誤差電圧(Verr)を格納し、前記誤差電圧(Verr)は前記基準電圧(VR)と前記充電電圧との差であり、前記誤差電圧(Verr)は前記増幅器(AMP)により増幅され、前記増幅誤差電圧は、積分された増幅誤差電圧(VINT)を与えるために前記積分コンデンサ(CINT)に積分されることを特徴とするシステム。 - 前記スイッチング回路が、前記バイアス電流(IBB)によって連続してバイアスされるバッファコンデンサ(CB)を更に備える請求項4記載のシステム。
- 前記増幅器(AMP)が増幅要素(MAMP)を備え、前記増幅要素(MAMP)は増幅器バイアス電流(IBA)によってバイアスされるN型MOSトランジスタであり、前記オートゼロイングが前記増幅器の出力をその入力に接続することにより達成される請求項4又は5記載のシステム。
- 前記スイッチング回路装置は、前記積分した増幅誤差電圧(VINT)を出力電流(IOUT)に変換するための出力ドライバーと、前記基準電圧(VR)を発生するバンドギャップ基準電圧発生器(BG)と、前記クロック発生器(CGEN)を駆動するための発振器(XOSC)と、を更に備え、前記出力電流(IOUT)は、前記バイアス電流(IBB)及び前記増幅器バイアス電流(IBA)を制御するために電流ミラー構成において使用される請求項4ないし6のいずれか1項に記載のシステム。
- 前記スイッチング回路装置が、前記出力電流(IOUT)の電源リップルに対する感度を減らすために、前記増幅器出力と積分コンデンサ(CINT)との間に接続されるフォールディング・カスコード段(FCASC)を更に備える請求項4ないし7のいずれか1項に記載のシステム。
- 前記基準電圧(VR)が基準バイアス電流(IBR)を基準抵抗(RREF)に強制的に通過させることによって発生し、前記基準バイアス電流(IBR)は電流ミラー構成によって前記バイアス電流(IBB)に関連し、前記スイッチング回路装置が前記積分した増幅誤差電圧(VINT)を出力電流(IOUT)に変換し、電流ミラー構成を用いて前記出力電流(IOUT)と比例した前記増幅器バイアス電流(IBA)を発生させるための出力ドライバーを更に備え、該システムが電流制御発振器(ICO)及びクロックデバイダー(DIV)を更に備え、前記電流制御発振器(ICO)は出力クロック(CKOUT)を与えるために前記出力電流(IOUT)により駆動され、前記フィードバック構成が、前記クロック発生器(CGEN)を制御するためのクロックデバイダー出力の使用を含む請求項4ないし6のいずれか1項に記載のシステム。
- 前記スイッチング回路が、起動電流を前記積分コンデンサ(CINT)に注入することによって、前記出力電流(IOUT)がゼロではないことを確実にするための起動回路(START)を更に備える請求項4ないし9のいずれか1項に記載のシステム。
- 前記スイッチング回路のコンデンサのうちの少なくとも1つが、寄生容量から少なくとも部分的に作られる請求項4ないし10のいずれか1項に記載のシステム。
- 前記スイッチング回路装置が、前記基準抵抗(RREF)の抵抗率の変化を補償するためのシステムを備え、前記補償システムは次の準備のうちの少なくとも1つを備える、即ち
-前記基準抵抗(RREF)は、抵抗部分が関与するか、又は前記基準抵抗(RREF)の全抵抗から除外されることを可能にするために、少なくとも1つのプログラム可能なスイッチとそれぞれ関連した前記複数の抵抗部分とから成り、
-前記スイッチドキャパシタ(CSW)は、容量部分が関与するか、又は前記スイッチドキャパシタ(CSW)の全容量から除外されることを可能にするために、少なくとも1つのプログラム可能なスイッチとそれぞれ関連した前記複数の容量部分とから成り、
-前記電流ミラー構成のいずれかの少なくとも1つのブランチが少なくとも1つのトランジスタ及び複数のトランジスタの並列部分を備え、前記トランジスタの部分は、前記部分が前記ブランチに含まれるか又は前記ブランチから除外されることを可能にするために、プログラム可能なスイッチを介して前記ブランチに接続している請求項4ないし11のいずれか1項に記載のシステム。 - 前記スイッチング回路装置が、前記基準抵抗(RREF)の値の変化及び/又は温度変化に起因する前記スイッチドキャパシタ(CSW)の値の変化を補償するためのシステムを更に備え、前記システムはその値が温度と比例している電流の一部を反映するための温度補償電流ミラーを備え、電流の前記部分は、前記バイアス電流(IBB)か、又は前記基準バイアス電流(IBR)を調整するために用いられる請求項4ないし12のいずれか1項に記載のシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP08165068A EP2169824A1 (en) | 2008-09-25 | 2008-09-25 | A switched capacitor error amplifier circuit for generating a precision current reference or for use in a precision oscillator |
EP08165068.1 | 2008-09-25 | ||
US13670808P | 2008-09-26 | 2008-09-26 | |
US61/136,708 | 2008-09-26 | ||
PCT/EP2009/062399 WO2010034782A1 (en) | 2008-09-25 | 2009-09-24 | A system and a method for generating an error voltage |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012503914A true JP2012503914A (ja) | 2012-02-09 |
JP2012503914A5 JP2012503914A5 (ja) | 2012-11-01 |
JP5466236B2 JP5466236B2 (ja) | 2014-04-09 |
Family
ID=40329226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011528325A Expired - Fee Related JP5466236B2 (ja) | 2008-09-25 | 2009-09-24 | 誤差電圧を発生させるシステム及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8373450B2 (ja) |
EP (2) | EP2169824A1 (ja) |
JP (1) | JP5466236B2 (ja) |
CN (1) | CN102165687B (ja) |
ES (1) | ES2523445T3 (ja) |
WO (1) | WO2010034782A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021261072A1 (ja) * | 2020-06-22 | 2021-12-30 | ソニーセミコンダクタソリューションズ株式会社 | 電流源回路および電子装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102854909A (zh) * | 2012-09-18 | 2013-01-02 | 西安邮电大学 | 一种降低射频/模拟集成电路功耗的电路 |
US20150341040A1 (en) * | 2012-12-28 | 2015-11-26 | Xinfeng Quantel Technologies (Beijing) Co., Ltd | Clock Generator and Switch-capacitor Circuit Comprising the Same |
KR20150014681A (ko) * | 2013-07-30 | 2015-02-09 | 에스케이하이닉스 주식회사 | 전류 생성 회로와 이를 포함하는 반도체 장치 및 메모리 시스템 |
CN103869865B (zh) * | 2014-03-28 | 2015-05-13 | 中国电子科技集团公司第二十四研究所 | 温度补偿带隙基准电路 |
CN105703770B (zh) * | 2015-11-03 | 2018-09-21 | 江苏沁恒股份有限公司 | 一种全集成振荡器及其逻辑控制方法 |
CN106055009A (zh) * | 2016-06-17 | 2016-10-26 | 中国科学院微电子研究所 | 一种高精度带隙基准电路 |
KR102509586B1 (ko) * | 2016-08-17 | 2023-03-14 | 매그나칩 반도체 유한회사 | 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법 |
US10250269B2 (en) * | 2017-07-24 | 2019-04-02 | Nxp B.V. | Oscillator system |
US10250266B2 (en) | 2017-07-24 | 2019-04-02 | Nxp B.V. | Oscillator calibration system |
DE102018123671A1 (de) | 2017-09-27 | 2019-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mehrphasiges Spannungsreglersystem |
US10320296B2 (en) * | 2017-09-27 | 2019-06-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-phase voltage regulator system |
US10243526B1 (en) * | 2018-02-13 | 2019-03-26 | Xilinx, Inc. | Self-biased operational transconductance amplifier-based reference circuit |
CN111257625B (zh) * | 2020-02-12 | 2022-03-11 | 淮阴工学院 | 半导体激光器功率控制中微弱电压信号检测的积分比较器 |
CN114625207A (zh) * | 2022-03-21 | 2022-06-14 | 四川创安微电子有限公司 | 一种dac电路及其增益调整方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS636908A (ja) * | 1986-06-27 | 1988-01-12 | Hitachi Ltd | 定電流源回路 |
JPS63229509A (ja) * | 1987-03-06 | 1988-09-26 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 基準電圧発生回路 |
JP2000513853A (ja) * | 1997-04-22 | 2000-10-17 | マイクロチップ テクノロジー インコーポレイテッド | 精密バンドギャップ基準回路 |
JP2006086997A (ja) * | 2004-09-17 | 2006-03-30 | Sony Corp | 発振回路及びこの発振回路を有する半導体装置 |
JP2007019821A (ja) * | 2005-07-07 | 2007-01-25 | Fujifilm Holdings Corp | スイッチトキャパシタ型可変利得増幅回路 |
JP2007124394A (ja) * | 2005-10-28 | 2007-05-17 | Mitsumi Electric Co Ltd | 発振器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH639804A5 (fr) * | 1981-03-26 | 1983-11-30 | Centre Electron Horloger | Amplificateur dynamique en technologie cmos. |
US5481212A (en) * | 1993-03-12 | 1996-01-02 | Kabushiki Kaisha Toshiba | Sample-and-hold circuit device |
KR101097914B1 (ko) * | 2004-05-11 | 2011-12-23 | 삼성전자주식회사 | 아날로그 버퍼 및 이를 갖는 표시 장치, 아날로그 버퍼의구동방법 |
JP2006135377A (ja) | 2004-11-02 | 2006-05-25 | Toshiba Corp | 半導体装置 |
JP2006226992A (ja) * | 2005-01-21 | 2006-08-31 | Sanyo Electric Co Ltd | 電圧−周波数変換装置、電圧−周波数変換装置の基準電圧変更方法 |
EP1712973A3 (fr) * | 2005-04-12 | 2007-03-07 | St Microelectronics S.A. | Circuit de génération d'un courant de référence |
US7898268B2 (en) * | 2008-02-15 | 2011-03-01 | Infineon Technologies Ag | Circuit and method for capacitor effective series resistance measurement |
-
2008
- 2008-09-25 EP EP08165068A patent/EP2169824A1/en not_active Withdrawn
-
2009
- 2009-09-24 CN CN2009801375488A patent/CN102165687B/zh not_active Expired - Fee Related
- 2009-09-24 US US13/120,879 patent/US8373450B2/en not_active Expired - Fee Related
- 2009-09-24 WO PCT/EP2009/062399 patent/WO2010034782A1/en active Application Filing
- 2009-09-24 EP EP09783384.2A patent/EP2342818B1/en not_active Not-in-force
- 2009-09-24 ES ES09783384.2T patent/ES2523445T3/es active Active
- 2009-09-24 JP JP2011528325A patent/JP5466236B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS636908A (ja) * | 1986-06-27 | 1988-01-12 | Hitachi Ltd | 定電流源回路 |
JPS63229509A (ja) * | 1987-03-06 | 1988-09-26 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 基準電圧発生回路 |
JP2000513853A (ja) * | 1997-04-22 | 2000-10-17 | マイクロチップ テクノロジー インコーポレイテッド | 精密バンドギャップ基準回路 |
JP2006086997A (ja) * | 2004-09-17 | 2006-03-30 | Sony Corp | 発振回路及びこの発振回路を有する半導体装置 |
JP2007019821A (ja) * | 2005-07-07 | 2007-01-25 | Fujifilm Holdings Corp | スイッチトキャパシタ型可変利得増幅回路 |
JP2007124394A (ja) * | 2005-10-28 | 2007-05-17 | Mitsumi Electric Co Ltd | 発振器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021261072A1 (ja) * | 2020-06-22 | 2021-12-30 | ソニーセミコンダクタソリューションズ株式会社 | 電流源回路および電子装置 |
Also Published As
Publication number | Publication date |
---|---|
US8373450B2 (en) | 2013-02-12 |
EP2342818A1 (en) | 2011-07-13 |
CN102165687A (zh) | 2011-08-24 |
CN102165687B (zh) | 2013-10-02 |
ES2523445T3 (es) | 2014-11-26 |
EP2342818B1 (en) | 2014-08-13 |
WO2010034782A1 (en) | 2010-04-01 |
JP5466236B2 (ja) | 2014-04-09 |
US20110175666A1 (en) | 2011-07-21 |
EP2169824A1 (en) | 2010-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5466236B2 (ja) | 誤差電圧を発生させるシステム及び方法 | |
US7012463B2 (en) | Switched capacitor circuit with reduced common-mode variations | |
US7030688B2 (en) | Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit | |
US6614313B2 (en) | Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor | |
US8854125B2 (en) | Linear amplifier that perform level shift and method of level shifting | |
JP4548562B2 (ja) | カレントミラー回路及びアナログデジタル変換回路 | |
EP1992067B1 (en) | Ping-pong auto-zero amplifier with glitch reduction | |
US7339438B2 (en) | Phase and delay locked loops and semiconductor memory device having the same | |
US7102342B2 (en) | Current reference circuit with voltage-to-current converter having auto-tuning function | |
US20150181352A1 (en) | Biasing circuitry for mems transducers | |
US6417728B1 (en) | Switched-capacitor, fully-differential operational amplifier with high switching frequency | |
US8680925B2 (en) | Amplifier arrangement and method for operating an amplifier arrangement | |
JP2012503914A5 (ja) | ||
US8736354B2 (en) | Electronic device and method providing a voltage reference | |
US20070030074A1 (en) | Zero cancellation in multiloop regulator control scheme | |
US6215353B1 (en) | Stable voltage reference circuit | |
US7626458B2 (en) | Common-mode bandwidth reduction circuit and method for differential applications | |
US6781450B1 (en) | Low-frequency auto-zeroed amplifier | |
US8193856B2 (en) | Amplifier and switched capacitor amplifier circuit | |
JPH0435302A (ja) | 電圧制御発振器 | |
JP3308393B2 (ja) | 電圧制御発振器 | |
CN112015223B (zh) | 用于半导体集成电路的基准电流源 | |
JP3430415B2 (ja) | 差動増幅器 | |
JP2010213043A (ja) | トラックアンドホールド回路及びa/dコンバータ | |
Witte et al. | Realizations of Instrumentation Amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5466236 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |