JP2012253965A - Dc power supply device - Google Patents

Abstract

PROBLEM TO BE SOLVED: To reduce a leakage current flowing out to the outside and to prevent generation of noise from a DC power supply device.SOLUTION: The DC power supply device includes a diode bridge in which a pair of AC input terminals are connected to both ends of an AC power supply 1 through reactors 2a and 2b, and a bidirectional switch connected between the AC input terminals, and supplies a predetermined DC output voltage to a load 10 while keeping an input current of the diode bridge at a sine wave of the same phase as an input voltage by controlling on/off of the bidirectional switch. In the DC power supply device, diodes 5-8 constituting the diode bridge and switching elements 3 and 4 constituting the bidirectional switch are arranged at positions to be in line symmetry in plan view on a printed board, a first wiring pattern Uand a second wiring pattern Vare formed roughly in the same shape on different printed boards respectively, and both patterns Uand Vare arranged so as to overlap in the plan view.

Description

本発明は、ダイオードブリッジ及び双方向スイッチを備えた直流電源装置のノイズ低減技術に関するものである。   The present invention relates to a noise reduction technique for a DC power supply device including a diode bridge and a bidirectional switch.

図１０は、この種の直流電源装置の従来技術を示す回路図である。
図１０において、１は交流電源、２ａ，２ｂは交流電源１の出力端子Ｕ，Ｖに各一端が接続され、各他端が後述するダイオードブリッジの入力端子Ｕ_１，Ｖ_１にそれぞれ接続された第１，第２のリアクトル、３，４は前記入力端子Ｕ_１，Ｖ_１間に互いに逆方向で直列接続された半導体スイッチング素子、５〜８はダイオードブリッジを構成するダイオード、９はダイオードブリッジの直流出力端子Ｐ，Ｎ間に接続されたコンデンサ、１０はコンデンサ９の両端に接続されて直流電圧が供給される負荷である。なお、１１は回路の配線インダクタンスを示す。 FIG. 10 is a circuit diagram showing the prior art of this type of DC power supply.
In FIG. 10, 1 is an AC power source, 2a and 2b are connected to output terminals U and V of the AC power source 1, and the other ends are connected to input terminals U ₁ and V ₁ of a diode bridge described later. First and second reactors, 3 and 4 are semiconductor switching elements connected in series in opposite directions between the input terminals U ₁ and V ₁ , 5 to 8 are diodes constituting a diode bridge, and 9 is a diode bridge Capacitors 10 connected between the DC output terminals P and N are connected to both ends of the capacitor 9 and supplied with a DC voltage. In addition, 11 shows the wiring inductance of a circuit.

ここで、スイッチング素子３，４にはＭＯＳＦＥＴが用いられている。ＭＯＳＦＥＴは、点線にて示すように内部に寄生ダイオードを持っているため、逆方向電流に対してはゲート電圧に関わらず常に導通状態となる。このＭＯＳＦＥＴ等のスイッチング素子３，４を逆方向に直列接続することで、両極性の電流の導通、遮断を制御可能ないわゆる双方向スイッチが構成される。   Here, MOSFETs are used for the switching elements 3 and 4. Since the MOSFET has a parasitic diode inside as indicated by a dotted line, the MOSFET is always in a conductive state with respect to the reverse current regardless of the gate voltage. By connecting the switching elements 3 and 4 such as MOSFETs in series in the reverse direction, a so-called bidirectional switch that can control the conduction and interruption of the bipolar current is configured.

図１０に示した回路は、交流電圧をダイオードブリッジにより直流電圧に変換するいわゆる整流器であり、交流入力電流Ｉ_ｉｎを、交流入力電圧Ｖ_ｉｎと位相の等しい正弦波波形としつつ、直流出力電圧Ｖ_ｏｕｔを交流入力電圧Ｖ_ｉｎのピーク値より高い所望の値に保つ機能を有している。
次に、これらの機能を実現するための動作について説明する。 The circuit shown in FIG. 10 is a so-called rectifier that converts an AC voltage into a DC voltage by a diode bridge. The AC input current I _in is a sine wave waveform having the same phase as the AC input voltage V _in , while the DC output voltage V It has a function to keep _out the desired value higher than the peak value of the AC input voltage V _in.
Next, operations for realizing these functions will be described.

例えば、入力電圧Ｖ_ｉｎが正極性の場合、スイッチング素子３をオンすると、交流電源１→リアクトル２ａ→スイッチング素子３→同４→リアクトル２ｂ→交流電源１の経路で電流が流れるので、入力電圧Ｖ_ｉｎがリアクトル２ａ，２ｂの両端に加わり、入力電流Ｉ_ｉｎが増加する。
スイッチング素子３をオフすると、交流電源１→リアクトル２ａ→ダイオード５→配線インダクタンス１１→コンデンサ９→ダイオード８→リアクトル２ｂ→交流電源１の経路で電流が流れる。このとき、リアクトル２ａ，２ｂには出力電圧Ｖ_ｏｕｔと入力電圧Ｖ_ｉｎとの差電圧が印加されるが、回路の動作により出力電圧Ｖ_ｏｕｔは入力電圧Ｖ_ｉｎのピーク値より高く保たれているので、入力電流Ｉ_ｉｎは減少する。 For example, if the input voltage V _in is of positive polarity, when turning on the switching element 3, since the AC power source 1 → reactor 2a → the switching element 3 → the 4 → reactor 2b → current flows through a path of the AC power supply 1, the input voltage V _in the reactor 2a, joined to both ends of 2b, the input current _{I in} is increased.
When the switching element 3 is turned off, a current flows through the path of the AC power source 1 → reactor 2a → diode 5 → wiring inductance 11 → capacitor 9 → diode 8 → reactor 2b → AC power source 1. At this time, the reactor 2a, although the 2b difference voltage between the output voltage _{V out} and the input voltage _{V in} is applied, the output voltage _{V out} by the operation of the circuit is maintained higher than the peak value of the input voltage _{V in} Therefore, the input current I _in decreases.

よって、スイッチング素子３のオン・オフの時間比率を制御することにより、入力電流Ｉ_ｉｎの波形及び大きさを任意に制御することができる。これにより、入力電流Ｉ_ｉｎの波形を正弦波（ここではリプル分を無視する）とし、また、負荷電力に応じて入力電流Ｉ_ｉｎの振幅を制御することで出力電圧Ｖ_ｏｕｔを所望の値に保つ。 Thus, by controlling the time ratio of the on-off switching element 3, it is possible to arbitrarily control the waveform and magnitude of the input current I _in. As a result, the waveform of the input current I _in is a sine wave (in this case, the ripple is ignored), and the output voltage V _{out is set} to a desired value by controlling the amplitude of the input current I _in according to the load power. keep.

入力電圧Ｖ_ｉｎが負極性の場合は、スイッチング素子４のオン・オフにより同様の動作を行う。ここで、入力電圧Ｖ_ｉｎが正極性のとき(スイッチング素子３のオン・オフ時)はスイッチング素子４が、入力電圧Ｖ_ｉｎが負極性のとき(スイッチング素子４のオン・オフ時)はスイッチング素子３が、ゲート信号に関わらず逆方向導通状態となるため、実際にはスイッチング素子３，４に全く同じゲート信号を与えても動作は変わらない。
このため、スイッチング素子３，４のゲート駆動回路を共通化することができ、これによって構成の簡略化を図ることができる。 When the input voltage V _in is of negative polarity, it performs the same operation by the on-off switching element 4. Here, when the input voltage V _in is of positive polarity (at the time of the on-off switching element 3) is the switching element 4, when the input voltage V _in is of negative polarity (at the time of the on-off switching element 4) is the switching element 3 is in the reverse conduction state regardless of the gate signal, the operation does not change even if the same gate signal is actually applied to the switching elements 3 and 4.
For this reason, the gate drive circuit of the switching elements 3 and 4 can be shared, and thereby the configuration can be simplified.

図１０と同様な回路は、例えば特許文献１に示されている。
この特許文献１では、前記リアクトル２ａ，２ｂに相当するリアクトルが一方の交流母線だけに設けられているが、図１０のように第１，第２のリアクトル２ａ，２ｂを両方の交流母線に分割して接続することにより、スイッチング素子３，４のスイッチング動作に伴って発生するノイズを低減することができる。以下、その原理を説明する。 A circuit similar to FIG. 10 is disclosed in, for example, Patent Document 1.
In Patent Document 1, a reactor corresponding to the reactors 2a and 2b is provided only on one AC bus, but the first and second reactors 2a and 2b are divided into both AC buses as shown in FIG. Thus, noise generated with the switching operation of the switching elements 3 and 4 can be reduced. The principle will be described below.

スイッチングにより、回路のある部分が大地やフレーム等の基準電位に対して電位変動を起こし、その部分と基準電位との間に存在する寄生キャパシタンスを介して漏洩電流が流れることにより、ノイズが外部に流出する。図１０における１０１，１０２は、この漏洩電流をバイパスさせ、電位を安定化することを目的とした接地コンデンサであり、また、１０３，１０４はそれぞれ入力端子Ｕ_１，Ｖ_１と接地電位Ｅとの間に存在する寄生キャパシタンス、１０５は直流回路（出力端子Ｎ）と接地電位Ｅとの間に存在する寄生キャパシタンスである。以下、これらのキャパシタンス１０３〜１０５を対地寄生キャパシタンスという。 Switching causes a part of the circuit to fluctuate with respect to a reference potential such as the ground or frame, and leakage current flows through the parasitic capacitance that exists between that part and the reference potential. leak. Reference numerals 101 and 102 in FIG. 10 denote ground capacitors for the purpose of bypassing the leakage current and stabilizing the potential. Reference numerals 103 and 104 denote input terminals U ₁ and V ₁ and a ground potential E, respectively. A parasitic capacitance 105 exists between the DC circuit (output terminal N) and the ground potential E. Hereinafter, these capacitances 103 to 105 are referred to as ground parasitic capacitances.

図１１は、図１０における各部の電位変動を示す図である。
図１０において、接地コンデンサ１０１，１０２のキャパシタンスが等しく、また、リアクトル２ａ，２ｂのインダクタンスが等しいとする。出力端子Ｕ，Ｖの接地電位Ｅに対する電位は、接地コンデンサ１０１，１０２により入力電圧Ｖ_ｉｎを分圧した中点が接地電位Ｅとなっていることから、それぞれ＋Ｖ_ｉｎ／２，−Ｖ_ｉｎ／２となる。 FIG. 11 is a diagram showing potential fluctuations at various parts in FIG.
In FIG. 10, it is assumed that the capacitances of the grounding capacitors 101 and 102 are equal and the inductances of the reactors 2a and 2b are equal. Potential to the output terminal U, V of the ground potential E, since the dividing midpoint input voltage _{V in} by grounding capacitor 101, 102 is the ground potential E, respectively _{+ V in / 2, -V in} / 2.

一方、スイッチング素子３または４がオンしているとき、入力端子Ｕ_１，Ｖ_１は短絡されるので、これらの入力端子Ｕ_１，Ｖ_１の電位は、リアクトル２ａ，２ｂにより入力電圧Ｖ_ｉｎを分圧した中点電位となる。ここで、リアクトル２ａの両端電圧をＶ_Ｌａ、リアクトル２ｂの両端電圧をＶ_Ｌｂとすれば、Ｖ_Ｌａ＋Ｖ_Ｌｂ＝Ｖ_ｉｎ，Ｖ_Ｌａ＝Ｖ_Ｌｂより、Ｖ_Ｌａ＝Ｖ_Ｌｂ＝Ｖ_ｉｎ／２である。
このため、入力端子Ｕ_１の電位は出力端子Ｕの電位−Ｖ_Ｌａ＝Ｖ_ｉｎ／２−Ｖ_ｉｎ／２＝０、入力端子Ｖ_１の電位は出力端子Ｖの電位＋Ｖ_ｉｎ＝−Ｖ_ｉｎ＋Ｖ_ｉｎ＝０となり、何れも接地電位Ｅに等しい。 On the other hand, since the input terminals U ₁ and V ₁ are short-circuited when the switching element 3 or 4 is turned on, the potential of these input terminals U ₁ and V ₁ is set to the input voltage V _in by the reactors 2a and 2b. The divided midpoint potential is obtained. Here, the voltage across the _{V La} of the reactor 2a, if the voltage across the reactor 2b with _{V Lb, V La + V Lb} = V in, from V La _{= V Lb,} in _{V La = V Lb = V in} / 2 is there.
Therefore, the potential of the input terminal _{U 1} output terminal U of the potential _{-V La = V in / 2-} V in / 2 = 0, the potential at the input terminal _{V 1} was output terminal V of the potential ₊ V in _{= -V} in ₊ V _in = 0, and both are equal to the ground potential E.

例えば、スイッチング素子３がオフしてダイオード５，６がオンした場合を考えると、入力端子Ｕ_１の電位は出力端子Ｐの電位、入力端子Ｖ_１の電位は出力端子Ｎの電位と等しくなる。なお、ダイオードの順電圧降下は無視するものとする。
このとき、リアクトル２ａ，２ｂには入力電圧Ｖ_ｉｎと出力電圧Ｖ_ｏｕｔとの差電圧が１／２ずつ加わるので、Ｖ_Ｌａ＝Ｖ_Ｌｂ＝（Ｖ_ｉｎ−Ｖ_ｏｕｔ）／２となり、入力端子Ｕ_１の電位、すなわち出力端子Ｐの電位は、Ｖ_ｉｎ／２−（Ｖ_ｉｎ−Ｖ_ｏｕｔ）／２＝Ｖ_ｏｕｔ／２となり、入力端子Ｖ_１の電位、すなわち出力端子Ｎの電位は、−Ｖ_ｉｎ／２＋（Ｖ_ｉｎ−Ｖ_ｏｕｔ）／２＝−Ｖ_ｏｕｔ／２となる。
よって、図１０の回路においては、入力端子Ｕ_１，Ｖ_１の電位変動幅は入力電圧Ｖ_ｉｎによらず、出力電圧Ｖ_ｏｕｔのみによって決まる。 For example, considering the case where the switching element 3 is turned off and the diodes 5 and 6 are turned on, the potential of the input terminal U ₁ is equal to the potential of the output terminal P, and the potential of the input terminal V ₁ is equal to the potential of the output terminal N. Note that the forward voltage drop of the diode is ignored.
At this time, the reactor 2a, since the 2b difference voltage between the input voltage _{V in} and the output voltage _{V out} is applied by _{1/2, V La = V Lb =} (V in -V out) / 2 , and the input terminal U ₁ , that is, the potential of the output terminal P is V _in / 2− (V _in −V _out ) / 2 = V _out / 2, and the potential of the input terminal V ₁ , that is, the potential of the output terminal N is −V _in / 2 + (V _in −V _out ) / 2 = −V _out / 2.
Thus, in the circuit of Figure 10, the potential variation width of the input terminals _U 1, _{V 1} regardless of the input voltage _{V in,} determined by only the output voltage _{V out.}

その後にスイッチング素子３または４が再度オンすると、入力端子Ｕ_１，Ｖ_１が短絡されてダイオード５〜８がすべてオフ状態となり、直流回路は交流回路と切り離される。このため、対地寄生キャパシタンス１０５を充放電する電流が流れないので、キャパシタンス１０５の両端電圧は変化しない。
以上の説明から明らかなように、出力端子Ｐ，Ｎの電位は入力電圧Ｖ_ｉｎの瞬時値やスイッチング動作に関わらず、図１１に示すごとく、一定の直流値すなわち（＋Ｖ_ｏｕｔ／２），（−Ｖ_ｏｕｔ／２）となる。このとき、対地寄生キャパシタンス１０５を介して流れる漏洩電流はほぼ０であるので、これによるノイズの発生は防止される。 Thereafter, when the switching element 3 or 4 is turned on again, the input terminals U ₁ and V ₁ are short-circuited, and all the diodes 5 to 8 are turned off, and the DC circuit is disconnected from the AC circuit. For this reason, since the electric current which charges / discharges the earth parasitic capacitance 105 does not flow, the both-ends voltage of the capacitance 105 does not change.
As apparent from the above description, the output terminal P, the potential of the N regardless of the instantaneous value and the switching operation of the input voltage V _in, as shown in FIG. 11, constant direct current value, or _{(+ V out / 2),} ( −V _out / 2). At this time, since the leakage current flowing through the ground parasitic capacitance 105 is almost zero, generation of noise due to this is prevented.

なお、上記の原理に関しては、特許文献２において、系統連系インバータ装置を構成する直流−交流変換回路について説明されている。   In addition, regarding said principle, in patent document 2, the direct current-alternating current converter circuit which comprises a grid connection inverter apparatus is demonstrated.

特開平３−１４３２６６号公報（第２頁右上欄第１０行〜右下欄第１８行、第１図等）JP-A-3-143266 (second page, upper right column, line 10 to lower right column, line 18, FIG. 1, etc.) 特開２００９−８９５４１号公報（段落[００２１]〜[００２５]、図１等）JP 2009-89541 A (paragraphs [0021] to [0025], FIG. 1 etc.)

前述したように、図１０に示した従来技術によれば、出力端子Ｎの対地寄生キャパシタンス１０５による漏洩電流を減少させることが可能である。
しかしながら、入力端子Ｕ_１，Ｖ_１にも対地寄生キャパシタンス１０３，１０４が存在し、スイッチングに伴う各端子Ｕ_１，Ｖ_１の電位変動によりこれらのキャパシタンス１０３，１０４を介して漏洩電流が流れる。このため、図１０の従来技術ではノイズの発生を十分に抑制することができないという問題があった。 As described above, according to the prior art shown in FIG. 10, it is possible to reduce the leakage current due to the ground parasitic capacitance 105 at the output terminal N.
However, ground parasitic capacitances 103 and 104 also exist at the input terminals U ₁ and V ₁ , and a leakage current flows through these capacitances 103 and 104 due to potential fluctuations of the terminals U ₁ and V ₁ due to switching. For this reason, the conventional technique of FIG. 10 has a problem that the generation of noise cannot be sufficiently suppressed.

そこで、本発明の解決課題は、外部に流出する漏洩電流を減少させてノイズの発生を防止するようにした直流電源装置を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a DC power supply apparatus that reduces the leakage current flowing out to the outside and prevents the generation of noise.

上記課題を解決するため、請求項１に係る発明は、一方の交流入力端子が第１のリアクトルを介して交流電源の一端に接続され、かつ、他方の交流入力端子が第２のリアクトルを介して交流電源の他端に接続されると共に、直流出力端子が負荷に接続されるダイオードブリッジと、
前記ダイオードブリッジの一対の交流入力端子間に接続された双方向スイッチと、を備え、
前記双方向スイッチをオン・オフ制御して前記ダイオードブリッジの入力電流を入力電圧と同位相の正弦波に保ちつつ所定の直流出力電圧を前記負荷に供給する直流電源装置において、
前記ダイオードブリッジを構成するダイオードと前記双方向スイッチを構成する半導体スイッチング素子とを、プリント基板上で平面的に線対称となる位置に配置すると共に、
前記ダイオードブリッジの一方の交流入力端子と前記双方向スイッチの一端とを接続する第１の配線パターンと、前記ダイオードブリッジの他方の交流入力端子と前記双方向スイッチの他端とを接続する第２の配線パターンとを、それぞれ別のプリント基板上に形成してこれらのプリント基板を積層し、
前記第１の配線パターン及び前記第２の配線パターンをほぼ同一形状に形成して両配線パターンが平面的に重なり合うように配置したものである。 In order to solve the above-mentioned problem, the invention according to claim 1 is characterized in that one AC input terminal is connected to one end of an AC power supply via a first reactor, and the other AC input terminal is connected via a second reactor. A diode bridge connected to the other end of the AC power source and having a DC output terminal connected to the load;
A bidirectional switch connected between a pair of AC input terminals of the diode bridge,
In the direct current power supply apparatus for supplying a predetermined direct current output voltage to the load while maintaining the input current of the diode bridge in a sine wave in phase with the input voltage by controlling the bidirectional switch on and off,
The diode that constitutes the diode bridge and the semiconductor switching element that constitutes the bidirectional switch are arranged at positions that are line-symmetric in plane on the printed circuit board,
A first wiring pattern that connects one AC input terminal of the diode bridge and one end of the bidirectional switch, and a second wiring pattern that connects the other AC input terminal of the diode bridge and the other end of the bidirectional switch. Are formed on different printed circuit boards, and these printed circuit boards are stacked.
The first wiring pattern and the second wiring pattern are formed in substantially the same shape, and are arranged so that both wiring patterns overlap in a plane.

請求項２に係る発明は、一方の交流入力端子が第１のリアクトルを介して交流電源の一端に接続され、かつ、他方の交流入力端子が第２のリアクトルを介して交流電源の他端に接続されると共に、直流出力端子が負荷に接続されるダイオードブリッジと、
前記ダイオードブリッジの一対の交流入力端子間に接続された双方向スイッチと、を備え、
前記双方向スイッチをオン・オフ制御して前記ダイオードブリッジの入力電流を入力電圧と同位相の正弦波に保ちつつ所定の直流出力電圧を前記負荷に供給する直流電源装置において、
前記ダイオードブリッジを構成するダイオードと前記双方向スイッチを構成する半導体スイッチング素子とを、平面的に線対称となる位置に配置すると共に、
前記ダイオードブリッジの一方の交流入力端子と前記双方向スイッチの一端とを接続する第１の金属バーと、前記ダイオードブリッジの他方の交流入力端子と前記双方向スイッチの他端とを接続する第２の金属バーとを互いに絶縁しつつ積層し、
前記第１の金属バー及び前記第２の金属バーをほぼ同一形状に形成して両金属バーが平面的に重なり合うように配置したものである。 In the invention according to claim 2, one AC input terminal is connected to one end of the AC power supply via the first reactor, and the other AC input terminal is connected to the other end of the AC power supply via the second reactor. And a diode bridge whose DC output terminal is connected to the load, and
A bidirectional switch connected between a pair of AC input terminals of the diode bridge,
In the direct current power supply apparatus for supplying a predetermined direct current output voltage to the load while maintaining the input current of the diode bridge in a sine wave in phase with the input voltage by controlling the bidirectional switch on and off,
The diode that constitutes the diode bridge and the semiconductor switching element that constitutes the bidirectional switch are arranged in a line-symmetrical position in a plane,
A first metal bar that connects one AC input terminal of the diode bridge and one end of the bidirectional switch, and a second metal bar that connects the other AC input terminal of the diode bridge and the other end of the bidirectional switch. The metal bars are laminated while being insulated from each other,
The first metal bar and the second metal bar are formed in substantially the same shape, and the two metal bars are arranged so as to overlap in a plane.

本発明によれば、ダイオードブリッジを構成するダイオード、双方向スイッチを構成する半導体スイッチング素子、及び、ダイオードブリッジの各交流入力端子と双方向スイッチの両端とを接続する配線パターンまたは金属バーの平面的な配置を改良することにより、前記交流入力端子の対地寄生キャパシタンスを介して外部に流れる漏洩電流を減少させ、ノイズの発生を抑制することができる。   According to the present invention, the diode constituting the diode bridge, the semiconductor switching element constituting the bidirectional switch, and the wiring pattern connecting the AC input terminals of the diode bridge and both ends of the bidirectional switch or the planar metal bar By improving the arrangement, the leakage current flowing to the outside via the ground parasitic capacitance of the AC input terminal can be reduced, and the generation of noise can be suppressed.

本発明の第１実施形態における主要部の説明図である。It is explanatory drawing of the principal part in 1st Embodiment of this invention. 本発明の第２実施形態を示す回路図である。It is a circuit diagram which shows 2nd Embodiment of this invention. 図２の回路に対応する部品配置、配線パターン及び対応する回路を示す図である。FIG. 3 is a diagram illustrating a component arrangement, a wiring pattern, and a corresponding circuit corresponding to the circuit of FIG. 2. 本発明の第３実施形態を示す回路図である。It is a circuit diagram which shows 3rd Embodiment of this invention. 図４の回路に対応する部品配置、配線パターン及び対応する回路を示す図である。FIG. 5 is a diagram illustrating a component arrangement, a wiring pattern, and a corresponding circuit corresponding to the circuit of FIG. 4. 本発明の第４実施形態を示す回路図である。It is a circuit diagram which shows 4th Embodiment of this invention. 図６の回路に対応する部品配置、配線パターン及び対応する回路を示す図である。FIG. 7 is a diagram illustrating a component arrangement, a wiring pattern, and a corresponding circuit corresponding to the circuit of FIG. 6. 本発明の他の実施形態における主要部の側面図である。It is a side view of the principal part in other embodiment of this invention. 本発明の実施形態における双方向スイッチの他の例を示す回路図である。It is a circuit diagram which shows the other example of the bidirectional | two-way switch in embodiment of this invention. 直流電源装置の従来技術を示す回路図である。It is a circuit diagram which shows the prior art of a DC power supply device. 図１０における各部の電位変動を示す図である。It is a figure which shows the electric potential fluctuation | variation of each part in FIG.

以下、図に沿って本発明の実施形態を説明する。
まず、図１は、本発明の第１実施形態の主要部を示すものである。図１（ａ），（ｂ），（ｃ）は、図１０に示した回路構成の直流電源装置を構成する場合に、各素子を実装するために使用されるプリント基板２０１，２０２，２０３を平面的に（上面から）見た部品配置及び配線パターン（左側に示した図）、並びに、その配線パターンの回路上の部位（右側に示した回路の太線部分）を示している。
また、図１（ｄ）は、プリント基板２０１，２０２，２０３を側面から見た図である。但し、見易くするために、プリント基板及び配線パターンの厚さは実際よりも誇張してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, FIG. 1 shows a main part of the first embodiment of the present invention. 1A, 1B, and 1C show printed circuit boards 201, 202, and 203 used for mounting each element when the DC power supply device having the circuit configuration shown in FIG. The component arrangement and the wiring pattern (shown on the left side) as viewed in plan (from the top), and the part of the wiring pattern on the circuit (the thick line portion of the circuit shown on the right side) are shown.
FIG. 1D is a view of the printed circuit boards 201, 202, and 203 as viewed from the side. However, in order to make it easy to see, the thickness of the printed circuit board and the wiring pattern is exaggerated from the actual one.

図１（ａ）〜（ｄ）において、図１０と同一の部品については同一の番号を付してあり、図１（ａ）〜（ｃ）の左側のハッチング部分に付したＰ，Ｎ，Ｍ_１，Ｕ_１，Ｖ_１は、それぞれ右側の回路図に太線で示した同一符号の配線パターンに相当する。なお、配線パターンＰ，Ｎ，Ｕ_１，Ｖ_１は、前述した出力端子Ｐ，Ｎ、入力端子Ｕ_１，Ｖ_１と電気的に等価である。また、Ｋはダイオードのカソード、Ａはアノード、Ｇはスイッチング素子のゲート、Ｄはドレイン、Ｓはソースを示す。 1 (a) to 1 (d), the same parts as those in FIG. 10 are denoted by the same reference numerals, and P, N, and M attached to the left hatched portions in FIGS. 1 (a) to 1 (c). ₁ , U ₁ , and V ₁ correspond to wiring patterns with the same reference numerals indicated by thick lines in the circuit diagram on the right side. The wiring patterns P, N, U ₁ and V ₁ are electrically equivalent to the output terminals P and N and the input terminals U ₁ and V ₁ described above. K is the cathode of the diode, A is the anode, G is the gate of the switching element, D is the drain, and S is the source.

この実施形態において、半導体スイッチング素子３，４及びダイオード５〜８には樹脂モールドパッケージから２本または３本の配線用リードが出る形状のものを用い、多層プリント基板に実装して回路を構成する。実際には、スイッチング素子３，４及びダイオード５〜８には冷却フィンが取り付けられることがあるが、便宜的に図示を省略する。   In this embodiment, the semiconductor switching elements 3 and 4 and the diodes 5 to 8 have a shape in which two or three wiring leads come out from a resin mold package, and are mounted on a multilayer printed circuit board to constitute a circuit. . In practice, cooling fins may be attached to the switching elements 3 and 4 and the diodes 5 to 8, but the illustration is omitted for convenience.

図１（ａ）に示すプリント基板２０１には、第１層の配線パターンが形成されている。すなわち、第１層には、ダイオード５，７のカソード同士を接続する配線パターンＰと、ダイオード６，８のアノード同士を接続する配線パターンＮと、スイッチング素子３，４のソース同士を接続する配線パターンＭ_１と、が形成されている。
なお、図１（ａ）における冷却面とは、図示されていない冷却フィンを取り付けて部品を冷却するために、部品内部の半導体チップと表面までの熱抵抗を低くしている面である。 On the printed board 201 shown in FIG. 1A, a first layer wiring pattern is formed. That is, in the first layer, the wiring pattern P that connects the cathodes of the diodes 5 and 7, the wiring pattern N that connects the anodes of the diodes 6 and 8, and the wiring that connects the sources of the switching elements 3 and 4. pattern M _1, are formed.
Note that the cooling surface in FIG. 1A is a surface in which the thermal resistance to the semiconductor chip inside the component and the surface is lowered in order to cool the component by attaching a cooling fin (not shown).

図１（ｂ）に示すプリント基板２０２には、第２層の配線パターンが形成されている。この第２層には、ダイオード５のアノード、ダイオード６のカソード、スイッチング素子３のドレインを接続する配線パターンＵ_１（請求項における第１の配線パターン）が形成されている。
また、図１（ｃ）に示すプリント基板２０３には、第３層の配線パターンが形成されている。この第３層には、ダイオード７のアノード、ダイオード８のカソード、スイッチング素子４のドレインを接続する配線パターンＶ_１（請求項における第２の配線パターン）が形成されている。
勿論、各配線パターンが形成される層は、上記の例に何ら限定されるものではなく、例えば、第２層、第３層を入れ替えてもよい。 A second-layer wiring pattern is formed on the printed circuit board 202 shown in FIG. In the second layer, a wiring pattern U ₁ (first wiring pattern in the claims) for connecting the anode of the diode 5, the cathode of the diode 6, and the drain of the switching element 3 is formed.
Also, a third-layer wiring pattern is formed on the printed circuit board 203 shown in FIG. In the third layer, a wiring pattern V ₁ (second wiring pattern in the claims) is formed to connect the anode of the diode 7, the cathode of the diode 8, and the drain of the switching element 4.
Of course, the layer in which each wiring pattern is formed is not limited to the above example. For example, the second layer and the third layer may be interchanged.

図１（ａ）〜（ｃ）から明らかなように、スイッチング素子３，４及びダイオード５〜８は、平面的に（上面から見て）中心線Ｃ_１，Ｃ_２を基準としてそれぞれ線対称の位置に配置されている。すなわち、中心線Ｃ_１を基準とした場合、この中心線Ｃ_１上にスイッチング素子３，４が配置され、その両側にダイオード５〜８が線対称に配置されている。また、中心線Ｃ_２を基準とした場合、中心線Ｃ_２の両側にダイオード５，６及びスイッチング素子３と、ダイオード７，８及びスイッチング素子４とが線対称に配置されている。 As is clear from FIGS. 1A to 1C, the switching elements 3 and 4 and the diodes 5 to 8 are symmetrical with respect to the center lines C ₁ and C ₂ in plan view (as viewed from above). Placed in position. That is, when relative to the center line C _1, the switching elements 3 and 4 is disposed on the center line C _1, on both sides diodes 5-8 are arranged in line symmetry. Also, when the center line C ₂ as a reference, and the diodes 5, 6 and the switching element 3 on either side of the center line C _2, are arranged in a diode 7, 8 and the switching element 4 transgression symmetrical.

更に、図１（ｂ）の配線パターンＵ_１は、各素子との接続部分を除けば、前記中心線Ｃ_１，Ｃ_２を基準としてほぼ線対称の形状であり、図１（ｃ）の配線パターンＶ_１も、前記中心線Ｃ_１，Ｃ_２を基準としてほぼ線対称の形状である。更に、配線パターンＵ_１と配線パターンＶ_１とは、各素子との接続部分を除けばほぼ同一形状となっている。
このため、図１（ｄ）に示すように、プリント基板２０２，２０３を積層すると、配線パターンＵ_１と配線パターンＶ_１（ダイオードブリッジの入力端子に相当する）とは、各素子との接続部分を除けば、平面的にほぼ重なり合うことになる。 Furthermore, the wiring pattern U ₁ in FIG. 1B has a substantially line-symmetric shape with respect to the center lines C ₁ and C ₂ except for the connection portion with each element, and the wiring pattern U ₁ in FIG. The pattern V ₁ also has a substantially line-symmetric shape with respect to the center lines C ₁ and C ₂ . Furthermore, the wiring pattern U ₁ and the wiring pattern V ₁ have substantially the same shape except for the connection portion with each element.
Therefore, as shown in FIG. 1D, when the printed circuit boards 202 and 203 are stacked, the wiring pattern U ₁ and the wiring pattern V ₁ (corresponding to the input terminal of the diode bridge) are connected to each element. Except for, it will almost overlap in plan.

次に、図１（ｄ）において、Ｅは直流電源装置の接地部位であるフレームを示しており、このフレームＥは、前述した接地電位Ｅと電気的に等価である。
図示するように、配線パターンＵ_１とフレームＥとの間には寄生キャパシタンス１０３が存在すると共に、配線パターンＶ_１とフレームＥとの間には寄生キャパシタンス１０４が存在する。寄生キャパシタンス１０３，１０４は、実際には空間に分布しているが、図１（ｄ）では複数のコンデンサを並列に配置することで模式的に表してある。 Next, in FIG. 1D, E indicates a frame that is a grounding part of the DC power supply device, and this frame E is electrically equivalent to the above-described ground potential E.
As shown in the drawing, a parasitic capacitance 103 exists between the wiring pattern U ₁ and the frame E, and a parasitic capacitance 104 exists between the wiring pattern V ₁ and the frame E. Although the parasitic capacitances 103 and 104 are actually distributed in space, in FIG. 1D, the parasitic capacitances 103 and 104 are schematically represented by arranging a plurality of capacitors in parallel.

一般に、キャパシタンスは電極面積と電極間距離、電極間に存在する物質の誘電率によって決まるものであるが、図１（ａ）〜（ｄ）に示したような各部品の配置構造により、本実施形態における寄生キャパシタンス１０３，１０４はほとんど等しくなる。
一方、図１１に示したように、入力端子Ｕ_１の電位すなわち寄生キャパシタンス１０３の両端電圧と、入力端子Ｖ_１の電位すなわち寄生キャパシタンス１０４の両端電圧とは、逆向きで大きさが等しい。従って、寄生キャパシタンス１０３，１０４を介して流れる漏洩電流も、逆向きで大きさが等しくなる。更に、寄生キャパシタンス１０３，１０４を構成する模式的な各コンデンサは、平面的にほとんど同じ位置に分布しているので、寄生キャパシタンス１０３の漏洩電流Ｉ_ｕはそのまま寄生キャパシタンス１０４の漏洩電流Ｉ_ｖとなって最短距離で回路内を循環するため、外部への流出がほとんどなくなる。 In general, the capacitance is determined by the electrode area, the distance between the electrodes, and the dielectric constant of the substance existing between the electrodes. However, the capacitance is determined by the arrangement structure of each component as shown in FIGS. The parasitic capacitances 103, 104 in the form are almost equal.
On the other hand, as shown in FIG. 11, the potential of the input terminal U ₁ , that is, the voltage across the parasitic capacitance 103, and the potential of the input terminal V ₁ , that is, the voltage across the parasitic capacitance 104, are opposite in magnitude. Accordingly, the leakage currents flowing through the parasitic capacitances 103 and 104 are equal in the opposite direction. Furthermore, since the schematic capacitors constituting the parasitic capacitances 103 and 104 are distributed almost at the same position in plan view, the leakage current I _u of the parasitic capacitance 103 becomes the leakage current I _v of the parasitic capacitance 104 as it is. Because it circulates in the circuit at the shortest distance, there is almost no outflow to the outside.

次に、図２は本発明の第２実施形態の回路図である。この実施形態は、半導体スイッチング素子として、逆方向電圧に対して耐圧を持ち、逆方向電流を流さないＩＧＢＴ(Insulated Gate Bipolar Transistor)、いわゆる逆阻止ＩＧＢＴを用い、このスイッチング素子２０，２１を逆方向に並列接続して双方向スイッチを構成した例である。   Next, FIG. 2 is a circuit diagram of a second embodiment of the present invention. In this embodiment, an IGBT (Insulated Gate Bipolar Transistor) that has a withstand voltage against a reverse voltage and does not flow a reverse current, a so-called reverse blocking IGBT, is used as a semiconductor switching element. Are two-way switches connected in parallel.

図３は、図２の回路に対応する部品配置、配線パターン及び対応する回路を示している。
図３（ａ），（ｂ），（ｃ）は、図２に示した直流電源装置を構成する場合のプリント基板３０１，３０２，３０３を平面的に見た部品配置及び配線パターン（左側に示した図）、並びに、対応する回路図（右側に示した図）である。これらの図３（ａ），（ｂ），（ｃ）及び図２では、同一部品に同一番号を付してある。
なお、図３（ａ），（ｂ），（ｃ）において、Ｃはスイッチング素子２０，２１のコレクタ、Ｅはエミッタ、Ｇはゲートを示している。 FIG. 3 shows a component arrangement, a wiring pattern, and a corresponding circuit corresponding to the circuit of FIG.
3A, 3B, and 3C show component arrangements and wiring patterns (shown on the left side) when the printed circuit boards 301, 302, and 303 are viewed in plan when the DC power supply device shown in FIG. And a corresponding circuit diagram (shown on the right side). 3 (a), 3 (b), 3 (c) and FIG. 2, the same numbers are assigned to the same parts.
3A, 3B, and 3C, C represents the collectors of the switching elements 20 and 21, E represents the emitter, and G represents the gate.

この第２実施形態においても、スイッチング素子２０，２１及びダイオード５〜８が平面的に中心線Ｃ_１，Ｃ_２を基準としてそれぞれ線対称の位置に配置されている。
また、図３（ｂ）の配線パターンＵ_１は、各素子との接続部分を除けば、前記中心線Ｃ_１，Ｃ_２を基準として線対称の形状であり、図３（ｃ）の配線パターンＶ_１も、同様に前記中心線Ｃ_１，Ｃ_２を基準として線対称の形状である。更に、配線パターンＵ_１と配線パターンＶ_１とは、各素子との接続部分を除けばほぼ同一形状であるため、プリント基板３０２，３０３を積層した際に、配線パターンＵ_１と配線パターンＶ_１とは、各素子との接続部分を除けば、平面的にほぼ重なり合うことになる。
この第２実施形態の作用効果は実質的に第１実施形態と同様であり、図２の寄生キャパシタンス１０３，１０４を介して外部に流れる漏洩電流を減少させることができる。 Also in the second embodiment, the switching elements 20 and 21 and the diodes 5 to 8 are arranged in line-symmetrical positions with respect to the center lines C ₁ and C ₂ in plan view.
Further, the wiring pattern U ₁ in FIG. 3B has a line-symmetric shape with respect to the center lines C ₁ and C ₂ except for a connection portion with each element, and the wiring pattern in FIG. Similarly, V ₁ has a line-symmetric shape with respect to the center lines C ₁ and C ₂ . Further, the wiring pattern U ₁ and the wiring pattern V ₁ was, since it is substantially the same shape except the connecting portion between the elements, upon stacking the printed board 302, the wiring pattern U ₁ and the wiring pattern V ₁ Means that, except for the connection portion with each element, the two substantially overlap in a plane.
The operational effect of the second embodiment is substantially the same as that of the first embodiment, and the leakage current flowing to the outside through the parasitic capacitances 103 and 104 in FIG. 2 can be reduced.

図４は、本発明の第３実施形態の主要部を示している。この実施形態は、半導体スイッチング素子として第１実施形態と同様にＭＯＳＦＥＴを用いると共に、図１０のスイッチング素子３，４に相当するものとして各２個のスイッチング素子３１，３３の直列回路及びスイッチング素子３２，３４の直列回路を構成し、出力端子Ｐ，Ｎ間にコンデンサ９ａ，９ｂの直列回路を接続してその中性点Ｍをスイッチング素子３３，３４同士の接続点に接続したものである。   FIG. 4 shows a main part of the third embodiment of the present invention. In this embodiment, a MOSFET is used as a semiconductor switching element as in the first embodiment, and a series circuit of two switching elements 31 and 33 and a switching element 32 corresponding to the switching elements 3 and 4 in FIG. , 34 is configured, a series circuit of capacitors 9a, 9b is connected between the output terminals P, N, and a neutral point M is connected to a connection point between the switching elements 33, 34.

この第３実施形態では、スイッチング素子３１〜３４にそれぞれコンデンサ９ａまたは９ｂの電圧が印加されるため、出力電圧Ｖ_ｏｕｔが等しければ、図１０のスイッチング素子３，４に比べて１／２の耐圧を有するスイッチング素子３１〜３４を使用することができる。
なお、図１１に示した原理により、中性点Ｍは出力端子Ｐ，Ｎの中間電位すなわち接地電位Ｅに保たれるため、中性点Ｍをフレームに直接接続することも可能である。 In the third embodiment, since the voltage of the capacitor 9a or 9b is applied to the switching elements 31 to 34, respectively, if the output voltage _Vout is equal, the breakdown voltage is ½ that of the switching elements 3 and 4 in FIG. Switching elements 31 to 34 having the above can be used.
According to the principle shown in FIG. 11, since the neutral point M is maintained at the intermediate potential of the output terminals P and N, that is, the ground potential E, the neutral point M can be directly connected to the frame.

図５は、図４の回路に対する部品配置、配線パターン及び対応する回路を示している。
図５（ａ），（ｂ），（ｃ）は、図４に示した直流電源装置を構成する場合のプリント基板４０１，４０２，４０３を平面的に見た部品配置及び配線パターン（左側に示した図）、並びに、対応する回路図（右側に示した図）である。これらの図５（ａ），（ｂ），（ｃ）及び図４では、同一部品に同一番号を付してある。
なお、図５（ａ）において、Ｍ_２，Ｍ_３は、スイッチング素子３１，３３のソース同士、スイッチング素子３２，３４のソース同士をそれぞれ接続する配線パターンである。 FIG. 5 shows component placement, wiring patterns and corresponding circuits for the circuit of FIG.
FIGS. 5A, 5B, and 5C show component arrangements and wiring patterns (shown on the left side) when the printed circuit boards 401, 402, and 403 are viewed in plan when the DC power supply device shown in FIG. And a corresponding circuit diagram (shown on the right side). In these FIGS. 5 (a), (b), (c) and FIG. 4, the same numbers are assigned to the same parts.
In FIG. 5A, M ₂ and M ₃ are wiring patterns that connect the sources of the switching elements 31 and 33 and the sources of the switching elements 32 and 34, respectively.

この第３実施形態においても、スイッチング素子３１〜３４及びダイオード５〜８が、平面的に中心線Ｃ_１，Ｃ_２を基準としてそれぞれ線対称の位置に配置されている。
また、図５（ｂ）の配線パターンＵ_１は、各素子との接続部分を除けば、前記中心線Ｃ_１，Ｃ_２を基準としてほぼ線対称の形状であり、図５（ｃ）の配線パターンＶ_１も、同様に前記中心線Ｃ_１，Ｃ_２を基準としてほぼ線対称の形状である。更に、配線パターンＵ_１と配線パターンＶ_１とは、平面的にほぼ同一形状であり、プリント基板４０２，４０３を積層した際に、配線パターンＵ_１と配線パターンＶ_１とが平面的にほぼ重なり合うようになっている。
この第３実施形態の作用効果も実質的に第１実施形態、第２実施形態と同様であり、図４の寄生キャパシタンス１０３，１０４を介して外部に流出する漏洩電流を減少させることができる。 Also in the third embodiment, the switching elements 31 to 34 and the diodes 5 to 8 are arranged in line-symmetrical positions with respect to the center lines C ₁ and C ₂ in plan view.
Further, the wiring pattern U ₁ in FIG. 5B has a substantially line-symmetric shape with respect to the center lines C ₁ and C ₂ except for a connection portion with each element, and the wiring pattern U ₁ in FIG. Similarly, the pattern V ₁ has a substantially line-symmetric shape with respect to the center lines C ₁ and C ₂ . Furthermore, the wiring pattern U ₁ and the wiring pattern V ₁ have substantially the same shape in plan, and when the printed boards 402 and 403 are stacked, the wiring pattern U ₁ and the wiring pattern V ₁ substantially overlap in plan. It is like that.
The effects of the third embodiment are substantially the same as those of the first and second embodiments, and the leakage current flowing out to the outside through the parasitic capacitances 103 and 104 in FIG. 4 can be reduced.

図６は、本発明の第４実施形態の主要部を示している。この実施形態は、半導体スイッチング素子として第２実施形態と同様に逆阻止ＩＧＢＴを用いると共に、２個のスイッチング素子４１，４２の逆並列回路とスイッチング素子４３，４４の逆並列回路との接続点を、コンデンサ９ａ，９ｂ間の中性点Ｍに接続したものである。
この場合、出力電圧Ｖ_ｏｕｔが等しければ、図２のスイッチング素子２０，２１に比べて１／２の耐圧を有するスイッチング素子４１〜４４を用いることができる。また、中性点Ｍをフレームに直接接続することも可能である。 FIG. 6 shows a main part of the fourth embodiment of the present invention. In this embodiment, a reverse blocking IGBT is used as a semiconductor switching element as in the second embodiment, and a connection point between the antiparallel circuit of the two switching elements 41 and 42 and the antiparallel circuit of the switching elements 43 and 44 is provided. Are connected to a neutral point M between the capacitors 9a and 9b.
In this case, if the output voltage V _out is equal, the switching elements 41 to 44 having a withstand voltage ½ that of the switching elements 20 and 21 of FIG. 2 can be used. It is also possible to connect the neutral point M directly to the frame.

図７は、図６の回路に対する部品配置、配線パターン及び対応する回路を示している。
図７（ａ），（ｂ），（ｃ）は、図６に示した直流電源装置を構成する場合のプリント基板５０１，５０２，５０３を平面的に見た部品配置及び配線パターン（左側に示した図）、並びに、対応する回路図（右側に示した図）である。これらの図７（ａ），（ｂ），（ｃ）及び図６では、同一部品に同一番号を付してある。
なお、図７（ａ）において、Ｍはスイッチング素子４１，４３のエミッタ及びスイッチング素子４２，４４のコレクタを一括して接続する配線パターンであり、中性点Ｍと電気的に等価である。 FIG. 7 shows component placement, wiring patterns and corresponding circuits for the circuit of FIG.
7A, 7B, and 7C show component arrangements and wiring patterns (shown on the left side) in plan view of the printed circuit boards 501, 502, and 503 when the DC power supply device shown in FIG. And a corresponding circuit diagram (shown on the right side). 7 (a), (b), (c) and FIG. 6, the same numbers are assigned to the same parts.
In FIG. 7A, M is a wiring pattern for connecting the emitters of the switching elements 41 and 43 and the collectors of the switching elements 42 and 44 in a lump, and is electrically equivalent to the neutral point M.

この第４実施形態においても、スイッチング素子４１〜４４及びダイオード５〜８が、平面的に中心線Ｃ_１，Ｃ_２を基準としてそれぞれ線対称の位置に配置されている。
また、図７（ｂ）の配線パターンＵ_１は、各素子との接続部分を除けば、平面的に前記中心線Ｃ_１，Ｃ_２を基準としてほぼ線対称の形状であり、図７（ｃ）の配線パターンＶ_１も、同様に前記中心線Ｃ_１，Ｃ_２を基準としてほぼ線対称の形状である。更に、配線パターンＵ_１と配線パターンＶ_１とは、各素子との接続部分を除けば、平面的にほぼ同一形状であり、プリント基板５０２，５０３を積層すると、配線パターンＵ_１と配線パターンＶ_１とは平面的にほぼ重なり合うことになる。
この第４実施形態の作用効果も実質的に第１〜第３実施形態と同様であり、図６の寄生キャパシタンス１０３，１０４を介して外部に流れる漏洩電流を減少させることができる。 Also in the fourth embodiment, the switching elements 41 to 44 and the diodes 5 to 8 are arranged at positions that are line-symmetric with respect to the center lines C ₁ and C ₂ in plan view.
Further, the wiring pattern U ₁ in FIG. 7B has a substantially line-symmetric shape with respect to the center lines C ₁ and C ₂ in plan view except for the connection portion with each element. Similarly, the wiring pattern V ₁ of FIG. ₂ is also substantially line-symmetric with respect to the center lines C ₁ and C ₂ . Furthermore, the wiring pattern U ₁ and the wiring pattern V ₁ have substantially the same shape in a plan view except for a connection portion with each element. When the printed boards 502 and 503 are stacked, the wiring pattern U ₁ and the wiring pattern V ₁ are stacked. ₁ substantially overlaps in plan view.
The operational effects of the fourth embodiment are substantially the same as those of the first to third embodiments, and the leakage current flowing to the outside through the parasitic capacitances 103 and 104 in FIG. 6 can be reduced.

なお、各実施形態における部品配置や配線パターンは何ら限定的なものではない。例えば、図１，図３，図５，図７では各素子の冷却面を全て図の上側に配置しているが、図８に示すように、各素子の冷却面が向かい合うように配置して各素子を共通の冷却板６００に取り付けてもよい。   In addition, the component arrangement and the wiring pattern in each embodiment are not limited at all. For example, in FIG. 1, FIG. 3, FIG. 5, and FIG. 7, the cooling surfaces of the respective elements are all arranged on the upper side of the drawing, but as shown in FIG. Each element may be attached to a common cooling plate 600.

更に、双方向スイッチとしては、例えば、図９（ａ），（ｂ），（ｃ）に示すような半導体スイッチング素子とダイオードとの組み合わせにより構成してもよい。図９（ａ），（ｂ），（ｃ）において、Ｄ_１〜Ｄ_４はダイオード、Ｑ_１，Ｑ_２は半導体スイッチング素子、Ｔ_１，Ｔ_２は双方向スイッチの両端子である。なお、スイッチング素子Ｑ_１，Ｑ_２にはＩＧＢＴを用いてもよい。
これらの双方向スイッチを用いた場合の対応する配線パターンは図示を省略するが、前述した各実施形態と同様に、配線パターンＵ_１，Ｖ_１を極力同一形状で重なり合うようにすることで、寄生キャパシタンスを介した漏洩電流の流出を最小限にすることができる。 Further, as the bidirectional switch, for example, a combination of a semiconductor switching element and a diode as shown in FIGS. 9A, 9B, and 9C may be configured. Figure 9 (a), (b) , in _(c), D 1 ~D _{4 diodes, Q 1,} Q ₂ is a semiconductor switching _{element, T 1,} T ₂ is the both terminals of the bidirectional switch. It is also possible to use an IGBT for switching elements _Q 1, _{Q 2.}
Corresponding wiring patterns when these bidirectional switches are used are not shown in the figure. However, as in the above-described embodiments, the wiring patterns U ₁ and V ₁ are overlapped with the same shape as much as possible, thereby providing a parasitic pattern. Leakage current leakage through the capacitance can be minimized.

なお、上述した各実施形態では、プリント基板上の配線パターンによって回路を構成する場合を示したが、例えば冷却板の上にダイオード及びスイッチング素子を平面的に線対称に配置し、第１，第２の配線パターンＵ_１，Ｖ_１の代わりに銅バー等からなる第１，第２の金属バーを互いに絶縁しつつ積層して配線する場合でも、これらの金属バーをほぼ同一形状に形成して両金属バーが平面的に重なり合うように配置することにより、同様の作用効果を得ることができる。 In each of the above-described embodiments, the case where the circuit is configured by the wiring pattern on the printed board is shown. For example, the diode and the switching element are arranged on the cooling plate so as to be line-symmetrical in plane, and the first and first Even when the first and second metal bars made of copper bars or the like are laminated while being insulated from each other in place of the two wiring patterns U ₁ and V ₁ , these metal bars are formed in substantially the same shape. Similar effects can be obtained by arranging the two metal bars so as to overlap in a plane.

１：交流電源
２ａ，２ｂ：リアクトル
３，４：半導体スイッチング素子
５，６，７，８：ダイオード
９，９ａ，９ｂ：コンデンサ
１０：負荷
１１：配線インダクタンス
２０，２１，３１，３２，３３，３４，４１，４２，４３，４４：半導体スイッチング素子
１０１，１０２：接地コンデンサ
１０３，１０４，１０５：対地寄生キャパシタンス
２０１，２０２，２０３：プリント基板
３０１，３０２，３０３：プリント基板
４０１，４０２，４０３：プリント基板
５０１，５０２，５０３：プリント基板
６００：冷却板
Ｐ，Ｎ：配線パターン（出力端子）
Ｕ，Ｖ：出力端子
Ｕ_１，Ｖ_１：配線パターン（入力端子）
Ｍ_１，Ｍ_２，Ｍ_３：配線パターン
Ｍ：配線パターン（中性点）
Ｅ：フレーム（接地電位）
Ｄ_１〜Ｄ_４：ダイオード
Ｑ_１，Ｑ_２：半導体スイッチング素子
Ｔ_１，Ｔ_２：端子 1: AC power supply 2a, 2b: Reactor 3, 4: Semiconductor switching element 5, 6, 7, 8: Diode 9, 9a, 9b: Capacitor 10: Load 11: Wiring inductance 20, 21, 31, 32, 33, 34 41, 42, 43, 44: Semiconductor switching element 101, 102: Grounding capacitor 103, 104, 105: Ground parasitic capacitance 201, 202, 203: Printed circuit board 301, 302, 303: Printed circuit board 401, 402, 403: Print Substrate 501, 502, 503: Printed circuit board 600: Cooling plate P, N: Wiring pattern (output terminal)
U, V: output terminal U ₁ , V ₁ : wiring pattern (input terminal)
M ₁ , M ₂ , M ₃ : Wiring pattern M: Wiring pattern (neutral point)
E: Frame (ground potential)
D _{1 to} D ₄ : Diodes Q ₁ and Q ₂ : Semiconductor switching elements T ₁ and T ₂ : Terminals

Claims (2)

一方の交流入力端子が第１のリアクトルを介して交流電源の一端に接続され、かつ、他方の交流入力端子が第２のリアクトルを介して交流電源の他端に接続されると共に、直流出力端子が負荷に接続されるダイオードブリッジと、
前記ダイオードブリッジの一対の交流入力端子間に接続された双方向スイッチと、を備え、
前記双方向スイッチをオン・オフ制御して前記ダイオードブリッジの入力電流を入力電圧と同位相の正弦波に保ちつつ所定の直流出力電圧を前記負荷に供給する直流電源装置において、
前記ダイオードブリッジを構成するダイオードと前記双方向スイッチを構成する半導体スイッチング素子とを、プリント基板上で平面的に線対称となる位置に配置すると共に、
前記ダイオードブリッジの一方の交流入力端子と前記双方向スイッチの一端とを接続する第１の配線パターンと、前記ダイオードブリッジの他方の交流入力端子と前記双方向スイッチの他端とを接続する第２の配線パターンとを、それぞれ別のプリント基板上に形成してこれらのプリント基板を積層し、
前記第１の配線パターン及び前記第２の配線パターンをほぼ同一形状に形成して両配線パターンが平面的に重なり合うように配置したことを特徴とする直流電源装置。 One AC input terminal is connected to one end of the AC power supply via the first reactor, and the other AC input terminal is connected to the other end of the AC power supply via the second reactor, and a DC output terminal A diode bridge connected to the load;
A bidirectional switch connected between a pair of AC input terminals of the diode bridge,
In the direct current power supply apparatus for supplying a predetermined direct current output voltage to the load while maintaining the input current of the diode bridge in a sine wave in phase with the input voltage by controlling the bidirectional switch on and off,
The diode that constitutes the diode bridge and the semiconductor switching element that constitutes the bidirectional switch are arranged at positions that are line-symmetric in plane on the printed circuit board,
A first wiring pattern that connects one AC input terminal of the diode bridge and one end of the bidirectional switch, and a second wiring pattern that connects the other AC input terminal of the diode bridge and the other end of the bidirectional switch. Are formed on different printed circuit boards, and these printed circuit boards are stacked.
A DC power supply device, wherein the first wiring pattern and the second wiring pattern are formed in substantially the same shape, and are arranged so that both wiring patterns overlap in a plane. 一方の交流入力端子が第１のリアクトルを介して交流電源の一端に接続され、かつ、他方の交流入力端子が第２のリアクトルを介して交流電源の他端に接続されると共に、直流出力端子が負荷に接続されるダイオードブリッジと、
前記ダイオードブリッジの一対の交流入力端子間に接続された双方向スイッチと、を備え、
前記双方向スイッチをオン・オフ制御して前記ダイオードブリッジの入力電流を入力電圧と同位相の正弦波に保ちつつ所定の直流出力電圧を前記負荷に供給する直流電源装置において、
前記ダイオードブリッジを構成するダイオードと前記双方向スイッチを構成する半導体スイッチング素子とを、平面的に線対称となる位置に配置すると共に、
前記ダイオードブリッジの一方の交流入力端子と前記双方向スイッチの一端とを接続する第１の金属バーと、前記ダイオードブリッジの他方の交流入力端子と前記双方向スイッチの他端とを接続する第２の金属バーとを互いに絶縁しつつ積層し、
前記第１の金属バー及び前記第２の金属バーをほぼ同一形状に形成して両金属バーが平面的に重なり合うように配置したことを特徴とする直流電源装置。 One AC input terminal is connected to one end of the AC power supply via the first reactor, and the other AC input terminal is connected to the other end of the AC power supply via the second reactor, and a DC output terminal A diode bridge connected to the load;
A bidirectional switch connected between a pair of AC input terminals of the diode bridge,
In the direct current power supply apparatus for supplying a predetermined direct current output voltage to the load while maintaining the input current of the diode bridge in a sine wave in phase with the input voltage by controlling the bidirectional switch on and off,
The diode that constitutes the diode bridge and the semiconductor switching element that constitutes the bidirectional switch are arranged in a line-symmetrical position in a plane,
A first metal bar that connects one AC input terminal of the diode bridge and one end of the bidirectional switch, and a second metal bar that connects the other AC input terminal of the diode bridge and the other end of the bidirectional switch. The metal bars are laminated while being insulated from each other,
The direct current power supply device according to claim 1, wherein the first metal bar and the second metal bar are formed in substantially the same shape, and the two metal bars are arranged so as to overlap in a plane.

Images