JP2012238261A - Input device and method for manufacturing input device - Google Patents
Input device and method for manufacturing input device Download PDFInfo
- Publication number
- JP2012238261A JP2012238261A JP2011108103A JP2011108103A JP2012238261A JP 2012238261 A JP2012238261 A JP 2012238261A JP 2011108103 A JP2011108103 A JP 2011108103A JP 2011108103 A JP2011108103 A JP 2011108103A JP 2012238261 A JP2012238261 A JP 2012238261A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- transparent
- electrode layer
- base material
- input device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Laminated Bodies (AREA)
- Position Input By Displaying (AREA)
Abstract
Description
本発明は、入力装置及び入力装置の製造方法に関し、特に、一対の透明基材を正確に位置合わせして積層することができる入力装置及び入力装置の製造方法に関する。 The present invention relates to an input device and a method for manufacturing the input device, and more particularly to an input device and a method for manufacturing the input device capable of accurately aligning and stacking a pair of transparent substrates.
現在、携帯用の電子機器などの表示部として、表示画像のメニュー項目やオブジェクトを直接、指などで操作して座標入力を行うための透光型入力装置が用いられている。このような入力装置として種々の方式が挙げられるが、その中で、静電容量値の変化により入力位置情報を検知する静電容量式の入力装置が多く用いられている。 Currently, as a display unit of a portable electronic device or the like, a translucent input device for inputting coordinates by directly operating a menu item or object of a display image with a finger or the like is used. There are various types of such input devices. Among them, a capacitance type input device that detects input position information by a change in capacitance value is often used.
静電容量式の入力装置は、一対の透明基材と、表面を保護するための保護パネルとを有し構成されている。一対の透明基材にはそれぞれ透明電極層が形成されており、透明電極層間で静電容量を形成するように各透明基材が積層されている。静電容量式の入力装置は、透明電極層間の静電容量値の変化によって入力位置情報を検知することができる。したがって、入力装置を組み立てるときに一対の透明基材の積層位置がずれてしまうと、入力位置情報を正確に検知できないという問題が発生する。また、一対の透明基材と保護パネルとについても正確に位置合わせして積層されないと、入力操作が検知されない領域が生じる場合や、外観品質上の不具合となる場合がある。 The capacitance-type input device includes a pair of transparent base materials and a protection panel for protecting the surface. A transparent electrode layer is formed on each of the pair of transparent substrates, and the transparent substrates are laminated so as to form a capacitance between the transparent electrode layers. The capacitance type input device can detect the input position information by a change in capacitance value between the transparent electrode layers. Therefore, if the stacking position of the pair of transparent substrates is shifted when assembling the input device, there arises a problem that the input position information cannot be accurately detected. Further, if the pair of transparent base material and the protective panel are not accurately aligned and laminated, there may be a case where an input operation is not detected or a problem in appearance quality.
各透明基材、または各部材間を正確に位置合わせして積層する方法として、それぞれにアライメントマークを設けて画像認識により位置合わせする方法が知られている。例えば、特許文献１には、このようなアライメントマークの一例が開示されている。また、特許文献２には、非入力領域に形成されたアライメントマークによって、表示装置と入力装置とのアライメント精度を向上させることのできる構成が開示されている。特許文献３及び特許文献４には、入力領域に形成されたアライメントマークによって、表示装置と入力装置とのアライメント精度を向上させることができる構成が開示されている。 As a method of accurately aligning and laminating each transparent substrate or each member, a method of aligning by image recognition by providing an alignment mark for each is known. For example, Patent Document 1 discloses an example of such an alignment mark. Further, Patent Document 2 discloses a configuration that can improve the alignment accuracy between the display device and the input device by an alignment mark formed in the non-input region. Patent Documents 3 and 4 disclose a configuration in which the alignment accuracy between the display device and the input device can be improved by the alignment mark formed in the input region.
静電容量式の入力装置において、外部からの電磁ノイズ等の影響や、非入力領域を手や指で触れたときに透明電極層との間に発生する静電干渉の影響等により、誤入力や誤検出が生じてしまう問題がある。このような静電干渉を防ぐために、透明基材の入力領域を囲むようにＧＮＤ電極層が設けられている。しかしながら、ＧＮＤ電極層を形成するとともに、ＧＮＤ電極層の外側の非入力領域にアライメントマークを形成すると、非入力領域の面積が増大してしまい入力装置の狭額縁化が困難となる。 In a capacitance-type input device, erroneous input due to the influence of external electromagnetic noise or the like, or the influence of electrostatic interference generated between the transparent electrode layer when a non-input area is touched with a hand or finger, etc. There is a problem that false detection occurs. In order to prevent such electrostatic interference, a GND electrode layer is provided so as to surround the input region of the transparent substrate. However, if the GND electrode layer is formed and the alignment mark is formed in the non-input region outside the GND electrode layer, the area of the non-input region is increased and it is difficult to narrow the frame of the input device.
また、ＧＮＤ電極層よりも内方にアライメントマークが形成されると、アライメントマークと透明電極層との間で静電容量が形成されて、これにより入力領域内の静電容量分布が不均一になり、入力操作時の検出感度分布が不均一になるという課題が発生する。 In addition, when the alignment mark is formed inward of the GND electrode layer, a capacitance is formed between the alignment mark and the transparent electrode layer, thereby causing a non-uniform capacitance distribution in the input region. Therefore, there arises a problem that the distribution of detection sensitivity at the time of input operation becomes nonuniform.
本発明は、上記課題を解決し、静電干渉の抑制及び狭額縁化を実現するとともに、透明基材間を正確に位置合わせして積層することが可能な入力装置及び入力装置の製造方法を提供することを目的とする。 The present invention provides an input device and a method for manufacturing the input device that can solve the above-mentioned problems, realize electrostatic interference suppression and narrowing the frame, and accurately align and stack between transparent substrates. The purpose is to provide.
本発明の入力装置は、透光性の第１透明基材と、前記第１透明基材に対向して配置された第２透明基材と、前記第１透明基材及び前記第２透明基材の入力領域にそれぞれ形成された第１透明電極層と第２透明電極層と、前記第１透明基材の前記入力領域を囲むように形成されたＧＮＤ電極層と、を有し、前記第１透明基材には、前記ＧＮＤ電極層の一部から構成された第１のアライメントマークが形成されており、前記第２透明基材には、前記第１のアライメントマークと対応する位置に第２のアライメントマークが形成されており、前記第２のアライメントマークの少なくとも一部が前記第１のアライメントマークと平面視で重なるように前記第１透明基材と前記第２透明基材とが積層されていることを特徴とする。 An input device according to the present invention includes a translucent first transparent base material, a second transparent base material disposed opposite to the first transparent base material, the first transparent base material, and the second transparent base material. A first transparent electrode layer and a second transparent electrode layer respectively formed in the input region of the material, and a GND electrode layer formed so as to surround the input region of the first transparent substrate, A first alignment mark composed of a part of the GND electrode layer is formed on one transparent substrate, and the second transparent substrate has a first alignment mark at a position corresponding to the first alignment mark. The first transparent base material and the second transparent base material are laminated so that at least a part of the second alignment mark overlaps the first alignment mark in a plan view. It is characterized by being.
これによれば、第１透明基材に形成された第１のアライメントマークと第２透明基材に形成された第２のアライメントマークとを画像認識して、第１透明基材と第２透明基材とを正確に位置合わせして積層することが可能となる。 According to this, the first alignment mark formed on the first transparent substrate and the second alignment mark formed on the second transparent substrate are image-recognized, and the first transparent substrate and the second transparent mark are recognized. It becomes possible to accurately align and laminate the substrate.
さらに、第１のアライメントマークがＧＮＤ電極層の一部から構成されており、第２のアライメントマークの基準縁の少なくとも一部が第１のアライメントマークと平面視で重なるように形成されることから、入力領域の周囲に位置する非入力領域が拡大することを抑制して、入力装置の狭額縁化が可能である。また、ＧＮＤ電極層が入力領域を囲むように形成されており、外部からの電磁ノイズ等による静電干渉を抑制するとともに、各アライメントマークと透明電極層との間の静電干渉も抑制されるため、誤検出や誤動作を防止することができる。 Further, the first alignment mark is formed of a part of the GND electrode layer, and at least a part of the reference edge of the second alignment mark is formed so as to overlap with the first alignment mark in plan view. The input device can be narrowed by suppressing the non-input area located around the input area from being enlarged. Further, the GND electrode layer is formed so as to surround the input region, and electrostatic interference due to electromagnetic noise from the outside is suppressed, and electrostatic interference between each alignment mark and the transparent electrode layer is also suppressed. Therefore, erroneous detection and malfunction can be prevented.
したがって、本発明によれば、静電干渉の抑制及び狭額縁化を実現するとともに、透明基材間を正確に位置合わせして積層することが可能な入力装置を提供することができる。 Therefore, according to the present invention, it is possible to provide an input device capable of suppressing electrostatic interference and narrowing the frame, and capable of accurately aligning and laminating between transparent substrates.
本発明の入力装置において、前記ＧＮＤ電極層の外縁には凹部が形成されており、前記第１のアライメントマークは前記凹部から構成されており、前記第２のアライメントマークの基準縁の少なくとも一部は平面視で前記凹部内に位置することが好適である。これによれば、非入力領域の拡大を抑制して第１のアライメントマークと第２のアライメントマークとが形成されるため、入力装置の狭額縁化が可能となる。また、第１のアライメントマークはＧＮＤ層の外縁に形成された凹部から構成されていることから、ＧＮＤ電極層の内縁の形状を変化させることなく第１のアライメントマークを形成することができる。これにより、ＧＮＤ電極層の内方に位置する入力領域において静電容量分布の変化を防ぐことができる。また、ＧＮＤ電極層によって、外部からの電磁ノイズ等による静電干渉を抑制するとともに、第１のアライメントマーク及び第２のアライメントマークと各透明電極層との間の静電干渉が抑制される。したがって、静電干渉の抑制及び狭額縁化を実現して、透明基材間を正確に位置合わせして積層することが可能となる。 In the input device of the present invention, a concave portion is formed on the outer edge of the GND electrode layer, the first alignment mark is formed of the concave portion, and at least a part of the reference edge of the second alignment mark. Is preferably located in the recess in plan view. According to this, since the first alignment mark and the second alignment mark are formed while suppressing the expansion of the non-input area, it is possible to narrow the frame of the input device. In addition, since the first alignment mark is constituted by a recess formed at the outer edge of the GND layer, the first alignment mark can be formed without changing the shape of the inner edge of the GND electrode layer. Thereby, the change of electrostatic capacitance distribution can be prevented in the input region located inward of the GND electrode layer. Further, the GND electrode layer suppresses electrostatic interference due to electromagnetic noise or the like from the outside, and suppresses electrostatic interference between the first alignment mark and the second alignment mark and each transparent electrode layer. Therefore, suppression of electrostatic interference and narrowing of the frame can be realized, and the transparent base materials can be accurately aligned and stacked.
前記ＧＮＤ電極層には開口部が形成されており、前記第１のアライメントマークは前記開口部から構成されており、前記第２のアライメントマークの基準縁の少なくとも一部は平面視で前記開口部内に位置することが好ましい。このような態様であっても、静電干渉の抑制及び狭額縁化を実現して、透明基材間を正確に位置合わせして積層することが可能となる。 An opening is formed in the GND electrode layer, the first alignment mark is composed of the opening, and at least a part of the reference edge of the second alignment mark is in the opening in a plan view. It is preferable to be located at. Even in such an aspect, it is possible to suppress the electrostatic interference and to narrow the frame, and to accurately align and stack the transparent substrates.
前記第１透明基材の平面内において、交叉する２方向を第１の方向と第２の方向としたとき、前記ＧＮＤ電極層は、前記第１の方向に延出された第１のＧＮＤ電極部と、前記第２の方向に延出された第２のＧＮＤ電極部とを有して構成されており、前記第１のアライメントマークは、前記第１のＧＮＤ電極部の一部及び前記第２のＧＮＤ電極部の一部から構成されており、前記第２のアライメントマークは、前記第１の方向に沿った第１部分と前記第２の方向に沿った第２部分とを有して構成されていることが好適である。これによれば、アライメントマークの付近に引出配線層等の他のパターンが配置されている場合であっても、第１のアライメントマーク及び第２のアライメントマークの形状を他のパターンと明確に異ならせることができるため、画像認識における誤認識を防ぐことができる。また、第１のアライメントマーク及び第２のアライメントマークを画像認識する場合に、非入力領域を拡大させることなく画像認識エリアを実質的に大きくすることができるため、誤認識を防ぎ画像認識精度を向上させることが可能である。したがって、第１透明基材と第２透明基材とを正確に位置合わせして積層することが可能となる。 In the plane of the first transparent substrate, when the two intersecting directions are a first direction and a second direction, the GND electrode layer is a first GND electrode extending in the first direction. And a second GND electrode portion extending in the second direction, and the first alignment mark includes a part of the first GND electrode portion and the second GND electrode portion. And the second alignment mark has a first portion along the first direction and a second portion along the second direction. It is suitable that it is configured. According to this, even when another pattern such as an extraction wiring layer is arranged in the vicinity of the alignment mark, the shape of the first alignment mark and the second alignment mark is clearly different from the other pattern. Therefore, erroneous recognition in image recognition can be prevented. In addition, when recognizing the first alignment mark and the second alignment mark, the image recognition area can be substantially enlarged without enlarging the non-input area. It is possible to improve. Therefore, the first transparent base material and the second transparent base material can be accurately aligned and stacked.
本発明の入力装置において、前記第１のアライメントマークの前記第１部分と前記第２部分とは離間して形成されていることが好ましい。このような態様であれば、ＧＮＤ電極層の角部を用いて入力装置の静電破壊検査を行うことが可能となる。 In the input device of the present invention, it is preferable that the first portion and the second portion of the first alignment mark are formed apart from each other. With such an aspect, the electrostatic breakdown inspection of the input device can be performed using the corners of the GND electrode layer.
前記第１透明基材の入力面側には、表面を保護するための保護パネルが積層されており、前記第１透明基材及び前記第２透明基材と、前記保護パネルとは、前記第２のアライメントマークの基準縁に基づいて位置合わせして積層されていることが好ましい。これによれば、保護パネルを積層するためのアライメントマークを別に設ける必要がなく、第２のアライメントマークに基づいて第１透明基材及び第２透明基材と保護パネルとを正確に位置合わせして積層することができる。 A protective panel for protecting the surface is laminated on the input surface side of the first transparent base material, and the first transparent base material, the second transparent base material, and the protective panel are It is preferable that the two alignment marks are aligned and stacked based on the reference edge. According to this, it is not necessary to separately provide an alignment mark for laminating the protective panel, and the first transparent base material, the second transparent base material, and the protective panel are accurately aligned based on the second alignment mark. Can be laminated.
本発明の入力装置の製造方法は、前記第１透明基材の前記入力領域を囲むようにＧＮＤ電極層を形成するとともに、前記ＧＮＤ電極層の一部から構成される第１のアライメントマークとを形成する工程と、前記第２透明基材の前記第１のアライメントマークと対応する位置に、第２のアライメントマークを形成する工程と、前記第２のアライメントマークの少なくとも一部が前記第１のアライメントマークと平面視で重なるように、前記第１透明基材と前記第２透明基材とを積層する工程と、を有することを特徴とする。 According to the input device manufacturing method of the present invention, a GND electrode layer is formed so as to surround the input region of the first transparent base material, and a first alignment mark composed of a part of the GND electrode layer is provided. A step of forming, a step of forming a second alignment mark at a position corresponding to the first alignment mark of the second transparent substrate, and at least a part of the second alignment mark is the first alignment mark. A step of laminating the first transparent base material and the second transparent base material so as to overlap the alignment mark in plan view.
これによれば、第１透明基材に形成された第１のアライメントマークと第２透明基材に形成された第２のアライメントマークとを画像認識して、第１透明基材と第２透明基材とを正確に位置合わせして積層することが可能となる。 According to this, the first alignment mark formed on the first transparent substrate and the second alignment mark formed on the second transparent substrate are image-recognized, and the first transparent substrate and the second transparent mark are recognized. It becomes possible to accurately align and laminate the substrate.
さらに、第１のアライメントマークがＧＮＤ電極層の一部から構成されており、第２のアライメントマークの少なくとも一部が第１のアライメントマークと平面視で重なるように各透明基材が積層されることから、入力領域の周囲に位置する非入力領域が拡大することを抑制して、入力装置の狭額縁化が可能である。また、ＧＮＤ電極層が入力領域を囲むように形成されており、外部からの電磁ノイズ等による静電干渉を抑制するとともに、各アライメントマークと透明電極層との間の静電干渉も抑制されるため、誤検出や誤動作を防止することができる。 Further, the first alignment mark is composed of a part of the GND electrode layer, and each transparent substrate is laminated so that at least a part of the second alignment mark overlaps the first alignment mark in plan view. Therefore, the non-input area located around the input area is prevented from being enlarged, and the input device can be narrowed. Further, the GND electrode layer is formed so as to surround the input region, and electrostatic interference due to electromagnetic noise from the outside is suppressed, and electrostatic interference between each alignment mark and the transparent electrode layer is also suppressed. Therefore, erroneous detection and malfunction can be prevented.
したがって、本発明によれば、静電干渉の抑制及び狭額縁化を実現するとともに、透明基材間を正確に位置合わせして積層することが可能な入力装置の製造方法を提供することができる。 Therefore, according to the present invention, it is possible to provide a method for manufacturing an input device capable of suppressing electrostatic interference and narrowing the frame and accurately aligning and laminating between transparent substrates. .
本発明の入力装置の製造方法において、前記ＧＮＤ電極層の外縁には凹部が設けられ、前記凹部から構成される前記第１のアライメントマークを形成する工程と、前記第２のアライメントマークの基準縁の少なくとも一部が、平面視で前記凹部内に位置するように、前記第１透明基材と前記第２透明基材とを積層する工程と、を含むことが好適である。こうすれば、非入力領域の拡大を抑制して第１のアライメントマークと第２のアライメントマークとを形成することができるため、入力装置の狭額縁化が可能となる。また、第１のアライメントマークはＧＮＤ層の外縁に形成された凹部から構成されていることから、ＧＮＤ電極層の内縁の形状を変化させることなく第１のアライメントマークを形成することができる。これにより、ＧＮＤ電極層の内方に位置する入力領域において静電容量分布の変化を防ぐことができる。また、ＧＮＤ電極層によって、外部からの電磁ノイズ等による静電干渉を抑制するとともに、第１のアライメントマーク及び第２のアライメントマークと各透明電極層との間の静電干渉が抑制される。したがって、静電干渉の抑制及び狭額縁化を実現して、透明基材間を正確に位置合わせして積層することが可能となる。 In the method for manufacturing an input device according to the present invention, a step is provided in which a recess is provided on an outer edge of the GND electrode layer, and the first alignment mark formed by the recess is formed, and a reference edge of the second alignment mark It is preferable to include a step of laminating the first transparent base material and the second transparent base material so that at least a part of the first transparent base material is located in the concave portion in plan view. In this way, since the first alignment mark and the second alignment mark can be formed while suppressing the expansion of the non-input area, it is possible to narrow the frame of the input device. In addition, since the first alignment mark is constituted by a recess formed at the outer edge of the GND layer, the first alignment mark can be formed without changing the shape of the inner edge of the GND electrode layer. Thereby, the change of electrostatic capacitance distribution can be prevented in the input region located inward of the GND electrode layer. Further, the GND electrode layer suppresses electrostatic interference due to electromagnetic noise or the like from the outside, and suppresses electrostatic interference between the first alignment mark and the second alignment mark and each transparent electrode layer. Therefore, suppression of electrostatic interference and narrowing of the frame can be realized, and the transparent base materials can be accurately aligned and stacked.
本発明の入力装置の製造方法において、前記ＧＮＤ電極層には開口部が設けられ、前記開口部から構成される前記第１のアライメントマークを形成する工程と、前記第２のアライメントマークの基準縁の少なくとも一部が、平面視で前記開口部内に位置するように、前記第１透明基材と前記第２透明基材とを積層する工程と、を含むことが好適である。このような態様であっても、静電干渉の抑制及び狭額縁化を実現して、透明基材間を正確に位置合わせして積層することが可能となる。 In the input device manufacturing method of the present invention, an opening is provided in the GND electrode layer, the step of forming the first alignment mark composed of the opening, and a reference edge of the second alignment mark It is preferable to include a step of laminating the first transparent base material and the second transparent base material so that at least a part of the first transparent base material is located in the opening in a plan view. Even in such an aspect, it is possible to suppress the electrostatic interference and to narrow the frame, and to accurately align and stack the transparent substrates.
本発明の入力装置の製造方法において、前記第２のアライメントマークの基準縁に基づいて、表面を保護するための保護パネルを位置合わせして、前記第１透明基材及び前記第２透明基材と前記保護パネルとを積層する工程を含むことが好ましい。これによれば、保護パネルを積層するためのアライメントマークを別に設ける必要がなく、第２のアライメントマークを基準として容易に保護パネルを積層することができる。 In the input device manufacturing method of the present invention, a protective panel for protecting the surface is aligned based on a reference edge of the second alignment mark, and the first transparent substrate and the second transparent substrate are aligned. And a step of laminating the protective panel. According to this, it is not necessary to separately provide an alignment mark for laminating the protective panel, and the protective panel can be easily laminated on the basis of the second alignment mark.
本発明によれば、第１透明基材に形成された第１のアライメントマークと第２透明基材に形成された第２のアライメントマークとを画像認識して、第１透明基材と第２透明基材とを正確に位置合わせして積層することが可能となる。 According to the present invention, the first alignment mark formed on the first transparent substrate and the second alignment mark formed on the second transparent substrate are image-recognized, and the first transparent substrate and the second alignment mark are recognized. The transparent base material can be accurately aligned and laminated.
さらに、第１のアライメントマークがＧＮＤ電極層の一部から構成されており、第２のアライメントマークの基準縁の少なくとも一部が第１のアライメントマークと平面視で重なるように形成されることから、入力領域の周囲に位置する非入力領域が拡大することを抑制して、入力装置の狭額縁化が可能である。また、ＧＮＤ電極層が入力領域を囲むように形成されており、外部からの電磁ノイズ等による静電干渉を抑制するとともに、各アライメントマークと透明電極層との間の静電干渉も抑制されるため、誤検出や誤動作を防止することができる。 Further, the first alignment mark is formed of a part of the GND electrode layer, and at least a part of the reference edge of the second alignment mark is formed so as to overlap with the first alignment mark in plan view. The input device can be narrowed by suppressing the non-input area located around the input area from being enlarged. Further, the GND electrode layer is formed so as to surround the input region, and electrostatic interference due to electromagnetic noise from the outside is suppressed, and electrostatic interference between each alignment mark and the transparent electrode layer is also suppressed. Therefore, erroneous detection and malfunction can be prevented.
したがって、本発明によれば、静電干渉の抑制及び狭額縁化を実現するとともに、透明基材間を正確に位置合わせして積層することが可能な入力装置を提供することができる。 Therefore, according to the present invention, it is possible to provide an input device capable of suppressing electrostatic interference and narrowing the frame, and capable of accurately aligning and laminating between transparent substrates.
図１には、本発明の実施形態における入力装置１の分解斜視図を示す。また、図２には第１透明基材１０の平面図を、図３には第２透明基材２０の平面図を示す。 FIG. 1 shows an exploded perspective view of an input device 1 according to an embodiment of the present invention. FIG. 2 is a plan view of the first transparent substrate 10, and FIG. 3 is a plan view of the second transparent substrate 20.
図１に示すように、本実施形態の入力装置１は、第１透明基材１０、第２透明基材２０、及び第１透明基材１０の入力面側に配置された保護パネル３１を有して構成されている。 As shown in FIG. 1, the input device 1 of the present embodiment includes a first transparent base material 10, a second transparent base material 20, and a protective panel 31 arranged on the input surface side of the first transparent base material 10. Configured.
保護パネル３１は、入力装置１の表面を保護するために設けられており、ＰＣ（ポリカーボネイト）等の樹脂基板や、ガラス基板等の透光性の材料を用いて形成されている。図１に示すように、保護パネル３１の外周には着色された加飾層３２が設けられており、これにより透光性の入力領域５１と、着色された非透光性の非入力領域５２とに区分けされている。 The protection panel 31 is provided to protect the surface of the input device 1 and is formed using a light-transmitting material such as a resin substrate such as PC (polycarbonate) or a glass substrate. As shown in FIG. 1, a colored decorative layer 32 is provided on the outer periphery of the protective panel 31, whereby a translucent input area 51 and a colored non-translucent non-input area 52. It is divided into and.
図１及び図２に示すように、第１透明基材１０の入力領域５１には第１透明電極層１１が形成されている。第１透明電極層１１は、Ｙ１−Ｙ２方向に延出された複数の帯状の透明電極層から構成されており、この複数の帯状の透明電極層がＸ１−Ｘ２方向に間隔を空けて配列されている。 As shown in FIGS. 1 and 2, the first transparent electrode layer 11 is formed in the input region 51 of the first transparent substrate 10. The first transparent electrode layer 11 is composed of a plurality of strip-shaped transparent electrode layers extending in the Y1-Y2 direction, and the plurality of strip-shaped transparent electrode layers are arranged at intervals in the X1-X2 direction. ing.
また、図１及び図３に示すように、第２透明基材２０の入力領域５１には、複数の帯状の透明電極層から構成される第２透明電極層２１が形成されている。第２透明電極層２１は、Ｘ１−Ｘ２方向に延出された複数の透明電極層が、Ｙ１−Ｙ２方向に間隔を空けて配列されている。図１に示すように、第１透明電極層１１と第２透明電極層２１との各交点で静電容量値を形成するように、第１透明基材１０と第２透明基材２０とが積層されている。 As shown in FIGS. 1 and 3, the second transparent electrode layer 21 composed of a plurality of strip-shaped transparent electrode layers is formed in the input region 51 of the second transparent substrate 20. In the second transparent electrode layer 21, a plurality of transparent electrode layers extending in the X1-X2 direction are arranged at intervals in the Y1-Y2 direction. As shown in FIG. 1, the first transparent substrate 10 and the second transparent substrate 20 are formed so that a capacitance value is formed at each intersection of the first transparent electrode layer 11 and the second transparent electrode layer 21. Are stacked.
第１透明基材１０と第２透明基材２０とは、透光性のアクリル系両面テープまたはアクリル系光学粘着剤からなる粘着層３３（図示しない）を介して積層されている。また、保護パネル３１と第１透明基材１０とは、同様に粘着層３４（図示しない）を介して積層されている。 The 1st transparent base material 10 and the 2nd transparent base material 20 are laminated | stacked via the adhesion layer 33 (not shown) which consists of a translucent acrylic double-sided tape or an acrylic optical adhesive. Moreover, the protection panel 31 and the 1st transparent base material 10 are laminated | stacked through the adhesion layer 34 (not shown) similarly.
第１透明基材１０及び第２透明基材２０には、透光性のフィルム状樹脂材料が用いられており、例えばＰＥＴ（ポリエチレンテレフタレート）フィルムを用いることができる。第１透明基材１０及び第２透明基材２０の厚みは、それぞれ５０μｍ〜２００μｍ程度に形成される。 For the first transparent substrate 10 and the second transparent substrate 20, a light-transmitting film-like resin material is used, and for example, a PET (polyethylene terephthalate) film can be used. The thicknesses of the first transparent substrate 10 and the second transparent substrate 20 are each formed to be about 50 μm to 200 μm.
また、第１透明電極層１１及び第２透明電極層２１は、いずれも可視光領域で透光性を有するＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＳｎＯ２、ＺｎＯ等の透明電極膜により形成される。第１透明電極層１１及び第２透明電極層２１は、スパッタ法や蒸着法等の薄膜法により形成され、その厚みはいずれも０．０１μｍ〜０．０５μｍ、例えば０．０２μｍ程度に形成される。また、スパッタ法や蒸着法以外の方法では、あらかじめ透明電極膜が形成されたフィルムを用意して、透明電極膜のみを透明基材に転写する方法や、導電性ポリマーやＡｇナノワイヤ等を塗布する方法により形成することも可能である。 The first transparent electrode layer 11 and the second transparent electrode layer 21 are each formed of a transparent electrode film such as ITO (Indium Tin Oxide), SnO 2 , or ZnO having translucency in the visible light region. The 1st transparent electrode layer 11 and the 2nd transparent electrode layer 21 are formed by thin film methods, such as a sputtering method and a vapor deposition method, and the thickness is all formed in 0.01 micrometer-0.05 micrometer, for example, about 0.02 micrometer. . For methods other than sputtering and vapor deposition, a film on which a transparent electrode film is formed in advance is prepared, and only the transparent electrode film is transferred to a transparent substrate, or a conductive polymer or Ag nanowire is applied. It can also be formed by a method.
入力装置１の入力操作時において、保護パネル３１表面の入力領域５１の任意の箇所に指を接触させると、第１透明電極層１１と第２透明電極層２１との間の静電容量に、第１透明電極層１１と指との間の静電容量が付加されて、静電容量値の変化が生じる。第１透明電極層１１と第２透明電極層２１との各交点の静電容量値を検出することにより、静電容量値の変化に基づいて入力位置を検知することが可能である。 At the time of input operation of the input device 1, when a finger is brought into contact with an arbitrary portion of the input region 51 on the surface of the protective panel 31, the electrostatic capacitance between the first transparent electrode layer 11 and the second transparent electrode layer 21 The capacitance between the first transparent electrode layer 11 and the finger is added, and the capacitance value changes. By detecting the capacitance value at each intersection of the first transparent electrode layer 11 and the second transparent electrode layer 21, it is possible to detect the input position based on the change in the capacitance value.
図２に示すように、第１透明電極層１１のＹ１側の端部には、第１引出配線層１２が接続されている。第１引出配線層１２はＹ１側の非入力領域５２を引き回されて、第１接続部１３と接続されている。第１透明電極層１１と第１引出配線層１２とは、接続信頼性を確保するための接続用パッド１５を介して接続されており、また、第１透明電極層１１のＹ２側の端部には、電気特性を測定するための検査用パッド１４が形成されている。 As shown in FIG. 2, the first lead wiring layer 12 is connected to the end of the first transparent electrode layer 11 on the Y1 side. The first lead wiring layer 12 is routed through the non-input region 52 on the Y1 side and is connected to the first connection portion 13. The first transparent electrode layer 11 and the first lead wiring layer 12 are connected via a connection pad 15 for ensuring connection reliability, and the end of the first transparent electrode layer 11 on the Y2 side. Are formed with test pads 14 for measuring electrical characteristics.
また、図３に示すように第２透明電極層２１のＸ１側の端部またはＸ２側の端部には、第２引出配線層２２がそれぞれ接続されている。第２引出配線層２２は、非入力領域５２を引き回されて、Ｙ１側に形成された第２接続部２３と接続されている。 In addition, as shown in FIG. 3, the second lead-out wiring layer 22 is connected to the end portion on the X1 side or the end portion on the X2 side of the second transparent electrode layer 21, respectively. The second lead wiring layer 22 is routed through the non-input region 52 and connected to the second connection portion 23 formed on the Y1 side.
第１接続部及び第２接続部はフレキシブルプリント基板（図示しない）と接続されて、入力位置情報を出力することができる。フレキシブルプリント基板との接続において、第１透明基材１０には、第２接続部２３と対向する位置に切り欠き等（図示しない）が形成されていることが好ましい。こうすれば、第１接続部１３と第２接続部２３とが並んで露出されるため、フレキシブルプリント基板との接続を容易に行うことが可能となる。 The first connection part and the second connection part are connected to a flexible printed circuit board (not shown) and can output input position information. In connection with the flexible printed board, the first transparent base material 10 is preferably formed with a notch or the like (not shown) at a position facing the second connection portion 23. By doing so, the first connection portion 13 and the second connection portion 23 are exposed side by side, and thus it is possible to easily connect to the flexible printed board.
第１引出配線層１２、第２引出配線層２２、第１接続部１３、及び第２接続部２３は、保護パネル３１に形成された加飾層３２と平面視で重なる位置に形成されており、操作者から直接視認されることがないため、非透光性の材料を用いることができる。本実施形態においては、第１透明電極層１１及び第２透明電極層２１よりも高い導電性を有する（抵抗値が低い）、例えば、ＡｇＰｄＣｕ、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、ＭｏＮｂ／Ａｌ、ＭｏＮｂ／ＡｇＰｄＣｕ等の金属材料が用いられる。各引出配線層及び各接続部に抵抗値の低い材料を用いることにより、電気的接続信頼性を確保できるとともに、第１引出配線層１２及び第２引出配線層２２の線幅をより細く形成した場合でも低い抵抗値が得られるため、入力装置１の狭額縁化に対してより効果的である。 The first lead wiring layer 12, the second lead wiring layer 22, the first connection portion 13, and the second connection portion 23 are formed at positions that overlap the decorative layer 32 formed on the protective panel 31 in plan view. Since it is not directly recognized by the operator, a non-translucent material can be used. In the present embodiment, the first transparent electrode layer 11 and the second transparent electrode layer 21 have higher conductivity (lower resistance value). For example, AgPdCu, Cu, Al, Ag, Au, MoNb / Al, MoNb A metal material such as / AgPdCu is used. By using a material having a low resistance value for each lead-out wiring layer and each connection portion, electrical connection reliability can be secured, and the line widths of the first lead-out wiring layer 12 and the second lead-out wiring layer 22 are made narrower. Even in this case, a low resistance value can be obtained, which is more effective for narrowing the frame of the input device 1.
本実施形態の入力装置１において、図１及び図２に示すように、第１透明基材１０の非入力領域５２には、入力領域５１を囲むようにＧＮＤ電極層４１が形成されている。ＧＮＤ電極層４１には、第１引出配線層１２及び第１接続部１３と同様に高い導電性を有する金属材料が用いられている。なお、ＧＮＤ電極層４１は、使用時に接地電位に設定される。 In the input device 1 of the present embodiment, as shown in FIGS. 1 and 2, a GND electrode layer 41 is formed in the non-input area 52 of the first transparent base material 10 so as to surround the input area 51. A metal material having high conductivity is used for the GND electrode layer 41 as in the case of the first lead wiring layer 12 and the first connection portion 13. The GND electrode layer 41 is set to a ground potential when in use.
ＧＮＤ電極層４１を設けることにより、外部の電子機器等からの電磁ノイズを遮蔽することができ、静電干渉を抑制することが可能となる。また、保護パネル３１表面の非入力領域５２に指や手を触れた場合においても、ＧＮＤ電極層４１によって遮蔽されて、ＧＮＤ電極層４１の内方の入力領域５１において静電干渉が抑制される。これにより、誤検出等を防ぐことが可能となり、安定して入力位置情報を検知することができる。 By providing the GND electrode layer 41, electromagnetic noise from an external electronic device or the like can be shielded, and electrostatic interference can be suppressed. Further, even when a finger or hand touches the non-input area 52 on the surface of the protective panel 31, it is shielded by the GND electrode layer 41, and electrostatic interference is suppressed in the input area 51 inside the GND electrode layer 41. . Thereby, it becomes possible to prevent erroneous detection and the like, and it is possible to detect input position information stably.
また、上述のとおり静電容量式の入力装置１においては、第１透明電極層１１と第２透明電極層２１との各交点を走査して静電容量値の変化を検出し、これにより入力位置情報を検知することができる。したがって、入力位置情報を正確に検知するために、第１透明基材１０と第２透明基材２０とは正確に位置合わせして積層される必要がある。図２に示すように、本実施形態の入力装置１においては、ＧＮＤ電極層４１の外縁に、内方に向かい窪んで形成された第１凹部４２ａ及び第２凹部４２ｂが形成されている。この第１凹部４２ａ及び第２凹部４２ｂから第１のアライメントマーク４２が構成される。また、図３に示すように、第２透明基材２０の非入力領域５２には、第１のアライメントマーク４２と対応する位置に第２のアライメントマーク４３が形成されている。第２のアライメントマーク４３は、第２引出配線層２２や第２接続部２３等と同様に、高い導電性を有する金属材料が用いられる。第１透明基材１０と第２透明基材２０とを積層するときに、第１のアライメントマーク４２及び第２のアライメントマーク４３の位置を画像認識して正確に位置合わせして積層することができる。 Further, as described above, in the capacitance type input device 1, a change in the capacitance value is detected by scanning each intersection of the first transparent electrode layer 11 and the second transparent electrode layer 21. Position information can be detected. Therefore, in order to accurately detect the input position information, the first transparent substrate 10 and the second transparent substrate 20 need to be accurately aligned and stacked. As shown in FIG. 2, in the input device 1 of the present embodiment, a first recess 42 a and a second recess 42 b that are recessed inward are formed on the outer edge of the GND electrode layer 41. A first alignment mark 42 is constituted by the first recess 42a and the second recess 42b. As shown in FIG. 3, a second alignment mark 43 is formed at a position corresponding to the first alignment mark 42 in the non-input area 52 of the second transparent substrate 20. The second alignment mark 43 is made of a metal material having high conductivity, like the second lead wiring layer 22 and the second connection portion 23. When laminating the first transparent substrate 10 and the second transparent substrate 20, the positions of the first alignment mark 42 and the second alignment mark 43 can be image-recognized and accurately aligned for lamination. it can.
図４には、第１透明基材１０と第２透明基材２０とを積層したときの模式平面透過図を示し、特に第１のアライメントマーク４２及び第２のアライメントマーク４３付近について拡大して示す。図４に示すように、ＧＮＤ電極層４１はＹ１−Ｙ２方向に延出された第１のＧＮＤ電極部４１ａと、Ｘ１−Ｘ２方向に延出された第２のＧＮＤ電極部４１ｂとを有して構成される。 FIG. 4 shows a schematic plan transmission diagram when the first transparent base material 10 and the second transparent base material 20 are laminated, and particularly enlarges the vicinity of the first alignment mark 42 and the second alignment mark 43. Show. As shown in FIG. 4, the GND electrode layer 41 includes a first GND electrode portion 41a extending in the Y1-Y2 direction and a second GND electrode portion 41b extending in the X1-X2 direction. Configured.
図４に示すように、第１のＧＮＤ電極部４１ａの外縁には第１凹部４２ａが形成されており，第２のＧＮＤ電極部４１ｂの外縁には第２凹部４２ｂが形成されている。第１のアライメントマーク４２は、第１凹部４２ａ及び第２凹部４２ｂから構成されている。また、第２透明基材２０に形成された第２のアライメントマーク４３は、Ｙ１−Ｙ２方向に沿った基準縁４３ｍ１を有する矩形状の第１部分４３ａと、Ｘ１−Ｘ２方向に沿った基準縁４３ｍ２を有する矩形状の第２部分４３ｂとを有して構成される。そして、第１凹部４２ａと対応する位置に第１部分４３ａが形成され、第２凹部４２ｂと対応する位置に第２部分４３ｂが形成される。本実施形態では、矩形状の第１部分４３ａ及び第２部分４３ｂの長辺の一部をそれぞれ基準縁４３ｍ１、基準縁４３ｍ２としている。 As shown in FIG. 4, a first recess 42a is formed on the outer edge of the first GND electrode portion 41a, and a second recess 42b is formed on the outer edge of the second GND electrode portion 41b. The first alignment mark 42 includes a first recess 42a and a second recess 42b. The second alignment mark 43 formed on the second transparent substrate 20 includes a rectangular first portion 43a having a reference edge 43m1 along the Y1-Y2 direction and a reference edge along the X1-X2 direction. And a rectangular second portion 43b having 43m2. And the 1st part 43a is formed in the position corresponding to the 1st recessed part 42a, and the 2nd part 43b is formed in the position corresponding to the 2nd recessed part 42b. In the present embodiment, a part of the long sides of the rectangular first portion 43a and second portion 43b are set as a reference edge 43m1 and a reference edge 43m2, respectively.
このように第１のアライメントマーク４２と第２のアライメントマーク４３とが形成されることにより、第１のアライメントマーク４２と、第２のアライメントマーク４３とをそれぞれ画像認識して、正確に位置合わせして積層することが可能となる。本実施形態の入力装置１においては、図４に示すように、第２のアライメントマーク４３の第１部分４３ａの基準縁４３ｍ１の一部が、第１凹部４２ａの内部に位置するように、また、第２部分４３ｂの基準縁４３ｍ２の一部が、第２凹部４２ｂの内部に位置するように積層されている。 By forming the first alignment mark 42 and the second alignment mark 43 in this way, each of the first alignment mark 42 and the second alignment mark 43 is recognized and accurately aligned. And can be laminated. In the input device 1 of the present embodiment, as shown in FIG. 4, a part of the reference edge 43m1 of the first portion 43a of the second alignment mark 43 is positioned inside the first recess 42a. The second portion 43b is laminated so that a part of the reference edge 43m2 is positioned inside the second recess 42b.
例えば第１のアライメントマーク４２がＧＮＤ電極層４１と別に形成される場合には、第１のアライメントマーク４２を形成するためにＧＮＤ電極層４１の外周の非入力領域５２の面積を拡大する必要があり、入力装置１の狭額縁化が困難となってしまう。本実施形態の入力装置１によれば、ＧＮＤ電極層４１の外縁に形成された第１凹部４２ａ及び第２凹部４２ｂから第１アライメントマーク４２が構成されて、第２のアライメントマーク４３は第１のアライメントマーク４２と対応する位置に形成されている。これにより、非入力領域５２を拡大させることなく第１のアライメントマーク４２と第２のアライメントマーク４３とが形成されて、入力装置１の狭額縁化を実現することができる。 For example, when the first alignment mark 42 is formed separately from the GND electrode layer 41, it is necessary to enlarge the area of the non-input region 52 on the outer periphery of the GND electrode layer 41 in order to form the first alignment mark 42. This makes it difficult to narrow the frame of the input device 1. According to the input device 1 of the present embodiment, the first alignment mark 42 is configured by the first recess 42 a and the second recess 42 b formed on the outer edge of the GND electrode layer 41, and the second alignment mark 43 is the first alignment mark 43. It is formed at a position corresponding to the alignment mark 42. Thereby, the first alignment mark 42 and the second alignment mark 43 are formed without enlarging the non-input area 52, and the narrowing of the frame of the input device 1 can be realized.
さらに、第１のアライメントマーク４２及び第２のアライメントマーク４３を形成しても、ＧＮＤ電極層４１は入力領域５１を囲むように形成されているため、外部からの電磁ノイズや非入力領域に指などを接触させた場合であっても静電干渉が効果的に抑制される。また、ＧＮＤ電極層の内縁の形状を変化させることなく第１のアライメントマークが形成されているため、ＧＮＤ電極層４１の内方に位置する入力領域５１において静電容量分布の変化を防ぐことができる。また、ＧＮＤ電極層４１によって、外部からの電磁ノイズ等による静電干渉を抑制するとともに、第１のアライメントマーク４２及び第２のアライメントマーク４３と各透明電極層との間の静電干渉が抑制される。したがって、本実施形態の入力装置によれば、効果的に静電干渉を抑制して誤動作や誤検出を防ぐことが可能である。 Further, even if the first alignment mark 42 and the second alignment mark 43 are formed, the GND electrode layer 41 is formed so as to surround the input region 51, so that it is difficult to detect electromagnetic noise from the outside and non-input regions. Even when they are brought into contact with each other, electrostatic interference is effectively suppressed. In addition, since the first alignment mark is formed without changing the shape of the inner edge of the GND electrode layer, it is possible to prevent a change in the electrostatic capacity distribution in the input region 51 located inside the GND electrode layer 41. it can. The GND electrode layer 41 suppresses electrostatic interference due to electromagnetic noise from the outside, and suppresses electrostatic interference between the first alignment mark 42 and the second alignment mark 43 and each transparent electrode layer. Is done. Therefore, according to the input device of this embodiment, it is possible to effectively suppress electrostatic interference and prevent malfunctions and detection errors.
本実施形態において、第１アライメントマーク４２の第１凹部４２ａ、第２凹部４２ｂ及び第２アライメントマーク４３の第１部分４３ａ、第２部分４３ｂが画像認識されることにより、第１透明基材１０と第２透明基材２０とが位置合わせされて積層される。これによれば、各アライメントマーク付近に引出配線層等の他のパターンが配置されている場合であっても、第１のアライメントマーク４２及び第２のアライメントマーク４３の形状を他のパターンと明確に異ならせることができるため、画像認識における誤認識を防ぐことができる。また、第１のアライメントマーク４２及び第２のアライメントマーク４３を画像認識する場合に、非入力領域５２を拡大させることなく画像認識エリアを実質的に大きくすることができるため、誤認識を防ぎ画像認識精度を向上させることが可能である。 In the present embodiment, the first transparent substrate 10 is recognized by image recognition of the first concave portion 42 a and the second concave portion 42 b of the first alignment mark 42 and the first portion 43 a and the second portion 43 b of the second alignment mark 43. And the second transparent substrate 20 are aligned and laminated. According to this, even when other patterns such as lead-out wiring layers are arranged in the vicinity of each alignment mark, the shapes of the first alignment mark 42 and the second alignment mark 43 are clear from the other patterns. Therefore, it is possible to prevent erroneous recognition in image recognition. In addition, when the first alignment mark 42 and the second alignment mark 43 are image-recognized, the image recognition area can be substantially enlarged without enlarging the non-input area 52, thereby preventing erroneous recognition. Recognition accuracy can be improved.
また、本実施形態において第１のアライメントマーク４２の第１凹部４２ａと第２凹部４２ｂとが離間して形成されており、また、第２のアライメントマーク４３の第１部分４３ａと第２部分４３ｂとが離間して形成されている。このような態様であれば、ＧＮＤ電極層４１の角部には第１のアライメントマーク４２の第１凹部４２ａ及び第２凹部４２ｂが設けられないため、ＧＮＤ電極層４１の角部を用いて入力装置１の静電破壊検査を行うことができる。また、非入力領域５２を拡大させることなく画像認識エリアをより大きく確保することができるため、誤認識を防止することが可能となる。 In the present embodiment, the first recess 42a and the second recess 42b of the first alignment mark 42 are formed apart from each other, and the first portion 43a and the second portion 43b of the second alignment mark 43 are formed. Are spaced apart from each other. In such an embodiment, the first concave portion 42a and the second concave portion 42b of the first alignment mark 42 are not provided at the corner portion of the GND electrode layer 41. Therefore, the corner portion of the GND electrode layer 41 is used for input. The electrostatic breakdown inspection of the device 1 can be performed. In addition, since a larger image recognition area can be secured without enlarging the non-input area 52, erroneous recognition can be prevented.
なお、図４においては、第１透明基材１０及び第２透明基材２０の一つの角部について示したが、対角についても同様に、第１のアライメントマーク４２と第２のアライメントマーク４３とを設けることにより、さらに正確に位置合わせすることが可能である。また、図２及び図３に示すように、対角の非入力領域５２においてはフレキシブルプリント基板との接続を行うために比較的広い面積を有しているため、図４に示すような態様に限らず、様々な態様でアライメントマークを形成することができる。 In FIG. 4, one corner of the first transparent substrate 10 and the second transparent substrate 20 is shown, but the first alignment mark 42 and the second alignment mark 43 are similarly applied to the diagonal. , It is possible to align more accurately. Further, as shown in FIGS. 2 and 3, the diagonal non-input region 52 has a relatively large area for connection with the flexible printed circuit board. The alignment marks can be formed in various ways without being limited thereto.
入力装置１の狭額縁化を実現するために、例えば、第１透明基材１０の一部及び第２透明基材２０の一部にあらかじめ張り出し部を設けて、この張り出し部にそれぞれアライメントマークを形成する方法も検討された。このような構成によれば、各アライメントマークに基づいて第１透明基材１０と第２透明基材２０とを貼り合わせた後に、張り出し部を切断することで入力装置１の狭額縁化を図ることができる。この場合、張り出し部とともに各アライメントマークも切断されることになる。そのため、第１透明基材１０と第２透明基材２０とを貼り合わせた後に保護パネル３１を積層する場合、位置合わせが非常に困難であった。 In order to realize a narrow frame of the input device 1, for example, a protruding portion is provided in advance on a part of the first transparent base material 10 and a part of the second transparent base material 20, and alignment marks are respectively provided on the protruding portions. A method of forming was also considered. According to such a structure, after bonding the 1st transparent base material 10 and the 2nd transparent base material 20 based on each alignment mark, the narrowing of the frame of the input device 1 is aimed at by cut | disconnecting an overhang | projection part. be able to. In this case, each alignment mark is cut along with the overhanging portion. Therefore, when the protective panel 31 is laminated after the first transparent base material 10 and the second transparent base material 20 are bonded together, alignment is very difficult.
本実施形態の入力装置１においては、狭額縁を実現して第１透明基材１０と第２透明基材２０とを積層した後においても、第２のアライメントマーク４３の一部を視認することができる。本実施形態においては、第２のアライメントマーク４３の第１部分４３ａの基準縁４３ｍ１及び第２部分４３ｂの基準縁４３ｍ２の一部が第１凹部４２ａ、及び第２凹部４２ｂ内で視認することが可能であることから、基準縁４３ｍ１及び基準縁４３ｍ２の一部に基づいて第１透明基材１０及び第２透明基材２０と保護パネル３１とを、容易に、かつ正確に位置合わせして積層することが可能となる。 In the input device 1 of the present embodiment, a part of the second alignment mark 43 is visually recognized even after a narrow frame is realized and the first transparent base material 10 and the second transparent base material 20 are laminated. Can do. In the present embodiment, the reference edge 43m1 of the first portion 43a of the second alignment mark 43 and a part of the reference edge 43m2 of the second portion 43b can be visually recognized in the first recess 42a and the second recess 42b. Since it is possible, the first transparent base material 10 and the second transparent base material 20 and the protection panel 31 are easily and accurately aligned and laminated based on the reference edge 43m1 and a part of the reference edge 43m2. It becomes possible to do.
第１のアライメントマーク４２、及び第２のアライメントマーク４３の態様は、図４に示すようなものに限定されるものではない。例えば、第２のアライメントマーク４３は正方形、円形、十字、あるいはそれらの組み合わせなど、一般的なアライメントマークであっても良い。また、図４では、第２のアライメントマーク４３（第１部分４３ａ、第２部分４３ｂ）の一部が第１のアライメントマーク４２（第１凹部４２ａ、第２凹部４２ｂ）の内部に位置するように積層されているが、これに限らず、第２のアライメントマーク４３の第１部分４３ａ及び第２部分４３ｂの全体が、第１凹部４２ａ内及び第２凹部４２ｂ内にそれぞれ位置するような大きさに形成されていても何ら問題は無い。 The aspects of the first alignment mark 42 and the second alignment mark 43 are not limited to those shown in FIG. For example, the second alignment mark 43 may be a general alignment mark such as a square, a circle, a cross, or a combination thereof. In FIG. 4, a part of the second alignment mark 43 (first portion 43 a, second portion 43 b) is positioned inside the first alignment mark 42 (first recess 42 a, second recess 42 b). However, the size is not limited to this, and the first alignment portion 43a and the entire second portion 43b of the second alignment mark 43 are positioned in the first recess 42a and the second recess 42b, respectively. Even if it is formed, there is no problem.
なお、本実施形態の入力装置１において、第１のアライメントマーク４２及び第２のアライメントマーク４３はそれぞれ複数のアライメントマークを有して構成されているが、この態様に限らず、第１凹部４２ａと第１部分４３ａの組み合わせ、又は第２凹部４２ｂと第２部分４３ｂの組み合わせのいずれか一方のみが形成された場合であっても、画像認識して正確に位置合わせすることが可能である。 In the input device 1 of the present embodiment, each of the first alignment mark 42 and the second alignment mark 43 includes a plurality of alignment marks. However, the present invention is not limited to this aspect, and the first recess 42a. Even when only one of the combination of the first portion 43a and the combination of the second concave portion 42b and the second portion 43b is formed, the image can be recognized and accurately aligned.
図５には、本実施形態の第１の変形例である、第１透明基材１０と第２透明基材２０とを積層したときの模式平面透過図を示す。図５に示すように、第１のアライメントマーク４２を離間させずに、ＧＮＤ電極層４１の角部に連接して設けても良い。この場合、第２のアライメントマーク４３の第１部分４３ａ、第２部分４３ｂについても連接してＬ字状に形成される。第１の変形例においても、第１のアライメントマーク４２と第２のアライメントマーク４３の基準縁４３ｍ１、４３ｍ２とに基づいて、正確に位置合わせすることが可能である。 FIG. 5 shows a schematic plan transmission diagram when the first transparent base material 10 and the second transparent base material 20 are stacked, which is a first modification of the present embodiment. As shown in FIG. 5, the first alignment mark 42 may be provided so as to be connected to the corner of the GND electrode layer 41 without being separated. In this case, the first portion 43a and the second portion 43b of the second alignment mark 43 are also connected and formed in an L shape. Also in the first modification, it is possible to accurately align based on the first alignment mark 42 and the reference edges 43m1 and 43m2 of the second alignment mark 43.
図６には、本実施形態の第２の変形例を示す。図６に示すように、第１のＧＮＤ電極部４１ａには第１開口部４２ｃが形成され、第２のＧＮＤ電極部４１ｂには第２開口部４２ｄが形成されている。第１開口部４２ｃ及び第２開口部４２ｄから第１のアライメントマーク４２が構成されている。また、第２のアライメントマーク４３は、図４と同様に、第１部分４３ａ及び第２部分４３ｂを有して構成される。本変形例においては、第２のアライメントマーク４３の第１部分４３ａの基準縁４３ｍ１の一部が第１開口部４２ｃ内部に位置し、第２のアライメントマーク４３の第２部分４３ｂの基準縁４３ｍ２の一部が第２開口部４２ｄ内部に位置するように積層される。これにより、第１透明基材１０及び第２透明基材２０が正確に位置合わせして積層される。本変形例においても、入力装置１の狭額縁化が可能であるとともに、静電干渉を抑制することができる。 FIG. 6 shows a second modification of the present embodiment. As shown in FIG. 6, a first opening 42c is formed in the first GND electrode portion 41a, and a second opening 42d is formed in the second GND electrode portion 41b. A first alignment mark 42 is constituted by the first opening 42c and the second opening 42d. The second alignment mark 43 includes a first portion 43a and a second portion 43b, as in FIG. In this modification, a part of the reference edge 43m1 of the first portion 43a of the second alignment mark 43 is located inside the first opening 42c, and the reference edge 43m2 of the second portion 43b of the second alignment mark 43 is present. Are laminated so that a part of the second opening 42d is located inside the second opening 42d. Thereby, the 1st transparent base material 10 and the 2nd transparent base material 20 align correctly, and are laminated | stacked. Also in this modification, the frame of the input device 1 can be narrowed and electrostatic interference can be suppressed.
＜入力装置の製造方法＞
次に、図面に基づいて入力装置１の製造方法について説明する。図７（ａ）〜図７（ｃ）及び図８（ａ）〜図８（ｃ）には第１のアライメントマーク４２を有するＧＮＤ電極層４１を形成する工程図を示す。図７及び図８の各左図には、第１透明基材１０の模式平面透過図を示し、各右図には図７（ａ）のＶＩＩ−ＶＩＩ線、及び図８（ａ）のＶＩＩＩ−ＶＩＩＩ線に対応する箇所で切断した時の断面図を示す。
<Manufacturing method of input device>
Next, a method for manufacturing the input device 1 will be described based on the drawings. FIGS. 7A to 7C and FIGS. 8A to 8C are process diagrams for forming the GND electrode layer 41 having the first alignment mark 42. 7 and FIG. 8 show schematic planar transmission views of the first transparent substrate 10, and each right drawing shows the VII-VII line in FIG. 7A and the VIII in FIG. 8A. Sectional drawing when it cut | disconnects in the location corresponding to a -VIII line is shown.
まず、第１透明基材１０上に、ＩＴＯ等の透明電極膜６１をスパッタ法や蒸着法等により成膜する。次に透明電極膜６１の全面に金属層６２をスパッタ法や蒸着法により成膜する。金属層６２には、ＡｇＰｄＣｕ、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、ＭｏＮｂ／Ａｌ、ＭｏＮｂ／ＡｇＰｄＣｕ等の低抵抗材料を用いることができる。なお、金属層６２は単層であっても積層体であっても良い。 First, a transparent electrode film 61 such as ITO is formed on the first transparent substrate 10 by sputtering, vapor deposition, or the like. Next, a metal layer 62 is formed on the entire surface of the transparent electrode film 61 by sputtering or vapor deposition. For the metal layer 62, a low resistance material such as AgPdCu, Cu, Al, Ag, Au, MoNb / Al, MoNb / AgPdCu can be used. The metal layer 62 may be a single layer or a laminate.
図７（ａ）に示すように、第１透明電極層１１及びＧＮＤ電極層４１が形成される領域にレジスト層６３を積層する。このとき、第１のアライメントマーク４２が形成される箇所に対応して、レジスト層６３に凹部６３ａ、６３ｂを設けて積層する。なお、図７（ａ）〜（ｃ）及び図８（ａ）〜（ｃ）には図示しないが、第１引出配線層１２、第１接続部１３が形成される領域にもレジスト層６３を積層して、同様の工程で第１引出配線層１２及び第１接続部１３が形成される（以降の説明では省略する）。 As shown in FIG. 7A, a resist layer 63 is laminated in a region where the first transparent electrode layer 11 and the GND electrode layer 41 are formed. At this time, the concave portions 63a and 63b are provided and laminated on the resist layer 63 corresponding to the positions where the first alignment marks 42 are formed. Although not shown in FIGS. 7A to 7C and FIGS. 8A to 8C, a resist layer 63 is also formed in the region where the first lead wiring layer 12 and the first connection portion 13 are formed. By laminating, the first lead wiring layer 12 and the first connection portion 13 are formed in the same process (omitted in the following description).
次に、図７（ｂ）の工程では、レジスト層６３が積層されていない領域で露出する金属層６２をエッチングにより除去する。エッチング工程では、ウェットエッチングを選択することができる。図７（ｂ）の工程により、第１透明電極層１１及びＧＮＤ電極層４１が形成される領域に金属層６２が残ることになる。図７（ｃ）の工程では、レジスト層６３が積層されていない領域で露出する透明電極膜６１をエッチングにより除去する。その後、レジスト層６３を除去すると、第１透明電極層１１及びＧＮＤ電極層４１が形成される領域に、透明電極膜６１と金属層６２との積層体が残る。 Next, in the step of FIG. 7B, the metal layer 62 exposed in the region where the resist layer 63 is not laminated is removed by etching. In the etching process, wet etching can be selected. 7B, the metal layer 62 remains in the region where the first transparent electrode layer 11 and the GND electrode layer 41 are formed. In the step of FIG. 7C, the transparent electrode film 61 exposed in the region where the resist layer 63 is not laminated is removed by etching. Thereafter, when the resist layer 63 is removed, a laminate of the transparent electrode film 61 and the metal layer 62 remains in a region where the first transparent electrode layer 11 and the GND electrode layer 41 are formed.
図８（ａ）に示す工程では、検査用パッド１４及びＧＮＤ電極層４１が形成される領域に跨がって、レジスト層６４を積層する。なお、図８では図示していないが、第１引出配線層１２及び、第１引出配線層１２と第１透明電極層１１との接続パッド部が設けられる領域にもレジスト層６４が積層されている。 In the step shown in FIG. 8A, a resist layer 64 is stacked across the region where the inspection pad 14 and the GND electrode layer 41 are formed. Although not shown in FIG. 8, a resist layer 64 is also laminated in the region where the first lead wiring layer 12 and the connection pad portion between the first lead wiring layer 12 and the first transparent electrode layer 11 are provided. Yes.
その後図８（ｂ）に示すように、レジスト層６４に覆われていない金属層６２をエッチングにより除去する。これにより、第１透明電極層１１が露出して形成される。そして、図８（ｃ）の工程で、レジスト層６４を除去することにより、第１透明基材１０上に第１透明電極層１１及びＧＮＤ電極層４１が形成される。このような工程によって、第１アライメントマーク４２（第１凹部４２ａ、第２凹部４２ｂ）が、最初のレジスト層６３で位置精度良く形成される。また、その後のエッチング工程においてはレジスト層６４により保護されていることから、複数回のエッチングの影響を受けることがなく、所望の形状を維持して形成される。 Thereafter, as shown in FIG. 8B, the metal layer 62 not covered with the resist layer 64 is removed by etching. As a result, the first transparent electrode layer 11 is exposed and formed. Then, the first transparent electrode layer 11 and the GND electrode layer 41 are formed on the first transparent base material 10 by removing the resist layer 64 in the step of FIG. By such a process, the first alignment mark 42 (the first recess 42a and the second recess 42b) is formed with high positional accuracy in the first resist layer 63. Further, since it is protected by the resist layer 64 in the subsequent etching process, it is not affected by a plurality of times of etching and is formed while maintaining a desired shape.
第２透明基材２０に第２透明電極層２１及び第２のアライメントマーク４３を形成する工程についても、図７（ａ）〜図７（ｃ）及び図８（ａ）〜図８（ｃ）と同様の工程で形成することができる。 The steps of forming the second transparent electrode layer 21 and the second alignment mark 43 on the second transparent substrate 20 are also shown in FIGS. 7 (a) to 7 (c) and FIGS. 8 (a) to 8 (c). It can be formed by the same process.
なお、図７及び図８では、ＧＮＤ電極層４１の外縁に、第１凹部４２ａが形成される場合について示したが、これに限らず、図５に示すようなＬ字状の第２のアライメントマーク４２や、図６に示すような開口部４３ａ、４３ｂからなる第１アライメントマーク４３など、他の態様であっても、同様の工程で形成することが可能である。また、レジスト層６３、６４のパターニングや、エッチングにより金属層６２、透明電極膜６１を除去する工程は、図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）の工程に限定されるものではない。例えば、図７（ｃ）の後に、図８（ａ）のレジスト層６４を新たに形成せずに、検査用パッド１４及びＧＮＤ電極層４１が形成される領域にレジスト層６３を残すように除去する方法であっても良い。 7 and 8, the first recess 42a is formed on the outer edge of the GND electrode layer 41. However, the present invention is not limited to this, and the L-shaped second alignment as shown in FIG. Even in other forms such as the mark 42 and the first alignment mark 43 including the openings 43a and 43b as shown in FIG. 6, it can be formed in the same process. Further, the process of removing the metal layer 62 and the transparent electrode film 61 by patterning or etching the resist layers 63 and 64 is limited to the processes of FIGS. 7A to 7C and FIGS. 8A to 8C. Is not to be done. For example, after FIG. 7C, the resist layer 64 of FIG. 8A is not newly formed, and the resist layer 63 is removed in the region where the test pad 14 and the GND electrode layer 41 are formed. It may be a method to do.
図９（ａ）〜図９（ｃ）には、第１透明基材１０と第２透明基材２０とを積層する工程図を示す。それぞれ左図には部分拡大平面図を示し、右図には図９（ａ）のＩＸ−ＩＸ線に対応する箇所で切断したときの断面図を示す。アライメントの方法は特に限定されるものではないが、第１のアライメントマーク４２と第２のアライメントマーク４３とを、それぞれ画像処理装置により読み取って位置を認識することができる。例えば、図９（ａ）に示すように、第１のアライメントマーク４２の第１凹部４２ａの直線部と、第２凹部４２ｂの直線部とを画像認識して、それぞれの延長線が交叉する点を第１透明基材１０の基準点Ａとすることができる。同様に、図９（ｂ）に示すように第２アライメントマーク４３の第１部分４３ａの基準縁４３ｍ１の直線部と、第２部分４３ｂの基準縁４３ｍ２の直線部とを画像認識して、それぞれを延長した直線の交叉する点を第２透明基材２０の基準点Ｂとすることができる。 FIGS. 9A to 9C are process diagrams for laminating the first transparent base material 10 and the second transparent base material 20. The left figure shows a partially enlarged plan view, and the right figure shows a cross-sectional view when cut at a position corresponding to the line IX-IX in FIG. The alignment method is not particularly limited, but the position can be recognized by reading the first alignment mark 42 and the second alignment mark 43 by the image processing apparatus. For example, as shown in FIG. 9 (a), the straight line portion of the first concave portion 42a and the straight portion of the second concave portion 42b of the first alignment mark 42 are image-recognized, and the extended lines cross each other. Can be used as the reference point A of the first transparent substrate 10. Similarly, as shown in FIG. 9B, the straight line portion of the reference edge 43m1 of the first portion 43a of the second alignment mark 43 and the straight line portion of the reference edge 43m2 of the second portion 43b are image-recognized, respectively. The point where the straight line extending the line intersects can be used as the reference point B of the second transparent substrate 20.
そして、両基準点が適切な位置になるように、第１透明基材１０及び第２透明基材２０の位置を自動機によって調整して貼り合わせることによって、正確に位置合わせして積層することができる。このような工程により図９（ｃ）に示すように、第２のアライメントマーク４３の少なくとも一部が第１のアライメントマーク４２と平面視で重なるように、すなわち、第１凹部４２ａ内に第２のアライメントマーク４３の第１部分４３ａの基準縁４３ｍ１の一部が位置するように、また、第２凹部４２ｂ内に第２部分４３ｂの基準縁４３ｍ２の一部が位置するように、第１透明基材１０と第２透明基材２０とが粘着層３３を介して積層される。 Then, the positions of the first transparent base material 10 and the second transparent base material 20 are adjusted and pasted together by an automatic machine so that both reference points are in appropriate positions, and are accurately aligned and laminated. Can do. Through such a process, as shown in FIG. 9C, at least a part of the second alignment mark 43 overlaps the first alignment mark 42 in plan view, that is, the second alignment mark 43 is in the first recess 42a. The first transparent part 43a is positioned such that a part of the reference edge 43m1 of the first part 43a of the alignment mark 43 is located and a part of the reference edge 43m2 of the second part 43b is located in the second recess 42b. The base material 10 and the second transparent base material 20 are laminated via the adhesive layer 33.
本実施形態の入力装置１の製造方法によれば、非入力領域５２の拡大を抑制して第１のアライメントマーク４２と第２のアライメントマーク４３とを形成することができるため、入力装置１の狭額縁化が可能となる。また、第１のアライメントマーク４２及び第２のアライメントマーク４３と各透明電極層との間の静電干渉もＧＮＤ電極層４１によって抑制されるため、ＧＮＤ電極層４１の内方に位置する入力領域５１において静電容量分布の変化や静電干渉を防ぐことができる。したがって、ＧＮＤ電極層４１によって効果的に静電干渉が抑制されて、誤動作や誤検出を防止できる。 According to the manufacturing method of the input device 1 of the present embodiment, since the first alignment mark 42 and the second alignment mark 43 can be formed while suppressing the expansion of the non-input region 52, Narrow frame is possible. In addition, since the electrostatic interference between the first alignment mark 42 and the second alignment mark 43 and each transparent electrode layer is also suppressed by the GND electrode layer 41, the input region located inside the GND electrode layer 41. In 51, a change in electrostatic capacity distribution and electrostatic interference can be prevented. Therefore, electrostatic interference is effectively suppressed by the GND electrode layer 41, and malfunctions and detection errors can be prevented.
図１０（ａ）〜図１０（ｃ）には、第１透明基材１０及び第２透明基材２０と、保護パネル３１とを積層する工程図を示す。それぞれ左図には部分拡大平面図を示し、右図には図１０（ｃ）のＸ−Ｘ線に対応する箇所で切断したときの断面図を示す。図１０（ａ）に示すように、保護パネル３１の非入力領域５２には加飾層３２が積層されている。保護パネル３１を積層する際には、例えば加飾層３２の内縁の角部を画像認識して、基準点Ｃとすることができる。また、図９（ａ）〜図９（ｃ）の工程により積層された第１透明基材１０と第２透明基材２０との積層体においても、第２アライメントメーク４３の基準縁４３ｍ１の直線部の一部、及び基準縁４３ｍ２の直線部の一部を視認することができる。したがって、図９（ｂ）の工程と同様に、基準点Ｂを基準位置とすることが可能である（図１０（ｂ）参照）。そして、基準点Ｃと基準点Ｂとが適切な位置になるように、保護パネル３１と第１透明基材１０及び第２透明基材２０とが粘着層３４を介して積層される。これにより、図１０（ｃ）に示すように、保護パネル３１が表面に配置された入力装置１を製造することができる。 FIG. 10A to FIG. 10C are process diagrams for laminating the first transparent base material 10 and the second transparent base material 20 and the protection panel 31. The left figure shows a partially enlarged plan view, and the right figure shows a cross-sectional view when cut at a position corresponding to line XX in FIG. As shown in FIG. 10A, the decoration layer 32 is laminated on the non-input area 52 of the protection panel 31. When the protective panel 31 is laminated, for example, the corner portion of the inner edge of the decorative layer 32 can be image-recognized and used as the reference point C. Moreover, also in the laminated body of the 1st transparent base material 10 and the 2nd transparent base material 20 laminated | stacked by the process of Fig.9 (a)-FIG.9 (c), the straight line of the reference edge 43m1 of the 2nd alignment make 43 Part of the part and part of the straight part of the reference edge 43m2 can be visually recognized. Therefore, similarly to the step of FIG. 9B, the reference point B can be set as the reference position (see FIG. 10B). And the protection panel 31, the 1st transparent base material 10, and the 2nd transparent base material 20 are laminated | stacked through the adhesion layer 34 so that the reference point C and the reference point B may become an appropriate position. Thereby, as shown in FIG.10 (c), the input device 1 by which the protection panel 31 is arrange | positioned on the surface can be manufactured.
なお、保護パネル３１の基準点Ｃは、図１０（ａ）のように加飾層３２の内縁の角部に限定されるものではなく、別にアライメントマークを設けてもよい。また、保護パネル３１を積層した後にも、第２透明基材２０側から第２アライメントマーク４３の基準縁４３ｍ１、基準縁４３ｍ２の一部を視認することができるため、液晶パネルや有機ＥＬパネル等の表示装置と入力装置１とを積層する際においても、第２アライメントマーク４３の基準縁４３ｍ１、基準縁４３ｍ２に基づいて積層することも可能である。 In addition, the reference point C of the protection panel 31 is not limited to the corner | angular part of the inner edge of the decorating layer 32 like Fig.10 (a), You may provide an alignment mark separately. In addition, since the reference edge 43m1 and part of the reference edge 43m2 of the second alignment mark 43 can be visually recognized from the second transparent substrate 20 side even after the protective panel 31 is laminated, a liquid crystal panel, an organic EL panel, etc. When the display device and the input device 1 are stacked, the second alignment mark 43 can be stacked based on the reference edge 43m1 and the reference edge 43m2.
１ 入力装置
１０ 第１透明基材
１１ 第１透明電極層
１２ 第１引出配線層
２０ 第２透明基材
２１ 第２透明電極層
２２ 第２引出配線層
３１ 保護パネル
３２ 加飾層
４１ ＧＮＤ電極層
４１ａ 第１のＧＮＤ電極部
４１ｂ 第２のＧＮＤ電極部
４２ 第１のアライメントマーク
４２ａ 第１凹部
４２ｂ 第２凹部
４２ｃ 第１開口部
４２ｄ 第２開口部
４３ 第２のアライメントマーク
４３ａ 第１部分
４３ｂ 第２部分
４３ｍ１ 第１部分の基準縁
４３ｍ２ 第２部分の基準縁
５１ 入力領域
５２ 非入力領域
６１ 透明電極膜
６２ 金属層
６３、６４ レジスト層
DESCRIPTION OF SYMBOLS 1 Input device 10 1st transparent base material 11 1st transparent electrode layer 12 1st lead-out wiring layer 20 2nd transparent base material 21 2nd transparent electrode layer 22 2nd lead-out wiring layer 31 Protection panel 32 Decorating layer 41 GND electrode layer 41a 1st GND electrode part 41b 2nd GND electrode part 42 1st alignment mark 42a 1st recessed part 42b 2nd recessed part 42c 1st opening part 42d 2nd opening part 43 2nd alignment mark 43a 1st part 43b 1st part 2 parts 43m1 Reference edge of the first part 43m2 Reference edge of the second part 51 Input area 52 Non-input area 61 Transparent electrode film 62 Metal layer 63, 64 Resist layer
Claims (10)
前記第１透明基材に対向して配置された第２透明基材と、
前記第１透明基材及び前記第２透明基材の入力領域にそれぞれ形成された第１透明電極層と第２透明電極層と、
前記第１透明基材の前記入力領域を囲むように形成されたＧＮＤ電極層と、を有し、
前記第１透明基材には、前記ＧＮＤ電極層の一部から構成された第１のアライメントマークが形成されており、
前記第２透明基材には、前記第１のアライメントマークと対応する位置に第２のアライメントマークが形成されており、
前記第２のアライメントマークの少なくとも一部が前記第１のアライメントマークと平面視で重なるように前記第１透明基材と前記第２透明基材とが積層されていることを特徴とする入力装置。 A transparent first transparent substrate;
A second transparent substrate disposed opposite to the first transparent substrate;
A first transparent electrode layer and a second transparent electrode layer respectively formed in input regions of the first transparent substrate and the second transparent substrate;
A GND electrode layer formed so as to surround the input region of the first transparent substrate,
The first transparent base material is formed with a first alignment mark composed of a part of the GND electrode layer,
A second alignment mark is formed on the second transparent base material at a position corresponding to the first alignment mark,
The input device, wherein the first transparent base material and the second transparent base material are laminated so that at least a part of the second alignment mark overlaps the first alignment mark in plan view. .
前記第１のアライメントマークは、前記第１のＧＮＤ電極部の一部から形成された第１部分と前記第２のＧＮＤ電極部の一部から形成された第２部分とを有して構成されており、
前記第２のアライメントマークは、前記第１の方向に沿った第１部分と前記第２の方向に沿った第２部分とを有して構成されていることを特徴とする請求項１から請求項３のいずれか１項に記載の入力装置。 In the plane of the first transparent substrate, when the two intersecting directions are a first direction and a second direction, the GND electrode layer is a first GND electrode extending in the first direction. And a second GND electrode portion extending in the second direction,
The first alignment mark has a first part formed from a part of the first GND electrode part and a second part formed from a part of the second GND electrode part. And
The second alignment mark is configured to include a first portion along the first direction and a second portion along the second direction. Item 4. The input device according to any one of Items 3 to 3.
前記第１透明基材の前記入力領域を囲むようにＧＮＤ電極層を形成するとともに、前記ＧＮＤ電極層の一部から構成される第１のアライメントマークを形成する工程と、
前記第２透明基材の前記第１のアライメントマークと対応する位置に、第２のアライメントマークを形成する工程と、
前記第２のアライメントマークの少なくとも一部が前記第１のアライメントマークと平面視で重なるように、前記第１透明基材と前記第２透明基材とを積層する工程と、を有することを特徴とする入力装置の製造方法。 A transparent first transparent substrate, a second transparent substrate disposed opposite to the first transparent substrate, and input regions of the first transparent substrate and the second transparent substrate, respectively. A method of manufacturing an input device having a first transparent electrode layer and a second transparent electrode layer,
Forming a GND electrode layer so as to surround the input region of the first transparent substrate, and forming a first alignment mark composed of a part of the GND electrode layer;
Forming a second alignment mark at a position corresponding to the first alignment mark of the second transparent substrate;
Laminating the first transparent substrate and the second transparent substrate so that at least a part of the second alignment mark overlaps the first alignment mark in plan view. A method for manufacturing an input device.
前記第２のアライメントマークの基準縁の少なくとも一部が、平面視で前記凹部内に位置するように、前記第１透明基材と前記第２透明基材とを積層する工程と、を含むことを特徴とする請求項７に記載の入力装置の製造方法。 A step of forming a first alignment mark including a concave portion provided on an outer edge of the GND electrode layer, and the concave portion;
Laminating the first transparent substrate and the second transparent substrate so that at least a part of the reference edge of the second alignment mark is located in the recess in plan view. The method of manufacturing an input device according to claim 7.
前記第２のアライメントマークの基準縁の少なくとも一部が、平面視で前記開口部内に位置するように、前記第１透明基材と前記第２透明基材とを積層する工程と、を含むことを特徴とする請求項７に記載の入力装置の製造方法。 Forming an opening in the GND electrode layer, and forming the first alignment mark composed of the opening;
Laminating the first transparent substrate and the second transparent substrate so that at least a part of the reference edge of the second alignment mark is located in the opening in a plan view. The method of manufacturing an input device according to claim 7.
A step of aligning a protective panel for protecting the surface based on a reference edge of the second alignment mark and laminating the first transparent base material, the second transparent base material, and the protective panel. The method for manufacturing an input device according to any one of claims 7 to 9, wherein the method is included.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011108103A JP5705020B2 (en) | 2011-05-13 | 2011-05-13 | Input device and method for manufacturing input device |
| CN2012100803970A CN102778983A (en) | 2011-05-13 | 2012-03-23 | Input device and method of manufacturing input device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011108103A JP5705020B2 (en) | 2011-05-13 | 2011-05-13 | Input device and method for manufacturing input device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012238261A true JP2012238261A (en) | 2012-12-06 |
| JP5705020B2 JP5705020B2 (en) | 2015-04-22 |
Family
ID=47123909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011108103A Expired - Fee Related JP5705020B2 (en) | 2011-05-13 | 2011-05-13 | Input device and method for manufacturing input device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5705020B2 (en) |
| CN (1) | CN102778983A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014192336A1 (en) * | 2013-05-29 | 2014-12-04 | シャープ株式会社 | Touch panel substrate |
| JP2017079056A (en) * | 2015-10-21 | 2017-04-27 | ティーピーケイ タッチ ソリューションズ（シアメン）インコーポレーテッド | Touch panel and method for manufacturing the same |
| CN115240549A (en) * | 2022-07-19 | 2022-10-25 | 武汉天马微电子有限公司 | Display panel and display device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110069153A (en) | 2018-01-24 | 2019-07-30 | 祥达光学（厦门）有限公司 | Touch panel and touch sensing winding |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04205342A (en) * | 1990-11-30 | 1992-07-27 | Toshiba Corp | Integral type display input device |
| JPH06186515A (en) * | 1992-12-18 | 1994-07-08 | Rohm Co Ltd | Liquid crystal display device and its production |
| JPH0686140U (en) * | 1993-04-30 | 1994-12-13 | 山武ハネウエル株式会社 | Positioning device for transparent touch sheet |
| JPH10123551A (en) * | 1996-10-17 | 1998-05-15 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
| JP2001013485A (en) * | 1999-06-30 | 2001-01-19 | Hitachi Ltd | Liquid crystal display device |
| JP2002182224A (en) * | 2000-12-15 | 2002-06-26 | Seiko Epson Corp | Optoelectronic device and electronic instrument |
| JP2004206076A (en) * | 2002-12-10 | 2004-07-22 | Pioneer Electronic Corp | Flat display device |
| JP2004206605A (en) * | 2002-12-26 | 2004-07-22 | Kawaguchiko Seimitsu Co Ltd | Touch panel and its manufacturing method |
| JP2008009054A (en) * | 2006-06-28 | 2008-01-17 | Optrex Corp | Display device and its manufacturing method |
| JP2010170250A (en) * | 2009-01-21 | 2010-08-05 | Mitsubishi Electric Corp | Display input device |
| JP2010277461A (en) * | 2009-05-29 | 2010-12-09 | Sony Corp | Touch panel, display panel, touch panel substrate, display panel substrate and display device |
| JP2010287090A (en) * | 2009-06-12 | 2010-12-24 | Toppan Printing Co Ltd | Electrode plate for capacitance type touch panel |
-
2011
- 2011-05-13 JP JP2011108103A patent/JP5705020B2/en not_active Expired - Fee Related
-
2012
- 2012-03-23 CN CN2012100803970A patent/CN102778983A/en active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04205342A (en) * | 1990-11-30 | 1992-07-27 | Toshiba Corp | Integral type display input device |
| JPH06186515A (en) * | 1992-12-18 | 1994-07-08 | Rohm Co Ltd | Liquid crystal display device and its production |
| JPH0686140U (en) * | 1993-04-30 | 1994-12-13 | 山武ハネウエル株式会社 | Positioning device for transparent touch sheet |
| JPH10123551A (en) * | 1996-10-17 | 1998-05-15 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
| JP2001013485A (en) * | 1999-06-30 | 2001-01-19 | Hitachi Ltd | Liquid crystal display device |
| JP2002182224A (en) * | 2000-12-15 | 2002-06-26 | Seiko Epson Corp | Optoelectronic device and electronic instrument |
| JP2004206076A (en) * | 2002-12-10 | 2004-07-22 | Pioneer Electronic Corp | Flat display device |
| JP2004206605A (en) * | 2002-12-26 | 2004-07-22 | Kawaguchiko Seimitsu Co Ltd | Touch panel and its manufacturing method |
| JP2008009054A (en) * | 2006-06-28 | 2008-01-17 | Optrex Corp | Display device and its manufacturing method |
| JP2010170250A (en) * | 2009-01-21 | 2010-08-05 | Mitsubishi Electric Corp | Display input device |
| JP2010277461A (en) * | 2009-05-29 | 2010-12-09 | Sony Corp | Touch panel, display panel, touch panel substrate, display panel substrate and display device |
| JP2010287090A (en) * | 2009-06-12 | 2010-12-24 | Toppan Printing Co Ltd | Electrode plate for capacitance type touch panel |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014192336A1 (en) * | 2013-05-29 | 2014-12-04 | シャープ株式会社 | Touch panel substrate |
| JP2017079056A (en) * | 2015-10-21 | 2017-04-27 | ティーピーケイ タッチ ソリューションズ（シアメン）インコーポレーテッド | Touch panel and method for manufacturing the same |
| CN115240549A (en) * | 2022-07-19 | 2022-10-25 | 武汉天马微电子有限公司 | Display panel and display device |
| CN115240549B (en) * | 2022-07-19 | 2023-11-10 | 武汉天马微电子有限公司 | Display panel and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5705020B2 (en) | 2015-04-22 |
| CN102778983A (en) | 2012-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5259811B2 (en) | Contact detection device with improved edge position recognition characteristics | |
| KR102028783B1 (en) | Device for capacitive detection with arrangement of linking tracks, and method implementing such a device | |
| EP2746907B1 (en) | Touch display device and method of manufacturing the same | |
| KR101247915B1 (en) | Translucent inputting device and method of manufacturing thereof | |
| JP5436485B2 (en) | Input device | |
| JP5594601B2 (en) | Touch panel sensor, method for manufacturing the touch panel sensor, and method for manufacturing an input / output device including the touch panel sensor | |
| WO2010016174A1 (en) | Touch panel, display, and electronic device | |
| TW201610783A (en) | Layered structure, touch panel, display device with touch panel and manufacturing method thereof | |
| JP6347814B2 (en) | Touch panel and manufacturing method thereof | |
| JP2010277354A (en) | Capacitive input device | |
| JP2011128674A (en) | Electrostatic capacitance-type input device and method for manufacturing the same | |
| JP2011154442A (en) | Sensor element and display apparatus | |
| JP2012118936A (en) | Touch panel sensor with transparent sheet | |
| JP5375692B2 (en) | Manufacturing method of touch panel sensor | |
| JP2012133580A (en) | Touch panel sensor with protective cover | |
| JP5705020B2 (en) | Input device and method for manufacturing input device | |
| JP2012043298A (en) | Input device and manufacturing method therefor | |
| JP2012022427A (en) | Capacitance-type input device | |
| JP7007258B2 (en) | Touch screen, display device and touch panel | |
| JP2010061384A (en) | Input device and portable information processor using the same | |
| JP5413304B2 (en) | Touch panel sensor and laminate for producing touch panel sensor | |
| JP5707949B2 (en) | Touch panel sensor and method for manufacturing touch panel sensor | |
| KR101462147B1 (en) | Method for Manufacturing Touch screen having mesh patterned electrode including sub-electrode line | |
| JP6435901B2 (en) | Touch panel sensor, touch panel device, and conductive pattern substrate | |
| KR20140078881A (en) | Touch panel using crystalline ito and amorphous ito |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131211 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140702 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150224 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5705020 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |