JP2012043298A - Input device and manufacturing method therefor - Google Patents
Input device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2012043298A JP2012043298A JP2010185468A JP2010185468A JP2012043298A JP 2012043298 A JP2012043298 A JP 2012043298A JP 2010185468 A JP2010185468 A JP 2010185468A JP 2010185468 A JP2010185468 A JP 2010185468A JP 2012043298 A JP2012043298 A JP 2012043298A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- region
- wiring layer
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Position Input By Displaying (AREA)
Abstract
Description
本発明は、入力領域に形成された透明電極と、入力領域の側部に位置する加飾領域にて透明電極と電気的に接続される配線部とを有して成る入力装置に係り、特に配線部の構造に関する。 The present invention relates to an input device comprising a transparent electrode formed in an input region and a wiring portion electrically connected to the transparent electrode in a decorative region located on the side of the input region, in particular. It relates to the structure of the wiring section.
以下の特許文献1,2には、透明電極の端部に金属配線部が重ねて形成された入力装置(例えば特許文献1のFig.5や特許文献2の図5参照)に関する発明が開示されている。
The following
特許文献1,2に示す配線構造では、透明電極と金属配線部とを厚み方向にて重ねるための接続部分を必要とする。この接続部分(重ね代)は、金属配線部とともに、入力領域の外側に位置する加飾領域(非入力領域)内に形成される。前記接続部分は、透明電極と金属配線部間の電気的接続性を確実なものにすべくある程度の大きさで形成されなければならない。このため、加飾領域の狭小化に伴って金属配線部の形成領域が狭くなり、従来では、金属配線部の配線幅を狭くすることで加飾領域の狭小化に対応してきた。
In the wiring structures shown in
しかしながら金属配線部の配線幅を細くすることで、金属配線部の断線や電気ショート等の問題が生じやすくなり、不良品率が高まる問題があった。 However, by narrowing the wiring width of the metal wiring portion, problems such as disconnection of the metal wiring portion and electrical short circuit are likely to occur, and there is a problem that the defective product rate increases.
特許文献3に記載された発明では、透明電極に電気的に接続される配線部をITO等の透明導電層で形成している。このため配線部の配線抵抗が非常に大きくなってしまい、入力感度を低下させる問題があった。 In the invention described in Patent Document 3, the wiring part electrically connected to the transparent electrode is formed of a transparent conductive layer such as ITO. For this reason, there is a problem that the wiring resistance of the wiring portion becomes very large and the input sensitivity is lowered.
そこで本発明は上記従来の課題を解決するためのものであり、特に、金属層を備える配線部の配線幅を従来に比べて細くしなくても、加飾領域の狭小化に適切に対応可能な入力装置及びその製造方法を提供することを目的とする。 Therefore, the present invention is for solving the above-described conventional problems, and in particular, it is possible to appropriately cope with the narrowing of the decoration area without reducing the wiring width of the wiring portion including the metal layer as compared with the conventional one. An object of the present invention is to provide a simple input device and a manufacturing method thereof.
本発明における入力装置は、
透明電極と、前記透明電極に電気的に接続された配線部とを有し、
前記配線部は、第1配線層と第2配線層とを有する積層構造であり、
前記第1配線層は、透明基材の表面に形成された前記透明電極と一体で形成された透明導電層であり、前記第2配線層は、金属層で形成されており、
前記透明電極は入力領域に設けられ、前記第2配線層は、加飾領域内に設けられていることを特徴とするものである。
The input device in the present invention is
A transparent electrode, and a wiring portion electrically connected to the transparent electrode,
The wiring portion has a laminated structure having a first wiring layer and a second wiring layer,
The first wiring layer is a transparent conductive layer formed integrally with the transparent electrode formed on the surface of a transparent substrate, and the second wiring layer is formed of a metal layer,
The transparent electrode is provided in an input region, and the second wiring layer is provided in a decoration region.
また本発明における入力装置の製造方法は、
透明電極と、前記透明電極に電気的に接続された配線部とを有してなる入力装置の製造方法において、
透明基材の表面に透明導電層を形成し、更に前記透明導電層の表面に金属層を形成する工程、
前記金属層を、加飾領域内に第2配線層として残す工程、
入力領域の前記透明導電層を前記透明電極として残すとともに、前記加飾領域の前記透明導電層を第1配線層として残し、前記第1配線層と前記第2配線層とを有する積層構造の前記配線部を形成する工程、
を有することを特徴とするものである。
The manufacturing method of the input device in the present invention is as follows.
In a method for manufacturing an input device comprising a transparent electrode and a wiring portion electrically connected to the transparent electrode,
Forming a transparent conductive layer on the surface of the transparent substrate and further forming a metal layer on the surface of the transparent conductive layer;
Leaving the metal layer as a second wiring layer in the decorative region;
The transparent conductive layer in the input region is left as the transparent electrode, the transparent conductive layer in the decorative region is left as a first wiring layer, and the laminated structure having the first wiring layer and the second wiring layer is provided. Forming a wiring portion;
It is characterized by having.
本発明では、配線部を第1配線層と第2配線層とを有する積層構造とし、第1配線層を透明電極から一体に引き回された透明導電層で形成している。そして第1配線層に重ねて金属層から成る第2配線層を形成した。よって本発明では、例えば入力領域を大きくし、その分、加飾領域を狭くしても、第2配線層が加飾領域内に収まるように第2配線層の形成位置を調整すればよいため、従来に比べて、配線部の配線幅を細くしなくても、加飾領域の狭小化に適切に対応することができ、配線部の断線や電気ショート等の不具合を抑制することができる。更に配線部全体を透明導電層から成る第1配線層で形成せずに、金属層から成る第2配線層を重ねて形成しているため、配線抵抗の低減を図ることができ、入力感度の低下を抑制することができる。 In the present invention, the wiring portion has a laminated structure having a first wiring layer and a second wiring layer, and the first wiring layer is formed of a transparent conductive layer integrally routed from the transparent electrode. A second wiring layer made of a metal layer was formed on the first wiring layer. Therefore, in the present invention, for example, even if the input area is enlarged and the decoration area is reduced accordingly, the formation position of the second wiring layer may be adjusted so that the second wiring layer fits in the decoration area. Compared to the conventional case, it is possible to appropriately cope with the narrowing of the decoration region without reducing the wiring width of the wiring part, and it is possible to suppress problems such as disconnection of the wiring part and electrical short circuit. Furthermore, since the entire wiring portion is not formed by the first wiring layer made of the transparent conductive layer, but the second wiring layer made of the metal layer is overlaid, the wiring resistance can be reduced, and the input sensitivity can be reduced. The decrease can be suppressed.
本発明では、前記配線部は、前記透明電極に連続するパッド部と、前記パッド部に連続し、前記パッド部よりも幅細の配線延出部とを有して形成され、
前記パッド部のうち少なくとも前記透明電極側の領域には、前記第2配線層が形成されておらず透明パッド部として形成されており、前記配線延出部が、前記第1配線層と前記第2配線層との積層構造で形成されていることが好ましい。これにより、透光性の入力領域と非透光性の加飾領域との境界を前記透明パッド部上に位置させることが可能になり、配線幅を従来に比べて細くせずとも、入力領域を広げることが出来、また配線延出部を第1配線層と第2配線層との積層構造としたことで、配線抵抗の上昇を抑制することができる。
In the present invention, the wiring part is formed to have a pad part that is continuous with the transparent electrode, and a wiring extension part that is continuous with the pad part and is narrower than the pad part.
The second wiring layer is not formed at least in the region on the transparent electrode side of the pad portion, and is formed as a transparent pad portion, and the wiring extension portion includes the first wiring layer and the first wiring layer. It is preferably formed in a laminated structure with two wiring layers. As a result, the boundary between the translucent input area and the non-transparent decorative area can be positioned on the transparent pad portion, and the input area can be obtained without reducing the wiring width compared to the conventional case. In addition, since the wiring extension portion has a laminated structure of the first wiring layer and the second wiring layer, an increase in wiring resistance can be suppressed.
また本発明では、前記透明パッド部は前記パッド部の一部に形成されており、残りの前記配線延出部側の領域は、前記配線延出部とともに、前記第1配線層と前記第2配線層を有する積層構造で形成されていることが好ましい。これにより、より効果的に配線抵抗を低減することが可能になる。 In the present invention, the transparent pad portion is formed in a part of the pad portion, and the remaining region on the wiring extension portion side, together with the wiring extension portion, the first wiring layer and the second wiring layer. It is preferable to be formed in a laminated structure having a wiring layer. Thereby, it becomes possible to reduce wiring resistance more effectively.
また本発明では、平面内にて直交する2方向を第1の方向と第2の方向としたとき、前記入力領域にて、前記第1の方向に延出する前記透明電極が複数本、前記第2の方向に間隔を空けて配列されており、前記入力領域から見て前記第1の方向に位置する前記加飾領域に、各透明電極と電気的に接続された複数本の前記配線部が引き回されている構成に好ましく適用できる。 In the present invention, when two directions orthogonal to each other in a plane are defined as a first direction and a second direction, a plurality of the transparent electrodes extending in the first direction in the input region, A plurality of the wiring portions that are arranged in the second direction at intervals and are electrically connected to the transparent electrodes in the decoration region located in the first direction when viewed from the input region Can be preferably applied to a configuration in which is routed.
また本発明では、複数本の前記配線部が、前記入力領域から見て同じ側の前記加飾領域で前記第1の方向に間隔を空けた状態で前記第2の方向に延出する配線延出部を備えて形成されており、
最も入力領域側に位置する前記配線延出部を備える内側配線部と、その他の配線部とに区別したとき、その他の配線部における前記第2配線層の入力領域側の端部は、前記内側配線部における前記第2配線層の入力領域側の端部と前記第2の方向にて揃っているか、あるいは、前記内側配線部における前記第2配線層の入力領域側の端部よりも前記入力領域から前記第1の方向に離れて位置していることが好ましい。
Further, in the present invention, a plurality of the wiring sections extend in the second direction with a space in the first direction in the decorative area on the same side as viewed from the input area. It is formed with a protruding part,
When distinguishing between the inner wiring portion having the wiring extension portion positioned closest to the input region side and the other wiring portions, the end portion on the input region side of the second wiring layer in the other wiring portion is the inner side. The second wiring layer is aligned with the input region side end of the second wiring layer in the wiring portion, or the input portion of the inner wiring portion is closer to the input region side of the second wiring layer than the input region side. It is preferable to be located away from the region in the first direction.
内側配線部の配線延出部は最も入力領域に近い位置にあるため、内側配線部は、第2配線層を加飾領域内に形成するにあたり、最もマージン(入力領域と加飾領域との境界から配線延出部までの距離)の小さい位置に配置されている。よって、内側配線部における第2配線層の入力領域側の端部を基準にして他の配線部における第2配線層の入力領域側の端部の位置を規制することで、加飾領域の狭小化に合わせて、全ての第2配線層を加飾領域内に適切且つ簡単に収めることが出来る。 Since the wiring extension part of the inner wiring part is located closest to the input area, the inner wiring part has the most margin (the boundary between the input area and the decoration area) when forming the second wiring layer in the decoration area. (Distance from the wiring extension portion to the wiring extension portion). Therefore, by restricting the position of the end portion on the input area side of the second wiring layer in the other wiring portion on the basis of the end portion on the input area side of the second wiring layer in the inner wiring portion, the decoration area can be narrowed. All the second wiring layers can be appropriately and easily accommodated in the decoration region in accordance with the trend.
本発明では、配線部を第1配線層と第2配線層とを有する積層構造とし、第1配線層を透明電極から一体に引き回された透明導電層で形成している。そして第1配線層に重ねて金属層から成る第2配線層を形成した。よって本発明では、例えば入力領域を大きくし、その分、加飾領域を狭くしても、第2配線層が加飾領域内に収まるように第2配線層の形成位置を調整すればよいため、従来に比べて、配線部の配線幅を細くしなくても、加飾領域の狭小化に適切に対応することができ、配線部の断線や電気ショート等の不具合を抑制することができる。更に配線部全体を透明導電層から成る第1配線層で形成せずに、金属層から成る第2配線層を重ねて形成しているため、配線抵抗の低減を図ることができ、入力感度の低下を抑制することができる。 In the present invention, the wiring portion has a laminated structure having a first wiring layer and a second wiring layer, and the first wiring layer is formed of a transparent conductive layer integrally routed from the transparent electrode. A second wiring layer made of a metal layer was formed on the first wiring layer. Therefore, in the present invention, for example, even if the input area is enlarged and the decoration area is reduced accordingly, the formation position of the second wiring layer may be adjusted so that the second wiring layer fits in the decoration area. Compared to the conventional case, it is possible to appropriately cope with the narrowing of the decoration region without reducing the wiring width of the wiring part, and it is possible to suppress problems such as disconnection of the wiring part and electrical short circuit. Furthermore, since the entire wiring portion is not formed by the first wiring layer made of the transparent conductive layer, but the second wiring layer made of the metal layer is overlaid, the wiring resistance can be reduced, and the input sensitivity can be reduced. The decrease can be suppressed.
図1は、本実施形態の静電容量式の入力装置(タッチパネル)の下部基板の平面図、図2は上部基板の平面図、図3は、本実施形態における入力装置をX1−X2方向に向けて切断したときの部分縦断面図、図4は、本実施形態における透明電極及び配線部の部分拡大平面図、図5,図6は図4の変形例、図7は、比較例における配線部の部分平面図(概念図)、図8は、図7に示す比較例に対する優位点(発明の効果)を説明するための本実施形態における配線部の部分平面図(概念図)、である。 1 is a plan view of a lower substrate of the capacitive input device (touch panel) of the present embodiment, FIG. 2 is a plan view of the upper substrate, and FIG. 3 is a diagram illustrating the input device according to the present embodiment in the X1-X2 direction. FIG. 4 is a partially enlarged plan view of a transparent electrode and a wiring portion in the present embodiment, FIGS. 5 and 6 are a modification of FIG. 4, and FIG. 7 is a wiring in a comparative example. FIG. 8 is a partial plan view (conceptual diagram) of the wiring section in the present embodiment for explaining advantages (effects of the invention) over the comparative example shown in FIG. .
図1,図3に示す下部基板22は、下部透明基材32と下部透明基材32の表面に形成された複数本の下部透明電極14とを有して構成される。各下部透明電極14は入力領域(センサ領域)11内に形成される。
The
図1に示すように下部透明電極14は、X1−X2方向(第1の方向)に延出する帯体状で形成されている。そして複数本の各下部透明電極14は、X1−X2方向に直交するY1−Y2方向(第2の方向)に所定の間隔を空けて配列されている。
As shown in FIG. 1, the lower
なお、この実施形態では、X1−X2方向を第1の方向とし、Y1−Y2方向を第2の方向と設定したが、方向を限定するものではない。 In this embodiment, the X1-X2 direction is set as the first direction, and the Y1-Y2 direction is set as the second direction. However, the direction is not limited.
図1に示すように入力領域11の周囲は額縁状の加飾領域12となっている。ここで「加飾領域」とは、図1に示す下部基板22及び図2に示す上部基板21の符号12の領域が図3のように操作面20a側から見たときに見えない領域のことを指し、具体的には図3に示す加飾層34によって加飾された領域である。
As shown in FIG. 1, the periphery of the
また、加飾領域12は実質的に入力領域11として使用される領域ではないため「非入力領域」として構成されている。また、図1,図2に示すように、入力領域11は、各下部透明電極14及び各上部透明電極13が形成された領域であり、指F等の操作入力が可能な領域を指す。入力領域11は加飾されていない「非加飾領域」であり、この実施形態では、入力領域11の大きさ=非加飾領域の大きさとなっている。
In addition, the
図1に示すように、加飾領域12には各下部透明電極14のX1−X2方向における端部と電気的に接続される複数本の配線部15a〜15jが形成されている。なお図1では、各配線部15a〜15jを全て同じ線状にて模式的に示した。図1に示すように、各配線部15a〜15eは、一つ置きに配列された各下部透明電極14のX1側端部に電気的に接続されている。また各配線部15f〜15jは、残りの各下部透明電極14のX2側端部に電気的に接続されている。なお全ての配線部を下部透明電極14の同じ側の端部から引き出すことも出来るが、入力領域11を挟んで両側の加飾領域12を配線部の引き回し領域として利用したほうが、加飾領域12の狭小化を図ることができ好適である。
As shown in FIG. 1, a plurality of
図1に示すように、各配線部15a〜15eは、入力領域11から見てX1側に位置するX1側加飾領域12a内にて引き回されている。各配線部15a〜15eはX1−X2方向(第1の方向)に間隔を空けた状態で、Y1−Y2方向(第2の方向)に直線状に延出して形成されている。また図1に示すように各配線部15a〜15eの先端は入力領域11から見てY2側に位置するY2側加飾領域12bに位置して、フレキシブルプリント基板(図示しない)と電気的に接続される外部接続部27を構成している。
As shown in FIG. 1, the
また図1に示すように、各配線部15f〜15jは、入力領域11から見てX2側に位置するX2側加飾領域12c内にて引き回されている。各配線部15f〜15jはX1−X2方向(第1の方向)に間隔を空けた状態で、Y1−Y2方向(第2の方向)に直線状に延出して形成されている。また図1に示すように各配線部15f〜15jの先端は入力領域11から見てY2側に位置するY2側加飾領域12bに位置して、フレキシブルプリント基板(図示しない)と電気的に接続される外部接続部17を構成している。
Moreover, as shown in FIG. 1, each
図3に示すように配線部15(図3では統一して符号15と示した)は、透明導電層から成る第1配線層16と、第1の配線層16の上に重ねられた金属層から成る第2配線層25との積層構造で形成される。第1配線層16は、入力領域11に位置する各下部透明電極14と一体に形成されたITO膜等であり、加飾領域12では、配線パターン形状にて形成されている。
As shown in FIG. 3, the wiring portion 15 (generally indicated by
図2,図3に示す上部基板21は、上部透明基材33と上部透明基材33の表面に形成された複数本の上部透明電極13とを有して構成される。各上部透明電極13は入力領域(センサ領域)11内に形成される。
The
図2に示すように上部透明電極13は、Y1−Y2方向に延出する帯体状で形成されている。そして図2に示すように複数本の上部透明電極13は、X1−X2方向に所定の間隔を空けて配列されている。
As shown in FIG. 2, the upper
図2に示すように、加飾領域12には各上部透明電極13のY1−Y2方向における端部と電気的に接続される複数本の配線部18a〜18gが形成されている。図2に示すように、各配線部18a〜18gは、各上部透明電極13のY2側端部に電気的に接続されている。
As illustrated in FIG. 2, a plurality of
図2に示すように、各配線部18a〜18gは、入力領域11から見てY2側に位置するY2側加飾領域12b内にて引き回されている。そして図2に示すように各配線部18a〜18gの先端は、Y2側加飾領域12b内にて、フレキシブルプリント基板(図示しない)と電気的に接続される外部接続部19を構成している。上部基板21に形成された外部接続部19と、下部基板22に形成された外部接続部27,17(図1参照)とは平面的に重ならないように形成されている。
As shown in FIG. 2, the
図3に示すように下部基板22と上部基板21との間は粘着層30を介して接合されている。
As shown in FIG. 3, the
各電極13,14及び各配線部15a〜15jを構成する第1配線層16は、いずれも透明基材表面にITO(Indium Tin Oxide)等の透明導電材料でスパッタや蒸着により成膜される。また透明基材32,33は、ポリエチレンテレフタレート(PET)等のフィルム状の透明基材やガラス基材等で形成される。また各配線部15a〜15jを構成する第2配線層25は、Cu、Cu合金、CuNi合金、Ni、Ag等の金属材料で形成される。第2配線層25は第1配線層16よりも電気抵抗値が小さい金属材料で形成される。
The first wiring layers 16 constituting the
ここで、「透明」「透光性」とは可視光線透過率が80%以上の状態を指す。更にヘイズ値が6以下であることが好適である。 Here, “transparent” and “translucent” refer to a state where the visible light transmittance is 80% or more. Further, it is preferable that the haze value is 6 or less.
図3に示すように、上部基板21の上面側に粘着層31を介して表面部材20が接合されている。粘着層30,31は光学透明粘着層(OCA)、両面粘着テープ等である。表面部材20は特に材質を限定するものではないが、ガラスや透明なプラスチック等で形成される。表面部材20の加飾領域12の裏面には加飾層34が形成されている。これにより、入力領域11は厚み方向に対して透光性であるが、加飾領域12は厚み方向に対して非透光性となっている。
As shown in FIG. 3, the
図1ないし図3に示す静電容量式の入力装置では、図3に示すように指Fを入力領域11の操作面20a上に接触させると、上下透明電極13,14間の静電容量に、指Fと指Fに近い上部透明電極13間の静電容量が付加され、容量変化が生じる。そして、この容量変化に基づいて指Fの接触位置を算出することが可能である。
In the capacitance type input device shown in FIGS. 1 to 3, when the finger F is brought into contact with the
図4は図1に示す配線部15f,15g,15h付近を拡大して示した部分平面図である。
FIG. 4 is an enlarged partial plan view showing the vicinity of the
図4に示すように、各配線部15f,15g,15hは、下部透明電極14のX2側に位置するパッド部45f,45g,45hと、各パッド部45f,45g,45hからY2方向に延出する配線延出部46f,46g,46hとを有して構成される。
As shown in FIG. 4, the
図4に示すように各パッド部45f,45g,45hの幅寸法はT1で形成され、各配線延出部46f,46g,46hの配線幅はT2で形成され、T1>T2となっている。
As shown in FIG. 4, the width of each
図4に示す実施形態では、各パッド部45f,45g,45hの幅寸法T1よりも下部透明電極14の電極幅T3のほうが広く形成されている。
In the embodiment shown in FIG. 4, the electrode width T3 of the lower
図3で説明したように各配線部15f,15g,15hは、透明導電層で形成された第1配線層16と、金属層で形成された第2配線層25との積層構造で形成される。
As described with reference to FIG. 3, each of the
よって、図4に示す各配線部15f,15g,15hの第1配線層16は、各下部透明電極14と一体となって各パッド部45f,45g,45h及び各配線延出部46f,46g,46hの配線パターン形状にて形成されている。
Therefore, the
金属層から成る第2配線層25は、各配線部15f,15g,15hの第1配線層16の平坦面上に重ねられて、各パッド部45f,45g,45h及び各配線延出部46f,46g,46hの配線パターン形状にて形成されている。
The
図4に示す点線Aは、透光性の入力領域11と加飾された非透光性の加飾領域12との境界を示している。
A dotted line A shown in FIG. 4 indicates a boundary between the
図4に示すように、各下部透明電極14は透光性の入力領域11に形成され、各配線部15f,15g、15hは、非透光性の加飾領域12に形成されている。
As shown in FIG. 4, each lower
図4に示すように、各配線部15f,15g、15hの各パッド部45f,45g,45hの全域が、第1配線層16と第2配線層25との積層構造で形成されておらず、各パッド部45f,45g,45hのうち、下部透明電極14側の第1の領域45f1,45g1,45h1には第2配線層25が形成されておらず、第1配線層16のみで形成された透明パッド部(以下では、透明パッド部として前記第1の領域と同じ符号45f1,45g1,45h1を付すこととする)となっている。また各パッド部45f,45g,45hの配線延出部46f,46g,46h側の第2の領域45f2,45g2,45h2は、第1配線層16と第2配線層25との積層構造で構成されている。
As shown in FIG. 4, the entire areas of the
図4に示すように、透明パッド部45f1,45g1,45h1の一部は、入力領域11内に入り込んでいる。一方、金属層から成る第2配線層25を備える各パッド部45f,45g,45hの第2の領域45f2,45g2,45h2及び各配線延出部46f,46g,46hは加飾された加飾領域12内に位置している。よって、金属層から成る第2配線層25が、図3に示す操作面20a側から見えないようになっている。
As shown in FIG. 4, part of the
図4を用いて配線部15f,15g,15hの構造について説明したが、他の配線部についても同様の構造で形成されている。
Although the structure of the
本実施形態では、上記したように各配線部15a〜15jは、透明導電層で形成された第1配線層16と金属層で形成された第2配線層25との積層構造で形成される。そして、第2配線層25は加飾領域12内に設けられている。このような本実施形態の配線部の構造により次の効果を得ることが出来る。図7に示す比較例の配線部の構造と比較して説明する。
In the present embodiment, as described above, each of the
図7に示す比較例は特許文献1等に開示されているように、透明電極55と、金属配線部56とが電気的に接続された構造である。透明電極55は入力領域11内に形成され、金属配線部56は加飾領域12内に形成される。図7(a)に示すように加飾領域12は幅寸法T4で形成されており、この加飾領域12内に金属配線部56ととともに、金属配線部56と透明電極55とを厚み方向にて電気的に接続するための接続部分(重ね代)57が設けられる。
The comparative example shown in FIG. 7 has a structure in which the
図7(b)に示すように、図7(a)よりも加飾領域12の幅寸法T5が狭くなったとする。
As shown in FIG. 7B, it is assumed that the width dimension T5 of the
図7(b)のように加飾領域12の幅寸法T5が狭くなっても、透明電極55と金属配線部56との接続部分(重ね代)57はある程度の大きさで確保されることが必要になる。この結果、加飾領域12の幅寸法T5が狭くなったことで、金属配線部56の配線幅T6を図7(a)に示す金属配線部56の配線幅T7よりも細くしなければならなくなる。
Even if the width dimension T5 of the
図8は、本実施形態における配線部15の平面図である。図8(a)は図7(a)と同じ幅寸法T4にて加飾領域12が形成された形態、図8(b)は、図7(b)と同じ幅寸法T5にて加飾領域12が形成された形態を示している。
FIG. 8 is a plan view of the
本実施形態では、図8(a)の状態から図8(b)に示すように、加飾領域12の幅寸法が狭くなっても、透明導電層から成る第1配線層16の平坦面上に重ねられた金属層から成る第2配線層25が、加飾領域12内に入り込むように、第2配線層25の透明電極側の端部Bの位置を、配線部15の配線延出部C寄りに移動させることで、配線部15の配線幅T8を図8(a)と変えなくても、あるいは少なくとも図7(b)の比較例のように細く形成しなくても、加飾領域12の狭小化に適切に対応することができ、配線部15の断線や電気ショート等の不具合を抑制することができる。
In the present embodiment, as shown in FIG. 8B from the state of FIG. 8A, even if the width dimension of the
また本実施形態では、配線部15全体を透明導電層から成る第1配線層16で形成せずに、金属層から成る第2配線層25を重ねて形成しているため、配線抵抗の低減を図ることができ、入力感度の低下を抑制することができる。
Further, in this embodiment, the
各配線部15a〜15jの配線幅(図4に示す配線延出部46f,46g,46hでの配線幅T2)は、20〜120μm程度で形成され、各配線部15a〜15j間の間隔T12(図4参照)は、20〜100μm程度で形成される。
The wiring width of each of the
本実施形態では図4に示すように各配線部15f,15g,15h(他の配線部も同様)に設けられたパッド部45f,45g,45hには、下部透明電極14側に透明パッド部45f1,45g1,45h1が形成されているため、入力領域11と加飾領域12との境界Aを透明パッド部45f1,45g1,45h1上に位置させることができ、配線幅を従来に比べて細くせずとも、入力領域11を効果的に広げることができ(入力領域11内に入った透明パッド部45f1,45g1,45h1の一部は透明電極として機能する)、また各配線延出部46f,46g,46hを透明導電層から成る第1配線層16と金属層から成る第2配線層25との積層構造で形成しているため、各配線部の配線抵抗の上昇を効果的に抑制することができる。
In the present embodiment, as shown in FIG. 4,
また図4に示すように、各パッド部45f,45g,45hの配線延出部46f,46g,46h側の第2の領域45f2,45g2,45h2まで金属層から成る第2配線層25を設けることで、より効果的に、配線抵抗を低減することが出来る。
Further, as shown in FIG. 4, the
図1,図4に示すように下部基板22では、複数本の配線部15a〜15jの各配線延出部が、入力領域11のX1−X2方向の両側に位置する加飾領域12a,12cにてX1−X2方向に間隔を空けてY1−Y2方向に延出して形成されている。
As shown in FIGS. 1 and 4, in the
ここで図4に示すように、各配線部15f,15g,15hを構成する第2配線層25の入力領域11側の端部25f,25g,25hは、Y1−Y2方向にて一致している。なお図4以外における他の配線部においても同様の構成となっている。
Here, as shown in FIG. 4, the
図4に示すように、各配線部15f,15g,15hの配線延出部46f,46g,46hのうち、配線延出部46fは、最も入力領域11側に位置しており、配線延出部46g、配線延出部46hの順に徐々に入力領域11から離れていく。
As shown in FIG. 4, among the
最も入力領域11側に位置する配線延出部46fを備える配線部(内側配線部)15fは、第2配線層25を加飾領域12内に形成するにあたり、最もマージン(入力領域11と加飾領域12との境界Aから配線延出部46fまでの距離)の小さい位置に配置されている。よって、内側配線部15fにおける第2配線層25の入力領域側端部25fの位置を基準にして、各配線部15f,15g,15hにおける第2配線層25の入力領域側端部25f,25g,25hの位置をY1−Y2方向に一致させることで、入力領域11を広く取ることができるとともに、全ての第2配線層25を加飾領域12内に適切且つ簡単に収めることが出来る。
The wiring portion (inner wiring portion) 15f including the
あるいは図5に示すように、各配線部15f,15g,15hにおける第2配線層25の入力領域側端部25f,25g,25hをX1−X2方向にずらすことも出来る。図5に示すように、配線部15g,15hにおける第2配線層25の入力領域側端部25g,25hの位置は、配線部15fにおける第2配線層25の入力領域側端部25fの位置に比べて、入力領域11からX2方向に離れており、更に、配線部15hにおける第2配線層25の入力領域側端部25hの位置は、配線部15gにおける第2配線層25の入力領域側端部25gの位置に比べて、入力領域11からX2方向に離れている。
Alternatively, as shown in FIG. 5, the input region
図5のように構成することで、配線部15g,15hにおける第2配線層25の入力領域側端部25g,25hと、入力領域11と加飾領域12との境界A間の距離T9,T10を、内側配線部15fにおける第2配線層25の入力領域側端部25fと境界A間の距離T11よりも広げることができる。これにより、より確実に、配線部15g,15hにおける第2配線層25を加飾領域12内に収めることができ、また、各配線部15g,15hの位置では、各第2配線層25の入力領域側端部25g,25hの位置に合わせて、入力領域11と加飾領域12との境界Aを境界Cに示すように移動させて、入力領域11を広げることも可能である。
By configuring as shown in FIG. 5, distances T9 and T10 between the input region
図5では、第2配線層25の入力領域側端部25f,25g,25hの位置が、配線部15f、配線部15g及び配線部15hの順にX2方向に離れているが、入力領域側端部25g,25hが、入力領域側端部25fよりもX1側に形成されなければ、各入力領域側端部25f,25g,25hの位置をどのように規制するか、任意に設定することができる。
In FIG. 5, the positions of the input region
また、図5に示すように、配線抵抗を低減する観点からも各配線部15f,15g,15hの各パッド部45f,45g,45hの一部に金属層から成る第2配線層25を設けることが好ましいが、各第2配線層25の入力領域側端部25f,25g,25hを図5に示す符号Dの位置にして、各パッド部45f,45g,45hの全域を、金属層から成る第2配線層25が形成されていない透明パッド部として構成し、第2配線層25を、各配線延出部46f,46g,46hの部分のみに形成する構造としてもよい。
Further, as shown in FIG. 5, from the viewpoint of reducing the wiring resistance, the
図4,図5では、各配線部15f,15g,15hにパッド部45f,45g,45hが形成され、各パッド部45f,45g,45hの幅寸法T1(図4参照)は下部透明電極14の幅寸法T3よりも小さくなっているが、図6のように、下部透明電極14の幅寸法T3により、透明導電層から成る第1配線層16が加飾領域12内に延びている形態とすることも出来る。
4 and 5,
図6においても各配線部15f,15g,15hは、透明導電層から成る第1配線層16と金属層から成る第2配線層25との積層構造で形成され、第2配線層25は、加飾領域12内に形成されている。第2配線層25は、各配線部15f,15g,15hにおいて幅寸法T3で形成された幅広部44から幅寸法T3よりも細くY2方向に向けて延出する幅寸法T2の配線延出部46f,46g,46hにかけて形成されている。
Also in FIG. 6, each of the
図9は、本実施形態における下部基板22における製造方法を示す一工程図である。図9(a)に示す工程では、下部透明基材32上の全面にITO等の透明導電層39をスパッタ法や蒸着法等で形成する。更に、透明導電層39の表面全面に金属層35をスパッタ法や蒸着法等で形成する。
FIG. 9 is a process diagram showing a manufacturing method of the
次に図9(b)の工程では、金属層35の加飾領域12の表面に、各配線部15a〜15jを構成する第2配線層25のパターンから成るレジスト層36をフォトリソグラフィ技術により形成する。すなわち図4に示す第2配線層25の平面パターンを備えるレジスト層36を形成する。
Next, in the process of FIG. 9B, a resist
そして前記レジスト層36に覆われていない金属層35を例えばウエットエッチングにより除去する。これにより金属層35からなる第2配線層25を加飾領域12内に形成することができる。
Then, the
図9(c)の工程では、各第2配線層25上から透明導電層39上にかけてレジスト層37を形成する。前記レジスト層37を、フォトリソグラフィ技術により、入力領域11では、各下部透明電極14と同じ電極パターンにて形成し、更に前記電極パターンに連続して加飾領域12では、各第2配線層25上を覆う配線パターンにて形成する。
In the step of FIG. 9C, a resist
そして前記レジスト層37に覆われていない透明導電層39を除去する。これにより、入力領域11には、図1に示す各下部透明電極14を形成でき、加飾領域12では、配線パターン形状の第1配線層16を形成でき、各配線部15a〜15jを透明導電層からなる第1配線層16と、金属層から成る第2配線層25との積層構造で形成することができる。
Then, the transparent
なお上記した製造方法はあくまでも一例であり、他の製造方法により各下部基板21を形成することが可能である。
The manufacturing method described above is merely an example, and each
なお各配線部をスクリーン印刷、グラビア印刷、インクジェット印刷等の印刷法で形成することもできる。このとき、第2配線層としては、Agペースト、Agナノ材料、Cuナノ材料等を用いることができる。 In addition, each wiring part can also be formed by printing methods, such as screen printing, gravure printing, and inkjet printing. At this time, an Ag paste, an Ag nanomaterial, a Cu nanomaterial, or the like can be used as the second wiring layer.
図3〜図6、図9に示すように、配線部の透明導電層から成る第1配線層16は、下部透明電極14と同様に、下部透明基材32の表面に形成されており、第1配線層16の上面(透明基材との対向面と反対側の面)に金属層から成る第2配線層25が積層された構造となっているが、積層順を逆にすることも出来る。ただし、第1配線層16を基材側に形成し、第2配線層25を第1配線層16の透明基材とは反対側の面に形成することで、第1配線層16と第2配線層25の双方を平坦面上に形成でき好適である。
As shown in FIGS. 3 to 6 and 9, the
また、各配線部は、透明導電層から成る第1配線層16と、金属層から成る第2配線層25との2層構造に限定されず3層以上とすることも可能である。
Each wiring portion is not limited to the two-layer structure of the
なお、図4ないし図6に示す配線構造及び図9の製造方法は、下部基板22のみならず上部基板21にも適用することが可能である。すなわち図2に示す上部基板21を構成する各配線部18a〜18gも透明導電層から成る第1配線層16と、金属層から成る第2配線層25との積層構造で形成され、第2配線層25が加飾領域12内に形成された構造とすることが可能である。
The wiring structure shown in FIGS. 4 to 6 and the manufacturing method of FIG. 9 can be applied not only to the
図10は第2実施形態における入力装置の下部基板22の平面図であり、図11は、第2実施形態における入力装置の上部基板21の平面図である。図10に示すように各下部透明電極14は、いずれも複数の第1電極部40がX1−X2方向に、前記第1電極部40より細い連結部41を介して連設された形態である。なお図1では一つの第1電極部40及び連結部41にのみ符号を付した。図10では、第1電極部40の形状が略菱形形状で形成されているが、この形状に限定するものではない。
FIG. 10 is a plan view of the
そして図10に示すように各下部透明電極14は、Y1−Y2方向に所定の間隔を空けて配列されている。
And as shown in FIG. 10, each lower
また図11に示すように、上部基板21は、上部透明基材33と上部透明基材33の表面に形成された複数本の上部透明電極13とを有して構成される。各上部透明電極13は入力領域(センサ領域)11内に形成される。
As shown in FIG. 11, the
図11に示すように各上部透明電極13は、いずれも複数の第2電極部42がY1−Y2方向に、前記第2電極部42より細い連結部43を介して連設された形態である。なお図11では一つの第2電極部42及び連結部43にのみ符号を付した。図11では、第2電極部42の形状が略菱形形状で形成されているが、この形状に限定するものではない。
As shown in FIG. 11, each upper
そして図11に示すように各上部透明電極13は、X1−X2方向(第1の方向)に所定の間隔を空けて配列されている。
As shown in FIG. 11, the upper
各第1電極部40と各第2電極部42とは平面視にて重ならないように配置されている。
Each
この実施形態では指Fを操作面20a(図3参照)上に当接させたとき、指Fと各電極部40,42との間で生じる静電容量変化に基づいて、指Fの操作位置を検出することが可能になっている。
In this embodiment, when the finger F is brought into contact with the
図10に示す下部基板22に形成された各配線部15a〜15jは、図3ないし図6に示す配線構造で形成されている。また上部基板21に形成された各配線部18a〜18gにも同様に適用することが出来る。
Each
また、図3では、下部基板22の下部透明電極14及び上部基板21の上部透明電極13を全て操作面20a側に向けた状態で、下部基板22と上部基板21間が粘着層30を介して接合されているが、図12のように、下部基板22の下部透明電極14を操作面20a側に向けて、上部基板21の上部透明電極13を、操作面20a側とは逆側に向けた状態にして、下部基板22と上部基板21間が粘着層30を介して接合されていてもよいし、あるいは、図13に示すように、一つの基材38の上下面に下部透明電極14及び上部透明電極13が形成された形態としてもよい。
In FIG. 3, the lower
または、図14(a)(b)に示す構成であってもよい。図14(a)は部分平面図であるが(b)に示す絶縁層等を省略した。また図14(b)は図14(a)のE−E線に沿って切断し矢印方向から見た部分縦断面図である。図14(a)(b)では、一つの基材38の表面に複数の透明電極50,51を配列し、このうち透明電極50をX方向に向けて接続するとともに、透明電極50の連結部52上を絶縁層53で覆う。そして、絶縁層53上に各透明電極51を接続するための連結部54を形成し、連結部54を介して各透明電極51をY方向に繋げている。図14の構成では、同じ基材38の同じ表面に、X方向に繋がる透明電極50とY方向に繋がる透明電極51とが形成されている。
Or the structure shown to Fig.14 (a) (b) may be sufficient. FIG. 14A is a partial plan view, but the insulating layer shown in FIG. 14B is omitted. FIG. 14B is a partial longitudinal sectional view taken along the line E-E in FIG. 14 (a) and 14 (b), a plurality of
図12〜図14では、いずれにしても、各透明電極に接続された各配線部が図3〜図6の配線構造で形成されている。 12 to 14, in any case, each wiring portion connected to each transparent electrode is formed with the wiring structure of FIGS. 3 to 6.
上記実施形態では、静電容量式の入力装置を用いて説明したが、本実施形態における配線構造は、静電容量式以外の、例えば、マルチタッチ方式の抵抗式入力装置にも適用できる。 In the embodiment described above, the capacitance type input device has been described. However, the wiring structure in the present embodiment can be applied to, for example, a multi-touch type resistance input device other than the capacitance type.
本実施形態における入力装置は、携帯電話機、デジタルカメラ、PDA、ゲーム機、カーナビゲーション等に使用される。 The input device in this embodiment is used for a mobile phone, a digital camera, a PDA, a game machine, a car navigation system, and the like.
11 入力領域
12 加飾領域(非入力領域)
13 上部透明電極
14 下部透明電極
15、15a〜15j、18a〜18g 配線部
16 第1配線層
20 表面部材
21 上部基板
22 下部基板
25 第2配線層
32 下部透明基材
33 上部透明基材
34 加飾層
35 金属層
39 透明導電層
45f、45g、45h パッド部
45f1、45g1、45h1 透明パッド部
46f、46g、46h 配線延出部
11
13 Upper
Claims (6)
前記配線部は、第1配線層と第2配線層とを有する積層構造であり、
前記第1配線層は、透明基材の表面に形成された前記透明電極と一体で形成された透明導電層であり、前記第2配線層は、金属層で形成されており、
前記透明電極は入力領域に設けられ、前記第2配線層は、加飾領域内に設けられていることを特徴とする入力装置。 A transparent electrode, and a wiring portion electrically connected to the transparent electrode,
The wiring portion has a laminated structure having a first wiring layer and a second wiring layer,
The first wiring layer is a transparent conductive layer formed integrally with the transparent electrode formed on the surface of a transparent substrate, and the second wiring layer is formed of a metal layer,
The input device, wherein the transparent electrode is provided in an input region, and the second wiring layer is provided in a decoration region.
前記パッド部のうち少なくとも前記透明電極側の領域には、前記第2配線層が形成されておらず透明パッド部として形成されており、前記配線延出部が、前記第1配線層と前記第2配線層とを有する積層構造で形成されている請求項1記載の入力装置。 The wiring part is formed to have a pad part that is continuous with the transparent electrode, and a wiring extension part that is continuous with the pad part and is narrower than the pad part.
The second wiring layer is not formed at least in the region on the transparent electrode side of the pad portion, and is formed as a transparent pad portion, and the wiring extension portion includes the first wiring layer and the first wiring layer. The input device according to claim 1, wherein the input device is formed in a laminated structure having two wiring layers.
最も入力領域側に位置する前記配線延出部を備える内側配線部と、その他の配線部とに区別したとき、その他の配線部における前記第2配線層の入力領域側の端部は、前記内側配線部における前記第2配線層の入力領域側の端部と前記第2の方向にて揃っているか、あるいは、前記内側配線部における前記第2配線層の入力領域側の端部よりも前記入力領域から前記第1の方向に離れて位置している請求項4記載の入力装置。 A plurality of the wiring portions each include a wiring extension portion extending in the second direction with a space in the first direction in the decorative region on the same side as viewed from the input region. Formed,
When distinguishing between the inner wiring portion having the wiring extension portion positioned closest to the input region side and the other wiring portions, the end portion on the input region side of the second wiring layer in the other wiring portion is the inner side. The second wiring layer is aligned with the input region side end of the second wiring layer in the wiring portion, or the input portion of the inner wiring portion is closer to the input region side of the second wiring layer than the input region side. The input device according to claim 4, wherein the input device is located away from a region in the first direction.
透明基材の表面に透明導電層を形成し、更に前記透明導電層の表面に金属層を形成する工程、
前記金属層を、加飾領域内に第2配線層として残す工程、
入力領域の前記透明導電層を前記透明電極として残すとともに、前記加飾領域の前記透明導電層を第1配線層として残し、前記第1配線層と前記第2配線層とを有する積層構造の前記配線部を形成する工程、
を有することを特徴とする入力装置の製造方法。 In a method for manufacturing an input device comprising a transparent electrode and a wiring portion electrically connected to the transparent electrode,
Forming a transparent conductive layer on the surface of the transparent substrate and further forming a metal layer on the surface of the transparent conductive layer;
Leaving the metal layer as a second wiring layer in the decorative region;
The transparent conductive layer in the input region is left as the transparent electrode, the transparent conductive layer in the decorative region is left as a first wiring layer, and the laminated structure having the first wiring layer and the second wiring layer is provided. Forming a wiring portion;
A method for manufacturing an input device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010185468A JP5520162B2 (en) | 2010-08-20 | 2010-08-20 | Input device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010185468A JP5520162B2 (en) | 2010-08-20 | 2010-08-20 | Input device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012043298A true JP2012043298A (en) | 2012-03-01 |
JP5520162B2 JP5520162B2 (en) | 2014-06-11 |
Family
ID=45899496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010185468A Active JP5520162B2 (en) | 2010-08-20 | 2010-08-20 | Input device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5520162B2 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013137226A1 (en) * | 2012-03-15 | 2013-09-19 | 富士フイルム株式会社 | Photosensitive film, method for producing input device of electrostatic capacitance type and input device of electrostatic capacitance type, and image display device equipped with said input device |
JP2013196438A (en) * | 2012-03-21 | 2013-09-30 | Juhn Jong Lin | Capacitive touch panel unit |
CN103376939A (en) * | 2012-04-11 | 2013-10-30 | 联胜(中国)科技有限公司 | Touch panel, touch display panel and manufacture method of touch panel |
JP2013246684A (en) * | 2012-05-28 | 2013-12-09 | J Touch Corp | Frameless touch panel |
US9304640B2 (en) | 2013-02-07 | 2016-04-05 | Japan Display Inc. | Input device, display device, and electronic device |
WO2017115566A1 (en) * | 2015-12-28 | 2017-07-06 | アルプス電気株式会社 | Input device |
US9727196B2 (en) | 2013-07-12 | 2017-08-08 | Fujifilm Corporation | Wiring substrate |
US9772701B2 (en) | 2013-01-30 | 2017-09-26 | Japan Display Inc. | Touch detection device, and display device with touch detection function and electronic apparatus including the same |
US10095359B2 (en) | 2013-01-10 | 2018-10-09 | Japan Display Inc. | Touch detection device, display device with touch detecting function, and electronic apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008009921A (en) * | 2006-06-30 | 2008-01-17 | Optrex Corp | Input device and its manufacturing method |
WO2008096484A1 (en) * | 2007-02-08 | 2008-08-14 | Sharp Kabushiki Kaisha | Touch panel apparatus and method for manufacturing the same |
JP2008197913A (en) * | 2007-02-13 | 2008-08-28 | Alps Electric Co Ltd | Electronic equipment |
JP2010128676A (en) * | 2008-11-26 | 2010-06-10 | Hitachi Displays Ltd | Display and method for manufacturing display |
JP2010182137A (en) * | 2009-02-06 | 2010-08-19 | Sony Corp | Touch panel and method for manufacturing the same |
-
2010
- 2010-08-20 JP JP2010185468A patent/JP5520162B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008009921A (en) * | 2006-06-30 | 2008-01-17 | Optrex Corp | Input device and its manufacturing method |
WO2008096484A1 (en) * | 2007-02-08 | 2008-08-14 | Sharp Kabushiki Kaisha | Touch panel apparatus and method for manufacturing the same |
JP2008197913A (en) * | 2007-02-13 | 2008-08-28 | Alps Electric Co Ltd | Electronic equipment |
JP2010128676A (en) * | 2008-11-26 | 2010-06-10 | Hitachi Displays Ltd | Display and method for manufacturing display |
JP2010182137A (en) * | 2009-02-06 | 2010-08-19 | Sony Corp | Touch panel and method for manufacturing the same |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013137226A1 (en) * | 2012-03-15 | 2013-09-19 | 富士フイルム株式会社 | Photosensitive film, method for producing input device of electrostatic capacitance type and input device of electrostatic capacitance type, and image display device equipped with said input device |
CN104246607A (en) * | 2012-03-15 | 2014-12-24 | 富士胶片株式会社 | Photosensitive film, method for producing input device of electrostatic capacitance type and input device of electrostatic capacitance type, and image display device equipped with said input device |
JP2013196438A (en) * | 2012-03-21 | 2013-09-30 | Juhn Jong Lin | Capacitive touch panel unit |
CN103376939A (en) * | 2012-04-11 | 2013-10-30 | 联胜(中国)科技有限公司 | Touch panel, touch display panel and manufacture method of touch panel |
JP2013246684A (en) * | 2012-05-28 | 2013-12-09 | J Touch Corp | Frameless touch panel |
US10095359B2 (en) | 2013-01-10 | 2018-10-09 | Japan Display Inc. | Touch detection device, display device with touch detecting function, and electronic apparatus |
US10296156B2 (en) | 2013-01-10 | 2019-05-21 | Japan Display Inc. | Touch detection device, display device with touch detecting function, and electronic apparatus |
US9772701B2 (en) | 2013-01-30 | 2017-09-26 | Japan Display Inc. | Touch detection device, and display device with touch detection function and electronic apparatus including the same |
US9766746B2 (en) | 2013-02-07 | 2017-09-19 | Japan Display Inc. | Input device, display device, and electronic device |
US9304640B2 (en) | 2013-02-07 | 2016-04-05 | Japan Display Inc. | Input device, display device, and electronic device |
US10437379B2 (en) | 2013-02-07 | 2019-10-08 | Japan Display Inc. | Input device, display device, and electronic device |
US10809852B2 (en) | 2013-02-07 | 2020-10-20 | Japan Display Inc. | Input device, display device, and electronic device |
US11182034B2 (en) | 2013-02-07 | 2021-11-23 | Japan Display Inc. | Input device, display device, and electronic device |
US11853521B2 (en) | 2013-02-07 | 2023-12-26 | Japan Display Inc. | Overhang electrode portions for input device, display device, and electronic device |
US9727196B2 (en) | 2013-07-12 | 2017-08-08 | Fujifilm Corporation | Wiring substrate |
WO2017115566A1 (en) * | 2015-12-28 | 2017-07-06 | アルプス電気株式会社 | Input device |
JPWO2017115566A1 (en) * | 2015-12-28 | 2018-07-12 | アルプス電気株式会社 | Input device |
CN108431744A (en) * | 2015-12-28 | 2018-08-21 | 阿尔卑斯电气株式会社 | Input unit |
Also Published As
Publication number | Publication date |
---|---|
JP5520162B2 (en) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5520162B2 (en) | Input device and manufacturing method thereof | |
JP5255111B2 (en) | Input device and manufacturing method thereof | |
JP2013246626A (en) | Touch panel and input device using the same | |
JP6029842B2 (en) | Capacitive input device | |
US9419612B2 (en) | Touch panel | |
JP2013164698A (en) | Input apparatus | |
JP5846953B2 (en) | Input device and manufacturing method thereof | |
US20140152915A1 (en) | Touch panel | |
WO2016002461A1 (en) | Input device and method for manufacturing same | |
JP5750466B2 (en) | Capacitive input device | |
WO2017183315A1 (en) | Capacitive sensor | |
KR20120111986A (en) | Input device and method for manufacturing the same | |
JP2011248667A (en) | Capacitance sensor | |
JP2015222456A (en) | Capacitance sensor | |
JP2013164827A (en) | Input apparatus | |
JP2011248810A (en) | Input device | |
JP2015011492A (en) | Input device and manufacturing method therefor | |
JP2014150181A (en) | Wiring pattern formation substrate and wiring pattern formation method | |
JP5908637B2 (en) | Capacitive input device | |
JP6242710B2 (en) | Manufacturing method of input device | |
JP5931005B2 (en) | Input device | |
JP5574133B2 (en) | Capacitive input device | |
JP2011186977A (en) | Manufacturing method of input device | |
JP3163718U (en) | Capacitive touch sensor | |
JP6103533B2 (en) | Input device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5520162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |