JP2012220594A - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2012220594A JP2012220594A JP2011084229A JP2011084229A JP2012220594A JP 2012220594 A JP2012220594 A JP 2012220594A JP 2011084229 A JP2011084229 A JP 2011084229A JP 2011084229 A JP2011084229 A JP 2011084229A JP 2012220594 A JP2012220594 A JP 2012220594A
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- pixel
- holding
- common electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】画素部123を構成する複数の画素の各々は、液晶表示素子と、デジタルデータの画素値に対応した正極性ランプ信号及び負極性ランプ信号の電圧を別々に保持する第1及び第2の保持容量と、第1及び第2の保持電圧を垂直走査周期よりも短い所定の周期で交互に画素電極に印加する手段とを備える。外部駆動回路は、正常状態のデータと、正常状態のデータのデータ値を反転させた反転状態のデータとを1フレーム単位で、かつ、1H単位で交互に切り替えて画素に供給する。画素の読み出し時には、画素電極に印加される保持電圧が正常状態のデータか反転状態のデータであるか、及び第1の保持電圧であるか第2の保持電圧であるかに応じて異なる電位の共通電極電圧を切り替えて印加する。
【選択図】図2
Description
ただし、(1)式中、fpは電圧印加時の表示明るさを計算する関数、Vp1は画素内の正極性用保持容量の入力電圧、Vlv1は画素の正極性側ソースフォロワ回路のばらつき電圧である。また、図9に示した負極性画素電極電圧印加時の液晶表示素子の明るさXmは次式で表わされる。
ただし、(2)式中、fmは電圧印加時の表示明るさを計算する関数、Vm1は画素内の負極性用保持容量の入力電圧、Vlv2は画素の負極性側ソースフォロワ回路のばらつき電圧である。観察者が見る明るさは、上記の明るさXpとXmとの平均となり、ざらつき感を与えてしまう。
入力デジタルデータの画素値と、単調的に水平走査周期でレベル変化する基準階調データとを比較して画素値と基準階調データの値とが一致した時点における、基準階調データと同期して水平走査周期内で単調的にレベル増加する周期性信号である正極性ランプ信号の電圧を正極性デジタル-アナログ変換電圧として一方のデータ線に供給すると同時に、基準階調データと同期して水平走査周期内で単調的にレベル減少する周期性信号である負極性ランプ信号の電圧を負極性デジタル-アナログ変換電圧として他方のデータ線に供給するデータ入力手段と、表示すべきデジタルデータと同一のデータ値の正常状態のデータと、表示すべきデジタルデータのデータ値を反転させた反転状態のデータとを、正極性ランプ信号及び負極性ランプ信号に同期して、N水平走査周期単位(Nは1以上の自然数)で交互に切り替え、かつ、正常状態のデータ及び反転状態のデータの切り替え順序を1フレーム単位で交互に切り替えて入力デジタルデータとしてデータ入力手段に入力する入力データ処理手段と、正常状態のデータの画素値に対応した正極性ランプ信号及び負極性ランプ信号が第1及び第2の保持容量に保持された画素の、保持電圧読み出し手段による読み出し時には、第1の保持電圧の画素電極への印加時に第1の電位の第1の共通電極電圧を共通電極に印加し、かつ、第2の保持電圧の画素電極への印加時に第1の電位よりも高電位の第2の電位の第2の共通電極電圧を共通電極に印加し、反転状態のデータの画素値に対応した正極性ランプ信号及び負極性ランプ信号が第1及び第2の保持容量に保持された画素の、保持電圧読み出し手段による読み出し時には、第1の保持電圧の画素電極への印加時に第3の電位の第3の共通電極電圧を共通電極に印加し、かつ、第2の保持電圧の画素電極への印加時に第3の電位よりも低電位の第4の電位の第4の共通電極電圧を共通電極に印加する共通電極電圧入力手段と、を有することを特徴とする。
表示すべきデジタルデータと同一のデータ値の正常状態のデータと、表示すべきデジタルデータのデータ値を反転させた反転状態のデータとを、正極性ランプ信号及び負極性ランプ信号に同期して、N水平走査周期単位(Nは1以上の自然数)で交互に切り替え、かつ、正常状態のデータ及び反転状態のデータの切り替え順序を1フレーム単位で交互に切り替えて入力デジタルデータとして出力する入力データ処理ステップと、入力データ処理ステップで出力された入力デジタルデータの画素値と、単調的に水平走査周期でレベル変化する基準階調データとを比較して画素値と基準階調データの値とが一致した時点における、基準階調データと同期して水平走査周期内で単調的にレベル増加する周期性信号である正極性ランプ信号の電圧を正極性デジタル-アナログ変換電圧として一方のデータ線に供給すると同時に、基準階調データと同期して水平走査周期内で単調的にレベル減少する周期性信号である負極性ランプ信号の電圧を負極性デジタル-アナログ変換電圧として他方のデータ線に供給するデータ入力ステップと、正常状態のデータの画素値に対応した正極性ランプ信号及び負極性ランプ信号が第1及び第2の保持容量に保持された画素の、保持電圧読み出し手段による読み出し時には、第1の保持電圧の画素電極への印加時に第1の電位の第1の共通電極電圧を共通電極に印加し、かつ、第2の保持電圧の画素電極への印加時に第1の電位よりも高電位の第2の電位の第2の共通電極電圧を共通電極に印加する第1の共通電極電圧入力ステップと、反転状態のデータの画素値に対応した正極性ランプ信号及び負極性ランプ信号が第1及び第2の保持容量に保持された画素の、保持電圧読み出し手段による読み出し時には、第1の保持電圧の画素電極への印加時に第3の電位の第3の共通電極電圧を共通電極に印加し、かつ、第2の保持電圧の画素電極への印加時に第3の電位よりも低電位の第4の電位の第4の共通電極電圧を共通電極に印加する第2の共通電極電圧入力ステップと、を含むことを特徴とする。
ただし、(3)式中、fpは電圧印加時の表示明るさを計算する関数、Vp2は画素内の正極性用保持容量の反転状態のデータの入力電圧、Vlv1は画素の正極性側ソースフォロワ回路のばらつき電圧である。また、図7に示した負極性画素電極電圧Vcom2-印加時の液晶表示素子の明るさXm2は次式で表わされる。
ただし、(4)式中、fmは電圧印加時の表示明るさを計算する関数、Vm2は画素内の負極性用保持容量の反転状態のデータの入力電圧、Vlv2は画素の負極性側ソースフォロワ回路のばらつき電圧である。
=(fm×(Vm1+Vlv2+Vm2−Vlv2)
+fp×(Vp1+Vlv1+Vp2−Vlv1)/4
=(fm×(Vm1+Vm2)+fp×(Vp1+Vp2)/4 (5)
ここで、同一画素の場合
fm=fp=f、Vm1=Vm2=Vp1=Vp2=V
であるので、(5)式は次式で表わされる。
従って、本実施の形態によれば、(6)式から分かるように、明るさXは各画素毎のソースフォロワ回路のトランジスタのVthのばらつきを抑圧した明るさとすることができる。ただし、画素のばらつきは信号電圧によって若干異なるため、完全に打ち消すことは難しいが、抑圧することは可能である。
11 パネル駆動用ドライバ回路
12 液晶パネル駆動素子
120 画像処理回路
121 水平シフトレジスタ及びコンパレータ
122 水平駆動回路(ビデオスイッチ等)
123 画素部
124 垂直シフトレジスタ
125 フラグ付き画素選択回路
201 D型フリップフロップ(DFF)
202a 書き込み制御回路部
202b 読み出し制御回路部
203 画素制御回路
204 画素
Tr1、Tr2 画素選択用NMOSトランジスタ
Tr3、Tr4 ソースフォロワ用PMOSトランジスタ
Tr5、Tr6 スイッチング用PMOSトランジスタ
Tr7 定電流負荷用PMOSトランジスタ
LC 液晶表示素子
PE 画素電極
CE 共通電極
LCM 液晶層
Claims (2)
- 2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、
一組の前記2本のデータ線のうち一方のデータ線を介して供給される正極性デジタル-アナログ変換電圧をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、
一組の前記2本のデータ線のうち他方のデータ線を介して供給される、負極性デジタル-アナログ変換電圧をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、
前記第1の保持容量の第1の保持電圧と前記第2の保持容量の第2の保持電圧とを、垂直走査周期よりも短い所定の周期で交互に前記画素電極に印加する保持電圧読み出し手段と
を備え、
入力デジタルデータの画素値と、単調的に水平走査周期でレベル変化する基準階調データとを比較して前記画素値と前記基準階調データの値とが一致した時点における、前記基準階調データと同期して水平走査周期内で単調的にレベル増加する周期性信号である正極性ランプ信号の電圧を前記正極性デジタル-アナログ変換電圧として前記一方のデータ線に供給すると同時に、前記基準階調データと同期して水平走査周期内で単調的にレベル減少する周期性信号である負極性ランプ信号の電圧を前記負極性デジタル-アナログ変換電圧として前記他方のデータ線に供給するデータ入力手段と、
表示すべきデジタルデータと同一のデータ値の正常状態のデータと、前記表示すべきデジタルデータのデータ値を反転させた反転状態のデータとを、前記正極性ランプ信号及び前記負極性ランプ信号に同期して、N水平走査周期単位(Nは1以上の自然数)で交互に切り替え、かつ、前記正常状態のデータ及び前記反転状態のデータの切り替え順序を1フレーム単位で交互に切り替えて前記入力デジタルデータとして前記データ入力手段に入力する入力データ処理手段と、
前記正常状態のデータの画素値に対応した前記正極性ランプ信号及び前記負極性ランプ信号が前記第1及び第2の保持容量に保持された画素の、前記保持電圧読み出し手段による読み出し時には、前記第1の保持電圧の前記画素電極への印加時に第1の電位の第1の共通電極電圧を前記共通電極に印加し、かつ、前記第2の保持電圧の前記画素電極への印加時に前記第1の電位よりも高電位の第2の電位の第2の共通電極電圧を前記共通電極に印加し、前記反転状態のデータの画素値に対応した前記正極性ランプ信号及び前記負極性ランプ信号が前記第1及び第2の保持容量に保持された画素の、前記保持電圧読み出し手段による読み出し時には、前記第1の保持電圧の前記画素電極への印加時に第3の電位の第3の共通電極電圧を前記共通電極に印加し、かつ、前記第2の保持電圧の前記画素電極への印加時に前記第3の電位よりも低電位の第4の電位の第4の共通電極電圧を前記共通電極に印加する共通電極電圧入力手段と、
を有することを特徴とする液晶表示装置。 - 2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、
一組の前記2本のデータ線のうち一方のデータ線を介して供給される正極性デジタル-アナログ変換電圧をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、
一組の前記2本のデータ線のうち他方のデータ線を介して供給される、負極性デジタル-アナログ変換電圧をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、
前記第1の保持容量の第1の保持電圧と前記第2の保持容量の第2の保持電圧とを、垂直走査周期よりも短い所定の周期で交互に前記画素電極に印加する保持電圧読み出し手段と
を備える液晶表示装置に対して、
表示すべきデジタルデータと同一のデータ値の正常状態のデータと、前記表示すべきデジタルデータのデータ値を反転させた反転状態のデータとを、前記正極性ランプ信号及び前記負極性ランプ信号に同期して、N水平走査周期単位(Nは1以上の自然数)で交互に切り替え、かつ、前記正常状態のデータ及び前記反転状態のデータの切り替え順序を1フレーム単位で交互に切り替えて入力デジタルデータとして出力する入力データ処理ステップと、
前記入力データ処理ステップで出力された前記入力デジタルデータの画素値と、単調的に水平走査周期でレベル変化する基準階調データとを比較して前記画素値と前記基準階調データの値とが一致した時点における、前記基準階調データと同期して水平走査周期内で単調的にレベル増加する周期性信号である正極性ランプ信号の電圧を前記正極性デジタル-アナログ変換電圧として前記一方のデータ線に供給すると同時に、前記基準階調データと同期して水平走査周期内で単調的にレベル減少する周期性信号である負極性ランプ信号の電圧を前記負極性デジタル-アナログ変換電圧として前記他方のデータ線に供給するデータ入力ステップと、
前記正常状態のデータの画素値に対応した前記正極性ランプ信号及び前記負極性ランプ信号が前記第1及び第2の保持容量に保持された画素の、前記保持電圧読み出し手段による読み出し時には、前記第1の保持電圧の前記画素電極への印加時に第1の電位の第1の共通電極電圧を前記共通電極に印加し、かつ、前記第2の保持電圧の前記画素電極への印加時に前記第1の電位よりも高電位の第2の電位の第2の共通電極電圧を前記共通電極に印加する第1の共通電極電圧入力ステップと、
前記反転状態のデータの画素値に対応した前記正極性ランプ信号及び前記負極性ランプ信号が前記第1及び第2の保持容量に保持された画素の、前記保持電圧読み出し手段による読み出し時には、前記第1の保持電圧の前記画素電極への印加時に第3の電位の第3の共通電極電圧を前記共通電極に印加し、かつ、前記第2の保持電圧の前記画素電極への印加時に前記第3の電位よりも低電位の第4の電位の第4の共通電極電圧を前記共通電極に印加する第2の共通電極電圧入力ステップと、
を含むことを特徴とする液晶表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011084229A JP5691758B2 (ja) | 2011-04-06 | 2011-04-06 | 液晶表示装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011084229A JP5691758B2 (ja) | 2011-04-06 | 2011-04-06 | 液晶表示装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012220594A true JP2012220594A (ja) | 2012-11-12 |
JP5691758B2 JP5691758B2 (ja) | 2015-04-01 |
Family
ID=47272196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011084229A Active JP5691758B2 (ja) | 2011-04-06 | 2011-04-06 | 液晶表示装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5691758B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9786237B2 (en) | 2013-12-31 | 2017-10-10 | Samsung Display Co., Ltd. | Liquid crystal display |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109473078B (zh) * | 2019-01-02 | 2020-08-28 | 合肥京东方显示技术有限公司 | 公共电压调节电路及其方法、显示驱动电路、显示装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02170784A (ja) * | 1988-12-23 | 1990-07-02 | Sharp Corp | 液晶パネルを駆動するためのラインメモリ回路 |
JPH10177371A (ja) * | 1996-10-18 | 1998-06-30 | Canon Inc | マトリクス基板と液晶装置とこれを用いた表示装置 |
JP2003302942A (ja) * | 2002-04-09 | 2003-10-24 | Hitachi Displays Ltd | 画像表示装置 |
JP2005157013A (ja) * | 2003-11-27 | 2005-06-16 | Hitachi Displays Ltd | 表示装置 |
JP2008250118A (ja) * | 2007-03-30 | 2008-10-16 | Seiko Epson Corp | 液晶装置、液晶装置の駆動回路、液晶装置の駆動方法および電子機器 |
JP2009223289A (ja) * | 2008-02-19 | 2009-10-01 | Victor Co Of Japan Ltd | 液晶表示装置、液晶表示装置の駆動回路及び液晶表示装置の駆動方法 |
JP2010231179A (ja) * | 2009-03-04 | 2010-10-14 | Victor Co Of Japan Ltd | 液晶表示素子、液晶表示素子の駆動方法及びそれを用いた液晶表示装置 |
JP2010281981A (ja) * | 2009-06-04 | 2010-12-16 | Victor Co Of Japan Ltd | 液晶表示装置 |
JP2011039310A (ja) * | 2009-08-12 | 2011-02-24 | Victor Co Of Japan Ltd | 液晶表示装置及びその駆動方法 |
JP2012145770A (ja) * | 2011-01-12 | 2012-08-02 | Jvc Kenwood Corp | 液晶表示装置及びその駆動方法 |
-
2011
- 2011-04-06 JP JP2011084229A patent/JP5691758B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02170784A (ja) * | 1988-12-23 | 1990-07-02 | Sharp Corp | 液晶パネルを駆動するためのラインメモリ回路 |
JPH10177371A (ja) * | 1996-10-18 | 1998-06-30 | Canon Inc | マトリクス基板と液晶装置とこれを用いた表示装置 |
JP2003302942A (ja) * | 2002-04-09 | 2003-10-24 | Hitachi Displays Ltd | 画像表示装置 |
JP2005157013A (ja) * | 2003-11-27 | 2005-06-16 | Hitachi Displays Ltd | 表示装置 |
JP2008250118A (ja) * | 2007-03-30 | 2008-10-16 | Seiko Epson Corp | 液晶装置、液晶装置の駆動回路、液晶装置の駆動方法および電子機器 |
JP2009223289A (ja) * | 2008-02-19 | 2009-10-01 | Victor Co Of Japan Ltd | 液晶表示装置、液晶表示装置の駆動回路及び液晶表示装置の駆動方法 |
JP2010231179A (ja) * | 2009-03-04 | 2010-10-14 | Victor Co Of Japan Ltd | 液晶表示素子、液晶表示素子の駆動方法及びそれを用いた液晶表示装置 |
JP2010281981A (ja) * | 2009-06-04 | 2010-12-16 | Victor Co Of Japan Ltd | 液晶表示装置 |
JP2011039310A (ja) * | 2009-08-12 | 2011-02-24 | Victor Co Of Japan Ltd | 液晶表示装置及びその駆動方法 |
JP2012145770A (ja) * | 2011-01-12 | 2012-08-02 | Jvc Kenwood Corp | 液晶表示装置及びその駆動方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9786237B2 (en) | 2013-12-31 | 2017-10-10 | Samsung Display Co., Ltd. | Liquid crystal display |
Also Published As
Publication number | Publication date |
---|---|
JP5691758B2 (ja) | 2015-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8581823B2 (en) | Liquid crystal display device and driving method thereof | |
JP5206397B2 (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
JP4307474B2 (ja) | 表示装置 | |
JP3550016B2 (ja) | 液晶表示装置の駆動方法および映像信号電圧の出力方法 | |
JP5267432B2 (ja) | 液晶装置、その駆動方法、及び電子機器 | |
US20130050171A1 (en) | Liquid crystal display which can compensate gate voltages and method thereof | |
TW559757B (en) | Image display device and display driving method | |
US7728805B2 (en) | Liquid crystal display capable of making flicker difficult to be observed and reducing power consumption | |
JP4417839B2 (ja) | 液晶表示装置 | |
JP5382178B2 (ja) | 液晶表示装置の駆動回路 | |
US20110115768A1 (en) | Method of driving electro-optical device, electro-optical device, and electronic apparatus | |
JP2011070158A (ja) | 液晶表示装置 | |
JP2011028159A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
JP5347826B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP2013003223A (ja) | 液晶表示装置及びその駆動方法 | |
JP5397073B2 (ja) | 液晶表示装置 | |
JP5691758B2 (ja) | 液晶表示装置及びその駆動方法 | |
WO2010032526A1 (ja) | 表示駆動回路、表示装置及び表示駆動方法 | |
JP5549602B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP3770360B2 (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 | |
JP5691776B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP2012027169A (ja) | 液晶表示装置及びその駆動方法 | |
JP5640846B2 (ja) | 液晶表示素子及び液晶表示素子の駆動方法 | |
JP5825187B2 (ja) | 液晶表示装置 | |
JP5825188B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5691758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |