JP5640846B2 - 液晶表示素子及び液晶表示素子の駆動方法 - Google Patents
液晶表示素子及び液晶表示素子の駆動方法 Download PDFInfo
- Publication number
- JP5640846B2 JP5640846B2 JP2011062029A JP2011062029A JP5640846B2 JP 5640846 B2 JP5640846 B2 JP 5640846B2 JP 2011062029 A JP2011062029 A JP 2011062029A JP 2011062029 A JP2011062029 A JP 2011062029A JP 5640846 B2 JP5640846 B2 JP 5640846B2
- Authority
- JP
- Japan
- Prior art keywords
- holding
- display element
- positive
- negative
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
それぞれ対向する画素電極と共通電極との間に液晶層が挟持されている、縦方向に隣接する2つの第1及び第2の表示素子と、奇数ライン及び偶数ラインのうち一方のラインの第1又は第2の表示素子に対応した位置の画素の値の、正極性用データ線を介して供給される正極性デジタル-アナログ変換電圧をサンプリングして一定期間第1の保持容量に保持すると共に、負極性用データ線を介して供給される負極性デジタル-アナログ変換電圧をサンプリングして一定期間第2の保持容量に保持する第1のサンプリング及び保持手段と、奇数ライン及び偶数ラインのうち他方のラインの第2又は第1の表示素子に対応した位置の画素の値の、正極性用データ線を介して供給される正極性デジタル-アナログ変換電圧をサンプリングして一定期間第3の保持容量に保持すると共に、負極性用データ線を介して供給される負極性デジタル-アナログ変換電圧をサンプリングして一定期間第4の保持容量に保持する第2のサンプリング及び保持手段と、正極性用ゲート制御信号用配線及び負極性用ゲート制御信号用配線をそれぞれ介して交互に供給される正極性用ゲート制御信号及び負極性用ゲート制御信号に基づいて、第1のソースフォロワトランジスタを介して供給される第1の保持容量に保持された正極性の第1の保持電圧と第2のソースフォロワトランジスタを介して供給される第2の保持容量に保持された負極性の第2の保持電圧とを垂直走査周期より短い所定の周期で交互に切り替えて出力する第1の出力手段と、正極性用ゲート制御信号及び負極性用ゲート制御信号に基づいて、第3のソースフォロワトランジスタを介して供給される第3の保持容量に保持された正極性の第3の保持電圧と第4のソースフォロワトランジスタを介して供給される第4の保持容量に保持された負極性の第4の保持電圧とを所定の周期で交互に切り替えて出力する第2の出力手段と、奇数フレーム信号用配線及び偶数フレーム信号用配線を介して1フレーム毎に交互に供給される奇数フレーム信号及び偶数フレーム信号に基づいて、第1の出力手段から出力される第1及び第2の保持電圧を第1の表示素子に供給すると同時に、第2の出力手段から出力される第3及び第4の保持電圧を第2の表示素子に供給する第1の経路と、第1の出力手段から出力される第1及び第2の保持電圧を第2の表示素子に供給すると同時に、第2の出力手段から出力される第3及び第4の保持電圧を第1の表示素子に供給する第2の経路とを、1フレーム毎に交互に切り替える経路切り替え手段と、奇数ライン選択信号用配線及び偶数ライン選択信号用配線を介して奇数ライン選択信号及び偶数ライン選択信号を1水平走査期間毎に交互に切り替え出力して、奇数フレームでは、第1及び第2の保持容量に第1の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第1の書き込み動作と、第3及び第4の保持容量に第2の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第2の書き込み動作とを1水平走査期間毎に交互に行わせ、偶数フレームでは、第3及び第4の保持容量に第1の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第3の書き込み動作と、第1及び第2の保持容量に第2の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第4の書き込み動作とを1水平走査期間毎に交互に行わせる書き込み制御手段と、奇数フレームでは奇数フレーム信号を出力して経路切り替え手段により第1の経路を選択させ、偶数フレームでは偶数フレーム信号を出力して経路切り替え手段により第2の経路を選択させる経路切り替え制御手段とを有することを特徴とする。
奇数ライン及び偶数ラインのうち一方のラインの第1又は第2の表示素子に対応した位置の画素の値の、正極性用データ線を介して供給される正極性デジタル-アナログ変換電圧をサンプリングして一定期間第1の保持容量に保持すると共に、負極性用データ線を介して供給される負極性デジタル-アナログ変換電圧をサンプリングして一定期間第2の保持容量に保持する第1のサンプリング及び保持ステップと、奇数ライン及び偶数ラインのうち他方のラインの第2又は第1の表示素子に対応した位置の画素の値の、正極性用データ線を介して供給される正極性デジタル-アナログ変換電圧をサンプリングして一定期間第3の保持容量に保持すると共に、負極性用データ線を介して供給される負極性デジタル-アナログ変換電圧をサンプリングして一定期間第4の保持容量に保持する第2のサンプリング及び保持ステップと、正極性用ゲート制御信号用配線及び負極性用ゲート制御信号用配線をそれぞれ介して交互に供給される正極性用ゲート制御信号及び負極性用ゲート制御信号に基づいて、第1のソースフォロワトランジスタを介して供給される第1の保持容量に保持された正極性の第1の保持電圧と第2のソースフォロワトランジスタを介して供給される第2の保持容量に保持された負極性の第2の保持電圧とを垂直走査周期より短い所定の周期で交互に切り替えて出力する第1の出力ステップと、正極性用ゲート制御信号及び負極性用ゲート制御信号に基づいて、第3のソースフォロワトランジスタを介して供給される第3の保持容量に保持された正極性の第3の保持電圧と第4のソースフォロワトランジスタを介して供給される第4の保持容量に保持された負極性の第4の保持電圧とを所定の周期で交互に切り替えて出力する第2の出力ステップと、奇数フレーム信号用配線及び偶数フレーム信号用配線を介して1フレーム毎に交互に供給される奇数フレーム信号及び偶数フレーム信号に基づいて、第1の出力ステップで出力される第1及び第2の保持電圧を第1の表示素子に供給すると同時に、第2の出力ステップで出力される第3及び第4の保持電圧を第2の表示素子に供給する第1の経路と、第1の出力ステップで出力される第1及び第2の保持電圧を第2の表示素子に供給すると同時に、第2の出力ステップで出力される第3及び第4の保持電圧を第1の表示素子に供給する第2の経路とを、1フレーム毎に交互に切り替える経路切り替えステップと、を含み、
奇数ライン選択信号用配線及び偶数ライン選択信号用配線を介して奇数ライン選択信号及び偶数ライン選択信号を1水平走査期間毎に交互に切り替え出力して、奇数フレームでは、第1及び第2の保持容量に第1の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第1の書き込み動作と、第3及び第4の保持容量に第2の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第2の書き込み動作とを1水平走査期間毎に交互に行わせ、偶数フレームでは、第3及び第4の保持容量に第1の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第3の書き込み動作と、第1及び第2の保持容量に第2の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第4の書き込み動作とを1水平走査期間毎に交互に行わせ、奇数フレームでは奇数フレーム信号を出力して経路切り替えステップで第1の経路を選択させ、偶数フレームでは偶数フレーム信号を出力して経路切り替えステップで第2の経路を選択させることを特徴とする。
11 odd用画素アンプ
12 even用画素アンプ
100 液晶表示装置
101 シフトレジスタ回路
102 1ラインラッチ回路
103 コンパレータ
104 階調カウンタ
105 ビデオスイッチ
106、210 画素
107 タイミング発生器
108 極性切り替え制御回路
109 垂直ドライバ
201 垂直シフトレジスタ(2ライン)
202 D型フリップフロップ(DFF)
203 画素制御回路
S+ 正極性用ゲート制御信号用配線
S- 負極性用ゲート制御信号用配線
G_odd 奇数ライン選択信号用配線
G_even 偶数ライン選択信号用配線
normal ノーマルフレーム信号用配線
invert インバートフレーム信号用配線
D+、D-、D1+〜Dm+、D1-〜Dm- データ線(列信号線)
Tr1、Tr2、Tr5、Tr6 画素選択用トランジスタ
Tr3、Tr4、Tr7、Tr8、Q3、Q4 スイッチングトランジスタ
LC1 奇数ラインの表示素子
LC2 偶数ラインの表示素子
Q1、Q2 ソースフォロワトランジスタ
Q5 定電流負荷用トランジスタ
Claims (3)
- 画像表示部を構成する複数の画素のうち縦方向に隣接する2つの画素毎に、正極性用ゲート制御信号用配線、負極性用ゲート制御信号用配線、奇数ライン選択信号用配線、偶数ライン選択信号用配線、奇数フレーム信号用配線及び偶数フレーム信号用配線の少なくとも計6本からなる横信号線と、正極性用データ線及び負極性用データ線の計2本からなる縦信号線とが交差する交差部に配置されており、前記縦方向に隣接する2つの画素が、
それぞれ対向する画素電極と共通電極との間に液晶層が挟持されている、縦方向に隣接する2つの第1及び第2の表示素子と、
奇数ライン及び偶数ラインのうち一方のラインの前記第1又は第2の表示素子に対応した位置の画素の値の、前記正極性用データ線を介して供給される正極性デジタル-アナログ変換電圧をサンプリングして一定期間第1の保持容量に保持すると共に、前記負極性用データ線を介して供給される負極性デジタル-アナログ変換電圧をサンプリングして前記一定期間第2の保持容量に保持する第1のサンプリング及び保持手段と、
前記奇数ライン及び偶数ラインのうち他方のラインの前記第2又は第1の表示素子に対応した位置の画素の値の、前記正極性用データ線を介して供給される正極性デジタル-アナログ変換電圧をサンプリングして前記一定期間第3の保持容量に保持すると共に、前記負極性用データ線を介して供給される負極性デジタル-アナログ変換電圧をサンプリングして前記一定期間第4の保持容量に保持する第2のサンプリング及び保持手段と、
前記正極性用ゲート制御信号用配線及び前記負極性用ゲート制御信号用配線をそれぞれ介して交互に供給される正極性用ゲート制御信号及び負極性用ゲート制御信号に基づいて、第1のソースフォロワトランジスタを介して供給される前記第1の保持容量に保持された正極性の第1の保持電圧と第2のソースフォロワトランジスタを介して供給される前記第2の保持容量に保持された負極性の第2の保持電圧とを垂直走査周期より短い所定の周期で交互に切り替えて出力する第1の出力手段と、
前記正極性用ゲート制御信号及び前記負極性用ゲート制御信号に基づいて、第3のソースフォロワトランジスタを介して供給される前記第3の保持容量に保持された正極性の第3の保持電圧と第4のソースフォロワトランジスタを介して供給される前記第4の保持容量に保持された負極性の第4の保持電圧とを前記所定の周期で交互に切り替えて出力する第2の出力手段と、
前記奇数フレーム信号用配線及び前記偶数フレーム信号用配線を介して1フレーム毎に交互に供給される奇数フレーム信号及び偶数フレーム信号に基づいて、前記第1の出力手段から出力される前記第1及び第2の保持電圧を前記第1の表示素子に供給すると同時に、前記第2の出力手段から出力される前記第3及び第4の保持電圧を前記第2の表示素子に供給する第1の経路と、前記第1の出力手段から出力される前記第1及び第2の保持電圧を前記第2の表示素子に供給すると同時に、前記第2の出力手段から出力される前記第3及び第4の保持電圧を前記第1の表示素子に供給する第2の経路とを、1フレーム毎に交互に切り替える経路切り替え手段と、
前記奇数ライン選択信号用配線及び前記偶数ライン選択信号用配線を介して奇数ライン選択信号及び偶数ライン選択信号を1水平走査期間毎に交互に切り替え出力して、奇数フレームでは、前記第1及び第2の保持容量に前記第1の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第1の書き込み動作と、前記第3及び第4の保持容量に前記第2の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第2の書き込み動作とを1水平走査期間毎に交互に行わせ、偶数フレームでは、前記第3及び第4の保持容量に前記第1の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第3の書き込み動作と、前記第1及び第2の保持容量に前記第2の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第4の書き込み動作とを1水平走査期間毎に交互に行わせる書き込み制御手段と、
奇数フレームでは前記奇数フレーム信号を出力して前記経路切り替え手段により前記第1の経路を選択させ、偶数フレームでは前記偶数フレーム信号を出力して前記経路切り替え手段により前記第2の経路を選択させる経路切り替え制御手段と
を有することを特徴とする液晶表示素子。 - 前記書き込み制御手段は、奇数フレームでは前記第1の書き込み動作に続いて前記第2の書き込み動作の順で巡回的に行い、偶数フレームでは前記第3の書き込み動作に続いて前記第4の書き込み動作の順で巡回的に行うように前記第1及び第2のサンプリング及び保持手段を制御することを特徴とする請求項1記載の液晶表示素子。
- 画像表示部を構成する複数の画素のうち縦方向に隣接する2つの画素毎に、正極性用ゲート制御信号用配線、負極性用ゲート制御信号用配線、奇数ライン選択信号用配線、偶数ライン選択信号用配線、奇数フレーム信号用配線及び偶数フレーム信号用配線の少なくとも計6本からなる横信号線と、正極性用データ線及び負極性用データ線の計2本からなる縦信号線とが交差する交差部に配置されており、前記縦方向に隣接する2つの画素が、少なくともそれぞれ対向する画素電極と共通電極との間に液晶層が挟持されている、縦方向に隣接する2つの第1及び第2の表示素子を備える液晶表示素子の駆動方法であって、
奇数ライン及び偶数ラインのうち一方のラインの前記第1又は第2の表示素子に対応した位置の画素の値の、前記正極性用データ線を介して供給される正極性デジタル-アナログ変換電圧をサンプリングして一定期間第1の保持容量に保持すると共に、前記負極性用データ線を介して供給される負極性デジタル-アナログ変換電圧をサンプリングして前記一定期間第2の保持容量に保持する第1のサンプリング及び保持ステップと、
前記奇数ライン及び偶数ラインのうち他方のラインの前記第2又は第1の表示素子に対応した位置の画素の値の、前記正極性用データ線を介して供給される正極性デジタル-アナログ変換電圧をサンプリングして前記一定期間第3の保持容量に保持すると共に、前記負極性用データ線を介して供給される負極性デジタル-アナログ変換電圧をサンプリングして前記一定期間第4の保持容量に保持する第2のサンプリング及び保持ステップと、
前記正極性用ゲート制御信号用配線及び前記負極性用ゲート制御信号用配線をそれぞれ介して交互に供給される正極性用ゲート制御信号及び負極性用ゲート制御信号に基づいて、第1のソースフォロワトランジスタを介して供給される前記第1の保持容量に保持された正極性の第1の保持電圧と第2のソースフォロワトランジスタを介して供給される前記第2の保持容量に保持された負極性の第2の保持電圧とを垂直走査周期より短い所定の周期で交互に切り替えて出力する第1の出力ステップと、
前記正極性用ゲート制御信号及び前記負極性用ゲート制御信号に基づいて、第3のソースフォロワトランジスタを介して供給される前記第3の保持容量に保持された正極性の第3の保持電圧と第4のソースフォロワトランジスタを介して供給される前記第4の保持容量に保持された負極性の第4の保持電圧とを前記所定の周期で交互に切り替えて出力する第2の出力ステップと、
前記奇数フレーム信号用配線及び前記偶数フレーム信号用配線を介して1フレーム毎に交互に供給される奇数フレーム信号及び偶数フレーム信号に基づいて、前記第1の出力ステップで出力される前記第1及び第2の保持電圧を前記第1の表示素子に供給すると同時に、前記第2の出力ステップで出力される前記第3及び第4の保持電圧を前記第2の表示素子に供給する第1の経路と、前記第1の出力ステップで出力される前記第1及び第2の保持電圧を前記第2の表示素子に供給すると同時に、前記第2の出力ステップで出力される前記第3及び第4の保持電圧を前記第1の表示素子に供給する第2の経路とを、1フレーム毎に交互に切り替える経路切り替えステップと、
を含み、前記奇数ライン選択信号用配線及び前記偶数ライン選択信号用配線を介して奇数ライン選択信号及び偶数ライン選択信号を1水平走査期間毎に交互に切り替え出力して、奇数フレームでは、前記第1及び第2の保持容量に前記第1の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第1の書き込み動作と、前記第3及び第4の保持容量に前記第2の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第2の書き込み動作とを1水平走査期間毎に交互に行わせ、偶数フレームでは、前記第3及び第4の保持容量に前記第1の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第3の書き込み動作と、前記第1及び第2の保持容量に前記第2の表示素子に対応した位置の画素の値の正極性及び負極性デジタル-アナログ変換電圧をサンプリング保持させる第4の書き込み動作とを1水平走査期間毎に交互に行わせ、奇数フレームでは前記奇数フレーム信号を出力して前記経路切り替えステップで前記第1の経路を選択させ、偶数フレームでは前記偶数フレーム信号を出力して前記経路切り替えステップで前記第2の経路を選択させることを特徴とする液晶表示素子の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011062029A JP5640846B2 (ja) | 2011-03-22 | 2011-03-22 | 液晶表示素子及び液晶表示素子の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011062029A JP5640846B2 (ja) | 2011-03-22 | 2011-03-22 | 液晶表示素子及び液晶表示素子の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012198362A JP2012198362A (ja) | 2012-10-18 |
JP5640846B2 true JP5640846B2 (ja) | 2014-12-17 |
Family
ID=47180657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011062029A Active JP5640846B2 (ja) | 2011-03-22 | 2011-03-22 | 液晶表示素子及び液晶表示素子の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5640846B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7272191B2 (ja) * | 2019-09-05 | 2023-05-12 | 株式会社Jvcケンウッド | 液晶デバイス、波長選択光スイッチ装置、及び、液晶デバイスの画素検査方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3413043B2 (ja) * | 1997-02-13 | 2003-06-03 | 株式会社東芝 | 液晶表示装置 |
JP5515465B2 (ja) * | 2009-07-09 | 2014-06-11 | 株式会社Jvcケンウッド | 液晶表示装置 |
-
2011
- 2011-03-22 JP JP2011062029A patent/JP5640846B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012198362A (ja) | 2012-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4168339B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
US7403185B2 (en) | Liquid crystal display device and method of driving the same | |
KR101245944B1 (ko) | 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법 | |
KR100859467B1 (ko) | 액정표시장치 및 그 구동방법 | |
US20080129904A1 (en) | Liquid crystal display and driving method thereof | |
US20050041488A1 (en) | Electro-optical device, method for driving the electro-optical device, and electronic apparatus including the electro-optical device | |
US8237647B2 (en) | Driving method for liquid crystal display apparatus, liquid crystal display apparatus, and electronic device | |
KR20080006037A (ko) | 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법 | |
EP1618546A2 (en) | Display system with frame buffer and power saving sequence | |
US20090179847A1 (en) | Liquid crystal display apparatus | |
WO2015027630A1 (zh) | 极性反转驱动方法和极性反转驱动电路 | |
US20120127142A1 (en) | Liquid crystal display and inversion driving method | |
JP5397073B2 (ja) | 液晶表示装置 | |
JP2004521397A (ja) | ディスプレイデバイスとその駆動方法 | |
US20110169790A1 (en) | Display driving circuit, display device, and display driving method | |
JP2008216893A (ja) | 平面表示装置及びその表示方法 | |
JP5640846B2 (ja) | 液晶表示素子及び液晶表示素子の駆動方法 | |
US9093034B2 (en) | Liquid crystal display and method of driving the same | |
JP5035165B2 (ja) | 表示駆動装置及び表示装置 | |
JP2005250034A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP5549602B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP5633434B2 (ja) | 液晶表示装置 | |
JP2005156633A (ja) | 液晶表示装置 | |
JP4784620B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
JP5226115B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141013 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5640846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |