JP2012212912A - 多層基板の表面処理層の構造及びその製造方法 - Google Patents

多層基板の表面処理層の構造及びその製造方法 Download PDF

Info

Publication number
JP2012212912A
JP2012212912A JP2012138810A JP2012138810A JP2012212912A JP 2012212912 A JP2012212912 A JP 2012212912A JP 2012138810 A JP2012138810 A JP 2012138810A JP 2012138810 A JP2012138810 A JP 2012138810A JP 2012212912 A JP2012212912 A JP 2012212912A
Authority
JP
Japan
Prior art keywords
layer
pad
solder mask
pad layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012138810A
Other languages
English (en)
Other versions
JP5694241B2 (ja
Inventor
Chih-Kuang Yang
楊之光
▲シン▼介琳
Chieh-Lin Hsing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Corp
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Priority to JP2012138810A priority Critical patent/JP5694241B2/ja
Publication of JP2012212912A publication Critical patent/JP2012212912A/ja
Application granted granted Critical
Publication of JP5694241B2 publication Critical patent/JP5694241B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】表面パッド層の接着性を向上した多層基板を提供する。
【解決手段】多層基板の表面処理層の構造は、パッド層301と、少なくとも一つの被覆金属層302,303と、はんだマスク層304とを含む。パッド層は誘電層に埋め込まれる。少なくとも一つの被覆金属層はパッド層を被覆する。はんだマスク層は少なくとも一つの被覆金属層を露出する開孔を有する。本発明は、まず被覆金属層をパッド層表面に形成した後、はんだマスク層を形成する。その後、被覆金属層の位置に対してはんだマスク層を開孔して、被覆金属層を露出する。パッド層は誘電層に埋め込まれるため、パッド層と誘電層との間の付着力を増加することができる。同時に、はんだマスク層が被覆金属層の一部を覆うため、パッケージする時スズ材または他の半田とパッド層との接触を避けることができる。
【選択図】図3

Description

本発明は、多層基板の表面処理層の構造及びその製造方法に関し、特にフレキシブル多層基板の表面処理層の構造及びその製造方法に関する。
従来の多層基板の表面処理(surface finish)は、パッド層定義(Pad Definition)方式及びはんだマスク層定義(Solder Mask Definition)方式の二つの種類に分けることができる。
図1に示す従来の技術は、パッド層定義方式によって表面処理した表面処理層の構造(Surface Finish Structure)である。その従来の技術は、誘電層にパッド層(Pad)101を形成した後、はんだマスク層104 (Solder Mask) を塗布する。その後、パッド層101の位置で開孔し、パッド層101に残ったゴムくずを取り除くために、デスカム(Descum)のステップを有する。最後に、パッド層101にニッケル材の金属層102及び金材の金属層103を形成する。
図2に示す従来の技術は、はんだマスク層定義方式によって表面処理した表面処理層の構造である。誘電層にパッド層101を形成した後、はんだマスク層104を塗布する。その後、パッド層101の位置で開孔し、パッド層101に残ったゴムくずを取り除くために、デスカム(Descum)のステップを有する。最後に、またパッド層101にニッケル材の金属層102及び金材の金属層103を形成する。パッド層定義方式と違いところは、パッド層定義方式の開孔の面積はパッド層101が占める全体面積を含むが、はんだマスク層定義方式ははんだマスク層104がパッド層101の一部を覆うようにする。
前記パッド層定義でもはんだマスク層定義の方式でも、必ずはんだマスク層104の塗布及び開孔の後で、また複数の被覆金属層を形成するステップを行う。後から続く、素子に対して銅を材料とする一般的なパッド層101にパッケージする時、スズ材または他の半田等を用いて、この素子とパッド層101とを接着してパッケージする。しかしながら、スズ材または他の半田と銅の接触には溶融の現像が発生するため、金属層を被覆する目的はスズ材または他の半田と銅との接触を避けることである。しかしながら、上記パッド層定義またははんだマスク層定義の方式は、環境に存在する湿気のため、又は被覆金属層と誘電層、はんだマスク層がお互いに違う材料であって生成する応力のためで、図1または図2の中で121の矢印が指し示す所は層間剥離の可能性があり、スズ材または他の半田をパッド層101と接触させると、溶融が発生して金属間化合物(IMC)が生成して、接点の構造が脆弱になり、製品の信頼度が低下する。
その上、パッド層またははんだマスク層定義の方式に関わらず、パッド層101のすべてが誘電層の表面に形成するため、パッド層101の剥離又は層間分離の可能性があって、パッケージの信頼度が低下する。
そのために、たとえパッケージする時、スズ材または他の半田とパッド層との接触を避け、パッド層が下側の誘電層に対する付着を強めたら、パッケージの信頼度及びパッケージ製品の産出良率を向上することができる。
本発明の一つの目的は、パッド層を誘電層に埋め込んで、パッド層の剥離又は層間分離を避けて、パッケージの信頼度を向上する多層基板の表面処理層の構造及びその製造方法を提供することを課題とする。
本発明のまた一つの目的は、はんだマスク層を形成する前に、まず被覆金属層を製造して、パッケージする時は、スズ材または他の半田とパッド層との接触を避けて、パッケージの信頼度を向上する多層基板の表面処理層の構造及びその製造方法を提供することを課題とする。
上記目的を達成するために、本発明の多層基板の表面処理層の構造は、パッド層と、少なくとも一つの被覆金属層と、はんだマスク層とを含む。本発明のパッド層は多層基板の誘電層に埋め込まれ、被覆金属層はパッド層を被覆する。はんだマスク層は被覆金属層を露出する開孔を有する。本発明は、パッド層の表面に被覆金属層を形成した後、またはんだマスク層を形成する。その後、被覆金属層の位置に対してはんだマスク層を開孔して、被覆金属層を露出する。
本発明のパッド層は誘電層の表面に形成することもできるが、相変わらずまずパッド層の表面に被覆金属層を形成した後、またはんだマスク層を形成する。その後、また被覆金属層の位置に対してはんだマスク層を開孔して、被覆金属層を露出する。
本発明は多層基板の表面処理層の構造の製造方法も提供する。本発明の製造方法は、パッド層の表面にパッド層全体を覆う被覆金属層を形成するステップと、パッド層を備えた多層基板の表面にはんだマスク層を形成するステップと、被覆金属層の位置に対してはんだマスク層を開孔して、被覆金属層を露出するステップとを含む。本発明のパッド層は多層基板の誘電層の表面に埋め込まれ、又は多層基板の一つ誘電層の表面に形成する。
従来の技術に比べ、本発明の多層基板の表面処理層の構造は、誘電層にパッド層を埋め込むため、パッド層と誘電層との間の付着力が増加することができ、パッド層と誘電層とが易しく層間剥離(Delamination) しないようになって、信頼度を強める。且つはんだマスク層を形成する前に、まず被覆金属層を製造してスズ材または他の半田とパッド層との間の阻障層(Barrier Layer)として、環境に存在する湿気のためで、又は被覆金属層と誘電層、はんだマスク層との間の応力のためで、被覆金属層と誘電層、又は被覆金属層とはんだマスク層との間に層間剥離を引き起す時にも、スズ材または他の半田とパッド層との間の接触を避けることを確保して、パッケージの信頼度を向上することができる。
従来の技術におけるパッド層定義(Pad Definition)方式による表面処理層(Surface Finish)の構造を示す。 従来の技術におけるはんだマスク層定義(Solder Mask Definition)方式による表面処理層の構造を示す。 本発明における多層基板の表面処理層の構造の第一実施例の概略図を示す。 本発明における多層基板の表面処理層の構造の第二実施例の概略図を示す。 本発明における多層基板の表面処理層の構造の第三実施例の概略図を示す。 本発明における多層基板の表面処理層の構造の第四実施例の概略図を示す。 本発明によって第一実施例の多層基板の表面処理層の構造を製造する方法フローチャートを示す。 本発明によって第一実施例の多層基板の表面処理層の構造を製造する方法フローチャートを示す。 本発明によって第三実施例の多層基板の表面処理層の構造を製造する方法フローチャートを示す。 本発明によって第三実施例の多層基板の表面処理層の構造を製造する方法フローチャートを示す。
以下、本発明の上記目的と特徴と効果が更に明らかに理解できるように、添付図面を参照して詳しく説明する。
図3は、本発明における多層基板の表面処理層の構造の第一実施例の概略図を示す。本発明のパッド層301(Pad)は誘電層に埋め込まれる。この誘電層の材料はポリイミドであることができる。且つ本発明の第一実施例は、まずパッド層301に複数の被覆金属層、即ちニッケル材の被覆金属層302及び金材の被覆金属層303を形成する。その後、はんだマスク層304を形成し、また金材の被覆金属層303の位置に対してはんだマスク層304を開孔して、金材の被覆金属層303を露出し、且つはんだマスク層304がニッケル材の被覆金属層302及び金材の被覆金属層303の一部を覆うようにする。
パッド層301が誘電層に埋め込まれるため、パッド層301と誘電層との間の付着力が増加することができ、パッド層301と誘電層とが易しく層間剥離(Delamination)しないようになって、信頼度を強める。且つ、はんだマスク層定義(Solder Mask Definintion)の方式によって、はんだマスク層304をニッケル材の被覆金属層302、金材の被覆金属層303の一部を覆うようにして、ニッケル材の被覆金属層302、金材の被覆金属層303が湿気または応力のためで、はんだマスク層304との間又は誘電層との間に層間分離が発生する時にも、スズ材または他の半田とパッド層301との間の接触を隔てるのを確保して、パッケージの信頼度を向上する。
図4は、本発明における多層基板の表面処理層の構造の第二実施例の概略図を示す。第一実施例と同じ、本発明のパッド層401は誘電層に埋め込まれる。この第二実施例は、はんだマスク層定義の方式であるので、はんだマスク層404を形成した後、パッド層401の位置に対してはんだマスク層404を開孔して、パッド層401を露出し、且つはんだマスク層404はパッド層401の一部を覆う。またパッド層401に複数の被覆金属層、即ちニッケル材の被覆金属層402及び金材の被覆金属層403を形成する。
図2に示す従来の技術と違い所は、パッド層401が誘電層に埋め込まれるため、パッド層401と誘電層との付着力が増加することができ、パッド層401と誘電層とが易しく層間分離しないようになって、信頼度を強める。
図5は、本発明における多層基板の表面処理層の構造の第三実施例の概略図を示す。第一実施例と同じ、本発明の多層基板の表面処理層の構造のパッド層501は誘電層に埋め込まれる。この第三実施例はパッド層定義(Pad Definition)の方式であるので、本実施例はまずパッド層501に複数の被覆金属層、即ちニッケル材の被覆金属層502及び金材の被覆金属層503を形成する。続いて、はんだマスク層504を形成し、またパッド層501の位置に対してはんだマスク層504を開孔して、金材の被覆金属層503を露出する。前記開孔の面積は、パッド層501が占める面積を含んで且つパッド層501が占める面積より大きい。または、本実施例において、まずはんだマスク層504を形成して、パッド層501の位置に対してはんだマスク層504を開孔する後、またニッケル材の被覆金属層302及び金材の被覆金属層303を形成してもよい。
図1に示す従来の技術と違い所は、パッド層301が誘電層に埋め込まれるため、パッド層と誘電層との間の付着力が増加できて、パッド層と誘電層が易く層間分離しないようになって、信頼度が向上する。
図6は、本発明における多層基板の表面処理層の構造の第四実施例の概略図を示す。パッド層601は誘電層の表面に形成される。第四実施例において、本発明はまずパッド層601に複数の被覆金属層、即ちニッケル材の被覆金属層602及び金材の被覆金属層603を形成する。またはんだマスク層604を形成した後、金材の被覆金属層603の位置に対してはんだマスク層604を開孔して、金材の被覆金属層603を露出して、且つはんだマスク層604はニッケル材の被覆金属層602及び金材の被覆金属層603の一部を覆う。
本発明のはんだマスク層604は、ニッケル材の被覆金属層602と金材の被覆金属層603の一部とを覆うため、ニッケル材の被覆金属層602、金材の被覆金属層603とはんだマスク層604または誘電層との間に層間分離が発生する時にも、スズ材または他の半田とパッド層601との間の接触を避けることを確保して、パッケージの信頼度を向上することができる。
図7Aから7Eは、本発明によって図3に示す第一実施例の多層基板の表面処理層の構造を製造する方法フローチャートを示す。図7Aは、一時の基板700の表面にまずパッド層301を形成して、界面接着強化処理305をすることを示す。界面接着強化処理305は例えば、酸素又はアルゴンプラズマ・プロセスの処理である。図7Bは、基板700全体を覆う誘電層702の形成を示す。図7Cは、誘電層702とパッド層301を基板の表面700から分離して且つ上下に反転した後、パッド層301の表面にニッケル材の被覆金属層302及び金材の被覆金属層303を形成して、パッド層301を被覆することを示す。図7Dは、金材の被覆金属層303及び誘電層702全体を覆うはんだマスク層304を形成することを示す。図7Eは、ニッケル材の被覆金属層302及び金材の被覆金属層303の位置に対してはんだマスク層304を開孔して、金材の被覆金属層303を露出して、はんだマスク層304が金材の被覆金属層303の一部を覆うようにし、即ち、パッド層301が誘電層702の表面処理層に埋め込まれる構造と、且つはんだマスク層304が金材の被覆金属層303の一部を覆う構造とを実現する。しかし、本発明の図5に示す第三実施例においても、同じ方法によってパッド層501を形成することができ、図7Eで開孔する時、開孔の面積はパッド層301が占める面積を含んで、且つパッド層301が占める面積より大きくなることがよい。例え、本発明の図4に示す第二実施例におけるパッド層401を形成しようとすると、図7Cと図7Dとのステップの順番を変えれば、即ち、まずはんだマスク層304を形成して開孔して、はんだマスク層304がパッド層301の一部を覆うようにしてから、またニッケル材の被覆金属層302及び金材の被覆金属層303を形成してもよい。
図8Aから図8Eは、本発明によって図5に示す第三実施例の多層基板の表面処理層の構造を製造する方法フローチャートを示す。図8Aは、基板800の表面にまずはんだマスク層504を形成することを示す。図8Bは、はんだマスク層504の表面に、まずパッド層501を形成して、また誘電層802を形成し、パッド層501と誘電層802との間に界面接着強化処理505、例えば、酸素又はアルゴンのプラズマ・プロセス処理をすることを示す。図8Cは、はんだマスク層504を基板800の表面から分離して且つ上下に反転して、はんだマスク層504を開孔するように、はんだマスク層504が上に向けるようにすることを示す。図8Dは、パッド層501を埋め込まれた位置に対してはんだマスク層504を開孔して、パッド層501を露出し、図8Dの開孔の面積がパッド層501が占める面積を含むとともにパッド層501が占める面積より大きいようにすることを示す。図8Eは、パッド層501の表面にニッケル材の被覆金属層502及び金材の被覆金属層503を形成して、パッド層501を被覆することを示す。即ち、パッド層501が誘電層802の表面処理層に埋め込まれる構造が実現できる。しかし、本発明の図4に示す第二実施例においても、同じ方法でパッド層401を形成することができ、図8Dで開孔する時は、はんだマスク層504がパッド層501の一部を覆うようにしてもよい。
且つ、上記の本発明の第一実施例から第四実施例において、パッド層301、401、501及び601と誘電層との間に界面接着強化処理305、405、505及び605をして、パッド層301、401、501及び601と誘電層との間の付着強度を増加する。更にパッド層301、401、501及び601の剥離又は層間分離を避けることができる。
最後に、本発明は基板を利用して誘電層に埋め込まれるパッド層を製造するため、パッド層と誘電層との間の付着力を増加することができ、パッド層の剥離又は層間分離を避け、信頼度を強める。同時に、はんだマスク層を形成する前に、まず被覆金属層を製造して、はんだマスク層が被覆金属層の一部を覆うようにして、湿気又は応力のためで、被覆金属層とはんだマスク層又は誘電層との間に層間分離が発生する時にも、スズ材または他の半田とパッド層との間の接触を避けることを確保して、パッケージの信頼度を向上することができる。従って、多層基板パッケージの信頼度及びパッケージ製品の産出良率を向上することができる。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を上記の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
101、301、401、501、601: パッド層
104、304、404、504、604: はんだマスク層
102: ニッケル材の金属層
103: 金材の金属層
302、502、602: ニッケル材の被覆金属層
303、503、603: 金材の被覆金属層
305、405、505、605:界面接着強化処理
700、800: 基板
702、802: 誘電層

Claims (12)

  1. 多層基板の表面処理層の構造の製造方法であって、
    パッド層の表面にパッド層全体を覆う少なくとも一つの被覆金属層を形成するステップと、
    前記パッド層を備えた前記多層基板の表面にはんだマスク層を形成するステップと、
    前記被覆金属層の位置に対して前記はんだマスク層を開孔して、前記被覆金属層を露出するステップとを含むことを特徴とする多層基板の表面処理層の構造の製造方法。
  2. 前記はんだマスク層は前記被覆金属層の一部を覆うことを特徴とする請求項1に記載の製造方法。
  3. 前記はんだマスク層を開孔する面積は、前記被覆金属層が占める全体面積を含むことを特徴とする請求項1に記載の製造方法。
  4. 前記被覆金属層を形成するステップの前に、前記パッド層を前記多層基板の誘電層に埋め込むステップをさらに含むことを特徴とする請求項1に記載の製造方法。
  5. 前記パッド層を前記多層基板の誘電層に埋め込むステップは、一時の基板の表面にまず前記パッド層を形成して、また前記誘電層を形成する後、前記誘電層と前記パッド層とを前記一時の基板の表面から分離して、前記パッド層が前記誘電層に埋め込まれるようにすることを特徴とする請求項4に記載の製造方法。
  6. 前記被覆金属層を形成するステップの前に、前記パッド層を前記多層基板の誘電層の前記表面に形成するステップをさらに含むことを特徴とする請求項1に記載の製造方法。
  7. 多層基板の表
    面処理層の構造の製造方法であって、
    はんだマスク層を形成するステップ、
    前記多層基板の誘電層の表面に埋め込まれるパッド層の位置に対して、前記はんだマスク層を開孔して、前記パッド層を露出するステップと、
    前記パッド層の表面に前記パッド層を被覆する少なくとも一つの被覆金属層を形成するステップとを含むことを特徴とする多層基板の表面処理層の構造の製造方法。
  8. 前記はんだマスク層は前記パッド層の一部を覆うことを特徴とする請求項7に記載の製造方法。
  9. 前記はんだマスク層に開孔する面積は、前記パッド層が占める面積を含むことを特徴とする請求項7に記載の製造方法。
  10. 前記はんだマスク層を形成するステップの前に、一時の基板の表面にまず前記パッド層を形成して、また前記誘電層を形成する後、前記誘電層と前記パッド層とを前記基板の表面から分離して、前記パッド層が前記誘電層に埋め込まれるようにするステップをさらに含むことを特徴とする請求項7に記載の製造方法。
  11. 前記はんだマスク層はまず基板の表面に形成することを特徴とする請求項7に記載の製造方法。
  12. 前記基板の表面に前記はんだマスク層を形成するステップの後に、前記はんだマスク層の表面にまず前記パッド層を形成し、また前記誘電層を形成する後、前記パッド層が前記誘電層に埋め込まれるようにするステップをさらに含むことを特徴とする請求項11に記載の製造方法。
JP2012138810A 2012-06-20 2012-06-20 多層基板の表面処理層の構造及びその製造方法 Active JP5694241B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012138810A JP5694241B2 (ja) 2012-06-20 2012-06-20 多層基板の表面処理層の構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012138810A JP5694241B2 (ja) 2012-06-20 2012-06-20 多層基板の表面処理層の構造及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010511471A Division JP2010530133A (ja) 2007-06-15 2007-06-15 多層基板の表面処理層の構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012212912A true JP2012212912A (ja) 2012-11-01
JP5694241B2 JP5694241B2 (ja) 2015-04-01

Family

ID=47266574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012138810A Active JP5694241B2 (ja) 2012-06-20 2012-06-20 多層基板の表面処理層の構造及びその製造方法

Country Status (1)

Country Link
JP (1) JP5694241B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192491A (ja) * 2013-03-28 2014-10-06 Kyocera Corp 配線基板
CN112911820A (zh) * 2019-12-03 2021-06-04 深南电路股份有限公司 一种电路板阻焊层的制作方法及电路板
JP2022039889A (ja) * 2020-08-28 2022-03-10 巨擘科技股▲ふん▼有限公司 多層基板表面処理層構造及びその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484691A (en) * 1987-09-26 1989-03-29 Matsushita Electric Works Ltd Printed wiring board
JPH06252540A (ja) * 1993-02-24 1994-09-09 Mitsubishi Electric Corp プリント基板およびその製造方法および部品の搭載方法
JPH08107264A (ja) * 1994-10-03 1996-04-23 Hitachi Ltd 高密度配線板及びその製造方法
JP2000058710A (ja) * 1998-08-03 2000-02-25 Ibiden Co Ltd プリント配線板
JP2003218500A (ja) * 2002-01-28 2003-07-31 Denso Corp 埋め込み導体パターンフィルムおよび埋め込み導体パターンフィルムを含む多層基板の製造方法
JP2004063929A (ja) * 2002-07-31 2004-02-26 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2005057298A (ja) * 1997-01-10 2005-03-03 Ibiden Co Ltd プリント配線板及びその製造方法
JP2005072061A (ja) * 2003-08-27 2005-03-17 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2005229138A (ja) * 2005-05-11 2005-08-25 Kyocera Corp 配線基板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484691A (en) * 1987-09-26 1989-03-29 Matsushita Electric Works Ltd Printed wiring board
JPH06252540A (ja) * 1993-02-24 1994-09-09 Mitsubishi Electric Corp プリント基板およびその製造方法および部品の搭載方法
JPH08107264A (ja) * 1994-10-03 1996-04-23 Hitachi Ltd 高密度配線板及びその製造方法
JP2005057298A (ja) * 1997-01-10 2005-03-03 Ibiden Co Ltd プリント配線板及びその製造方法
JP2000058710A (ja) * 1998-08-03 2000-02-25 Ibiden Co Ltd プリント配線板
JP2003218500A (ja) * 2002-01-28 2003-07-31 Denso Corp 埋め込み導体パターンフィルムおよび埋め込み導体パターンフィルムを含む多層基板の製造方法
JP2004063929A (ja) * 2002-07-31 2004-02-26 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2005072061A (ja) * 2003-08-27 2005-03-17 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2005229138A (ja) * 2005-05-11 2005-08-25 Kyocera Corp 配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192491A (ja) * 2013-03-28 2014-10-06 Kyocera Corp 配線基板
CN112911820A (zh) * 2019-12-03 2021-06-04 深南电路股份有限公司 一种电路板阻焊层的制作方法及电路板
JP2022039889A (ja) * 2020-08-28 2022-03-10 巨擘科技股▲ふん▼有限公司 多層基板表面処理層構造及びその製造方法
JP7212661B2 (ja) 2020-08-28 2023-01-25 巨擘科技股▲ふん▼有限公司 多層基板表面処理層構造及びその製造方法

Also Published As

Publication number Publication date
JP5694241B2 (ja) 2015-04-01

Similar Documents

Publication Publication Date Title
TWI413475B (zh) 電氣結構製程及電氣結構
US20160113120A1 (en) Printed wiring board and method for manufacturing the same
JP2016033967A5 (ja)
JP2017038044A (ja) 配線基板及びその製造方法と電子部品装置
JP5694241B2 (ja) 多層基板の表面処理層の構造及びその製造方法
JP2014096581A (ja) 回路基板およびその製造方法
TW201320276A (zh) 封裝基板及其製法
KR101395336B1 (ko) 다층 연성기판의 금속층 구조 및 그 제조방법
JP5886335B2 (ja) 電子部品内蔵基板の製造方法及び電子部品内蔵基板
US9313886B2 (en) Substrate structure and manufacturing method thereof
TWI402003B (zh) 軟性多層基板之金屬層結構及其製造方法
CN107666775A (zh) 多层软板的制作方法
JP2014131034A (ja) パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板
US8294039B2 (en) Surface finish structure of multi-layer substrate and manufacturing method thereof
TWI441585B (zh) Line laminating circuit structure
JP2010530133A (ja) 多層基板の表面処理層の構造及びその製造方法
JP2019212692A (ja) 配線基板及びその製造方法
TW201244561A (en) Multilayer wiring board
JP4549693B2 (ja) 配線基板の製造方法
US8720053B2 (en) Process of fabricating a circuit board
KR101302380B1 (ko) 박형 인쇄회로기판 및 이의 제조 방법
JP2012146784A (ja) 半導体装置、スタックドパッケージ型半導体装置および半導体装置の製造方法
CN101325187A (zh) 多层基板表面处理层结构及其制造方法
KR101607317B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
TW200924583A (en) Circuit board and method for fabricating conductive bump thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140730

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150204

R150 Certificate of patent or registration of utility model

Ref document number: 5694241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250