JP2012204589A - 半導体デバイスウエーハの接合方法 - Google Patents

半導体デバイスウエーハの接合方法 Download PDF

Info

Publication number
JP2012204589A
JP2012204589A JP2011067623A JP2011067623A JP2012204589A JP 2012204589 A JP2012204589 A JP 2012204589A JP 2011067623 A JP2011067623 A JP 2011067623A JP 2011067623 A JP2011067623 A JP 2011067623A JP 2012204589 A JP2012204589 A JP 2012204589A
Authority
JP
Japan
Prior art keywords
semiconductor device
device wafer
electrodes
electrode
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011067623A
Other languages
English (en)
Inventor
Takashi Mori
俊 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2011067623A priority Critical patent/JP2012204589A/ja
Priority to US13/423,477 priority patent/US20120244678A1/en
Priority to CN2012100779079A priority patent/CN102693923A/zh
Publication of JP2012204589A publication Critical patent/JP2012204589A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】異方性導電材料を用いた半導体デバイスウエーハ同士の接合方法を提供する。
【解決手段】複数の突起電極１７を有する半導体デバイスが複数形成された第１半導体デバイスウエーハ１１の該突起電極側を絶縁体１０で被覆する絶縁体被覆ステップと、該絶縁体１０が被覆された第１半導体デバイスウエーハ１１の該突起電極側を平坦化するとともに該突起電極１７の端面を露出させる突起電極端面露出ステップと、該突起電極１７に対応した電極を有する第２半導体デバイスウエーハ２４の該電極と第１半導体デバイスウエーハ１１の該突起電極１７とを異方性導電体２８で接合し、該電極と該突起電極１７とを接続する接合ステップと、を具備する。
【選択図】図７

Description

本発明は、複数の半導体デバイスウエーハ同士を接合する半導体デバイスウエーハの接合方法に関する。
半導体デバイスの製造プロセスにおいては、半導体デバイスウエーハの表面にストリートと呼ばれる分割予定ラインによって区画された各領域にＩＣやＬＳＩ等のデバイスが形成される。
そして、分割予定ラインに沿って半導体デバイスウエーハをチップに分割することで、個々の半導体デバイスが製造される。このようにして製造された半導体デバイスは各種電気機器に広く利用されている。
近年、電気機器の小型化・薄型化を図るため、半導体デバイスを複数個積層して構成した積層型半導体デバイスが実用化されている。このような積層型半導体デバイスを製造するには、半導体デバイスウエーハを複数枚積層した積層ウエーハを形成した後、切削装置によって分割予定ラインに沿って積層ウエーハを切削してチップに分割している。
一方、半導体デバイスチップの軽薄短小化を実現するための技術として、デバイス表面にバンプと呼ばれる突起電極を複数形成し、これらのバンプを配線基板に形成された電極に相対させて直接接合するフリップチップボンディングと呼ばれる実装技術が実用化されている（例えば、特開２００１−２３７２７８号公報参照）。
バンプ付き半導体デバイスが複数形成された半導体デバイスウエーハを、他の半導体デバイスウエーハに接合して積層ウエーハを形成する際に、異方性導電フィルム（Ａｎｉｓｏｔｏｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）や異方性導電ペースト（Ａｎｉｓｏｔｏｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ：ＡＣＰ）等の異方性導電材料（異方性導電体）が用いられている。
異方性導電フィルムは、熱硬化性エポキシ樹脂中にニッケル、金等の直径数μｍの球体からなる導電性金属粒子を分散させ、フィルム状に形成したものである。導電性粒子の構造は、主に内側からニッケル層、金メッキ層、最も外側に絶縁層を重ねて形成される。ペースト状のものを異方性導電ペーストと称する。
例えば、ウエーハ間に異方性導電材料を介して半導体デバイスウエーハ同士を積層した後、加熱しながらパット等で半導体デバイスウエーハを加圧することで、バンプ部分に介在する異方性導電材料内に分散する導電性金属粒子が接触しながら重なり、導電経路が形成される。
圧力がかからなかったバンプ間にある導電性金属粒子は絶縁層を保持しているため、横方向に並ぶバンプ間の絶縁は保持される。即ち、縦方向には導電性で横方向には絶縁性が保たれる異方性が形成される。そのため、横方向のバンプ間の間隔が狭くても短絡を起こさずに半導体デバイスウエーハ同士を接合することができる。
特開２００１−２３７２７８号公報 再公表公報ＷＯ２００８／１１１６１５
近年の電子機器の小型化、薄型化、高機能化に伴って、半導体デバイスチップのバンプ間も狭ピッチ化が進んでおり、バンプ間に異方性導電材料を充填する時点で、バンプ間に導電経路が形成されてしまう恐れがある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、バンプ間で導電経路を形成することのない異方性導電材料を用いた半導体デバイスウエーハ同士の接合方法を提供することである。
本発明によると、複数の突起電極を有する半導体デバイスが複数形成された第１半導体デバイスウエーハを、該突起電極に対応した電極を有する第２半導体デバイスウエーハに接合する半導体ウエーハの接合方法であって、第１半導体デバイスウエーハの該突起電極側を絶縁体で被覆して該突起電極間に該絶縁体を充填する絶縁体被覆ステップと、該絶縁体が被覆された第１半導体デバイスウエーハの該突起電極側を平坦化するとともに該突起電極の端面を露出させる突起電極端面露出ステップと、該突起電極端面露出ステップを実施した後、該突起電極に対応した電極を有する第２半導体デバイスウエーハの該電極と第１半導体デバイスウエーハの該突起電極間に異方性導電体を介在させて第１半導体デバイスウエーハと第２半導体デバイスウエーハとを接合し、該電極と該突起電極とを接続する接合ステップと、を具備したことを特徴とする半導体デバイスウエーハの接合方法が提供される。
本発明の半導体デバイスウエーハの接合方法によると、突起電極間に絶縁体が充填された後、異方性導電材料を介して半導体デバイスウエーハ同士が接合されるため、突起電極間で導電経路が形成されることがない。また、絶縁体が突起電極間に充填されるとともに突起電極側に被覆された絶縁体は平坦化されるため、突起電極の高さが均一化され高さばらつきによる接続不良が防止される。
更に、突起電極を平坦化すると大気にふれた部分には数オングストロームの酸化膜が形成されてしまう。酸化膜を除去するためには、ドライエッチングやウエットエッチング等の処理を施す必要があるが、突起電極端面のみをエッチングするのは非常に難しいという問題が生じる。
しかし、本発明では、異方性導電材料を介して半導体デバイスウエーハ同士を接合するため、接合時に異方性導電材料の導電性金属粒子が酸化膜を突き破ることで導電経路を形成でき、酸化膜の除去が不要となる。
本発明実施形態による半導体デバイスチップの実装方法のフローチャートである。 バンプ付き半導体デバイスが複数形成された半導体デバイスウエーハの斜視図である。 半導体デバイスウエーハの概略側面図である。 絶縁体被覆ステップを示す一部断面側面図である。 突起電極端面露出ステップを示す一部断面側面図である。 突起電極端面露出ステップ実施後の半導体デバイスウエーハの一部断面側面図である。 接合ステップを示す一部断面側面図である。 分割ステップを示す一部断面側面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。本発明実施形態の半導体デバイスウエーハの接合方法では、まず図１に示すフローチャートのステップＳ１０で突起電極（バンプ）付き半導体デバイスウエーハ１１を準備する。
図２に示すように、半導体デバイスウエーハ１１は表面１１ａ及び裏面１１ｂを有しており、表面１１ａには複数の分割予定ライン（ストリート）１３が直交して形成されており、分割予定ライン１３で区画された各領域にそれぞれ半導体デバイス１５が形成されている。
図２の拡大図に示すように、各半導体デバイス１５の４辺には複数の突起状のバンプ１７が形成されている。各半導体デバイス１５の４辺にバンプ１７が形成されているので、半導体デバイスウエーハ１１はバンプ１７が形成されているバンプ形成領域１９と、バンプ形成領域１９を囲繞する外周バンプ未形成領域２１を有している。図３は半導体デバイスウエーハ１１の概略側面図を示している。
次いで、図１のステップＳ１１で絶縁体被覆ステップを実施する。即ち、絶縁体被覆ステップでは、図４に示すように、半導体デバイスウエーハ１１のバンプ１７が形成された面（突起電極面）１１ａに非導電性接着フィルム（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＮＣＦ）１０を貼着して、バンプ１７間を非導電性接着フィルム１０で充填する。ＮＣＦは例えばエポキシ樹脂から形成されている。ＮＣＦに代わって、非導電性接着ペースト（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ：ＮＣＰ）を使用するようにしてもよい。
絶縁体被覆ステップ実施後、図１のステップＳ１２へ進んで突起電極端面露出ステップを実施する。即ち、この突起電極端面露出ステップでは、半導体デバイスウエーハ１１に貼着されたＮＣＦ１０をバイトで切削してバンプ１７を露出させるとともにバンプ１７の高さを揃える。
図５を参照すると、バイト切削装置１２で突起電極端面露出ステップを実施している状態の一部断面側面図が示されている。バイト切削装置１２のチャックテーブル１４でＮＣＦ１０が被覆された半導体デバイスウエーハ１１を吸引保持する。
バイト切削装置１２のスピンドル１６の先端にはマウンタ１８が固定されており、このマウンタ１８に対してバイト２２が装着されたバイトホイール２０が着脱可能に固定されている。
バイトホイール２０を矢印Ｒ１方向に回転させながら、チャックテーブル１４を矢印Ｙ方向に低速で加工送りすることにより、非導電性接着フィルム（ＮＣＦ）１０が切削されて、ＮＣＦ１０が平坦化されるとともに、バンプ１７の端面が露出される。突起電極端面露出ステップ実施後の一部断面側面図が図６に示されている。図６から明らかなように、バンプ１７が露出し隣接するバンプ間にはＮＣＦ１０が充填されている。
突起電極端面露出ステップ実施後、図１のステップＳ１３へ進んで半導体デバイスウエーハ１１上にＡＣＦ（異方性導電フィルム）２６を配設する。図７に示すように、第２半導体デバイスウエーハ２４上にＡＣＦ（異方性導電フィルム）２８を配設するようにしてもよい。
第２半導体デバイスウエーハ２４は、半導体デバイスウエーハ１１のバンプ１７に対応した複数の貫通電極２６を有している。ＡＣＦに代わってＡＣＰ（異方性導電ペースト）を使用してもよい。
次いで、ステップＳ１４へ進んで半導体デバイスウエーハ１１のバンプ（突起電極）１７と第２半導体デバイスウエーハ２４の貫通電極２６とを対応させた状態で第２半導体デバイスウエーハ２４上に半導体デバイスウエーハ１１を搭載する。
そして、ヒータ等で加熱しながらゴム等の弾力を持ったパッドで半導体デバイスウエーハ１１を加圧すると、バンプ１７部分に介在する異方性導電フィルム２８内に分散している導電性金属粒子が接触しながら重なり、半導体デバイスウエーハ１１のバンプ１７と第２半導体デバイスウエーハ２４の貫通電極２６とを接続する導電経路が形成される。
加熱しながらの加圧時に、隣接するバンプ１７間には非導電性接着フィルム（ＮＣＦ）１０が介在しているため、横方向のバンプ１７同士の間隔が狭くても短絡を起こさずに半導体デバイスウエーハ１１を第２半導体デバイスウエーハ２４に接合して積層ウエーハ３２を形成することができる。
次いで、切削装置のチャックテーブルで積層ウエーハ３２を吸引保持しながら、図８に示すように、切削ブレード３０で積層ウエーハ３２を分割予定ライン１３に沿って切削して積層デバイスチップ３４へと分割する（ステップＳ１５）。
ステップＳ１４の接合ステップの前に半導体デバイスウエーハ１０の裏面１１ｂを研削して半導体デバイスウエーハ１０を薄化するとともに、第２半導体デバイスウエーハ２４も研削して薄化するようにしてもよい。
或いは、ステップＳ１４の接合ステップを実施した後、積層ウエーハ３２の状態で半導体デバイスウエーハ１１及び第２半導体デバイスウエーハ２４を薄化するようにしてもよい。
上述した実施形態では、第２半導体デバイスウエーハ２４には複数の貫通電極２６が形成されているが、第２半導体デバイスウエーハ２４の電極は貫通電極に限定されるものではなく、第２半導体デバイスウエーハ２４上に半導体デバイスウエーハ１０のバンプ１７に対応した電極が形成されていればよい。
１１ 半導体デバイスウエーハ
１３ 分割予定ライン（ストリート）
１５ 半導体デバイス（半導体デバイスチップ）
１７ バンプ（突起電極）
１０ ＮＣＦ又はＮＣＰ
２４ 第２半導体デバイスウエーハ
２６ 貫通電極
２８ 異方性導電フィルム（ＡＣＦ）
３２ 積層ウエーハ
３４ 積層デバイスチップ

Claims (1)

  1. 複数の突起電極を有する半導体デバイスが複数形成された第１半導体デバイスウエーハを、該突起電極に対応した電極を有する第２半導体デバイスウエーハに接合する半導体ウエーハの接合方法であって、
    第１半導体デバイスウエーハの該突起電極側を絶縁体で被覆して該突起電極間に該絶縁体を充填する絶縁体被覆ステップと、
    該絶縁体が被覆された第１半導体デバイスウエーハの該突起電極側を平坦化するとともに該突起電極の端面を露出させる突起電極端面露出ステップと、
    該突起電極端面露出ステップを実施した後、該突起電極に対応した電極を有する第２半導体デバイスウエーハの該電極と第１半導体デバイスウエーハの該突起電極間に異方性導電体を介在させて第１半導体デバイスウエーハと第２半導体デバイスウエーハとを接合し、該電極と該突起電極とを接続する接合ステップと、
    を具備したことを特徴とする半導体デバイスウエーハの接合方法。
JP2011067623A 2011-03-25 2011-03-25 半導体デバイスウエーハの接合方法 Pending JP2012204589A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011067623A JP2012204589A (ja) 2011-03-25 2011-03-25 半導体デバイスウエーハの接合方法
US13/423,477 US20120244678A1 (en) 2011-03-25 2012-03-19 Semiconductor device wafer bonding method
CN2012100779079A CN102693923A (zh) 2011-03-25 2012-03-22 半导体器件晶片的接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011067623A JP2012204589A (ja) 2011-03-25 2011-03-25 半導体デバイスウエーハの接合方法

Publications (1)

Publication Number Publication Date
JP2012204589A true JP2012204589A (ja) 2012-10-22

Family

ID=46859285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011067623A Pending JP2012204589A (ja) 2011-03-25 2011-03-25 半導体デバイスウエーハの接合方法

Country Status (3)

Country Link
US (1) US20120244678A1 (ja)
JP (1) JP2012204589A (ja)
CN (1) CN102693923A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018215397A1 (de) 2017-09-13 2019-03-14 Disco Corporation Verfahren zum herstellen eines gestapelten waferaufbaus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065990A (zh) * 2012-12-12 2013-04-24 山西国惠光电科技有限公司 一种晶圆级倒装互联方法
CN110504174A (zh) * 2019-07-25 2019-11-26 南通通富微电子有限公司 封装结构的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053183A (ja) * 1991-06-26 1993-01-08 Nec Corp 半導体装置及びその製造方法
JP2010245290A (ja) * 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382759B1 (ko) * 1999-01-27 2003-05-09 시티즌 도케이 가부시키가이샤 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
JP4130668B2 (ja) * 2004-08-05 2008-08-06 富士通株式会社 基体の加工方法
JP2009054920A (ja) * 2007-08-29 2009-03-12 Disco Abrasive Syst Ltd 半導体ウェーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053183A (ja) * 1991-06-26 1993-01-08 Nec Corp 半導体装置及びその製造方法
JP2010245290A (ja) * 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018215397A1 (de) 2017-09-13 2019-03-14 Disco Corporation Verfahren zum herstellen eines gestapelten waferaufbaus
US10522503B2 (en) 2017-09-13 2019-12-31 Disco Corporation Method of manufacturing stacked wafer assembly
DE102018215397B4 (de) * 2017-09-13 2021-04-01 Disco Corporation Verfahren zum herstellen eines gestapelten waferaufbaus

Also Published As

Publication number Publication date
US20120244678A1 (en) 2012-09-27
CN102693923A (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
TWI286373B (en) Semiconductor device and the fabricating method of the same
TWI479637B (zh) 半導體裝置及其製造方法
US20130313716A1 (en) Substrate-less stackable package with wire-bond interconnect
KR20160030861A (ko) 반도체 장치의 제조 방법
TW200425245A (en) Semiconductor device and method of manufacturing same
JP2004282035A (ja) 半導体装置の製造方法
TW201606961A (zh) 封裝結構及其製法
KR20180037238A (ko) 반도체 장치 및 그 제조 방법
CN106206329B (zh) 半导体装置
US20210143119A1 (en) Semiconductor package structures, semiconductor device packages and methods of manufacturing the same
JP2011009372A (ja) 半導体装置及びその製造方法
JP2012204589A (ja) 半導体デバイスウエーハの接合方法
JP2000277649A (ja) 半導体装置及びその製造方法
TW201611212A (zh) 電子單體及其製法
JP2004343088A (ja) 半導体装置及びその製造方法
US11482502B2 (en) Semiconductor device and semiconductor device manufacturing method
TW201110250A (en) Package substrate structure and method of forming same
KR20180089886A (ko) 반도체 칩의 제조 방법
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP2012204588A (ja) 半導体デバイスチップの実装方法
JP5720748B2 (ja) 半導体チップの製造方法
JP2011029370A (ja) 積層型半導体装置及びその製造方法
US20190348391A1 (en) Semiconductor device and method of manufacturing semiconductor device
TW201005903A (en) Semiconductor package with holes through holes
JP2009070865A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150616