CN103065990A - 一种晶圆级倒装互联方法 - Google Patents
一种晶圆级倒装互联方法 Download PDFInfo
- Publication number
- CN103065990A CN103065990A CN2012105321885A CN201210532188A CN103065990A CN 103065990 A CN103065990 A CN 103065990A CN 2012105321885 A CN2012105321885 A CN 2012105321885A CN 201210532188 A CN201210532188 A CN 201210532188A CN 103065990 A CN103065990 A CN 103065990A
- Authority
- CN
- China
- Prior art keywords
- wafer
- material layer
- wafers
- conductive material
- upside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体器件制造技术，具体是一种晶圆级倒装互联方法。本发明解决了采用现有倒装互联技术制成的半导体器件成品率低、可靠性差、生产效率低、生产成本高的问题。一种晶圆级倒装互联方法，该方法是采用如下步骤实现的：a.选取两个晶圆；b.选取纵向导电材料，并将纵向导电材料加工成纵向导电材料层；c.将纵向导电材料层层叠于其中一个晶圆的上表面，并将另一个晶圆层叠于纵向导电材料层的上表面，然后向两个晶圆施加轴向挤压力；d.在轴向挤压力的作用下，两个晶圆通过纵向导电材料层倒装互联形成晶圆对。本发明适用于半导体器件的制造。
Description
技术领域
本发明涉及半导体器件制造技术，具体是一种晶圆级倒装互联方法。
背景技术
倒装互联技术在半导体器件制造工艺中被广泛应用。这种技术能够实现两种芯片之间的混合连接，并具有焊点密度高和可靠性好的特点，因而其被广泛应用于半导体器件制造工艺中功能芯片（如焦平面探测器阵列、LED光源阵列、空间调制器阵列等光电阵列器件）与电路（如与光电阵列器件配套的读出电路、驱动电路等）之间的连接。在现有技术条件下，受设备的压力和精度等限制，倒装互联技术均是先分别制备功能芯片的晶圆和电路的晶圆，然后分别将功能芯片的晶圆和电路的晶圆进行切片，并将晶圆切片进行互联，以此实现功能芯片与电路之间的连接，进而制成半导体器件。但实践表明，采用上述倒装互联技术制成的半导体器件不仅成品率低、可靠性差，而且生产效率低、生产成本高。为此有必要发明一种全新的倒装互联技术，以解决采用现有倒装互联技术制成的半导体器件成品率低、可靠性差、生产效率低、生产成本高的问题。
发明内容
本发明为了解决采用现有倒装互联技术制成的半导体器件成品率低、可靠性差、生产效率低、生产成本高的问题，提供了一种晶圆级倒装互联方法。
本发明是采用如下技术方案实现的：一种晶圆级倒装互联方法，该方法是采用如下步骤实现的：a.选取两个晶圆；b.选取纵向导电材料，并将纵向导电材料加工成纵向导电材料层；c.将纵向导电材料层层叠于其中一个晶圆的上表面，并将另一个晶圆层叠于纵向导电材料层的上表面，然后向两个晶圆施加轴向挤压力；d.在轴向挤压力的作用下，两个晶圆通过纵向导电材料层倒装互联形成晶圆对。
与现有倒装互联技术相比，本发明所述的一种晶圆级倒装互联方法无需将晶圆进行切片，便可直接进行晶圆级倒装互联（即直接将晶圆进行互联），因而采用本发明所述的一种晶圆级倒装互联方法制成的半导体器件不仅成品率更高、可靠性更强，而且生产效率更高、生产成本更低。同时，本发明所述的一种晶圆级倒装互联方法采用纵向导电材料将晶圆进行互联，通过利用纵向导电材料仅能在纵向导电、不能在横向导电的性质（如图4所示），有效保证了晶圆上各个像素之间的电学隔离。
本发明有效解决了采用现有倒装互联技术制成的半导体器件成品率低、可靠性差、生产效率低、生产成本高的问题，适用于半导体器件的制造。
附图说明
图1是本发明的步骤a的示意图。
图2是本发明的步骤c的示意图。
图3是本发明的步骤d的示意图。
图4是本发明的晶圆对的内部结构示意图。
图5是本发明的微球阵列导电薄膜的立体结构示意图。
图6是本发明的微球阵列导电薄膜的内部结构示意图。
图7是本发明的特殊有机材料薄膜的内部结构示意图。
图中：1-晶圆，2-纵向导电材料层；图2中的箭头表示轴向挤压力的方向；图4、图6、图7中的箭头均表示导电方向。
具体实施方式
实施例一
一种晶圆级倒装互联方法，该方法是采用如下步骤实现的：
a.选取两个晶圆1；
b.选取纵向导电材料，并将纵向导电材料加工成纵向导电材料层2；
c.将纵向导电材料层2层叠于其中一个晶圆1的上表面，并将另一个晶圆1层叠于纵向导电材料层2的上表面，然后向两个晶圆1施加轴向挤压力；
d.在轴向挤压力的作用下，两个晶圆1通过纵向导电材料层2倒装互联形成晶圆对；
如图5、图6所示，在本实施例中，所述步骤b-d中，纵向导电材料层2为微球阵列导电薄膜；
具体实施时，两个晶圆可分别作为功能芯片（如焦平面探测器阵列、LED光源阵列、空间调制器阵列等光电阵列器件）的晶圆和电路（如与光电阵列器件配套的读出电路、驱动电路等）的晶圆，用于实现功能芯片与电路之间的连接。
实施例二
一种晶圆级倒装互联方法，该方法是采用如下步骤实现的：
a.选取两个晶圆1；
b.选取纵向导电材料，并将纵向导电材料加工成纵向导电材料层2；
c.将纵向导电材料层2层叠于其中一个晶圆1的上表面，并将另一个晶圆1层叠于纵向导电材料层2的上表面，然后向两个晶圆1施加轴向挤压力；
d.在轴向挤压力的作用下，两个晶圆1通过纵向导电材料层2倒装互联形成晶圆对；
如图7所示，在本实施例中，所述步骤b-d中，纵向导电材料层2为特殊有机材料薄膜（如3M ACF（Anisotropic Conductive Films）7371等）；
具体实施时，两个晶圆可分别作为功能芯片（如焦平面探测器阵列、LED光源阵列、空间调制器阵列等光电阵列器件）的晶圆和电路（如与光电阵列器件配套的读出电路、驱动电路等）的晶圆，用于实现功能芯片与电路之间的连接。
Claims (3)
1.一种晶圆级倒装互联方法，其特征在于：该方法是采用如下步骤实现的：
a.选取两个晶圆（1）；
b.选取纵向导电材料，并将纵向导电材料加工成纵向导电材料层（2）；
c.将纵向导电材料层（2）层叠于其中一个晶圆（1）的上表面，并将另一个晶圆（1）层叠于纵向导电材料层（2）的上表面，然后向两个晶圆（1）施加轴向挤压力；
d.在轴向挤压力的作用下，两个晶圆（1）通过纵向导电材料层（2）倒装互联形成晶圆对。
2.根据权利要求1所述的一种晶圆级倒装互联方法，其特征在于：所述步骤b-d中，纵向导电材料层（2）为微球阵列导电薄膜。
3.根据权利要求1所述的一种晶圆级倒装互联方法，其特征在于：所述步骤b-d中，纵向导电材料层（2）为特殊有机材料薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105321885A CN103065990A (zh) | 2012-12-12 | 2012-12-12 | 一种晶圆级倒装互联方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105321885A CN103065990A (zh) | 2012-12-12 | 2012-12-12 | 一种晶圆级倒装互联方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103065990A true CN103065990A (zh) | 2013-04-24 |
Family
ID=48108557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012105321885A Pending CN103065990A (zh) | 2012-12-12 | 2012-12-12 | 一种晶圆级倒装互联方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103065990A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425429A (en) * | 1987-07-22 | 1989-01-27 | Oki Electric Ind Co Ltd | Mounting of semiconductor chip |
| JP2001237278A (ja) * | 2000-02-25 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN101064776A (zh) * | 2006-04-27 | 2007-10-31 | 三星电机株式会社 | 相机模块封装 |
| CN101675558A (zh) * | 2007-03-12 | 2010-03-17 | 千住金属工业株式会社 | 各向异性导电材料 |
| CN102693923A (zh) * | 2011-03-25 | 2012-09-26 | 株式会社迪思科 | 半导体器件晶片的接合方法 |
-
2012
- 2012-12-12 CN CN2012105321885A patent/CN103065990A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425429A (en) * | 1987-07-22 | 1989-01-27 | Oki Electric Ind Co Ltd | Mounting of semiconductor chip |
| JP2001237278A (ja) * | 2000-02-25 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN101064776A (zh) * | 2006-04-27 | 2007-10-31 | 三星电机株式会社 | 相机模块封装 |
| CN101675558A (zh) * | 2007-03-12 | 2010-03-17 | 千住金属工业株式会社 | 各向异性导电材料 |
| CN102693923A (zh) * | 2011-03-25 | 2012-09-26 | 株式会社迪思科 | 半导体器件晶片的接合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI832916B (zh) | 半導體裝置及其製造方法 | |
| Shorey et al. | Progress and application of through glass via (TGV) technology | |
| CN101079372A (zh) | 基板处理方法和半导体装置的制造方法 | |
| US20110146741A1 (en) | Thermoelectric conversion module and method for making the same | |
| WO2009063911A1 (ja) | 熱電変換モジュール片、熱電変換モジュールおよびこれらの製造方法 | |
| US8722513B2 (en) | Semiconductor chip stack package and manufacturing method thereof | |
| CN202549824U (zh) | 芯片封装结构 | |
| CN103399225A (zh) | 包含转接板的测试结构 | |
| JP2014103395A (ja) | バッティングコンタクト方式を用いたウエハ間の電気的連結方法およびこれを用いて実現した半導体装置 | |
| CN103579171B (zh) | 半导体封装件及其制造方法 | |
| CN105489565A (zh) | 嵌埋元件的封装结构及其制法 | |
| CN103926430A (zh) | 一种硅通孔转接板测试方法 | |
| KR101259308B1 (ko) | 아이씨와 엘이디를 포함하는 헤테로구조물와 이를 제조하기 위한 방법 | |
| CN106531638A (zh) | 包括堆叠的半导体裸芯块的半导体装置及其制造方法 | |
| CN103065990A (zh) | 一种晶圆级倒装互联方法 | |
| US9698290B2 (en) | Solar cell module and method of fabricating the same | |
| US20100127374A1 (en) | Multi-stack semiconductor package, semiconductor module and electronic signal processing system including thereof | |
| KR101343343B1 (ko) | 반도체 칩의 3ｄ 적층 패키지 및 그 제조방법 | |
| CN203733839U (zh) | Cob光源模块 | |
| JP6021383B2 (ja) | 基板および半導体装置 | |
| CN104241216A (zh) | 一种封装高度可控的扇出型封装结构及制造方法 | |
| CN104064557A (zh) | 一种芯片背面裸露的重构晶圆结构及制造方法 | |
| CN102263039A (zh) | 晶粒总成的制造方法 | |
| KR20110001155A (ko) | 반도체 패키지의 제조방법 | |
| CN102738017A (zh) | 一种基于喷砂的aaqfn产品的二次塑封制作工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130424 |