JP2012181413A - 電気光学装置および電子機器 - Google Patents
電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2012181413A JP2012181413A JP2011044970A JP2011044970A JP2012181413A JP 2012181413 A JP2012181413 A JP 2012181413A JP 2011044970 A JP2011044970 A JP 2011044970A JP 2011044970 A JP2011044970 A JP 2011044970A JP 2012181413 A JP2012181413 A JP 2012181413A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- signal
- optical devices
- control
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】電気光学装置100R、100Gおよび100Bの各制御回路30は、互いに非同期に階調電圧の印加順序の更新制御を行う。ホストCPU60は、電気光学装置100R、100Gおよび100Bの各制御回路30に対し、階調電圧の印加順序の更新周期の整数倍の周期で発生するタイミングであって、垂直同期信号VSYNCに同期したタイミングで、初期化用同期信号ISYNCを供給し、電気光学装置100R、100Gおよび100Bの各制御回路30において、階調電圧の印加順序の更新制御の動作を一斉に初期化させる。
【選択図】図2
Description
図1は、この発明による電子機器の第1実施形態である投射型表示装置(3板式のプロジェクタ)4000の構成を示す模式図である。この投射型表示装置4000は、相異なる表示色R、G、Bに各々対応する3個の電気光学装置100(100R,100G,100B)を含んでいる。照明光学系4001は、照明装置(光源)4002からの出射光のうち赤色成分rを電気光学装置100Rに供給し、緑色成分gを電気光学装置100Gに供給し、青色成分bを電気光学装置100Bに供給する。各電気光学装置100は、照明光学系4001から供給される各単色光を表示画像に応じて変調する光変調器(ライトバルブ)として機能する。投射光学系4003は、各電気光学装置100からの出射光を合成して投射面4004に投射する。
以上が図3における各画素回路PIXの構成である。
以上が図3における信号線駆動回路24の構成である。
以上が制御回路30の構成である。
以上が垂直走査期間V1のm番目の水平走査期間H内における各部の動作である。
本実施形態においても、上記第1実施形態と同様、ホストCPU60は、印加順序の更新制御の周期の整数倍の周期で電気光学装置100R、100Gおよび100Bの各々のカウンター33のカウント値CNT2を初期化するための処理を行う。本実施形態と上記第1実施形態との相違は、この初期化のために行うホストCPU60および各制御回路30間の信号の授受の手順にある。後述する第3〜第8実施形態も同様である。
本実施形態においても上記第1実施形態と同様な効果が得られる。
図12は本実施形態による投射型表示装置の動作を示すタイムチャートである。本実施形態において、電気光学装置100Rの制御回路30は、チップセレクト信号CS_Rが非アクティブレベルからアクティブレベルになった後、シリアルクロックSCKに同期して伝送されてくる所定ビット数からなるシリアルデータSDIを当該制御回路30宛てのコマンドと認識して受信する。同様に、電気光学装置100G(100B)の制御回路30は、チップセレクト信号CS_G(CS_B)が非アクティブレベルからアクティブレベルになった後、シリアルクロックSCKに同期して伝送されてくる所定ビット数からなるシリアルデータSDIを当該制御回路30宛てのコマンドと認識して受信する。
本実施形態においても上記第1および第2実施形態と同様な効果が得られる。
図13はこの発明の第4実施形態である投射型表示装置の動作を示すタイムチャートである。上記第2実施形態(図11)において、ホストCPU60は、電気光学装置100R、100Gおよび100Bの各制御回路30に初期化コマンドを送った後、階調電圧の印加順序の更新制御の周期の整数倍の周期で発生するタイミングであって、垂直同期信号VSYNCに同期したタイミングにおいて、初期化用同期信号ISYNCを電気光学装置100R、100Gおよび100Bの各制御回路30に送信した。これに対し、本実施形態においてホストCPU60は、当該垂直同期信号VSYNCに同期したタイミングよりも前に初期化用同期信号ISYNCを送信する。電気光学装置100R、100Gおよび100Bの各制御回路30の各制御信号処理部31は、初期化コマンドおよび初期化用同期信号ISYNCを受信した後の垂直同期信号VSYNCに同期してカウンター33のカウント値CNT2を初期化する。
図14はこの発明の第5実施形態である投射型表示装置の動作を示すタイムチャートである。上記第3実施形態(図12)において、ホストCPU60は、電気光学装置100R、100Gおよび100Bの各制御回路30に初期化コマンドを送った後、階調電圧の印加順序の更新制御の周期の整数倍の周期で発生するタイミングであって、垂直同期信号VSYNCに同期したタイミングにおいて、チップセレクト信号CS_R、CS_GおよびCS_Bを一斉にアクティブレベルから非アクティブレベルに変化させた。これに対し、本実施形態においてホストCPU60は、当該垂直同期信号VSYNCに同期したタイミングよりも前にチップセレクト信号CS_R、CS_GおよびCS_Bを一斉にアクティブレベルから非アクティブレベルに変化させる。電気光学装置100R、100Gおよび100Bの各制御回路30の各制御信号処理部31は、初期化コマンドを受信し、かつ、各々に対するチップセレクト信号のアクティブレベルから非アクティブレベルへの変化を検知した後の垂直同期信号VSYNCに同期してカウンター33のカウント値CNT2を初期化する。
本実施形態においても上記第4実施形態と同様な効果が得られる。
図15はこの発明の第6実施形態である投射型表示装置4000aの電気的構成を示すブロック図である。また、図16は本実施形態の動作を示すタイムチャートである。上記第1〜第5実施形態において、ホストCPU60は、電気光学装置100R、100Gおよび100Bの各制御回路30に対して個別的なチップセレクト信号CS_R、CS_GおよびCS_Bを各々供給した。これに対し、本実施形態においてホストCPU60は、電気光学装置100R、100Gおよび100Bの各制御回路30に対して共通のチップセレクト信号CSを供給する。そして、ホストCPU60は、印加順序の更新制御の周期の整数倍の周期の切り換わりタイミングの所定時間だけ前になったとき、電気光学装置100R、100Gおよび100Bの各々においてカウント値CNT2の初期化を行わせるための以下の処理を開始する。
本実施形態においても上記第1〜第3実施形態と同様な効果が得られる。
図17はこの発明の第7実施形態である投射型表示装置の動作を示すタイムチャートである。上記第6実施形態(図16)においてホストCPU60は、電気光学装置100R、100Gおよび100Bの各制御回路30に初期化コマンドを送った後、階調電圧の印加順序の更新制御の周期の整数倍の周期で発生するタイミングであって、垂直同期信号VSYNCに同期したタイミングにおいて、初期化用同期信号ISYNCを電気光学装置100R、100Gおよび100Bの各制御回路30に送信した。本実施形態において、ホストCPU60は、初期化用同期信号ISYNCを送信しない。その代わりに、ホストCPU60は、チップセレクト信号CSをアクティブレベルにして、電気光学装置100R、100Gおよび100Bの各制御回路30に初期化コマンドを送った後、階調電圧の印加順序の更新制御の周期の整数倍の周期で発生するタイミングであって、垂直同期信号VSYNCに同期したタイミングにおいて、チップセレクト信号CSを非アクティブレベルにする。
本実施形態においても上記第3実施形態と同様な効果が得られる。
図18はこの発明の第8実施形態である投射型表示装置の動作を示すタイムチャートである。上記第7実施形態(図17)においてホストCPU60は、電気光学装置100R、100Gおよび100Bの各制御回路30に初期化コマンドを送った後、階調電圧の印加順序の更新制御の周期の整数倍の周期で発生するタイミングであって、垂直同期信号VSYNCに同期したタイミングにおいて、チップセレクト信号CSをアクティブレベルから非アクティブレベルに変化させた。これに対し、本実施形態において、ホストCPU60は、チップセレクト信号CSをアクティブレベルにして、電気光学装置100R、100Gおよび100Bの各制御回路30に初期化コマンドを送った後、当該垂直同期信号VSYNCに同期したタイミングより前のタイミングにおいて、チップセレクト信号CSを非アクティブレベルにする。
本実施形態においても上記第5および第6実施形態と同様な効果が得られる。
図19はこの発明の第9実施形態である電気光学装置の構成を示すブロック図である。本実施形態では、画素部全体が2つの画素部10aおよび10bに区分されている。そして、画素部10aの駆動を行うために走査線駆動回路22aおよび信号線駆動回路24aからなる駆動回路20aが設けられ、画素部10bの駆動を行うために走査線駆動回路22bおよび信号線駆動回路24bからなる駆動回路20bが設けられている。また、駆動回路20aの制御を行うために制御回路30aが設けられ、駆動回路20bの制御を行うために制御回路30bが設けられている。そして、制御回路30aおよび30bでは、上記第1実施形態において説明したものと同様な配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御が行われる。
以上、この発明の第1〜第9実施形態について説明したが、この発明には、上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。
この発明は、投射型表示装置以外の各種の電子機器に利用され得る。図20および図21は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。
Claims (10)
- 互いに交差する複数の走査線および複数の信号線を有するとともに、前記複数の走査線と前記複数の信号線との各交差に対応して各々配置された複数の画素回路を有する画素部と、
一垂直走査期間内に前記複数の走査線を順次選択し、選択した走査線と前記複数の信号線との各交差に対応付けられた複数の画素回路を前記複数の信号線に接続する走査線駆動回路と、
前記複数の信号線を複数の配線ブロックに分け、配線ブロック毎に、一水平走査期間内に当該配線ブロックに属する各信号線を順次選択し、選択した信号線に階調電圧を印加する信号線駆動回路と、
前記複数の配線ブロックにおける配線ブロック内の複数の信号線への階調電圧の印加順序の周期的な更新制御を実行する制御回路と
を各々具備する複数の電気光学装置と、
前記複数の電気光学装置の各制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御を一斉に初期化する動作を時間を空けて繰り返すことにより、前記複数の電気光学装置の各々における前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御を同期化する同期化手段と
を具備することを特徴とする電子機器。 - 前記同期化手段は、前記複数の電気光学装置の各制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御の周期の整数倍の長さの周期で、前記複数の電気光学装置の各制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の周期的な更新制御を一斉に初期化する動作を繰り返すことを特徴とする請求項1に記載の電子機器。
- 前記複数の電気光学装置の各制御回路は、前記垂直走査期間の整数倍の長さの周期で、前記配線ブロック内の複数の信号線への階調電圧の印加順序の周期的な更新制御を実行し、
前記同期化手段は、前記複数の電気光学装置の各制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御の周期の整数倍の長さの周期で、前記垂直走査期間の切り換わりを指示する垂直同期信号に同期して、前記複数の電気光学装置の各制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の周期的な更新制御を一斉に初期化する動作を繰り返すことを特徴とする請求項2に記載の電子機器。 - 前記複数の電気光学装置の制御回路に対して各種の制御情報を供給するホストCPUが前記同期化手段として機能するものであり、
前記ホストCPUは、前記複数の電気光学装置の各制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御の周期の整数倍の長さの周期で、前記垂直走査期間の切り換わりを指示する垂直同期信号に同期して前記初期化を指示する初期化用同期信号を前記複数の電気光学装置の各制御回路に送信し、前記複数の電気光学装置の各制御回路は、前記初期化用同期信号の受信タイミングにおいて前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御を初期化することを特徴とする請求項3に記載の電子機器。 - 前記複数の電気光学装置の制御回路に対して各種の制御情報を供給するホストCPUが前記同期化手段として機能するものであり、
前記ホストCPUは、予め前記初期化を指示する初期化コマンドを前記複数の電気光学装置の各制御回路に送信した後、前記複数の電気光学装置の各制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御の周期の整数倍の長さの周期で発生するタイミングであって、前記垂直走査期間の切り換わりを指示する垂直同期信号に同期したタイミングにおいて、初期化用同期信号を前記複数の電気光学装置の各制御回路に送信し、前記複数の電気光学装置の各制御回路は、前記初期化コマンドの受信後、前記初期化用同期信号の受信タイミングにおいて前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御を初期化することを特徴とする請求項3に記載の電子機器。 - 前記複数の電気光学装置の制御回路に対して各種の制御情報を供給するホストCPUが前記同期化手段として機能するものであり、
前記ホストCPUは、予め前記複数の電気光学装置の制御回路の各々に対するチップセレクト信号をアクティブレベルとして、前記初期化を指示する初期化コマンドを前記複数の電気光学装置の制御回路に受信させた後、前記複数の電気光学装置の各制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御の周期の整数倍の長さの周期で発生するタイミングであって、前記垂直走査期間の切り換わりを指示する垂直同期信号に同期したタイミングにおいて、前記複数の電気光学装置の制御回路の各々に対するチップセレクト信号をアクティブレベルから非アクティブレベルに一斉に変化させ、
前記複数の電気光学装置の制御回路は、前記初期化コマンドの受信後の前記チップセレクト信号のアクティブレベルから非アクティブレベルへの変化時に、前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御を初期化することを特徴とする請求項3に記載の電子機器。 - 前記複数の電気光学装置の制御回路に対して各種の制御情報を供給するホストCPUが前記同期化手段として機能するものであり、
前記ホストCPUは、予め前記複数の電気光学装置の制御回路の各々に対するチップセレクト信号をアクティブレベルとして、前記初期化を指示する初期化コマンドを前記複数の電気光学装置の制御回路に受信させ、その後、前記複数の電気光学装置の各制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御の周期の整数倍の長さの周期で発生するタイミングであって、前記垂直走査期間の切り換わりを指示する垂直同期信号に同期したタイミングよりも所定時間だけ前に、初期化用同期信号を前記複数の電気光学装置の制御回路に送信し、
前記複数の電気光学装置の制御回路は、前記初期化コマンドおよび前記初期化用同期信号の受信後の最初の垂直同期信号に同期したタイミングにおいて、前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御を初期化することを特徴とする請求項3に記載の電子機器。 - 前記複数の電気光学装置の制御回路に対して各種の制御情報を供給するホストCPUが前記同期化手段として機能するものであり、
前記ホストCPUは、予め前記複数の電気光学装置の制御回路の各々に対するチップセレクト信号をアクティブレベルとして、前記初期化を指示する初期化コマンドを前記複数の電気光学装置の制御回路に受信させ、その後、前記複数の電気光学装置の各制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御の周期の整数倍の長さの周期で発生するタイミングであって、前記垂直走査期間の切り換わりを指示する垂直同期信号に同期したタイミングよりも所定時間だけ前に、前記複数の電気光学装置の制御回路の各々に対するチップセレクト信号をアクティブレベルから非アクティブレベルに一斉に変化させ、
前記複数の電気光学装置の制御回路は、前記初期化コマンドを受信し、前記チップセレクト信号のアクティブレベルから非アクティブレベルへの変化があった後の最初の垂直同期信号に同期したタイミングにおいて、前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御を初期化することを特徴とする請求項3に記載の電子機器。 - 互いに交差する複数の走査線および複数の信号線を有するとともに、前記複数の走査線と前記複数の信号線との各交差に対応して各々配置された複数の画素回路を各々有する複数の画素部と、
前記複数の画素部の各画素部における前記複数の走査線を一垂直走査期間内に順次選択し、選択した走査線と前記複数の信号線との各交差に対応付けられた複数の画素回路を前記複数の信号線に接続する走査線駆動手段と、
前記複数の画素部に各々対応付けられた複数の信号線駆動回路であって、各画素部の前記複数の信号線を複数の配線ブロックに分け、配線ブロック毎に、一水平走査期間内に当該配線ブロックに属する各信号線を順次選択し、選択した信号線に階調電圧を印加する複数の信号線駆動回路と、
前記複数の信号線駆動回路の各々における前記複数の配線ブロックにおける配線ブロック内の複数の信号線への階調電圧の印加順序を各々周期的に更新する複数の制御回路と、
前記複数の制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の周期的な更新制御を一斉に初期化する動作を時間を空けて繰り返し実行する同期化手段と
を具備することを特徴とする電気光学装置。 - 前記同期化手段は、前記複数の制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の更新制御の周期の整数倍の長さの周期で、前記複数の制御回路における前記配線ブロック内の複数の信号線への階調電圧の印加順序の周期的な更新制御を一斉に初期化する動作を繰り返すことを特徴とする請求項9に記載の電気光学装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011044970A JP5668529B2 (ja) | 2011-03-02 | 2011-03-02 | 電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011044970A JP5668529B2 (ja) | 2011-03-02 | 2011-03-02 | 電気光学装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012181413A true JP2012181413A (ja) | 2012-09-20 |
JP5668529B2 JP5668529B2 (ja) | 2015-02-12 |
Family
ID=47012650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011044970A Expired - Fee Related JP5668529B2 (ja) | 2011-03-02 | 2011-03-02 | 電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5668529B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997049080A1 (fr) * | 1996-06-20 | 1997-12-24 | Seiko Epson Corporation | Appareil d'affichage d'images |
JP2003167556A (ja) * | 2001-11-29 | 2003-06-13 | Hitachi Ltd | マトリックス型表示装置、その駆動制御装置及び駆動制御方法 |
JP2006154808A (ja) * | 2004-11-05 | 2006-06-15 | Nec Corp | 液晶表示装置、プロジェクタ装置、携帯端末装置、液晶表示装置の駆動方法 |
JP2009122157A (ja) * | 2007-11-12 | 2009-06-04 | Seiko Epson Corp | 駆動装置及び方法、並びに電気光学装置及び電子機器 |
JP2010181516A (ja) * | 2009-02-04 | 2010-08-19 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
-
2011
- 2011-03-02 JP JP2011044970A patent/JP5668529B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997049080A1 (fr) * | 1996-06-20 | 1997-12-24 | Seiko Epson Corporation | Appareil d'affichage d'images |
JP2003167556A (ja) * | 2001-11-29 | 2003-06-13 | Hitachi Ltd | マトリックス型表示装置、その駆動制御装置及び駆動制御方法 |
JP2006154808A (ja) * | 2004-11-05 | 2006-06-15 | Nec Corp | 液晶表示装置、プロジェクタ装置、携帯端末装置、液晶表示装置の駆動方法 |
JP2009122157A (ja) * | 2007-11-12 | 2009-06-04 | Seiko Epson Corp | 駆動装置及び方法、並びに電気光学装置及び電子機器 |
JP2010181516A (ja) * | 2009-02-04 | 2010-08-19 | Seiko Epson Corp | 集積回路装置、電気光学装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP5668529B2 (ja) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10529298B1 (en) | Electro-optical device and electronic device | |
JP5754182B2 (ja) | 駆動用集積回路および電子機器 | |
US10074335B2 (en) | Electrooptical device and electronic apparatus | |
JP2015079173A (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
WO2015056444A9 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
JP7114875B2 (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
US10297224B2 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
JP5552954B2 (ja) | 電気光学装置および電子機器 | |
JP6741046B2 (ja) | 液晶装置および電子機器 | |
US10290278B2 (en) | Electrooptical device, electronic device, and control method of electrooptical device | |
US11107442B2 (en) | Electro-optical device, driving method for electro-optical device, and electronic apparatus | |
JP5668529B2 (ja) | 電気光学装置および電子機器 | |
JP6446933B2 (ja) | 電気光学装置、電気光学装置の制御方法、及び電子機器 | |
US10199001B2 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
US10056053B2 (en) | Electrooptical device, control method of electrooptical device and electronic device | |
JP6322944B2 (ja) | 電気光学装置、駆動用集積回路、電気光学装置の駆動方法及び電子機器 | |
JP2011022373A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP2015018267A (ja) | 電気光学装置および電子機器 | |
JP2011027892A (ja) | 電気光学装置,電子機器,ならびに電気光学装置の駆動方法および駆動回路 | |
JP2008185758A (ja) | 液晶装置、その駆動方法および電子機器 | |
JP2014029536A (ja) | 電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5668529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |