JP2012146956A - チャネルエッチ型薄膜トランジスタとその製造方法 - Google Patents
チャネルエッチ型薄膜トランジスタとその製造方法 Download PDFInfo
- Publication number
- JP2012146956A JP2012146956A JP2011244061A JP2011244061A JP2012146956A JP 2012146956 A JP2012146956 A JP 2012146956A JP 2011244061 A JP2011244061 A JP 2011244061A JP 2011244061 A JP2011244061 A JP 2011244061A JP 2012146956 A JP2012146956 A JP 2012146956A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel
- sacrificial layer
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000001039 wet etching Methods 0.000 claims abstract description 35
- 229910052738 indium Inorganic materials 0.000 claims abstract description 18
- 229910052725 zinc Inorganic materials 0.000 claims abstract description 18
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 24
- 239000000203 mixture Substances 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 211
- 239000010408 film Substances 0.000 description 41
- 229910007541 Zn O Inorganic materials 0.000 description 30
- 238000004544 sputter deposition Methods 0.000 description 14
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000000470 constituent Substances 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000007641 inkjet printing Methods 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 238000005507 spraying Methods 0.000 description 5
- 239000012808 vapor phase Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910018068 Li 2 O Inorganic materials 0.000 description 1
- 229910017493 Nd 2 O 3 Inorganic materials 0.000 description 1
- 229920000144 PEDOT:PSS Polymers 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229940005642 polystyrene sulfonic acid Drugs 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- QEMXHQIAXOOASZ-UHFFFAOYSA-N tetramethylammonium Chemical compound C[N+](C)(C)C QEMXHQIAXOOASZ-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】半導体層の膜厚均一性を向上させたチャネルエッチ型ＴＦＴとその製造方法を提供する。
【解決手段】酸化物半導体からなるチャネル層４を形成した後、該チャネル層４の上にＩｎ、Ｚｎ、Ｇａを含む酸化物からなり、上記酸化物半導体よりもエッチングレートが速く、抵抗率が３．３８×１０7Ωｃｍ以下である犠牲層５を形成し、その上にソース電極６及びドレイン電極７を形成して、該ソース電極６とドレイン電極７の間に露出した犠牲層５をウェットエッチング除去することにより、半導体層膜厚の均一性を向上させ、ＴＦＴ特性とその均一性と、をより向上させることができる。
【選択図】図２
【解決手段】酸化物半導体からなるチャネル層４を形成した後、該チャネル層４の上にＩｎ、Ｚｎ、Ｇａを含む酸化物からなり、上記酸化物半導体よりもエッチングレートが速く、抵抗率が３．３８×１０7Ωｃｍ以下である犠牲層５を形成し、その上にソース電極６及びドレイン電極７を形成して、該ソース電極６とドレイン電極７の間に露出した犠牲層５をウェットエッチング除去することにより、半導体層膜厚の均一性を向上させ、ＴＦＴ特性とその均一性と、をより向上させることができる。
【選択図】図２
Description
本発明は、酸化物半導体を用いたチャネルエッチ型薄膜トランジスタ及びその製造方法に関する。より詳しくは、ドレイン電極及びソース電極のドライエッチングによりダメージを受けたチャネル層の一部をウェットエッチングにより除去した構造の薄膜トランジスタとその製造方法に関する。
近年、薄膜トランジスタ（ＴＦＴ）を駆動素子に用いた液晶ディスプレイや有機ＥＬディスプレイが実用化されている。ＴＦＴの半導体層には、主として非晶質Ｓｉや多結晶Ｓｉが用いられるが、Ｓｉ以外の半導体材料の研究も盛んである。最近では、Ｉｎ、Ｇａ、Ｚｎを含む酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）からなる非晶質酸化物をＴＦＴの半導体層に用いた例が報告されている。この非晶質酸化物ＴＦＴは、低温プロセスでの作製が可能であることや大面積化が容易であることなどの利点を有している。
また、ＴＦＴの構造は様々であるが、大画面ディスプレイ用のＴＦＴには、チャネルエッチ型構造の非晶質Ｓｉ−ＴＦＴが多く用いられている。チャネルエッチ型とは、チャネル層となる半導体層の上部に電極材料を堆積した後、ドライエッチングによってパターニングし、ソース電極及びドレイン電極とした構造である。従来、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含む非晶質酸化物ＴＦＴでは、下記のとおり、安定性と均一性とが両立した高性能のチャネルエッチ型ＴＦＴが容易でなく、チャネル保護型が主流である。半導体材料を問わず、チャネル保護型はチャネルエッチ型より構造が複雑で、製造コストが高い。そこで非晶質Ｓｉ−ＴＦＴと同じチャネルエッチ型の非晶質酸化物ＴＦＴが望まれている。
Ｉｎ−Ｇａ−Ｚｎ−Ｏの非晶質酸化物からなる半導体層を用いて、チャネルエッチ型ＴＦＴを作製する場合、ドレイン電極及びソース電極のドライエッチング時に、半導体層もドライエッチングに曝されてダメージを受ける。このダメージにより、ＴＦＴの特性が悪影響を受ける。非晶質酸化物ＴＦＴのオフ動作は完全空乏状態により実現されているため、半導体チャネル層が薄い。非晶質Ｓｉ−ＴＦＴのようなオーバーエッチプロセスの採用も困難である。そこで、酸性水溶液を用いたウェットエッチングで、ダメージ層を取り除く手法が提案されている（特許文献１、２、非特許文献１）。
Ｃ．−Ｊ．Ｋｉｍ ｅｔ．ａｌ，Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｌｉｄ−Ｓｔａｔｅ Ｌｅｔｔ．１２（４），Ｈ９５−Ｈ９７（２００９）
特許文献１及び非特許文献１が開示する従来の手法では、酸化物半導体を用いたチャネルエッチ型ＴＦＴの作製工程のうち、酸化物半導体層のダメージ層をウェットエッチングで取り除く工程を導入することで、ＴＦＴ特性を向上させることができた。しかしながら、高々数ｎｍの極表層に過ぎないダメージ層を、数ｍのガラス基板全域に亘ってウェットエッチングで均一に除去することは極めて困難である。係る手法で得られるＴＦＴの半導体層は膜厚均一性が不十分であり、より均一な膜厚の半導体層を備えたチャネルエッチ型ＴＦＴが求められていた。
これに対して特許文献２では、半導体チャネル層の上にそれよりウェットエッチングレートが大きい犠牲層を設け、エッチングレートの選択性により均一な膜厚を実現する手法が開示されている。犠牲層の導入自体は従来から知られる技術思想である。犠牲層は半導体チャネル層とソース／ドレイン電極の間に挟まれて残るために、ＴＦＴの直列抵抗成分となり、その駆動力を低下させる。従って、犠牲層の抵抗率は十分に低くなければならない。特許文献２では、犠牲層として、半導体チャネル層とは構成元素や組成の異なる酸化物半導体層を犠牲層に用いている。ウェットエッチングレートの差異の大きさを与える犠牲層の構成元素・組成と低い抵抗率は必ずしも両立しない。また、構成元素や組成の異なる酸化物半導体層を半導体チャネル層上に堆積するためには、チャネル層用とは異なるスパッタターゲット／スパッタチャンバを工程に追加する必要がある。これでは、チャネルエッチ型に比べて工程数を低減する筈のバックチャネルエッチ型を採用する効果が小さくなる場合がある。特許文献２が開示する方法には、これら二つの解決すべき技術課題が存在する。
本発明は、上記課題に鑑みてなされたものである。製造コストの増大とＴＦＴ性能の低下を招かず、半導体層の膜厚とＴＦＴ特性の均一性を向上させたチャネルエッチ型ＴＦＴとその製造方法を提供することを目的とする。
本発明の第１は、基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体からなるチャネル層と、ソース電極と、ドレイン電極とを有するチャネルエッチ型薄膜トランジスタであって、
前記チャネル層と、前記ソース電極及びドレイン電極とが、犠牲層を介して電気的に接続されており、
前記犠牲層が、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記犠牲層のエッチングレートが前記チャネル層のエッチングレートよりも速く、前記犠牲層の抵抗率が３．３８×１０7Ωｃｍ以下であることを特徴とする。
前記チャネル層と、前記ソース電極及びドレイン電極とが、犠牲層を介して電気的に接続されており、
前記犠牲層が、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記犠牲層のエッチングレートが前記チャネル層のエッチングレートよりも速く、前記犠牲層の抵抗率が３．３８×１０7Ωｃｍ以下であることを特徴とする。
本発明の第２は、基板上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層の上に酸化物半導体からなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の上に、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記チャネル層よりもエッチングレートが速く、抵抗率が３．３８×１０7Ωｃｍ以下である犠牲層を形成する犠牲層形成工程と、
前記犠牲層の上にドレイン電極とソース電極とを形成する電極形成工程と、
前記ドレイン電極とソース電極との間に露出した犠牲層をウェットエッチングして前記チャネル層を露出させるウェットエッチング工程と、
を前記の順序で有することを特徴とするチャネルエッチ型薄膜トランジスタの製造方法である。
前記ゲート電極上にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層の上に酸化物半導体からなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の上に、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記チャネル層よりもエッチングレートが速く、抵抗率が３．３８×１０7Ωｃｍ以下である犠牲層を形成する犠牲層形成工程と、
前記犠牲層の上にドレイン電極とソース電極とを形成する電極形成工程と、
前記ドレイン電極とソース電極との間に露出した犠牲層をウェットエッチングして前記チャネル層を露出させるウェットエッチング工程と、
を前記の順序で有することを特徴とするチャネルエッチ型薄膜トランジスタの製造方法である。
本発明の第３は、基板上に酸化物半導体からなるチャネル層を形成するチャネル層形成工程と、
前記半導体層の上に、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記チャネル層よりもエッチングレートが速く、抵抗率が３．３８×１０7Ωｃｍ以下である犠牲層を形成する犠牲層形成工程と、
前記犠牲層の上にドレイン電極とソース電極とを形成する電極形成工程と、
前記ドレイン電極とソース電極との間に露出した犠牲層をウェットエッチングして前記チャネル層を露出させるウェットエッチング工程と、
前記ドレイン電極、ソース電極、チャネル層上にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、
を前記の順序で有することを特徴とするチャネルエッチ型薄膜トランジスタの製造方法である。
前記半導体層の上に、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記チャネル層よりもエッチングレートが速く、抵抗率が３．３８×１０7Ωｃｍ以下である犠牲層を形成する犠牲層形成工程と、
前記犠牲層の上にドレイン電極とソース電極とを形成する電極形成工程と、
前記ドレイン電極とソース電極との間に露出した犠牲層をウェットエッチングして前記チャネル層を露出させるウェットエッチング工程と、
前記ドレイン電極、ソース電極、チャネル層上にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、
を前記の順序で有することを特徴とするチャネルエッチ型薄膜トランジスタの製造方法である。
本発明によれば、酸化物半導体をチャネル層に用いたチャネルエッチ型ＴＦＴにおいて、ウェットエッチング処理後の半導体層膜厚の均一性を向上させ、ＴＦＴ特性とその均一性と、をより向上させることができる。酸化物半導体として、犠牲層と同じＩｎ、Ｇａ、Ｚｎを含む酸化物を用いる（さらに構成元素、組成を同一にする）ことで、チャネル層と犠牲層とを同一の装置で連続して形成することができ、製造効率がよい。その結果、コストを抑制できる。また、低いスパッタパワー密度で堆積したＩｎ、Ｇａ、Ｚｎを含む酸化物犠牲層は抵抗率が低く、ＴＦＴの直列抵抗を増大しないために、高い駆動力を維持できる。さらに、犠牲層の低抵抗率はソース／ドレイン電極とのコンタクト抵抗も減ずる。よって、本発明によれば、ＴＦＴ特性に優れたチャネルエッチ型ＴＦＴを再現性及び均一性よく、且つ高効率で提供することができる。
以下に、本発明のチャネルエッチ型薄膜トランジスタ（ＴＦＴ）とその製造方法について詳細に説明する。
本発明のチャネルエッチ型ＴＦＴは、ＴＦＴの基本構成であるゲート電極と、ゲート絶縁層と、チャネル層と、ソース電極と、ドレイン電極とを備え、さらに、該チャネル層と、ソース電極及びドレイン電極とが、犠牲層を介して電気的に接続されている。そして、係る犠牲層は、Ｉｎ、Ｚｎ、Ｇａを含む酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）からなり、前記チャネル層よりもエッチングレートが速い（高い）ことを特徴とする。
本発明のチャネルエッチ型ＴＦＴはボトムゲート型、トップゲート型、さらにはダブルゲート型のいずれにも適用され、ゲートの位置により、その製造工程が異なる。しかしながら、いずれの型においても、酸化物半導体からなるチャネル層を形成し、その上に犠牲層、さらにソース電極とドレイン電極とを形成し、犠牲層をウェットエッチングしてチャネル層を露出させる工程は共通である。
ボトムゲート型のＴＦＴの場合、製造工程は以下の通りである。
１）基板上にゲート電極を形成するゲート電極形成工程
２）前記ゲート電極上にゲート絶縁層を形成するゲート絶縁層形成工程
３）前記ゲート絶縁層の上に酸化物半導体からなるチャネル層を形成するチャネル層形成工程
４）前記チャネル層の上に、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記チャネル層よりもエッチングレートが速い犠牲層を形成する犠牲層形成工程
５）前記犠牲層の上にドレイン電極とソース電極とを形成する電極形成工程
６）前記ドレイン電極とソース電極との間に露出した犠牲層をウェットエッチングして前記チャネル層を露出させるウェットエッチング工程。
１）基板上にゲート電極を形成するゲート電極形成工程
２）前記ゲート電極上にゲート絶縁層を形成するゲート絶縁層形成工程
３）前記ゲート絶縁層の上に酸化物半導体からなるチャネル層を形成するチャネル層形成工程
４）前記チャネル層の上に、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記チャネル層よりもエッチングレートが速い犠牲層を形成する犠牲層形成工程
５）前記犠牲層の上にドレイン電極とソース電極とを形成する電極形成工程
６）前記ドレイン電極とソース電極との間に露出した犠牲層をウェットエッチングして前記チャネル層を露出させるウェットエッチング工程。
また、トップゲート型のＴＦＴの場合、製造工程は以下の通りである。
１）基板上に酸化物半導体からなるチャネル層を形成するチャネル層形成工程
２）前記半導体層の上に、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記チャネル層よりもエッチングレートが速い犠牲層を形成する犠牲層形成工程
３）前記犠牲層の上にドレイン電極とソース電極とを形成する電極形成工程
４）前記ドレイン電極とソース電極との間に露出した犠牲層をウェットエッチングして前記チャネル層を露出させるウェットエッチング工程
５）前記ドレイン電極、ソース電極、チャネル層上にゲート絶縁層を形成するゲート絶縁層形成工程
６）前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程。
１）基板上に酸化物半導体からなるチャネル層を形成するチャネル層形成工程
２）前記半導体層の上に、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記チャネル層よりもエッチングレートが速い犠牲層を形成する犠牲層形成工程
３）前記犠牲層の上にドレイン電極とソース電極とを形成する電極形成工程
４）前記ドレイン電極とソース電極との間に露出した犠牲層をウェットエッチングして前記チャネル層を露出させるウェットエッチング工程
５）前記ドレイン電極、ソース電極、チャネル層上にゲート絶縁層を形成するゲート絶縁層形成工程
６）前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程。
図１，図２に本発明のチャネルエッチ型ＴＦＴの一実施形態であるボトムゲート型ＴＦＴの製造工程の一例を示す。本例のＴＦＴは、図２（ｆ）に示すように、基板１の上に、ゲート電極２、ゲート絶縁層３、チャネル層４、犠牲層５、ドレイン電極６、ソース電極７が順に積層した構造を有する。
基板１は、絶縁性の基板である。具体的には、ガラス基板や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン・ナフタレート（ＰＥＮ）、ポリイミド、ポリカーボネートなどの有機材料をフィルム、並びに薄板で用いることができる。また、絶縁層を表面にコーティングしたステンレス基板などを用いることが可能である。
先ず、基板１上に、ゲート電極２形成用の導電膜を堆積する。導電膜材料としては、金属や導電性の金属酸化物（ＭＯx、但しＭは金属元素）が用いられる。また、ポリスチレンスルホン酸をドープしたポリエチレンジオキシチオフェン（ＰＥＤＯＴ：ＰＳＳ）などの有機導電性材料を用いることができる。また、係る膜は単層であっても、２層以上の複数膜の積層であっても良い。成膜法としては、化学気層堆積法（ＣＶＤ）、スパッタ法、パルスレーザー蒸着法及び電子ビーム蒸着法などの気相法を用いるのが好ましい。成膜後、係る導電膜をパターニングすることによって、ゲート電極２を形成する（図１（ａ））。尚、成膜法としては上記の方法に限られるものではなく、スピンコート法、スプレー塗布法、インクジェット印刷、スクリーン印刷などを用いてもよい。
次に、前記ゲート電極２上にゲート絶縁層３を堆積する。ゲート絶縁層３としては、酸化物、炭化物、窒化物、弗化物、及びそれらの化合物で構成される群から選択される無機材料又は有機材料からなる。例えば、少なくとも１種の金属元素を含む金属酸化物膜が好ましく用いられ、中でも、ＳｉＯ2、Ａｌ2Ｏ3、Ｇａ2Ｏ3、Ｉｎ2Ｏ3、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、ＺｎＯが好ましく用いられる。また、Ｎｂ2Ｏ5、Ｔａ2Ｏ5、ＴｉＯ2、ＺｒＯ2、ＨｆＯ2、ＣｅＯ2、Ｌｉ2Ｏ、Ｎａ2Ｏ、Ｋ2Ｏ、Ｒｂ2Ｏ、Ｓｃ2Ｏ3、Ｙ2Ｏ3、Ｌａ2Ｏ3、Ｎｄ2Ｏ3、Ｓｍ2Ｏ3、Ｇｄ2Ｏ3、Ｄｙ2Ｏ3、Ｅｒ2Ｏ3、Ｙｂ2Ｏ3も好ましく用いられる。またこの他に、金属窒化物（ＭＮx、但しＭは金属元素）や、金属酸窒化物（ＭＯxＮy、但しＭは金属元素）を用いても良い。さらに、ＰＥＴ、ＰＥＮ、ポリイミド、ポリカーボネート、パリレンなどの有機絶縁性材料を用いても良い。また、ゲート絶縁層３は単層であっても、複数膜の積層であっても良い。成膜法としては、ＣＶＤ、スパッタ法、パルスレーザー蒸着法及び電子ビーム蒸着法などの気相法を用いるのが好ましい。但し、成膜法はこれらの方法に限られるものではなく、スピンコート法、スプレー塗布法、インクジェット印刷、スクリーン印刷などを用いてもよい。
次に、前記ゲート絶縁層３上にチャネル層となる酸化物半導体層４’を堆積する（図１（ｃ））。酸化物半導体としては、ＺｎＯを主たる構成成分とする酸化物、Ｉｎ2Ｏ3を主たる構成成分とする酸化物、Ｇａ2Ｏ3を主たる構成成分とする酸化物、及びこれらのうち２種以上を含む複合酸化物を主たる構成元素とする酸化物が好ましい。中でも、Ｉｎ2Ｏ3とＺｎＯを含み、その合計がモル比で全体の半分以上含む酸化物が望ましい。本発明においては、犠牲層５をＩｎ−Ｇａ−Ｚｎ−Ｏで形成するため、酸化物半導体層４’もＩｎ−Ｇａ−Ｚｎ−Ｏを用いることにより、酸化物半導体層４’と犠牲層５とを連続して製造することができるため、好ましい。また、酸化物半導体としては、ＳｎＯ2やＴｉＯxなどの酸化物半導体を含むことも可能であり、その他の酸化物半導体を含むものを用いてもよい。成膜法としては、ＣＶＤ、スパッタ法、パルスレーザー蒸着法及び電子ビーム蒸着法などの気相法を用いるのが好ましい。しかし、成膜法はこれらの方法に限られるものではなく、スピンコート法、スプレー塗布法、インクジェット印刷、スクリーン印刷などを用いてもよい。
酸化物半導体層４’の膜厚は酸化物半導体材料によって異なり、一般的には０．５乃至１００ｎｍが好ましい。特に、Ｉｎ−Ｇａ−Ｚｎ−Ｏを用いた場合には、良好な動作を得やすい１０乃至７０ｎｍがより好ましく、ＴＦＴをオフ状態にすることが容易である１０乃至５０ｎｍが最も好ましい。
次に、酸化物半導体層４’上に犠牲層５となるＩｎ−Ｇａ−Ｚｎ−Ｏ層５’を堆積する。犠牲層５は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、即ち、ＺｎＯ、Ｉｎ2Ｏ3、Ｇａ2Ｏ3の混合物からなる。
酸化物半導体層４’と犠牲層５とは構成元素が共通していることが好ましい。さらに酸化物半導体層４’と犠牲層５とは組成が同一であることが好ましい。本発明において「組成が同一」とは「組成比が異なる」場合も含む、即ち組成が同一であれば組成比は異なっていても良い。またこの場合、エッチング特性に大きく影響を与えない（例えばエッチングレートが２倍以上変動する等）範囲で、酸化物半導体層４’と犠牲層５とで異なる元素がさらに含有されることは許容され得る。Ｉｎ−Ｇａ−Ｚｎ−Ｏは堆積する時のＤＣスパッタパワー条件を変えることでエッチングレートを制御することができる。図４に、Ｉｎ−Ｇａ−Ｚｎ−Ｏの堆積時のスパッタパワー（パワー密度）と得られる膜のエッチングレートとの関係を示す。エッチングレートの違いは、Ｉｎ−Ｇａ−Ｚｎ−Ｏの密度（原子質量密度）や表面積が異なることに起因すると推測される。スパッタパワー密度が低いと、Ｉｎ−Ｇａ−Ｚｎ−Ｏ層の原子質量密度が低下し、結果としてウェットエッチングにおけるエッチレートが低下する。
具体的なデータを下記表１に示す。
表１から分かるように、Ｉｎ−Ｇａ−Ｚｎ−Ｏの密度は、スパッタパワー、スパッタ時の成膜圧力、スパッタターゲットと基板との距離などをパラメーターとして、適宜制御することができる。このＩｎ−Ｇａ−Ｚｎ−Ｏの密度の変化に応じて、エッチングレートを数十倍変化させることができる。
図５は、ＩｎとＧａとＺｎの組成が１つの基板上で連続的に変化しているサンプルのエッチングレートを観察した結果である。Ｉｎ−Ｇａ−Ｚｎ−ＯはＧａの組成がＩｎ或いはＺｎの組成に比べ大きいほどエッチングレートが遅い傾向がある。この関係を利用して、酸化物半導体層４’よりもエッチングレートが速いＩｎ−Ｇａ−Ｚｎ−Ｏ層５’を得る。
尚、Ｉｎ−Ｇａ−Ｚｎ−Ｏ層５’としては、単層であっても、複数膜の積層であってもよい。また、スパッタパワー密度を下げるとＩｎ−Ｇａ−Ｚｎ−Ｏ層５’の抵抗率が低下する。低抵抗とすることで、チャネル層４とドレイン電極７及びソース電極８との間の電気的接触を改善させる効果を持たせることができる。即ち、直列抵抗成分が減少すると同時に、ドレイン電極７及びソース電極８とのコンタクト抵抗も低減する。
前記Ｉｎ−Ｇａ−Ｚｎ−Ｏ層５’の成膜法としては、ＣＶＤ法、スパッタ法、パルスレーザー蒸着法及び電子ビーム蒸着法などの気相法を用いるのが好ましい。しかし、成膜法はこれらの方法に限られるものではなく、スピンコート法、スプレー塗布法、インクジェット印刷、スクリーン印刷などを用いてもよい。
次いで、前記酸化物半導体層４’とＩｎ−Ｇａ−Ｚｎ−Ｏ層５’とをパターニングすることによって、チャネル層４と犠牲層５を形成する（図１（ｄ））。必要であれば、パターニング後にプラズマ処理や熱処理を行っても良い。例えば、Ａｒ、Ｏ2、Ｎ2Ｏ、Ｎ2、Ｈ2、Ｈ2Ｏ、ＣＦ4、Ｃｌ2、或いはこれらの混合ガスなどを用いたプラズマ処理を行っても良い。また、乾燥大気、Ｎ2、Ｏ2、Ｈ2Ｏ、Ｈ2、或いはこれらの混合ガスなどの雰囲気中での熱処理を行っても良い。
次に、チャネル層４と犠牲層５の上に導電膜を堆積し、パターニングしてドレイン電極６とソース電極７とを形成する（図１（ｅ））。導電膜としては、金属、導電性の金属酸化物（ＭＯx、ただしＭは金属元素）、金属酸窒化物（ＭＯxＮy、但しＭは金属元素）、有機導電性材料を用いることができる。また、導電膜は単層であっても、複数膜の積層であっても良い。導電膜の成膜法としては、ＣＶＤ、スパッタ法、パルスレーザー蒸着法及び電子ビーム蒸着法などの気相法を用いるのが好ましい。しかし、成膜法はこれらの方法に限られるものではなく、スピンコート法、スプレー塗布法、インクジェット印刷、スクリーン印刷などを用いてもよい。必要であれば、パターニング後に前記プラズマ処理や前記熱処理を行っても良い。
次に、犠牲層５をウェットエッチングし、ドレイン電極６とソース電極７との間にチャネル層４を露出させる（図２（ｆ））。エッチング液は酢酸、塩酸、過塩素酸、フッ酸、硝酸、リン酸などの酸性の溶液を用いることができる。また、アンモニアやテトラメチルアンモニウムなどを含む塩基性の溶液も用いることができる。犠牲層５とチャネル層４のエッチング選択比を大きく取る事で、エッチング後のチャネル層４の膜厚均一性を改善することができる。犠牲層５をウェットエッチングする際は等方的なエッチングがされると考えられる。犠牲層５の横方向へのサイドエッチングが進行する。サイドエッチングを防ごうと考えた場合、ドレイン電極６及びソース電極７も同時にウェットエッチングするウェットエッチング液を用いることができる。例えば、Ｍｏと酸化物半導体を同時にウェットエッチングするためのウェットエッチング液として、アンモニア水溶液や、リン酸と硝酸の混合液などが使用できる。電極の表面をエッチングしやすく処理することもできる。例えば、Ｍｏ電極であれば、酸素プラズマ処理や熱処理によって表面にＭｏ酸化物を形成し、Ｍｏ酸化物と酸化物半導体が同時に塩酸などの酸に溶けるようにすることができる。以上の工程の後、必要であれば、前記プラズマ処理や前記熱処理を行っても良い。
以上が本発明の、ボトムゲート型ＴＦＴの製造工程である。
本発明のＴＦＴには、さらに絶縁層や保護層や電極層や半導体層などの層を追加で形成しても良い。図２（ｇ）は上記の工程で得られたＴＦＴの上にさらに第１の保護層８と第２の保護層９とを積層した構成を示す。これら保護層８，９としては、ＳｉＯ2やＳｉＯＮやＳｉＮやポリイミドなどが好ましく用いられる。
また、図２（ｈ）は、保護層８，９にドレイン電極６及びソース電極７との電気的接触をとるためのコンタクトホール１０を形成した状態を示す。
本発明のＴＦＴは、その上部に、受光素子や発光素子、半導体メモリ、半導体論理回路などの半導体装置を形成し、センサーやディスプレイなどの機能を持たせることができる。もちろん、前記半導体装置の上部に本発明のＴＦＴを形成し、センサーやディスプレイなどの機能をもたせることができる。
本発明の効果が特に有効になるチャネル層４と犠牲層５のウェットエッチングレート及び膜厚について述べる。
本発明において、犠牲層５を導入することにより、チャネル層４の膜厚バラツキは犠牲層５のエッチングバラツキ分だけ増大する。犠牲層５のウェットエッチングレートをチャネル層４のウェットエッチングレートで割った値をＲ（エッチングレートの比）とする。犠牲層５を導入したＴＦＴのウェットエッチング後のチャネル層４の膜厚バラツキの増加はＲ分の１に減少するはずであり、Ｒは大きいほど好ましい。Ｒの値は、チャネル層４と犠牲層５の材料選択が容易である２以上が好ましい。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏをチャネル層４の酸化物半導体として用いる場合は図４に示す組成領域に対して、犠牲層５もスパッタパワーを小さくしたＩｎ−Ｇａ−Ｚｎ−Ｏで作製できる４以上がより好ましい。また、Ｇａが少ない組成の半導体層の使用が困難になるけれども均一性を桁レベルで向上させられる１０以上がさらに好ましい。
犠牲層５の最小膜厚は犠牲層材料やドレイン電極６及びソース電極７のドライエッチング条件によって異なると推測される。Ｉｎ−Ｇａ−Ｚｎ−Ｏをチャネル層４に用いた場合、本件で使用したドライエッチングによるダメージ深さは透過型電子顕微鏡観察により５ｎｍ程度であった。よって、犠牲層５の膜厚は５ｎｍ以上であることが好ましい。また、犠牲層膜厚の上限値は、犠牲層５のウェットエッチング時のサイドエッチングを考慮し、チャネル長と同じオーダーの大きさ以下である１０００ｎｍ以下が好ましい。よって、本発明に係る犠牲層５の好ましい膜厚は５ｎｍ以上１０００ｎｍ以下である。さらに、保護膜などを堆積する際の被覆性を考慮すると保護層膜厚と同等以下である６００ｎｍ以下がより好ましく、犠牲層５の成膜時間を半導体層成膜時間と同等にするためには１００ｎｍ以下がより好ましい。
図２（ｆ）に示すように、犠牲層５はウェットエッチング後にドレイン電極６及びソース電極７とチャネル層４との間に残る。犠牲層５の抵抗値が高い場合、ＴＦＴ特性に悪影響を及ぼす。チャネル長が短いＴＦＴほど、犠牲層５の抵抗がＴＦＴ特性に影響しやすい。ここでは、チャネル長が３μｍのＴＦＴを考える。ドレイン電極６及びソース電極７と半導体とが重なる長さを１０μｍ、チャネル幅をＷμｍ、犠牲層膜厚を５ｎｍとし、犠牲層の抵抗率をＲGΩｃｍとする。また、ゲート絶縁層厚を２００ｎｍ、ゲート絶縁体の比誘電率を４、電界効果移動度を１０ｃｍ2／Ｖｓとする。駆動時のゲート電圧ＶGから閾値電圧Ｖthを引いた値ＶG-thが、１５、１０、５、１Ｖである場合を考える。グラジュアルチャネル近似を用いて線形領域での半導体抵抗値を見積もると、ＶG-thの値に合わせて、１．１３×１０6、１．６９×１０6、３．３９×１０6、１．６９×１０7をＷの値で割ったものとなる。犠牲層抵抗値は５ＲGをＷの値で割ったものとなる。犠牲層抵抗値がオン状態の半導体抵抗値の１０倍以下になる条件でＲGを計算すると、ＲGはＶG-thが１Ｖ以上であれば使用可能な３．３８×１０7Ωｃｍ以下が好ましく、ＶG-thが５Ｖ以上であれば使用可能な６．７８×１０6Ωｃｍ以下がより好ましい。また、ＶG-thが１０Ｖ以上であれば使用可能な３．３８×１０6Ωｃｍ以下がより好ましく、ＶG-thが１５Ｖ以上であれば使用可能な２．２６×１０6Ωｃｍ以下がさらに好ましい。
次に、本発明のチャネルエッチ型トランジスタとして、トップゲート型ＴＦＴとダブルゲート型ＴＦＴの例を挙げる。
トップゲート型の場合、図１，図２に例示したボトムゲート型ＴＦＴの製造工程とは一部順序に違いがある。即ち、図３（ａ）に示したように、基板１の上に、チャネル層４、犠牲層５、ドレイン電極６、ソース電極７、上部ゲート絶縁層３０、上部ゲート電極２０が順に積層された構造を有する。各層の形成方法は、ボトムゲート型ＴＦＴと同じであり、上部ゲート絶縁層３０はゲート絶縁層３と同様に、上部ゲート電極２０はゲート電極２と同様に形成すればよい。
ダブルゲート型の場合、図３（ｂ）に示したように、基板１の上に、ゲート電極２、ゲート絶縁層３、チャネル層４、犠牲層５、ドレイン電極６、ソース電極７、上部ゲート絶縁層３０、上部ゲート電極２０が順に積層した構造を有する。各層の形成方法は、ボトムゲート型ＴＦＴ及びトップゲート型ＴＦＴと同じで良い。ダブルゲートＴＦＴは、２つのゲート電極２，２０を有しており、各々の電極の電位を自由に制御することが可能である。また、ゲート電極は、フローティングで使用する場合もある。２つのゲート電極の両方、或いはボトムゲート側のみ、トップゲート側のみでＴＦＴを駆動することができる。またさらに、ゲート電極は遮光層として用いることができる。
（実施例１）
図１，図２の工程に従って、ボトムゲート型のチャネルエッチ型ＴＦＴを作製した。以下に各工程について説明する。
図１，図２の工程に従って、ボトムゲート型のチャネルエッチ型ＴＦＴを作製した。以下に各工程について説明する。
基板１には、ガラス基板（Ｃｏｒｎｉｎｇ社製１７３７）を用いた。ガラス基板の厚さは０．５ｍｍである。まず、基板１上に、Ａｒガスの雰囲気中でＤＣマグネトロンスパッタ法により、厚さ１００ｎｍのＭｏ薄膜を成膜した。次いで、堆積したＭｏ薄膜を、フォトリソグラフィ法とドライエッチング法により微細加工して、ゲート電極２を形成した（図１（ａ））。
次に、ゲート電極２上に、ゲート絶縁層３としてプラズマＣＶＤ法により厚さ２００ｎｍのＳｉＯ2薄膜を成膜した（図１（ｂ））。
次に、ゲート絶縁層３上に、ＤＣマグネトロンスパッタ法により、厚さ４０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜（酸化物半導体層４’）を成膜した（図１（ｃ））。成膜条件は、投入ＤＣパワーを３．７Ｗ／ｃｍ2とした。こうして成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜は非晶質であり、Ｉｎ：Ｇａ：Ｚｎ：Ｏの組成比は約１：１：１：４である。
次に、酸化物半導体層４’上に、ＤＣマグネトロンスパッタ法により、厚さ３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜を成膜した。成膜条件は、投入ＤＣパワーを０．３８Ｗ／ｃｍ2とした。こうして成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜は非晶質であり、Ｉｎ：Ｇａ：Ｚｎ：Ｏの組成比は約１：１：１：４である。図４に示したように、低パワー成膜のＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜はウェットエッチングレートが速い。理由は表面積が大きいためと考えられる。次に、上記２層のＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜を、フォトリソグラフィ法と、塩酸を用いたウェットエッチングでパターニングし、半導体層４と犠牲層５を形成した（図１（ｄ））。
次に、犠牲層５上に、ＤＣマグネトロンスパッタ法により、厚さ２００ｎｍのＭｏ薄膜を成膜し、フォトリソグラフィ法とドライエッチング法により微細加工して、ドレイン電極６及びソース電極７を形成した（図２（ａ））。
次に、３５〜３７％塩酸と脱イオン水が体積比で１：４０になるように混合されたエッチング液を用いて、犠牲層５のウェットエッチングを行なった（図２（ｂ））。
次に、ドレイン電極６及びソース電極７の上に、第１の保護層８として、プラズマＣＶＤ法により、厚さ３００ｎｍのＳｉＯ2薄膜を成膜し、続いて、第２の保護層９として、プラズマＣＶＤ法により、厚さ３００ｎｍのＳｉＯＮ薄膜を成膜した（図２（ｃ））。
次に、電極との電気的接触をとるためのコンタクトホール１０を、バッファードフッ酸を用いて形成した（図２（ｄ））。
また、比較例１として、犠牲層５を形成しない以外は上記と同じ工程でＴＦＴを作製した。
表２に、本実施例１のＴＦＴと、比較例１のＴＦＴのチャネル層４の膜厚均一性を、Ｖthの標準偏差σで評価した結果を示す。標準偏差σは実施例、比較例それぞれのＴＦＴを１３個ずつ作製して求めた。
表２からも明らかなように、犠牲層５を導入することで、σの値が４．５Ｖから２．２Ｖに向上している。Ｖthの均一性は、膜厚均一性の向上を意味しており、ウェットエッチング後のチャネル層４の膜厚均一性を向上させることができることを示している。
１：基板、２，２０：ゲート電極、３，３０：ゲート絶縁層、４：チャネル層、５：犠牲層、６：ソース電極、７：ドレイン電極
Claims (7)
- 基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体からなるチャネル層と、ソース電極と、ドレイン電極とを有するチャネルエッチ型薄膜トランジスタであって、
前記チャネル層と、前記ソース電極及びドレイン電極とが、犠牲層を介して電気的に接続されており、
前記犠牲層が、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記犠牲層のエッチングレートが前記チャネル層のエッチングレートよりも速く、
前記犠牲層の抵抗率が３．３８×１０7Ωｃｍ以下であることを特徴とするチャネルエッチ型薄膜トランジスタ。 - 前記チャネル層のエッチングレートに対する前記犠牲層のエッチングレートの比が２以上であるチャネルエッチ型薄膜トランジスタ。
- 前記犠牲層の膜厚が５ｎｍ以上１０００ｎｍ以下である請求項１に記載のチャネルエッチ型薄膜トランジスタ。
- 前記チャネル層が、Ｉｎ、Ｚｎ、Ｇａのうちの少なくとも一つを含む酸化物からなる請求項１又は２に記載のチャネルエッチ型薄膜トランジスタ。
- 前記チャネル層と前記犠牲層とが同一の組成を有する酸化物からなる請求項１〜４のいずれか１項に記載のチャネルエッチ型薄膜トランジスタ。
- 基板上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層の上に酸化物半導体からなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の上に、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記チャネル層よりもエッチングレートが速く、抵抗率が３．３８×１０7Ωｃｍ以下である犠牲層を形成する犠牲層形成工程と、
前記犠牲層の上にドレイン電極とソース電極とを形成する電極形成工程と、
前記ドレイン電極とソース電極との間に露出した犠牲層をウェットエッチングして前記チャネル層を露出させるウェットエッチング工程と、
を前記の順序で有することを特徴とするチャネルエッチ型薄膜トランジスタの製造方法。 - 基板上に酸化物半導体からなるチャネル層を形成するチャネル層形成工程と、
前記半導体層の上に、Ｉｎ、Ｚｎ、Ｇａを含む酸化物からなり、前記チャネル層よりもエッチングレートが速く、抵抗率が３．３８×１０7Ωｃｍ以下である犠牲層を形成する犠牲層形成工程と、
前記犠牲層の上にドレイン電極とソース電極とを形成する電極形成工程と、
前記ドレイン電極とソース電極との間に露出した犠牲層をウェットエッチングして前記チャネル層を露出させるウェットエッチング工程と、
前記ドレイン電極、ソース電極、チャネル層上にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、
を前記の順序で有することを特徴とするチャネルエッチ型薄膜トランジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011244061A JP2012146956A (ja) | 2010-12-20 | 2011-11-08 | チャネルエッチ型薄膜トランジスタとその製造方法 |
| US13/326,859 US20120153277A1 (en) | 2010-12-20 | 2011-12-15 | Channel-etch type thin film transistor and method of manufacturing the same |
| CN2011104180442A CN102569414A (zh) | 2010-12-20 | 2011-12-15 | 沟道刻蚀型薄膜晶体管及其制造方法 |
| KR1020110137114A KR20120069581A (ko) | 2010-12-20 | 2011-12-19 | 채널 에치형 박막트랜지스터와 그 제조 방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010282814 | 2010-12-20 | ||
| JP2010282814 | 2010-12-20 | ||
| JP2011244061A JP2012146956A (ja) | 2010-12-20 | 2011-11-08 | チャネルエッチ型薄膜トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012146956A true JP2012146956A (ja) | 2012-08-02 |
Family
ID=46233201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011244061A Pending JP2012146956A (ja) | 2010-12-20 | 2011-11-08 | チャネルエッチ型薄膜トランジスタとその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20120153277A1 (ja) |
| JP (1) | JP2012146956A (ja) |
| KR (1) | KR20120069581A (ja) |
| CN (1) | CN102569414A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014039009A (ja) * | 2012-08-10 | 2014-02-27 | Samsung Display Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
| JP2014157893A (ja) * | 2013-02-15 | 2014-08-28 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| KR101500175B1 (ko) * | 2013-10-25 | 2015-03-06 | 희성금속 주식회사 | 고밀도 산화물 소결체 및 이를 포함하는 신규 박막 트랜지스터 소자 |
| WO2016013264A1 (ja) * | 2014-07-23 | 2016-01-28 | ソニー株式会社 | 表示装置、表示装置の製造方法、及び、電子機器 |
| KR20160013167A (ko) | 2013-06-28 | 2016-02-03 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터 및 그 제조 방법 |
| KR20160098360A (ko) | 2014-01-15 | 2016-08-18 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011105343A1 (ja) * | 2010-02-26 | 2011-09-01 | シャープ株式会社 | 半導体装置およびその製造方法ならびに表示装置 |
| JP2012195509A (ja) | 2011-03-17 | 2012-10-11 | Canon Inc | 半導体装置及びその製造方法 |
| US20130137232A1 (en) * | 2011-11-30 | 2013-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film and method for manufacturing semiconductor device |
| TWI478344B (zh) * | 2012-07-04 | 2015-03-21 | E Ink Holdings Inc | 電晶體與其製造方法 |
| TWI690085B (zh) | 2013-05-16 | 2020-04-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI624936B (zh) | 2013-06-05 | 2018-05-21 | 半導體能源研究所股份有限公司 | 顯示裝置 |
| KR102142476B1 (ko) * | 2013-11-14 | 2020-08-07 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| US9722091B2 (en) * | 2014-09-12 | 2017-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN104867870B (zh) * | 2015-04-14 | 2017-09-01 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
| CN104900654B (zh) * | 2015-04-14 | 2017-09-26 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
| CN104752343B (zh) * | 2015-04-14 | 2017-07-28 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
| KR102326170B1 (ko) | 2015-04-20 | 2021-11-17 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN105511176B (zh) * | 2016-01-29 | 2019-02-15 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法 |
| CN106784014A (zh) * | 2016-12-23 | 2017-05-31 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板、显示装置 |
| CN108417620B (zh) * | 2018-04-20 | 2021-06-15 | 华南理工大学 | 一种氧化物绝缘体薄膜及薄膜晶体管 |
| CN109037349B (zh) * | 2018-07-24 | 2020-09-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4759598B2 (ja) * | 2007-09-28 | 2011-08-31 | キヤノン株式会社 | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
| JP2011054812A (ja) * | 2009-09-03 | 2011-03-17 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
-
2011
- 2011-11-08 JP JP2011244061A patent/JP2012146956A/ja active Pending
- 2011-12-15 US US13/326,859 patent/US20120153277A1/en not_active Abandoned
- 2011-12-15 CN CN2011104180442A patent/CN102569414A/zh not_active Withdrawn
- 2011-12-19 KR KR1020110137114A patent/KR20120069581A/ko not_active IP Right Cessation
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9929191B2 (en) | 2012-08-10 | 2018-03-27 | Samsung Display Co., Ltd. | Thin film transistor substrate and method of manufacturing the same |
| JP2014039009A (ja) * | 2012-08-10 | 2014-02-27 | Samsung Display Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
| JP2014157893A (ja) * | 2013-02-15 | 2014-08-28 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| KR20160013167A (ko) | 2013-06-28 | 2016-02-03 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터 및 그 제조 방법 |
| KR101500175B1 (ko) * | 2013-10-25 | 2015-03-06 | 희성금속 주식회사 | 고밀도 산화물 소결체 및 이를 포함하는 신규 박막 트랜지스터 소자 |
| KR20160098360A (ko) | 2014-01-15 | 2016-08-18 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터 |
| US9640556B2 (en) | 2014-01-15 | 2017-05-02 | Kobe Steel, Ltd. | Thin film transistor |
| US10297653B2 (en) | 2014-07-23 | 2019-05-21 | Sony Corporation | Display device, method of manufacturing display device, and electronic apparatus |
| WO2016013264A1 (ja) * | 2014-07-23 | 2016-01-28 | ソニー株式会社 | 表示装置、表示装置の製造方法、及び、電子機器 |
| CN110600486A (zh) * | 2014-07-23 | 2019-12-20 | 索尼公司 | 显示装置、制造显示装置的方法以及电子设备 |
| US10535723B2 (en) | 2014-07-23 | 2020-01-14 | Sony Corporation | Display device, method of manufacturing display device, and electronic apparatus |
| US10573700B2 (en) | 2014-07-23 | 2020-02-25 | Sony Corporation | Display device, method of manufacturing display device, and electronic apparatus |
| US10840319B2 (en) | 2014-07-23 | 2020-11-17 | Sony Corporation | Display device, method of manufacturing display device, and electronic apparatus |
| US11271060B2 (en) | 2014-07-23 | 2022-03-08 | Sony Group Corporation | Display device, method of manufacturing display device, and electronic apparatus |
| CN110600486B (zh) * | 2014-07-23 | 2023-04-28 | 索尼公司 | 显示装置、制造显示装置的方法以及电子设备 |
| US11678519B2 (en) | 2014-07-23 | 2023-06-13 | Sony Group Corporation | Display device, method of manufacturing display device, and electronic apparatus |
| US11985857B2 (en) | 2014-07-23 | 2024-05-14 | Sony Group Corporation | Display device, method of manufacturing display device, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102569414A (zh) | 2012-07-11 |
| US20120153277A1 (en) | 2012-06-21 |
| KR20120069581A (ko) | 2012-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012146956A (ja) | チャネルエッチ型薄膜トランジスタとその製造方法 | |
| US8513661B2 (en) | Thin film transistor having specified transmittance to light | |
| CN107017287B (zh) | 薄膜晶体管、显示装置及薄膜晶体管的制造方法 | |
| TWI542014B (zh) | 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置 | |
| US10644165B2 (en) | Thin-film transistor, method of fabricating thin-film transistor, and display device | |
| JP5852307B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP5015473B2 (ja) | 薄膜トランジスタアレイ及びその製法 | |
| US9570483B2 (en) | Flat panel display device with oxide thin film transistor and method of fabricating the same | |
| JP2011071476A (ja) | 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法 | |
| JP2010040552A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2009016844A (ja) | 酸化物半導体並びにこれを有する薄膜トランジスタ及びその製造方法 | |
| US9859391B2 (en) | Thin film transistor, display device, and method for manufacturing thin film transistor | |
| US9893193B2 (en) | Thin-film transistor including a gate electrode with a side wall insulating layer and display device | |
| KR101375846B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| CN103545377B (zh) | 一种氧化物薄膜晶体管及其制造方法 | |
| CN105552035A (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| JP5548500B2 (ja) | 薄膜電界効果型トランジスタの製造方法 | |
| JP5604938B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20090016993A (ko) | 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시장치 | |
| CN104934482A (zh) | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 | |
| JP2015065282A (ja) | 薄膜トランジスタ、及び薄膜トランジスタの製造方法 | |
| JP2010073880A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| TW201436231A (zh) | 薄膜場效型電晶體 | |
| JP5489429B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5577796B2 (ja) | 薄膜トランジスタ及びその製造方法 |