JP2012146908A - 半導体ウェハ及び半導体装置 - Google Patents

Abstract

【課題】クラックの発生を抑制しつつ厚膜化され、且つ導電性を有する窒化物半導体層を有する半導体ウェハ及び半導体装置を提供する。
【解決手段】ノンドープの第１の窒化物半導体層とその第１の窒化物半導体層よりも格子定数が大きいノンドープの第２の窒化物半導体層とが交互に積層された構造を有する多層膜と、多層膜上に配置された、第１の窒化物半導体層よりも格子定数が大きいノンドープの第３の窒化物半導体層とを備え、膜厚方向に導電性を有する。
【選択図】図１

Description

本発明は、窒化物半導体層を有する半導体ウェハ及び半導体装置に関する。

窒化物半導体層は安価なシリコン基板上やサファイア基板上に形成されることが一般的である。しかし、これらの半導体基板の格子定数と窒化物半導体層の格子定数は大きく異なり、また、熱膨張係数も異なる。このため、サファイア基板上やシリコン基板上にエピタキシャル成長によって形成された窒化物半導体層に、大きな歪みエネルギーが発生する。その結果、窒化物半導体層ではクラックの発生や結晶品質の低下が生じやすい。特に、サファイア基板に比べシリコン基板は、窒化物半導体層との格子不整合が大きいため、クラックの発生が大きな問題となる。

また、導電性の窒化物半導体層を得るためには、窒化物半導体層に不純物をドーピングして導電キャリアを発生させる方法が一般的である（例えば、特許文献１参照）。

特開２００８−２３５７０９号公報

しかしながら、不純物ドーピングによって窒化物半導体層の結晶が硬くなり、クラックが発生しやすくなる。したがって、シリコン基板上やサファイア基板上に形成された窒化物半導体層に不純物ドーピングを行うと、結晶の硬化や結晶品質低下により、更にデバイス設計が困難である。

また、素子特性を向上させるために、動作電流が流れるヘテロ接合を形成する窒化物半導体層や発光機能を有する窒化物半導体層などの半導体機能層を厚膜化する必要がある。厚膜化によって半導体機能層の結晶品質は向上する。しかしながら、半導体機能層を厚膜化するためには、半導体機能層と半導体基板間に配置されるバッファ層も厚膜化する必要がある。このため、クラックの発生が更に大きな問題になっている。

上記問題点に鑑み、本発明は、クラックの発生を抑制しつつ厚膜化され、且つ導電性を有する窒化物半導体層を有する半導体ウェハ及び半導体装置を提供することを目的とする。

本発明の一態様によれば、（イ）ノンドープの第１の窒化物半導体層とその第１の窒化物半導体層よりも格子定数が大きいノンドープの第２の窒化物半導体層とが交互に積層された構造を有する多層膜と、（ロ）多層膜上に配置された、第１の窒化物半導体層よりも格子定数が大きいノンドープの第３の窒化物半導体層とを備え、膜厚方向に導電性を有する半導体ウェハが提供される。

本発明の他の態様によれば、（イ）第１主面とその第１主面に対向する第２主面とで両面を定義された、窒化物半導体からなる半導体機能層と、（ロ）第２主面上に配置された、ノンドープの第１の窒化物半導体層とその第１の窒化物半導体層よりも格子定数が大きいノンドープの第２の窒化物半導体層とが交互に積層された多層膜、及び、多層膜上に配置された第１の窒化物半導体層よりも格子定数が大きいノンドープの第３の窒化物半導体層を有し、膜厚方向に導電性を有する積層体と、（ハ）半導体機能層及び積層体を挟んで対向して配置された一対の電極とを備える半導体装置が提供される。

本発明によれば、クラックの発生を抑制しつつ厚膜化され、且つ導電性を有する窒化物半導体層を有する半導体ウェハ及び半導体装置を提供できる。

本発明の実施形態に係る半導体装置の積層体の構造を示す模式的な断面図である。 本発明の実施形態に係る半導体装置の多層膜のエネルギーバンド図の例を示す模式図である。 本発明の実施形態に係る半導体装置の積層体のエネルギーバンド図の例を示す模式図である。 図１に示した積層体を用いた発光ダイオードの構造を示す模式図である。 本発明の実施形態に係る半導体装置の第３の窒化物半導体層の膜厚と発光ダイオードの順方向電圧との関係を示すグラフである。 本発明の実施形態に係る半導体装置の多層膜のペア数と発光ダイオードの順方向電圧との関係を示すグラフである。 本発明の実施形態に係る半導体装置の多層膜のペア数と第３の窒化物半導体層の転位密度との関係を示すグラフである。 図１に示した積層体を用いた発光ダイオードの他の構造を示す模式図である。 本発明の実施形態に係る半導体装置の他の構造を示す模式図である。

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。

本発明の実施形態に係る半導体装置は、図１に示すように、第１の窒化物半導体層２１１と第２の窒化物半導体層２１２とが交互に積層された構造を有する多層膜２１と、多層膜２１上に配置された第３の窒化物半導体層２２とを備える。

第１の窒化物半導体層２１１、第２の窒化物半導体層２１２、及び第３の窒化物半導体層２２は、Ａｌ_xＧａ_yＩｎ_1-x-yＮ（０≦ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）で表される窒化物半導体からなる。

第１の窒化物半導体層２１１及び第２の窒化物半導体層２１２は、ノンドープの窒化物半導体層であり、第２の窒化物半導体層２１２の格子定数は、第１の窒化物半導体層２１１の格子定数よりも大きい。また、多層膜２１は膜厚方向に導電性を有する。第３の窒化物半導体層２２は、第１の窒化物半導体層２１１よりも格子定数が大きいノンドープの窒化物半導体層であり、膜厚方向に導電性を有する。ここでノンドープとは、不純物が意図的に添加されていないことを意味する。

なお、図１では、第３の窒化物半導体層２２の上方と下方とにそれぞれ多層膜２１を配置した例を示したが、多層膜２１と第３の窒化物半導体層２２とが１層ずつで積層体２０を形成してもよい。或いは、積層体２０が第３の窒化物半導体層２２を複数有し、各第３の窒化物半導体層２２間にそれぞれ多層膜２１を配置してもよい。複数の第３の窒化物半導体層２２と複数の多層膜２１を交互に積層することによって、導電層である積層体２０の膜厚を厚くすることができる。

図１に示した例では、多層膜２１と第３の窒化物半導体層２２とを積層した積層体２０が、半導体基板１０と半導体機能層３０との間に配置されるバッファ層として使用されている。以下では、積層体２０をバッファ層として使用する場合について例示的に説明する。

第１の窒化物半導体層２１１と第２の窒化物半導体層２１２はいずれもノンドープである。しかし、格子定数が異なる組成に起因するシャープな界面に生じるバンドオフセットにより、図２に示すエネルギーバンド図のように、伝導帯ＥｃとフェルミレベルＥｆが交差する。その結果、フェルミレベルＥｆよりも伝導帯Ｅｃが低いハッチングで示した領域において、多層膜２１内にキャリアが発生する。図２でＥｖは価電子帯を示す。なお、図２は第１の窒化物半導体層２１１がＡｌＮ膜からなり、第２の窒化物半導体層２１２がＧａＮ膜からなる場合を示している。

上記のように多層膜２１内に発生したキャリアは、第１の窒化物半導体層２１１と第２の窒化物半導体層２１２との界面に沿って平面方向に移動できる。つまり、多層膜２１は横方向、即ち平面方向に導電性を有する。

また、第１の窒化物半導体層２１１と第２の窒化物半導体層２１２の膜厚は、トンネル効果によってキャリアが膜厚方向に通過できる厚みに設定される。具体的には、第１の窒化物半導体層２１１の膜厚は１ｎｍ〜８ｎｍ程度であり、第２の窒化物半導体層２１２の膜厚は２ｎｍ〜２５ｎｍ程度である。膜厚が十分に薄いため、多層膜２１内に発生したキャリアは、トンネル効果によって第１の窒化物半導体層２１１と第２の窒化物半導体層２１２を膜厚方向に通過できる。このため、多層膜２１は縦方向、即ち膜厚方向に導電性を有する。

したがって、多層膜２１は平面方向及び膜厚方向に導電性を有する。

第３の窒化物半導体層２２の格子定数が第１の窒化物半導体層２１１よりも大きいため、第３の窒化物半導体層２２の格子定数は、多層膜２１を構成する各層の格子定数の平均値よりも大きい。このため、第３の窒化物半導体層２２のバンドギャップエネルギーは、多層膜２１を構成する各層のバンドギャップエネルギーの平均値よりも小さい。

第３の窒化物半導体層２２はノンドープであり、図３に示すエネルギーバンド図において伝導帯Ｅｃに大きなエネルギー障壁が生じる。このため、第３の窒化物半導体層２２は高抵抗になるはずである。

しかし、第３の窒化物半導体層２２を多層膜２１と接触させることにより、多層膜２１内で発生した多量の転位が第３の窒化物半導体層２２に導入される。そして、第３の窒化物半導体層２２内の転位近傍に発生する連続した結晶欠陥が、縮退したディープレベルＥｄを形成する（図３参照。）。ディープレベルＥｄを経由してキャリアの移動が可能であるため、第３の窒化物半導体層２２は膜厚方向に高い導電性を示す。なお、図３でＥｖは価電子帯を示す。また、多層膜２１の伝導帯Ｅｃはミニバンドである。

ただし、第３の窒化物半導体層２２の膜厚が薄いと結晶中にクラックが発生し、厚膜の積層体２０を形成することができない。一方、第３の窒化物半導体層２２の膜厚が厚くなるほど内部の転位が減少し、第３の窒化物半導体層２２は次第に高抵抗になる。

このため、後述するように、１の第３の窒化物半導体層２２の膜厚は例えば２０ｎｍ〜５００ｎｍであり、積層体２０に含まれる第３の窒化物半導体層２２の層数は、バッファ層の所望の膜厚に応じて設定される。結晶品質の良好な厚膜の半導体機能層３０を形成するためには、バッファ層も厚膜化する必要がある。

半導体基板１０上に上記の積層体２０が形成された構造を有する半導体ウェハを用意し、積層体２０上に半導体機能層３０などを配置することによって、所望の機能を有する半導体装置が製造される。以下では、図１に示した多層膜２１と第３の窒化物半導体層２２とを積層した積層体２０をバッファ層として、図４に示す発光ダイオード（ＬＥＤ）１００の製造に使用する場合について説明する。

図４に示したＬＥＤ１００は、導電性を有する支持基板４０上に発光機能を有する半導体機能層３０が配置され、半導体機能層３０上にバッファ層として形成された積層体２０が配置された構造である。支持基板４０と半導体機能層３０との間に、導電性を有する反射膜３５が配置されている。更に、支持基板４０の裏面に第１の電極５１が配置され、積層体２０の最上層の上面に第２の電極５２が配置されている。

図４に示したＬＥＤ１００は、以下のように製造される。まず、半導体基板１０上に、多層膜２１と第３の窒化物半導体層２２とを交互に配置した構造の積層体２０を形成する。多層膜２１を構成する第１の窒化物半導体層２１１と第２の窒化物半導体層２１２からなるペアの数（以下において、単に「ペア数」という。）は、５ペア程度とする。例えば、第１の窒化物半導体層２１１は膜厚４ｎｍのＡｌＮ膜であり、第２の窒化物半導体層２１２は膜厚４ｎｍのＧａＮ膜である。第３の窒化物半導体層２２は、膜厚３００ｎｍ程度のＧａＮ膜である。第２の窒化物半導体層２１２と第３の窒化物半導体層２２が同一材料である場合、第３の窒化物半導体層２２は第１の窒化物半導体層２１１と接する構成である。

次いで、積層体２０上に半導体機能層３０を形成する。更に、半導体機能層３０上に反射膜３５を形成した後、反射膜３５上に支持基板４０を張り合わせる。その後、半導体基板１０を除去する。そして、第１の電極５１及び第２の電極５２を形成して、図４に示すＬＥＤ１００が得られる。

なお、図４では、積層体２０が、４つの多層膜２１と３つの第３の窒化物半導体層２２を交互に積層した構造である場合を示した。しかし、積層体２０を構成する多層膜２１の層数と第３の窒化物半導体層２２の層数が上記に限られないのはもちろんである。

半導体機能層３０は窒化物半導体層が積層された構造であり、ダブルへテロ接合構造の発光ダイオードを構成するために、第１導電型の第１導電層３１と第２導電型の第２導電層３３によって、発光層３２を挟んだ構造である。

例えば、第１導電層３１はｎ型窒化物半導体層であり、第２導電層３３はｐ型窒化物半導体層である。この場合、第１導電層３１はｎ型クラッド層と呼ばれ、例えばｎ型不純物がドーピングされた膜厚５００ｎｍ程度のＧａＮ膜などである。一方、第２導電層３３はｐ型クラッド層と呼ばれ、例えばｐ型不純物がドーピングされた膜厚２００ｎｍ程度のＡｌＧａＮ膜である。

発光層３２は、例えばノンドープの膜厚５０ｎｍ程度のＩｎＧａＮ膜である。図４では発光層３２を単層として図示しているが、発光層３２はバリア層とそのバリア層よりバンドギャップが小さい井戸層が交互に配置された多重量子井戸（ＭＷＱ）構造を有する。ただし、発光層３２を１つの層で構成することもできる。また、発光層３２を省いて、ｐ型の第１導電層３１とｎ型の第２導電層３３を直接接触させた構成にすることもできる。また、発光層３２に、ｐ型或いはｎ型の導電型不純物をドーピングしてもよい。

支持基板４０は、例えば５×１０¹⁸ｃｍ^-3〜５×１０¹⁹ｃｍ^-3のｎ型不純物濃度を有するシリコン基板などが採用可能である。支持基板４０の抵抗率は０．０００１〜０．０１Ω・ｃｍ程度であり、第１の電極５１と第２の電極５２間の電流通路として機能する。支持基板４０は、積層体２０及び半導体機能層３０を機械的に支持するために、好ましくは３００〜１０００μｍ程度の厚みを有する。

積層体２０、半導体機能層３０、反射膜３５及び支持基板４０を介して第１の電極５１と第２の電極５２間に電流が流れると、ｎ型の第１導電層３１から供給された電子とｐ型の第２導電層３３から供給された正孔（ホール）が発光層３２で再結合して、光が発生する。半導体機能層３０から積層体２０方向に出射された光は、積層体２０を透過してＬＥＤ１００の外部に出力される。半導体機能層３０から支持基板４０方向に出射された光は、反射膜３５で反射され、半導体機能層３０及び積層体２０を透過してＬＥＤ１００の外部に出力される。

図５に、第３の窒化物半導体層２２の膜厚と、膜厚方向に順電流が流れる発光ダイオードの順方向電圧Ｖｆとの関係を示す。図５において、白抜きの四角で示した値は、積層体２０が多層膜２１上に第３の窒化物半導体層２２を配置した構造である場合の測定値である。また、黒いひし形で示した値は、積層体２０が第３の窒化物半導体層２２の上方及び下方にそれぞれ多層膜２１を配置した構造である場合の測定値である。

図５に示すように、多層膜２１上に第３の窒化物半導体層２２を配置することにより、第３の窒化物半導体層２２の膜厚が２０ｎｍ〜３００ｎｍの範囲で順方向電圧Ｖｆは低くなる。また、第３の窒化物半導体層２２を多層膜２１で挟むことによって、第３の窒化物半導体層２２の膜厚が２０ｎｍ〜５００ｎｍの範囲で順方向電圧Ｖｆは低くなり、２０ｎｍ〜２５０ｎｍの範囲で順方向電圧Ｖｆは更に低くなる。したがって、第３の窒化物半導体層２２の膜厚は、２０ｎｍ〜５００ｎｍ程度であることが好ましく、更に好ましくは２０ｎｍ〜２５０ｎｍである。

第３の窒化物半導体層２２の導電性を高めるためには、多層膜２１において多量の転位を発生させることが有効である。多層膜２１において多量の転位を発生させるためには、第１の窒化物半導体層２１１と第２の窒化物半導体層２１２との格子定数の差が１％以上あることが好ましい。更に好ましくは、格子定数の差が２％以上である。更に、第１の窒化物半導体層２１１と第２の窒化物半導体層２１２の一方が成膜時の平坦性が悪く、他方が成膜時の平坦性がよいことが好ましい。

したがって、例えば、第１の窒化物半導体層２１１の組成がＡｌ_xＧａ_yＩｎ_1-x-yＮ（０．７＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）であり、第２の窒化物半導体層２１２の組成がＡｌ_xＧａ_yＩｎ_1-x-yＮ（０≦ｘ＜０．２、０≦ｙ≦１、０≦ｘ＋ｙ≦１）であることが好ましい。更に好ましくは、第１の窒化物半導体層２１１がＡｌＮ膜からなり、第２の窒化物半導体層２１２がＧａＮ膜からなる。このような場合には、第１の窒化物半導体層２１１は成膜時の平坦性が悪く、凹凸部分で転位が多量に発生する。ただし、上記の第１の窒化物半導体層２１１における平坦性の悪さは、第２の窒化物半導体層２１２の成膜時に平坦性を改善できる程度である。このため、多量の転位を発生しつつ、多層膜２１の平坦性を保持することができる。

更に、適度な凹凸が形成されるように、Ａｌ_xＧａ_yＩｎ_1-x-yＮ（０．７＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）からなる第１の窒化物半導体層２１１の成膜温度は、１２００℃以下であることが好ましい。また、多層膜２１の平坦性を保持するために、Ａｌ_xＧａ_yＩｎ_1-x-yＮ（０≦ｘ＜０．２、０≦ｙ≦１、０≦ｘ＋ｙ≦１）からなる第２の窒化物半導体層２１２の成膜温度は、９００℃以上であることが好ましい。生産性を考慮すると、第１の窒化物半導体層２１１と第２の窒化物半導体層２１２は同じ温度で成膜されることが有効である。このため、第１の窒化物半導体層２１１と第２の窒化物半導体層２１２の成膜温度は、９００℃〜１２００℃が好ましく、更に好ましくは１０００℃〜１１００℃である。

また、図６に示すように、順方向電圧Ｖｆを低くするためには、第１の窒化物半導体層２１１と第２の窒化物半導体層２１２のペア数は、最低でも３ペア以上が必要である。ペア数は、好ましくは５〜１５ペアであり、更に好ましくは８〜１２ペアである。図６は、積層体２０として、多層膜２１上に膜厚２００ｎｍの第３の窒化物半導体層２２を配置した構造を採用した場合の測定値である。

図７に、多層膜２１のペア数と第３の窒化物半導体層２２の転位密度との関係を示す。図７は、図６の場合と同様に、多層膜２１上に膜厚２００ｎｍの第３の窒化物半導体層２２を配置した構造を採用した場合の測定値である。図６に示したように、ペア数は好ましくは５〜１５ペアであり、更に好ましくは８〜１２ペアであるため、図７に示した関係から、良好な導電性を得るための第３の窒化物半導体層２２の転位密度は、１×１０⁸ｃｍ^-2以上、好ましくは１×１０⁹ｃｍ^-2以上である。更に好ましくは、１×１０¹⁰ｃｍ^-2以上である。第３の窒化物半導体層２２の転位密度が上記の範囲であれば、多層膜２１で発生した多量の転位が第３の窒化物半導体層２２に良好に引き継がれる。

上記のように積層体２０を形成することにより、ノンドープの導電層を実現することができる。このため、不純物ドーピングによる結晶の品質低下やクラックの発生が抑制される。例えば３μｍ以上の厚いエピタキシャル層を形成してもクラックの発生が抑制されるため、高品質な電子デバイスを製造可能である。

例えば、多層膜２１と第３の窒化物半導体層２２を交互に積層することにより、バッファ層の膜厚が２μｍ以上の、クラックの発生が少ない導電層を実現できる。積層体２０によれば、エピタキシャル成長により形成される窒化物半導体層全体として、３μｍ以上でも反りが抑制され、クラックの発生なく形成可能である。

図４では、張り合わせ反射構造のＬＥＤ１００について説明した。しかし、図８に示すように、例えばシリコン基板である半導体基板１０上にバッファ層として積層体２０が配置され、積層体２０上に発光機能を有する半導体機能層３０が配置された構造にしてもよい。図８に示したＬＥＤ１１０においても、積層体２０及び半導体機能層３０を介して、第１の電極５１と第２の電極５２間に電流が流れる。これにより、発光層３２で光が発生し、第２導電層３３を透過して光が外部に出射される。

ただし、図８に示したＬＥＤ１１０では、発光層３２から第１導電層３１側に出力された光が半導体基板１０などに吸収される。このため、図４に示したＬＥＤ１００に比べて発光効率は劣る。

以上の説明では、半導体機能層３０が発光機能を有する半導体装置であって、膜厚方向（縦方向）に電流が流れる例を示した。半導体機能層３０が発光機能以外の機能を有する例を、図９に示す。図９は、高電子移動度トランジスタ（ＨＥＭＴ）のバッファ層に積層体２０を使用した例である。

図９の半導体機能層３０は、キャリア走行層３１０、及びキャリア走行層３１０と異なるバンドギャップエネルギーを有するキャリア供給層３２０を有する。キャリア走行層３１０とキャリア供給層３２０間のヘテロ接合面近傍のキャリア走行層３１０に、電流通路（チャネル）としての二次元キャリアガス層３３０が形成される。

キャリア走行層３１０は、例えば不純物が添加されていないノンドープＧａＮを２０００ｎｍ程度の厚みに、ＭＯＣＶＤ法等によりエピタキシャル成長させて形成する。

キャリア供給層３２０は、キャリア走行層３１０よりもバンドギャップが大きく、且つキャリア走行層３１０と格子定数の異なる窒化物半導体からなる。キャリア供給層３２０は、例えばＡｌ_xＧａ_yＭ_1-x-yＮ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ≦１、Ｍはインジウム（Ｉｎ）或いはボロン（Ｂ）等）で表される窒化物半導体である。また、キャリア供給層３２０としてノンドープのＡｌ_xＧａ_1-xＮも採用可能である。更に、ｎ型不純物を添加したＡｌ_xＧａ_1-xＮからなる窒化物半導体もキャリア供給層３２０に採用可能である。キャリア供給層３２０の膜厚は１０〜５０ｎｍ程度、例えば２０ｎｍ程度である。キャリア供給層３２０上に、ソース電極６１、ドレイン電極６２、ゲート電極６３が配置されている。

半導体基板１０は導電性を有する基板であり、例えばシリコン基板である。半導体基板１０と半導体機能層３０間に配置された積層体２０が導電性を有するため、半導体基板１０の裏面に配置された電界制御用電極６４によって、半導体基板１０を所望の電位に設定できる。例えば、半導体基板１０をソース電極６１若しくはゲート電極６３と同電位に設定できる。或いは、半導体基板１０をフローティング電位にすることもできる。

なお、半導体基板１０としてシリコン基板を使用する場合は、シリコン基板と接する積層体２０などのエピタキシャル層の導電型に応じて、シリコン基板の導電型を決定することが好ましい。例えば、シリコン基板上にｎ型の窒化物半導体層を形成する場合、ｐ型シリコン基板を用いると、以下のようにシリコン基板と窒化物半導体層との接続抵抗が低減される。

ｐ型のシリコン基板上にｎ型の窒化物半導体層を形成した場合に、シリコン基板と窒化物半導体層とのヘテロ接合界面に界面準位が存在する。また、シリコン基板と窒化物半導体層間に量子力学的トンネル効果を有する層（以下において「介在層」という。）が形成される場合には、介在層を介してｐ型シリコン基板とｎ型窒化物半導体層との間に界面準位が存在する。この界面準位はｎ型窒化物半導体層とｐ型シリコン基板との間の電気伝導に寄与するエネルギー準位である。界面準位が存在することによって、ｐ型シリコン基板内のキャリア（電子）が界面準位を経由してｎ型窒化物半導体層に良好に注入される。その結果、ｐ型シリコン基板とｎ型窒化物半導体層との間のヘテロ接合の電位障壁、又は、量子力学的トンネル効果を有する介在層を介したｐ型シリコン基板とｎ型窒化物半導体層との界面の電位障壁が小さくなる。これにより、シリコン基板と窒化物半導体層との接続抵抗が低減される。

以上に説明したように、本発明の実施形態によれば、ノンドープの多層膜２１とノンドープの第３の窒化物半導体層２２を積層した積層体２０を形成することによって、クラックの発生を抑制しつつ厚膜化され、且つ導電性を有する窒化物半導体層である積層体２０を有する半導体ウェハを実現できる。

また、上記半導体ウェハの積層体２０上に半導体機能層３０などを形成し、更に、積層体２０及び半導体機能層３０を挟んで対向する一対の電極を配置することによって、クラックの発生を抑制しつつ厚膜化され、且つ導電性を有する窒化物半導体層である積層体２０を有する半導体装置が得られる。この半導体装置は、上記ウェハをチップ化することによって得られ、半導体機能層３０及び積層体２０を介して電極間で膜厚方向に電流を流すことが可能である。

（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

例えば、第３の窒化物半導体層２２が単層である場合を示したが、第３の窒化物半導体層２２が複数の層で構成されていてもよい。この場合、第３の窒化物半導体層２２を互いに格子定数の異なる複数の層によって構成してもよいが、層間を転位が良好に引き継がれるように、第３の窒化物半導体層２２を構成する各層の材料を選択する。

このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

１０…半導体基板
２０…積層体
２１…多層膜
２１１…第１の窒化物半導体層
２１２…第２の窒化物半導体層
２２…第３の窒化物半導体層
３０…半導体機能層
３１…第１導電層
３２…発光層
３３…第２導電層
３５…反射膜
４０…支持基板
５１…第１の電極
５２…第２の電極
６１…ソース電極
６２…ドレイン電極
６３…ゲート電極
６４…電界制御用電極
３１０…キャリア走行層
３２０…キャリア供給層
３３０…二次元キャリアガス層

Claims (7)

1. ノンドープの第１の窒化物半導体層と該第１の窒化物半導体層よりも格子定数が大きいノンドープの第２の窒化物半導体層とが交互に積層された構造を有する多層膜と、
   前記多層膜上に配置された、前記第１の窒化物半導体層よりも格子定数が大きいノンドープの第３の窒化物半導体層と
   を備え、膜厚方向に導電性を有することを特徴とする半導体ウェハ。
2. 前記多層膜において、前記第１の窒化物半導体層と前記第２の窒化物半導体層とが少なくとも３層以上ずつ積層されていることを特徴とする請求項１に記載の半導体ウェハ。
3. 前記第３の窒化物半導体層の上方及び下方に前記多層膜がそれぞれ配置されていることを特徴とする請求項１又は２に記載の半導体ウェハ。
4. 前記第３の窒化物半導体層を複数有することを特徴とする請求項３に記載の半導体ウェハ。
5. 前記第１の窒化物半導体層と前記第２の窒化物半導体層の膜厚が、トンネル効果によってキャリアが膜厚方向に通過できる厚みであることを特徴とする請求項１乃至４のいずれか１項に記載の半導体ウェハ。
6. 第１主面と該第１主面に対向する第２主面とで両面を定義された、窒化物半導体からなる半導体機能層と、
   前記第２主面上に配置された、ノンドープの第１の窒化物半導体層と該第１の窒化物半導体層よりも格子定数が大きいノンドープの第２の窒化物半導体層とが交互に積層された多層膜、及び、前記多層膜上に配置された前記第１の窒化物半導体層よりも格子定数が大きいノンドープの第３の窒化物半導体層を有し、膜厚方向に導電性を有する積層体と、
   前記半導体機能層及び前記積層体を挟んで対向して配置された一対の電極と
   を備えることを特徴とする半導体装置。
7. 前記半導体機能層及び前記積層体を介して、前記一対の電極間を膜厚方向に電流が流れることを特徴とする請求項６に記載の半導体装置。

Images