JP2012146810A - 半導体装置および電力変換装置 - Google Patents
半導体装置および電力変換装置 Download PDFInfo
- Publication number
- JP2012146810A JP2012146810A JP2011003845A JP2011003845A JP2012146810A JP 2012146810 A JP2012146810 A JP 2012146810A JP 2011003845 A JP2011003845 A JP 2011003845A JP 2011003845 A JP2011003845 A JP 2011003845A JP 2012146810 A JP2012146810 A JP 2012146810A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- trench
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 136
- 238000006243 chemical reaction Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 77
- 229920005591 polysilicon Polymers 0.000 claims abstract description 77
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 172
- 230000015556 catabolic process Effects 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000005684 electric field Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】第1導電型の第1半導体層4と、その表面付近に形成された第2導電型の第2半導体層2と、これに電気的に接続する第1主電極11と、第1半導体層4に隣接し第2半導体層2とは逆側の表面付近に形成された第2導電型の第3半導体層6と、この上部に選択的に設けられた第1導電型の第4半導体層7と、第3半導体層6及び第4半導体層7に電気的に接続する第2主電極14と、側面が第4半導体層7と第3半導体層6に接し第1半導体層4に達するトレンチ17と、この側面に沿ってポリシリコンのサイドウオールにより形成されたゲート電極9と、トレンチ17内でゲート電極9から離れて設けられ第2主電極14と電気的に接続するポリシリコン電極18が設けられている。
【選択図】図2A
Description
第1導電型の第1半導体層と、
該第1半導体層の表面付近に形成された第2導電型の第2半導体層と、
前記第2半導体層に電気的に接続する第1主電極と、
前記第1半導体層に隣接し、前記第2半導体層とは逆側の表面付近に形成された第2導電型の第3半導体層と、
該第3半導体層の上部に選択的に設けられた第1導電型の第4半導体層と、
前記第3半導体層及び前記第4半導体層に電気的に接続する第2主電極と、
側面が前記第4半導体層と前記第3半導体層に接し、前記第1半導体層に達するトレンチと、
該トレンチの前記側面に沿ってポリシリコンのサイドウオールにより形成されたゲート電極と、
前記トレンチ内で前記ゲート電極から離れて設けられ、前記第2主電極と電気的に接続するポリシリコン電極が設けられている半導体装置であることを特徴としている。また、その半導体装置を用いた電力変換装置であることを特徴としている。
(半導体装置の構造)
図1に、本発明の第1の実施形態に係る半導体装置(IGBT)100の要部の平面図を示す。図1では、ゲート電極9と、ゲート電極9を外部に引き出すための引出配線9aと、ポリシリコン電極18を、特に、透視して描いている。本実施形態では、これらは、すべて、同一のポリシリコン層をパターニングすることでできている。ゲート電極9は、複数本(図1では6本)設けられている。ゲート電極9は、2本毎に対を成し、2本のゲート電極9は、端部において略半円形状を成して折り返すように結合している。そして、それぞれのゲート電極9は、その端部において、引出配線9aに接続している。対を成す2本のゲート電極9は、それらの端部において折り返す略半円形状も含めて、トレンチ(溝)17の内側に設けられている。トレンチ17の端部(終端構造)も略半円形状になっており、トレンチ17の外形は、人間の手の指のような形をしている。略半円形状のトレンチ17の端部(終端構造)の側壁に沿って絶縁膜(第1絶縁膜)19が設けられている。また、終端構造から離れたトレンチ17の側壁には、ゲート絶縁膜(第2絶縁膜)10が設けられている。絶縁膜(第1絶縁膜)19の厚さは、ゲート絶縁膜10の厚さより、厚くなっている。トレンチ17の終端構造を略半円形状に形成することで、角部を無くし、角部で絶縁膜19(ゲート絶縁膜10)が薄くなることを防止している。また、トレンチ17の終端構造及びその近傍に、ゲート絶縁膜10より厚い絶縁膜19を設けることで、トレンチ17の終端構造において、トレンチ17の内側から外側へ引き上げ引出配線9aに接続させるゲート電極9の耐圧(ゲート耐圧)を向上させている。
図6A〜図6Kに、本発明のIGBT100の製造工程の一例を示す。図6A〜図6Kそれぞれの(a)は、図1のA−A方向(主機能領域)の矢視断面図に相当し、図6A〜図6Kそれぞれの(b)は、図1のB−B方向(終端構造領域)の矢視断面図に相当している。本発明の実施形態の半導体装置の製造方法は、結果として本発明の半導体装置の構造が形成できれば、その製造方法に特段の限定は無く従前の方法を用いることができる。後記では一例を挙げて本発明の半導体装置の製造方法を説明するが、説明のない工程については、従前の方法を用いることができるのである。
図7に、本発明の第2の実施形態に係る半導体装置(IGBT)100の要部の断面図を示す。この図7の断面図は、図1のA−A方向の矢視断面図に相当している。第2の実施形態が、第1の実施形態と異なっている点は、絶縁膜19、特に、トレンチ17の底面に形成される絶縁膜19が、LOCOS(Local Oxidation of Silicon)により、形成されている点である。絶縁膜19の厚さは、第2の実施形態でも第1の実施形態と同じ厚さにした場合、LOCOSを用いることで、絶縁膜19の底面が、第2の実施形態では第1の実施形態より低くなり、絶縁膜19の上面も、第2の実施形態では第1の実施形態より低くなる。絶縁膜19の上面が低くなれば、その上に形成されるポリシリコン電極18の角部18eの高さも低くなり、ゲート電極9の角部9eに近づけることができる。これにより、図4に示した距離Lを実質的に縮められ、エミッタ−コレクタ間耐圧を高めることができる。
図8に、本発明の第3の実施形態に係る半導体装置(IGBT)100の要部の断面図を示す。この図8の断面図は、図1のA−A方向の矢視断面図に相当している。第3の実施形態が、第1の実施形態と異なっている点は、ポリシリコン電極18が、絶縁膜19だけでなく、その外周部においてゲート絶縁膜10の一部の上にも設けられている点である。ポリシリコン電極18の外周部におけるゲート絶縁膜10の厚さは、ゲート電極9におけるゲート絶縁膜10の厚さに等しくなっている。これによれば、ポリシリコン電極18の角部18eと、ゲート電極9の角部9eの高さを等しくすることができ、ポリシリコン電極18の角部18eとゲート電極9の角部9eを近づけることができる。これにより、図4に示した距離Lを実質的に縮められ、エミッタ−コレクタ間耐圧を高めることができる。
図9に、本発明の第4の実施形態に係る半導体装置(IGBT)100の要部の断面図を示す。この図9の断面図は、図1のA−A方向の矢視断面図に相当している。第4の実施形態が、第1の実施形態と異なっている点は、絶縁膜19の外周部が、外側ほど薄くなっている点である。絶縁膜19の外周部の上面は、外側ほど低くなるようなテーパ面をなしている。このテーパ面は、第2の実施形態と同様に、ゲート電極9に向けて低くなっている。そして、このテーパ面上に、ポリシリコン電極18の端面が設けられている。これによって、ポリシリコン電極18の角部18eの高さをさらに低くできるので、ゲート電極9の角部9eに近づけることができる。これにより、図4に示した距離Lを実質的に縮められ、エミッタ−コレクタ間耐圧を高めることができる。
なお、第4の実施形態のIGBT100の製造方法では、絶縁膜19を全面に形成した後に、ホトレジストで絶縁膜19の形状のパターニングを行い、このホトレジストをマスクに、絶縁膜19を等方性エッチングによりエッチングすることにより、テーパ面を形成すればよい。
図10に、本発明の第5の実施形態に係る半導体装置(IGBT)100の要部の平面図を示す。第5の実施形態が、第1の実施形態(図2B参照)と異なっている点は、ポリシリコン電極18上に、ポリシリコン電極18とエミッタ電極14とを接続するために設けられるコンタクトホール(第1コンタクトホール)20が、断続的に設けられている点である。一方、第一の実施形態では、ポリシリコン電極18とエミッタ電極14とを接続するために設けられるコンタクトホール20は、ポリシリコン電極18上に連続的に、一本の溝のように設けられている。
の内部抵抗(抵抗)R2を大きくしている。これは、等価的に、ポリシリコン電極18と
エミッタ電極との間に抵抗R2を接続し、第1の実施形態の抵抗R1(図2A参照)より大きくしたことになり、ゲート電位の持ち上りの抑制効果とオン電圧の上昇のバランスをとることができる。
図11に、本発明の第6の実施形態に係る半導体装置(IGBT)100の要部の断面図を示す。この図11の断面図は、図1のA−A方向の矢視断面図に相当している。第6の実施形態が、第1の実施形態と異なっている点は、pチャネル層6とn−ドリフト層4の間に、n層(第6半導体層)26が設けられている点である。このように、pチャネル層6の下にn層26が挿入されていることにより、n層26は、エミッタ電極14に流れ込むホールにとって障壁となるため、エミッタ近傍でのホール濃度が増加し、更なるオン電圧の低減が可能となる。
図12に、本発明の第7の実施形態に係る半導体装置(IGBT)100の要部の断面図を示す。この図12の断面図は、図1のA−A方向の矢視断面図に相当している。第7の実施形態が、第6の実施形態と異なっている点は、n層26とn−ドリフト層4の間に、p層(第7半導体層)27が設けられている点である。第6の実施形態では、n層26のキャリア濃度を高めるほど、ホールに対する障壁が高くなりオン電圧の低減効果は高まるが、オフ時のn層26での電界強度が強くなり、耐圧が低下することが考えられるところ、n層26の下に更にp層27を追加・挿入することで、n層26での電界強度が緩和され、キャリア濃度を高くしても耐圧が保持できるので、更なるオン電圧の低減が可能となる。
図13に、本発明の第8の実施形態に係る電力変換装置101の回路図を示す。電力変換装置101では、第1から第7の実施形態で説明したIGBT(半導体装置)100のいずれかを用いている。第8の実施形態の電力変換装置101は、インバータとして機能する。電力変換装置101では、複数(図13の例では2つ)のIGBT100が直列に接続された複数(図13の例では3列)の直列接続回路C1〜C3が、並列に接続されている。IGBT100はそれぞれ、ゲート駆動回路41に接続されている。IGBT100はそれぞれ、ダイオード42と並列に接続されている。直列接続回路C1〜C3の両端には、一対の入力端子IN1、IN2が接続されている。直列接続回路C1〜C3内のIGBT100間の接続点n1〜n3毎に出力端子OUT1〜OUT3が接続されている。電力変換装置101は、入力端子IN1、IN2から入力された電力を、変換して出力端子OUT1〜OUT3から出力し、インバータとして機能する。電力変換装置101では、第1から第7の実施形態で説明したIGBT(半導体装置)100のいずれかを用いているので、低損失化と高信頼化が実現できる。本実施形態では、インバータ(回路)について説明したが、コンバータやチョッパ等のその他の電力変換装置についても、第1から第7の実施形態で説明したIGBT(半導体装置)100のいずれかを用いていることで、同様の効果が得られる。
2 pコレクタ層(第2半導体層)
3 nバッファ層
4 n−ドリフト層(第1半導体層)
6 pチャネル層(第3半導体層)
7 n+エミッタ層(第4半導体層)
8、8a p+コンタクト層
9 ゲート電極
9a 引出配線
10 ゲート絶縁膜(第2絶縁膜)
11 コレクタ電極(第1主電極)
12 引出ゲート電極
13 層間絶縁膜
14 エミッタ電極(第2主電極)
15 ゲート端子
16 エミッタ端子
17 トレンチ
18 ポリシリコン電極
19 絶縁膜(第1絶縁膜)
20 コンタクトホール(第1コンタクトホール)
21 コンタクトホール
22 コンタクトホール(第2コンタクトホール)
23 コンタクトホール
25 pウエル層(第5半導体層)
26 n層(第6半導体層)
27 p層(第7半導体層)
31、32、33 ホトレジスト
41 ゲート駆動回路
42 ダイオード
100 半導体装置(IGBT)
101 電力変換装置
C1、C2、C3 直列接続回路
IN1、IN2 入力端子
OUT1、OUT2、OUT3 出力端子
n1、n2、n3 接続点
R1、R2 抵抗
Claims (16)
- 第1導電型の第1半導体層と、
該第1半導体層の表面付近に形成された第2導電型の第2半導体層と、
前記第2半導体層に電気的に接続する第1主電極と、
前記第1半導体層に隣接し、前記第2半導体層とは逆側の表面付近に形成された第2導電型の第3半導体層と、
該第3半導体層の上部に選択的に設けられた第1導電型の第4半導体層と、
前記第3半導体層及び前記第4半導体層に電気的に接続する第2主電極と、
側面が前記第4半導体層と前記第3半導体層に接し、前記第1半導体層に達するトレンチと、
該トレンチの前記側面に沿ってポリシリコンのサイドウオールにより形成されたゲート電極と、
前記トレンチ内で前記ゲート電極から離れて設けられ、前記第2主電極と電気的に接続するポリシリコン電極が設けられていることを特徴とする半導体装置。 - 前記トレンチの幅は、隣り合う前記トレンチの間隔よりも広く形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記ポリシリコン電極と前記第2主電極とは、前記ポリシリコン電極上に断続的に設けられた第1コンタクトホールを介して電気的に接続していることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記ポリシリコン電極と前記第1半導体層の間の第1絶縁膜の少なくとも一部は、前記ゲート電極と前記第1半導体層の間の第2絶縁膜よりも厚いことを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。
- 前記ポリシリコン電極の外周部における、前記第1絶縁膜の厚さは、前記ゲート電極と前記第1半導体層の間の前記第2絶縁膜の厚さに等しいことを特徴とする請求項4に記載の半導体装置。
- 前記第1絶縁膜は、LOCOS(Local Oxidation of Silicon)により形成されていることを特徴とする請求項4に記載の半導体装置。
- 前記ポリシリコン電極の上面の高さと、前記第3半導体層又は前記第4半導体層の上面の高さは、略等しいことを特徴とする請求項1乃至請求項6のいずれか1項に記載の半導体装置。
- 前記第1絶縁膜の外周部の上面は、前記ゲート電極に向けて低くなるテーパ面をなし、
前記テーパ面上に、前記ポリシリコン電極の端面が設けられていることを特徴とする請求項4に記載の半導体装置。 - 前記ゲート電極及び、前記ポリシリコン電極は同一工程にて形成されることを特徴とする請求項1乃至請求項8のいずれか1項に記載の半導体装置。
- 前記トレンチの終端構造が、上面視で、略半円形状を有することを特徴とする請求項1乃至請求項9のいずれか1項に記載の半導体装置。
- 前記トレンチの終端構造の近傍の前記第1半導体層上に設けられる第2導電型の第5半導体層を有し、
前記トレンチの前記終端構造の近傍での前記ゲート電極と前記第5半導体層の間には、前記第2絶縁膜より厚い前記第1絶縁膜が設けられていることを特徴とする請求項4に記載の半導体装置。 - 前記トレンチの終端構造の近傍の前記第1半導体層上に設けられる第2導電型の第5半導体層を有し、
前記第5半導体層と前記第2主電極とは、前記トレンチに対して前記終端構造のさらに外側に設けられた第2コンタクトホールを介して電気的に接続していることを特徴とする請求項1乃至請求項11のいずれか1項に記載の半導体装置。 - 前記第2コンタクトホールは、前記ゲート電極を前記トレンチの外側に引き出す引出配線に囲まれていることを特徴とする請求項12に記載の半導体装置。
- 前記第3半導体層と前記第1半導体層の間に、第1導電型の第6半導体層が設けられていることを特徴とする請求項1乃至請求項13のいずれか1項に記載の半導体装置。
- 前記第6半導体層と前記第1半導体層の間に、第2導電型の第7半導体層が設けられていることを特徴とする請求項14に記載の半導体装置。
- 請求項1乃至15のいずれか1項に記載の複数の半導体装置が直列に接続された複数の直列接続回路が、並列に接続され、
前記直列接続回路の両端に、一対の入力端子が接続され、
前記直列接続回路内の前記半導体装置間の接続点毎に出力端子が接続され、
前記入力端子から入力された電力を、変換して前記出力端子から出力することを特徴とする電力変換装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011003845A JP5631752B2 (ja) | 2011-01-12 | 2011-01-12 | 半導体装置および電力変換装置 |
CN201210001137.XA CN102593167B (zh) | 2011-01-12 | 2012-01-04 | 半导体装置以及功率变换装置 |
US13/348,021 US9082814B2 (en) | 2011-01-12 | 2012-01-11 | Semiconductor devices and power conversion systems |
EP12150926.9A EP2482319B1 (en) | 2011-01-12 | 2012-01-12 | Semiconductor devices and power conversion systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011003845A JP5631752B2 (ja) | 2011-01-12 | 2011-01-12 | 半導体装置および電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012146810A true JP2012146810A (ja) | 2012-08-02 |
JP5631752B2 JP5631752B2 (ja) | 2014-11-26 |
Family
ID=45495790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011003845A Active JP5631752B2 (ja) | 2011-01-12 | 2011-01-12 | 半導体装置および電力変換装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9082814B2 (ja) |
EP (1) | EP2482319B1 (ja) |
JP (1) | JP5631752B2 (ja) |
CN (1) | CN102593167B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016012581A (ja) * | 2014-06-27 | 2016-01-21 | 株式会社日立製作所 | 半導体装置及びそれを用いた電力変換装置 |
WO2018135239A1 (ja) * | 2017-01-19 | 2018-07-26 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
WO2018221032A1 (ja) * | 2017-05-29 | 2018-12-06 | 株式会社 日立パワーデバイス | 半導体装置 |
JP2019024133A (ja) * | 2012-08-21 | 2019-02-14 | ローム株式会社 | 半導体装置 |
JP2019024138A (ja) * | 2013-08-28 | 2019-02-14 | ローム株式会社 | 半導体装置 |
US10777548B2 (en) | 2013-08-28 | 2020-09-15 | Rohm Co., Ltd. | Method for manufacturing semiconductor device |
US10923582B2 (en) | 2012-08-21 | 2021-02-16 | Rohm Co., Ltd. | Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region |
WO2024147217A1 (ja) * | 2023-01-05 | 2024-07-11 | 株式会社日立パワーデバイス | 半導体装置および電力変換装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6072445B2 (ja) | 2012-06-28 | 2017-02-01 | 株式会社 日立パワーデバイス | 半導体装置およびそれを用いた電力変換装置 |
CN104934470B (zh) * | 2014-03-18 | 2018-05-29 | 国家电网公司 | 一种igbt芯片及其制造方法 |
US9431205B1 (en) * | 2015-04-13 | 2016-08-30 | International Business Machines Corporation | Fold over emitter and collector field emission transistor |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5381026A (en) * | 1990-09-17 | 1995-01-10 | Kabushiki Kaisha Toshiba | Insulated-gate thyristor |
US5448083A (en) * | 1991-08-08 | 1995-09-05 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device |
US5554862A (en) * | 1992-03-31 | 1996-09-10 | Kabushiki Kaisha Toshiba | Power semiconductor device |
JP2001217419A (ja) | 2000-02-03 | 2001-08-10 | Denso Corp | 半導体装置 |
CN100477268C (zh) | 2001-04-04 | 2009-04-08 | 三菱电机株式会社 | 半导体器件 |
DE10203164B4 (de) * | 2002-01-28 | 2005-06-16 | Infineon Technologies Ag | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung |
JP4676125B2 (ja) * | 2002-07-03 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | トレンチゲート型絶縁ゲートバイポーラトランジスタ |
JP3927111B2 (ja) | 2002-10-31 | 2007-06-06 | 株式会社東芝 | 電力用半導体装置 |
US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP2005327806A (ja) * | 2004-05-12 | 2005-11-24 | Fuji Electric Device Technology Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
US7485932B2 (en) | 2004-07-20 | 2009-02-03 | International Rectifier Corporation | ACCUFET with Schottky source contact |
JP2007043123A (ja) * | 2005-07-01 | 2007-02-15 | Toshiba Corp | 半導体装置 |
JP4817827B2 (ja) * | 2005-12-09 | 2011-11-16 | 株式会社東芝 | 半導体装置 |
US7554153B2 (en) | 2006-03-07 | 2009-06-30 | International Rectifier Corporation | Power semiconductor device |
JP2007266133A (ja) | 2006-03-27 | 2007-10-11 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
US8093621B2 (en) * | 2008-12-23 | 2012-01-10 | Power Integrations, Inc. | VTS insulated gate bipolar transistor |
US20080185629A1 (en) * | 2007-02-01 | 2008-08-07 | Denso Corporation | Semiconductor device having variable operating information |
US7557406B2 (en) * | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
JP2008288386A (ja) * | 2007-05-17 | 2008-11-27 | Hitachi Ltd | 半導体装置 |
CN201088536Y (zh) * | 2007-10-26 | 2008-07-23 | 杨荣耀 | 电热式毛巾架 |
JP5235443B2 (ja) | 2008-02-13 | 2013-07-10 | 株式会社日立製作所 | トレンチゲート型半導体装置 |
JP5560538B2 (ja) * | 2008-05-22 | 2014-07-30 | 富士電機株式会社 | 半導体装置の製造方法 |
CN101847603B (zh) * | 2009-03-26 | 2013-06-05 | 尼克森微电子股份有限公司 | 低栅极电荷的沟槽式功率半导体的制造方法及其结构 |
JP5452195B2 (ja) | 2009-12-03 | 2014-03-26 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いた電力変換装置 |
JP5760320B2 (ja) | 2010-01-28 | 2015-08-05 | 富士電機株式会社 | 半導体装置 |
-
2011
- 2011-01-12 JP JP2011003845A patent/JP5631752B2/ja active Active
-
2012
- 2012-01-04 CN CN201210001137.XA patent/CN102593167B/zh active Active
- 2012-01-11 US US13/348,021 patent/US9082814B2/en active Active
- 2012-01-12 EP EP12150926.9A patent/EP2482319B1/en active Active
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019024133A (ja) * | 2012-08-21 | 2019-02-14 | ローム株式会社 | 半導体装置 |
US10923582B2 (en) | 2012-08-21 | 2021-02-16 | Rohm Co., Ltd. | Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region |
JP2019024138A (ja) * | 2013-08-28 | 2019-02-14 | ローム株式会社 | 半導体装置 |
US10777548B2 (en) | 2013-08-28 | 2020-09-15 | Rohm Co., Ltd. | Method for manufacturing semiconductor device |
US11610884B2 (en) | 2013-08-28 | 2023-03-21 | Rohm Co., Ltd. | Semiconductor device |
JP2016012581A (ja) * | 2014-06-27 | 2016-01-21 | 株式会社日立製作所 | 半導体装置及びそれを用いた電力変換装置 |
WO2018135239A1 (ja) * | 2017-01-19 | 2018-07-26 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
JP2018117054A (ja) * | 2017-01-19 | 2018-07-26 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
US10763346B2 (en) | 2017-01-19 | 2020-09-01 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device and power conversion apparatus |
WO2018221032A1 (ja) * | 2017-05-29 | 2018-12-06 | 株式会社 日立パワーデバイス | 半導体装置 |
JP2018200974A (ja) * | 2017-05-29 | 2018-12-20 | 株式会社 日立パワーデバイス | 半導体装置 |
WO2024147217A1 (ja) * | 2023-01-05 | 2024-07-11 | 株式会社日立パワーデバイス | 半導体装置および電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102593167A (zh) | 2012-07-18 |
EP2482319B1 (en) | 2020-04-22 |
JP5631752B2 (ja) | 2014-11-26 |
EP2482319A2 (en) | 2012-08-01 |
US20120176828A1 (en) | 2012-07-12 |
CN102593167B (zh) | 2015-01-28 |
EP2482319A3 (en) | 2016-04-13 |
US9082814B2 (en) | 2015-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5631752B2 (ja) | 半導体装置および電力変換装置 | |
JP5452195B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP5806535B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP5891023B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP6072445B2 (ja) | 半導体装置およびそれを用いた電力変換装置 | |
JP5492225B2 (ja) | 半導体装置、及びそれを用いた電力変換装置 | |
JP2008288386A (ja) | 半導体装置 | |
JP5932623B2 (ja) | 半導体装置およびそれを用いた電力変換装置 | |
JP2013254857A (ja) | 半導体装置およびその製造方法 | |
JP6354458B2 (ja) | 半導体装置 | |
JP6154083B1 (ja) | パワー半導体装置及びパワー半導体装置の製造方法 | |
JP6173987B2 (ja) | 半導体装置 | |
JP5686507B2 (ja) | トレンチゲート型半導体装置 | |
JP2013138137A (ja) | 半導体装置及びその製造方法並びにそれを用いた電力変換装置 | |
JP6350679B2 (ja) | 半導体装置及びその製造方法 | |
JP2012165018A (ja) | 半導体装置およびその製造方法 | |
JP2016012582A (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP6038737B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
WO2015045563A1 (ja) | 半導体装置およびこれを用いた電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130124 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5631752 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |