JP2012138441A - Ｌｅｄ用基板とその製造方法および半導体装置 - Google Patents

Ｌｅｄ用基板とその製造方法および半導体装置 Download PDF

Info

Publication number
JP2012138441A
JP2012138441A JP2010289200A JP2010289200A JP2012138441A JP 2012138441 A JP2012138441 A JP 2012138441A JP 2010289200 A JP2010289200 A JP 2010289200A JP 2010289200 A JP2010289200 A JP 2010289200A JP 2012138441 A JP2012138441 A JP 2012138441A
Authority
JP
Japan
Prior art keywords
layer
silver plating
plating layer
substrate
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010289200A
Other languages
English (en)
Other versions
JP5736770B2 (ja
Inventor
Tsunaichi Suzuki
綱一 鈴木
Kenzaburo Kawai
研三郎 川合
Yoshinori Murata
佳則 村田
Kazunori Oda
小田　　和範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2010289200A priority Critical patent/JP5736770B2/ja
Publication of JP2012138441A publication Critical patent/JP2012138441A/ja
Application granted granted Critical
Publication of JP5736770B2 publication Critical patent/JP5736770B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】腐食ガスに対する耐性が優れると共に良好な反射率を有する反射層を備えたＬＥＤ用基板とその製造方法、および、ＬＥＤ素子からの発光に対して高い反射率を安定して維持する反射層を備えた半導体装置を提供する。
【解決手段】ＬＥＤ用基板１を、基材２と、この基材２の所望の領域に位置する反射層４を備え、この反射層４が銀めっき層５と、銀めっき層５を被覆する保護層６とを有するものとし、保護層６は、クロムまたはクロム化合物を含有する層、あるいは、クロムまたはクロム化合物およびスズまたはスズ化合物を含有する層、あるいは、スズまたはスズ化合物を含有する層とする。
【選択図】 図１

Description

本発明は、ＬＥＤ素子を実装するＬＥＤ用基板とその製造方法、および、ＬＥＤ素子を実装した半導体装置に関する。
近年、ＬＥＤ（発光ダイオード）素子を基板上に実装した半導体装置が、表示装置のバックライト、各種電気機器や電子機器の表示灯、車載照明、一般照明等に用いられている。このような半導体装置は、一般に、銅基板のような放熱性基板上に電気絶縁層を介して電極を形成し、この電極上にＬＥＤ素子を実装しボンディングした後、透光性の樹脂で封止した構造となっている。また、ＬＥＤ素子からの発光の利用効率を高めるために、ＬＥＤ素子を実装する電極が反射板を兼ねるものとされ、反射率を高めるために電極上に銀めっき層を形成したり、電極自体を銀めっき層で形成することが行われている（特許文献１）。
特開２００６−２４５０３２号公報
上記のような半導体装置の封止に用いられる樹脂は、半導体装置のリフローはんだ付けに際しての加熱や、ＬＥＤ素子として高輝度ＬＥＤを用いる場合の強い光に暴露される。このため、熱や光により変色や透光性の劣化等を生じ難い樹脂材質であることが要求され、このような耐性を有する封止用の樹脂としてシリコーン樹脂の利用が進んでいる。しかし、シリコーン樹脂はガスバリアー性が低く、反射板の銀めっき層にまで空気中の酸素や硫化水素等の腐食性ガスが浸透するおそれがある。このような腐食性ガスが銀めっき層に接触すると、銀めっき層の変色が生じ、反射率が著しく低下するという問題がある。
本発明は、上記のような実情に鑑みてなされたものであり、腐食性ガスに対する耐性が優れると共に良好な反射率を有する反射層を備えたＬＥＤ用基板とその製造方法、および、ＬＥＤ素子からの発光に対して高い反射率を安定して維持する反射層を備えた半導体装置を提供することを目的とする。
このような目的を達成するために、本発明のＬＥＤ用基板は、基材と、該基材の所望の領域に位置する反射層を備え、該反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はクロムまたはクロム化合物を含有するような構成とした。
また、本発明のＬＥＤ用基板は、基材と、該基材の所望の領域に位置する反射層を備え、該反射層は銀めっき層と、該銀めっき層を被覆する保護層とを備え、該保護層はクロムまたはクロム化合物およびスズまたはスズ化合物を含有するような構成とした。
また、本発明のＬＥＤ用基板は、基材と、該基材の所望の領域に位置する反射層を備え、該反射層は銀めっき層と、該銀めっき層を被覆する保護層とを備え、該保護層はスズまたはスズ化合物を含有するような構成とした。
本発明の他の態様として、前記反射層は、前記基材側に下地めっき層を有するような構成とした。
本発明の他の態様として、前記基材は、多面付けで画定された複数のＬＥＤ実装領域を有し、各面付けには前記反射層の縁部が所望の距離を介して離間している部位が少なくとも１箇所存在するような構成とした。
本発明の他の態様として、前記基材は、各面付けに貫通溝部を有し、該貫通溝部を介して前記反射層の縁部が対向しているような構成とした。
本発明のＬＥＤ用基板の製造方法は、基材の所望の領域に銀めっき層を形成する工程と、クロム化合物含有処理溶液を前記銀めっき層に接触させて、クロムまたはクロム化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有するような構成とした。
また、本発明のＬＥＤ用基板の製造方法は、基材の所望の領域に銀めっき層を形成する工程と、クロム化合物含有処理溶液、次いでスズ化合物含有処理溶液を前記銀めっき層に接触させて、クロムまたはクロム化合物およびスズまたはスズ化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有するような構成とした。
また、本発明のＬＥＤ用基板の製造方法は、基材の所望の領域に銀めっき層を形成する工程と、スズ化合物含有処理溶液、次いでクロム化合物含有処理溶液を前記銀めっき層に接触させて、スズまたはスズ化合物およびクロムまたはクロム化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有するような構成とした。
また、本発明のＬＥＤ用基板の製造方法は、基材の所望の領域に銀めっき層を形成する工程と、スズ化合物含有処理溶液を前記銀めっき層に接触させて、スズまたはスズ化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有するような構成とした。
本発明の他の態様として、前記反射層形成工程は、銀めっき層を形成する工程の前に、下地めっき層を形成する工程を含むような構成とした。
本発明の他の態様として、前記基材に複数のＬＥＤ実装領域を多面付けで画定し、各面付けの所望部位に貫通溝部を形成し、前記反射層形成工程において、面付け毎に前記貫通溝部を介して離間している領域に前記反射層を形成するような構成とした。
本発明の半導体装置は、基材と、該基材の所望の領域に位置して電気的に独立である複数の反射層と、１つの前記反射層上あるいは複数の前記反射層に跨るように実装されたＬＥＤ素子と、前記ＬＥＤ素子と所望の前記反射層とを電気的に接続する導電部と、前記ＬＥＤ素子と前記導電部とを封止する封止樹脂と、を備え、前記反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はクロムまたはクロム化合物を含有するような構成とした。
また、本発明の半導体装置は、基材と、該基材の所望の領域に位置して電気的に独立である複数の反射層と、１つの前記反射層上あるいは複数の前記反射層に跨るように実装されたＬＥＤ素子と、前記ＬＥＤ素子と所望の前記反射層とを電気的に接続する導電部と、前記ＬＥＤ素子と前記導電部とを封止する封止樹脂と、を備え、前記反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はクロムまたはクロム化合物およびスズまたはスズ化合物を含有するような構成とした。
また、本発明の半導体装置は、基材と、該基材の所望の領域に位置して電気的に独立である複数の反射層と、１つの前記反射層上あるいは複数の前記反射層に跨るように実装されたＬＥＤ素子と、前記ＬＥＤ素子と所望の前記反射層とを電気的に接続する導電部と、前記ＬＥＤ素子と前記導電部とを封止する封止樹脂と、を備え、前記反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はスズまたはスズ化合物を含有するような構成とした。
本発明の他の態様として、前記反射層は、前記基材側に下地めっき層を有するような構成とした。
本発明の他の態様として、前記基材は金属基材であり、該金属基材は間隙部により電気的に独立するように分割されており、分割された各金属基材の所望の領域に前記反射層が位置しているような構成とした。
本発明の他の態様として、前記封止樹脂は、シリコーン樹脂であるような構成とした。
本発明では、ＬＥＤ用基板を構成する反射層が、銀めっき層と、この銀めっき層を被覆する特定の保護層とを有し、この保護層が空気中の酸素や硫化水素等の腐食性ガス等に対する優れた耐性を発現し、腐食性ガス等による銀めっき層の腐食を防止するので、ＬＥＤ用基板は、腐食性ガス等に対する耐性が優れると共に良好な反射率を有する反射層を備えたものである。
また、本発明のＬＥＤ用基板の製造方法では、銀めっき層を形成した後に、この銀めっき層を被覆するように特定の保護層を形成して反射層とするので、空気中の酸素や硫化水素等の腐食性ガス等に対する耐性を反射層に付与することができ、腐食性ガス等に対する耐性が優れると共に良好な反射率を有する反射層を備えたＬＥＤ用基板の製造が可能である。
また、本発明の半導体装置は、銀めっき層と、この銀めっき層を被覆する特定の保護層とを有する反射層上にＬＥＤ素子が実装されており、反射層を構成する銀めっき層は、空気中の酸素や硫化水素等の腐食性ガス等との接触が保護層により阻止されるので、仮に封止樹脂がガスバリアー性の低い樹脂であっても、銀めっき層の腐食が防止されるので、ＬＥＤ素子からの発光に対して高い反射率を安定して維持する反射層を備えた半導体装置である。
本発明のＬＥＤ用基板の一実施形態を示す部分断面図である。 本発明のＬＥＤ用基板の他の実施形態を示す部分断面図である。 多面付けで区画されたＬＥＤ用基板の例を示す平面図である。 図３に示されるＬＥＤ用基板のＩ−Ｉ線における拡大断面図である。 多面付けで区画されたＬＥＤ用基板の他の例を示す平面図である。 図５に示されるＬＥＤ用基板のII−II線における拡大断面図である。 図３および図４に示されるＬＥＤ用基板を例とした本発明の製造方法の一実施形態を説明するための工程図である。 図５および図６に示されるＬＥＤ用基板を製造する方法を説明するための図である。 本発明の半導体装置の一実施形態の平面図である。 図９に示される半導体装置のIII−III線断面図である。 本発明の半導体装置の他の実施形態の断面図である。 本発明の半導体装置の製造例を説明するための工程図である。 本発明の半導体装置の他の実施形態の断面図である。 本発明の半導体装置の他の実施形態の断面図である。
以下、本発明の実施の形態について図面を参照して説明する。
［ＬＥＤ用基板］
図１は、本発明のＬＥＤ用基板の一実施形態を示す部分断面図である。図１において、ＬＥＤ用基板１は、基材２と、この基材２の一方の面に位置する反射層４とを備えている。反射層４は、基材２側に銀めっき層５が位置し、この銀めっき層５を被覆するように保護層６が配設されたものである。
また、図２は、本発明のＬＥＤ用基板の他の実施形態を示す部分断面図である。図２において、ＬＥＤ用基板１′は、基材２と、この基材２の一方の面に位置する反射層４′とを備えている。反射層４′は、基材２側から下地めっき層７、銀めっき層５、保護層６が積層されたものである。
このような本発明のＬＥＤ用基板１，１′を構成する基材２は、例えば、銅、銅合金、４２合金（ニッケル４１％の鉄合金）等の金属基材であってよく、また、セラミックス、ガラス等の電気絶縁性を有する基材の表面に導電性材料層を設けた複合基材等を使用することができるが、基材２の放熱性を考慮して、金属基材とすることが好ましい。このような基材２の厚みは、ＬＥＤ用基板を使用して作製される半導体装置の構成を考慮して設定することができ、例えば、０．０５〜０．５ｍｍの範囲で設定することができる。
ＬＥＤ用基板１，１′を構成する銀めっき層５は、実装されたＬＥＤ素子からの発光を反射するための層であり、後述するように、腐食性ガス等による腐食が保護層６によって防止されるので、通常の電気めっきにより形成された銀めっき層であってよい。このような銀めっき層の厚みは、例えば、１〜１０μｍ、好ましくは１〜５μｍの範囲で設定することができる。尚、このような銀めっき層は、例えば、スズ、パラジウム、銅、金、インジウム、ロジウム、亜鉛等の他の金属を含有する銀合金からなる銀めっき層であってもよい。この場合、銀合金をなす他の金属の含有量は、銀合金の溶融温度、反射率等を考慮して設定することができ、例えば、５０重量％以下の範囲で設定することができる。
ＬＥＤ用基板１，１′を構成する保護層６は、腐食性ガス等による銀めっき層５の腐食発生を防止するものであり、このような保護層は、クロムまたはクロム化合物を含有する層、あるいは、スズまたはスズ化合物を含有する層、あるいは、クロムまたはクロム化合物およびスズまたはスズ化合物を含有する層とすることができる。
保護層６がクロムまたはクロム化合物を含有する層である場合、厚みは、例えば、１〜１５ｎｍ、好ましくは２〜１０ｎｍの範囲であってよく、オージェ電子分光法（ＡＥＳ）による表面分析でクロム含有量が５at％以上、好ましくは１０〜３０at％のものとすることができる。クロム化合物における他の元素としては、例えば、炭素、酸素、塩素等を挙げることができ、これらは後述する保護層６の形成時に使用する処理溶液の組成により決定される。
また、保護層６がスズまたはスズ化合物を含有する層である場合、厚みは、例えば、５〜２０ｎｍ、好ましくは１０〜１５ｎｍの範囲であってよく、オージェ電子分光法（ＡＥＳ）による表面分析でスズ含有量が１０at％以上、好ましくは１５〜４０at％のものとすることができる。スズ化合物における他の元素としては、例えば、炭素、酸素、塩素等を挙げることができ、これらは後述する保護層６の形成時に使用する処理溶液の組成により決定される。
また、保護層６がクロムまたはクロム化合物およびスズまたはスズ化合物を含有する層である場合、厚みは、例えば、６〜３０ｎｍ、好ましくは１０〜２０ｎｍの範囲であってよく、オージェ電子分光法（ＡＥＳ）による表面分析でスズ含有量が７at％以上、好ましくは１０〜３０at％、クロム含有量が３at％以上、好ましくは５〜１５at％のものとすることができる。スズ化合物、クロム化合物における他の元素としては、上記のものを挙げることができ、これらは後述する保護層６の形成時に使用する処理溶液の組成により決定される。
このような保護層６の厚みが上記の範囲を下回る場合、銀めっき層５の腐食発生を防止する作用が不十分となるおそれがあり、上記の範囲を超えると、銀めっき層５の光反射作用を阻害し、反射層４としての反射率が低下することがあり好ましくない。また、保護層６におけるクロム含有量、スズ含有量が上記の範囲を下回る場合、銀めっき層５の腐食発生を防止する作用が不十分となるおそれがあり、一方、上記の範囲を超えると、銀めっき層５の光反射作用を阻害し、反射層４としての反射率が低下することがあり好ましくない。
ＬＥＤ用基板１′を構成する下地めっき層７は、基材２と銀めっき層５との密着性を向上させるものであり、例えば、無電解めっき、電気めっきにより形成した銅めっき層、ニッケルめっき層等とすることができる。このような下地めっき層の厚みは１０〜１０００ｎｍの範囲で適宜設定することができる。
尚、上記の銀めっき層５、保護層６、下地めっき層７の厚みは、蛍光Ｘ線測定装置や収束イオンビーム（ＦＩＢ）により測定することができる。
次に、図１に示される層構成を有する本発明のＬＥＤ用基板であって多面付けで区画された実施形態について説明する。図３は、多面付けで区画されたＬＥＤ用基板の例を示す平面図であり、図４は図３に示されるＬＥＤ用基板のＩ−Ｉ線における拡大断面図である。図３および図４において、ＬＥＤ用基板１は、１Ａで示される一つの領域（図３において二点鎖線で囲まれた領域）が９個配列され面付けされている。尚、面付けの領域数は図示例に限定されるものではない。ＬＥＤ用基板１を構成する基材２は、各面付け１Ａを縦断し、かつ、両端部が面付け領域１Ａの外側に位置するように貫通溝部３を有しており、各面付け１Ａ内では、この貫通溝部３を介して第１領域２Ａと第２領域２Ｂに区分されている。そして、各面付け１Ａの基材２上には、銀めっき層５と保護層６との積層である反射層４が位置している。この反射層４は、面付け１Ａ毎に、上記の貫通溝部３によって、基材２の第１領域２Ａに位置する反射層４Ａと、第２領域２Ｂに位置する反射層４Ｂとに分割されている。そして、各面付け１Ａでは、反射層４Ａの縁部４ａと、反射層４Ｂの縁部４ｂは、貫通溝部３の開口幅（基材２の表面における開口幅）に相当する距離を介して離間し対向している。このように反射層４Ａの縁部４ａと反射層４Ｂの縁部４ｂとが離間する距離を決定する貫通溝部３の開口幅は、例えば、２００〜６００μｍの範囲で適宜設定することができる。
基材２が金属基材であり電気導電性を有する場合、各面付け１Ａの上記の反射層４Ａと反射層４Ｂは基材２を介して導通状態にあるが、後述するように電気絶縁性の樹脂材料によって貫通溝部３が充填された後に、貫通溝部３の長手方向の両端部よりも内側を通るように、図３に二点鎖線で示した箇所でダイシングすることにより、基材２は貫通溝部３によって２つに分割され、反射層４Ａと反射層４Ｂは電気的に独立したものとなる。
このようなＬＥＤ用基板１では、反射層４Ａに接続する配線と反射層４Ｂに接続する配線を、電気的に独立した状態で基材２上に備えたものであってもよい。
また、本発明のＬＥＤ用基板は、後述するような本発明の半導体装置を作製する際に、ＬＥＤ用基板の基材と外枠樹脂部材との密着性を向上させる凹部を基材に有するものであってもよい。図５および図６は、このような凹部を有するＬＥＤ用基板を示す平面図とII−II線における拡大断面図であり、図３および図４に対応している。図示例では、ＬＥＤ用基板１″は、面付き１″Ａ毎に、反射層４を囲むように凹部８を有している。尚、図５および図６において、二点鎖線で囲んだ領域は１つの面付け１″Ａを示すとともに、ダイシング位置を示すものである。このような凹部８の形成位置、凹部の深さ、形状は、外枠樹脂部材との密着性を考慮して設定することができ、例えば、反射層４を二重に囲むように凹部８を備えるものであってもよい。
このような本発明のＬＥＤ用基板は、反射層を構成する保護層が空気中の酸素や硫化水素等の腐食性ガス等に対する優れた耐性を発現し、腐食性ガス等による銀めっき層の腐食を防止するので、腐食性ガス等に対する耐性が優れると共に良好な反射率を有する反射層を備えたものである。尚、本発明において反射率は分光光度計により測定することができる。また、通常、銀めっき層における可視領域光の反射率は波長が大きくなると高くなるので、可視領域の光の反射率を、例えば４００〜４６０ｎｍ程度の短波長光の反射率で評価することができる。
上述のＬＥＤ用基板の実施形態は例示であり、本発明はこれらの実施形態に限定されるものではない。例えば、図３〜図６に示されるＬＥＤ用基板１の反射層４が、図２に示されるように、下地めっき層７を備えた構成であってもよい。
［ＬＥＤ用基板の製造方法］
次に、本発明のＬＥＤ用基板の製造方法について説明する。
図７は、図３および図４に示されるＬＥＤ用基板１を例とした本発明の製造方法の一実施形態を説明するための工程図である。
図７において、基材２の表面２ａ、裏面２ｂにエッチングレジスト膜９を形成し、基材２の両面からエッチングを行って貫通溝部３を形成する（図７（Ａ））。基材２としては、上述の材料を使用することができる。エッチングレジスト膜９は、公知の感光性レジストを用いて形成することができる。また、基材２をエッチングするためのエッチング液は、基材２の材質により適宜選定することができ、例えば、基材２が銅である場合には、エッチング液として塩化第二鉄水溶液を使用することができる。基材２のエッチング方法は、スプレー方式、浸漬方式等、適宜選定することができる。
次いで、反射層形成工程において反射層４を形成する。まず、上記のように貫通溝部３が形成された基材２の表面２ａに所望の形状で開口部を有する絶縁性レジスト層１０ａを設け、貫通溝部３内部と基材２の裏面２ｂの全域に絶縁性レジスト層１０ｂを設ける（図７（Ｂ））。絶縁性レジスト層１０ａが有する開口部は、形成する反射層４の部位、形状に応じて適宜設定することができる。
次に、基材２を給電層として、電気めっきにより、絶縁性レジスト層１０ａの開口部に露出している基材２の表面２ａに銀めっき層５を形成する（図７Ｃ）。銀めっき層５の厚みは、例えば、１〜１０μｍ、好ましくは１〜５μｍの範囲で設定することができる。また、銀めっき層５は、例えば、スズ、パラジウム、銅、金、インジウム、ロジウム、亜鉛等の他の金属を含有する銀合金からなる銀めっき層であってもよい。この場合、銀合金をなす他の金属の含有量は、銀合金の溶融温度、反射率等を考慮して設定することができ、例えば、５０重量％以下の範囲で設定することができる。
次いで、銀めっき層５を被覆する保護層６を形成して、本発明のＬＥＤ用基板１とする（図７（Ｄ））。保護層６の形成は、上記のように銀めっき層５を形成した後、絶縁性レジスト層１０ａ、１０ｂを除去し、基材２を処理溶液に浸漬することにより行うことができる。使用する処理溶液は、（１）クロム酸カリウム、クロム酸ナトリウム、クロム酸アンモニウム、クロム酸カルシウム、クロム酸銀、クロム酸パラジウム、クロム酸バリウム等のクロム化合物を溶解または分散させた溶液、（２）塩化スズ、硫酸スズ、酢酸スズ、スルファミン酸スズ、ピロリン酸スズ、臭化スズ、ヨウ化スズ、スズ酸ナトリウム、スズ酸カリウム等のスズ化合物を溶解または分散させた溶液である。（１）の処理溶液におけるクロム化合物の濃度、（２）の処理溶液におけるスズ化合物の濃度は、特に制限はなく、例えば、０．１〜１０重量％の範囲とすることができる。
そして、上記の（１）の処理溶液を使用することにより、クロムまたはクロム化合物を含有する薄膜からなる保護層６を形成することができる。この場合の保護層６の厚みは、例えば、１〜１５ｎｍ、好ましくは２〜１０ｎｍの範囲とすることができる。
また、上記の（２）の処理溶液を使用することにより、スズまたはスズ化合物を含有する薄膜からなる保護層６を形成することができる。この場合の保護層６の厚みは、例えば、５〜２０ｎｍ、好ましくは１０〜１５ｎｍの範囲とすることができる。
さらに、（１）の処理溶液に浸漬し、洗浄後、（２）の処理溶液に浸漬すること、または、（２）の処理溶液に浸漬し、洗浄後、（１）の処理溶液に浸漬することにより、クロムまたはクロム化合物およびスズまたはスズ化合物を含有する薄膜からなる保護層６を形成することができる。この場合の保護層６の厚みは、例えば、６〜３０ｎｍ、好ましくは１０〜２０ｎｍの範囲とすることができる。
形成する保護層６の厚みは、使用する処理溶液のクロム化合物の含有量、スズ化合物の含有量、浸漬時間等により制御することができ、保護層６の厚みが上記の範囲を下回る場合、銀めっき層５の腐食発生を防止する作用が不十分となるおそれがあり、また、上記の範囲を超えると、銀めっき層５の光反射作用を阻害し、反射層４としての反射率が低下することがあり好ましくない。
また、本発明の製造方法では、上述のＬＥＤ用基板１″を製造する場合に、例えば、上記の貫通溝部３の形成と同時に、基材２の表面２ａに凹部８を形成することができる。そして、図８に示されるように、基材２の表面２ａに所望の形状で開口部を有する絶縁性レジスト層１０ａを設け、基材２の裏面２ｂの全域に絶縁性レジスト層１０ｂを設け、上述のＬＥＤ用基板１の製造と同様に、銀めっき層５、保護層６を形成することができる。
このような本発明のＬＥＤ用基板の製造方法では、銀めっき層を形成した後に、この銀めっき層を被覆するように特定の保護層を形成して反射層とするので、空気中の酸素や硫化水素等の腐食性ガス等に対する耐性を反射層に付与することができ、腐食性ガス等に対する耐性が優れると共に良好な反射率を有する反射層を備えたＬＥＤ用基板の製造が可能である。
上述のＬＥＤ用基板の製造方法の実施形態は例示であり、本発明はこれに限定されるものではない。例えば、上述の例では、銀めっき層５は表面とともに周縁の端部も保護層６により被覆されているが、銀めっき層５の厚みは上記のように１〜１０μｍ程度であり薄く、周縁の端部からの腐食は極めて少ないと考えられる。したがって、銀めっき層５の表面のみを保護層６で被覆したものであってもよく、この場合、上述の保護層６の形成は、銀めっき層５を形成した後、絶縁性レジスト層１０ａ、１０ｂを除去することなく、基材２を処理溶液に浸漬することにより行うことができる。
また、例えば、ＬＥＤ用基板１の反射層４が、図２に示されるように、下地めっき層７を備える構成である場合には、上記の図７（Ｂ）に示されるように絶縁性レジスト層１０ａと絶縁性レジスト層１０ｂを設けた後、絶縁性レジスト層１０ａの開口部に露出している基材２の表面２ａに下地めっき層７を形成し、その後、上記と同様にして、銀めっき層５、保護層６を形成することができる。下地めっき層７の形成は、無電解めっき、電気めっきにより行うことができ、例えば、厚みが１０〜１０００ｎｍの範囲の銅めっき層、ニッケルめっき層等とすることができる。
［半導体装置］
次に、本発明の半導体装置について説明する。
図９は、本発明の半導体装置の一実施形態の平面図であり、図１０は図９に示される半導体装置のIII−III線断面図である。図９および図１０において、半導体装置２１は、基材２２と、基材２２上に位置する反射層２４と、反射層２４を囲むように位置する外枠樹脂部材３１と、反射層２４上に実装されているＬＥＤ素子４１と、このＬＥＤ素子４１と反射層２４とを電気的に接続する導電部４２と、ＬＥＤ素子４１および導電部４２を封止する封止樹脂３５と、を備えている。
半導体装置２１を構成する基材２２は、例えば、銅、銅合金、４２合金（ニッケル４１％の鉄合金）等の金属基材であってよく、また、セラミックス、ガラス等の電気絶縁性を有する基材の表面に導電性材料層を設けた複合基材等を使用することができる。但し、基材２２の放熱性、外部電極形成における構造の複雑化を回避すること等を考慮して、金属基材とすることが好ましい。また、基材２２の厚みは、例えば、０．０５〜０．５ｍｍの範囲で適宜設定することができる。
図示例では、基材２２は間隙部２３を介して２つに分割されており、この間隙部２３には電気絶縁性の樹脂材料３３が充填されている。そして、分割された一方の基材２２の裏面は、第１外部電極２２Ａであり、他方の基材２２の裏面は第２外部電極２２Ｂとなっている。間隙部２３の幅は、例えば、例えば、２００〜６００μｍの範囲で適宜設定することができる。また、間隙部２３の位置は、反射層２４Ａ上に実装されたＬＥＤ素子４１が、外枠樹脂部材３１で囲まれた反射層２４の中央部、または、中央部に近い位置となるように設定することが好ましい。
反射層２４は、分割された一方の基材２２の表面に位置する反射層２４Ａと、他方の基材２２の表面に位置する反射層２４Ｂとからなり、反射層２４Ａの縁部２４ａと反射層２４Ｂの縁部２４ｂは、間隙部２３を介して離間している。したがって、反射層２４Ａと反射層２４Ｂは電気的に独立したものとなっている。このような反射層２４Ａと反射層２４Ｂは、それぞれ銀めっき層２５と、この銀めっき層２５を被覆する保護層２６からなっている。この銀めっき層２５と保護層２６は、上述の本発明のＬＥＤ用基板１を構成する銀めっき層５、保護層６と同様とすることができ、ここでの説明は省略する。尚、図示例では、銀めっき層２５は表面とともに周縁の端部も保護層２６により被覆されているが、周縁の端部からの銀めっき層２５の腐食は極めて少ないものと考えられる。このため、銀めっき層２５の表面のみを保護層２６で被覆したものであってもよい。
ＬＥＤ素子４１は、一方の反射層２４Ａ上に実装され、この実装面に位置する端子部（図示せず）は導電部４２（図示せず）を介して反射層２４Ａに接続され、この反射層２４Ａを介して第１外部電極２２Ａに接続されている。また、ＬＥＤ素子４１の表面に位置する他の端子部４１ａは導電部（ボンディングワイヤ）４２により反射層２４Ｂに接続され、この反射層２４Ｂを介して第２外部電極２２Ｂに接続されている。
外枠樹脂部材３１は、反射層２４を囲むように位置し、間隙部２３によって分割されている基材２２を、樹脂部材３３とともに保持するとともに、その内側壁面３１ａが、実装されたＬＥＤ素子からの発光を反射する作用をなす部材である。このような外枠樹脂部材３１は、例えば、ポリフタルアミド、エポキシ、シリコーン、液晶高分子等の樹脂材料の１種、あるいは、２種以上の組み合わせからなるものであってよい。
樹脂部材３３は、上述のように、基材２２の間隙部２３を埋めるものであり、材質は外枠樹脂部材３１と同じものであってもよい。
また、封止樹脂３５は、熱や光により変色や透光性の劣化等を生じ難い材質であることが要求され、例えば、シリコーン樹脂を含み、蛍光物質やシリカ、アルミナ、酸化チタン等の拡散材料の１種、あるいは、２種以上の組み合わせからなるものであってよい。
このような本発明の半導体装置は、銀めっき層２５と、この銀めっき層２５を被覆する特定の保護層２６とを有する反射層２４上に、ＬＥＤ素子４１が実装されており、反射層２４を構成する銀めっき層２５は、空気中の酸素や硫化水素等の腐食性ガス等との接触が保護層２６により阻止されるので、仮に封止樹脂３５がガスバリアー性の低い樹脂であっても、銀めっき層２５の腐食が保護層２６により防止されるので、ＬＥＤ素子４１からの発光に対して高い反射率を安定して維持する反射層を備えた半導体装置である。
また、上述の実施形態のように、基材２２が間隙部２３により分割され、かつ、間隙部に樹脂材料３３が充填されている構造の場合、外枠樹脂部材３１や封止樹脂３５の熱収縮と、金属基材２２の熱収縮の挙動の差による歪みが樹脂材料３３により吸収され、信頼性の高い半導体装置となる。
また、本発明では、図１１に示すように、外枠樹脂部材３１が位置する基材２２に凹部２８を有し、基材２２に対する外枠樹脂部材３１の密着性を向上させたものであってもよい。
次に、上述の本発明の半導体装置２１の製造例を、図３および図４に示される本発明のＬＥＤ用基板１を用いた例として、図１２を参照して説明する。
まず、各面付け１ＡのＬＥＤ用基板１の貫通溝部３に電気絶縁性の樹脂部材３３を充填し、反射層４を囲むように外枠樹脂部材３１を形成する（図１２（Ａ））。このような外枠樹脂部材３１および樹脂部材３３は、例えば、ＬＥＤ用基板１を金型内に載置し、熱可塑性樹脂を射出成形あるいはトランスファ成形することにより形成することができる。
次に、反射層４Ａ上にＬＥＤ素子４１を実装し、この実装面に位置する端子部（図示せず）を反射層４Ａに接続する（図１２（Ｂ））。その後、ＬＥＤ素子４１の表面に位置する他の端子部４１ａを導電部（ボンディングワイヤ）４２により反射層４Ｂに接続する（図１２（Ｃ））。
次いで、ＬＥＤ素子４１および導電部４２を封止樹脂３５により封止する（図１２（Ｄ））。その後、面付け１Ａ毎に所定の位置（図３の二点鎖線で示される位置）でダイシングすることにより、貫通溝部３は間隙部２３となり、半導体装置２１が得られる（図１２（Ｅ））。
上述の本発明の半導体装置の実施形態は例示であり、本発明はこれに限定されるものではない。例えば、反射層２４は基材２２側に下地めっき層を有するものであってもよい。この場合の下地めっき層は、上述の本発明のＬＥＤ用基板１′の下地めっき層７と同様とすることができる。
また、本発明の半導体装置は、図１３に示すように、間隙部２３を介して離間するように位置し電気的に独立している反射層２４Ａと反射層２４Ｂに跨るようにＬＥＤ素子４１を実装してもよい。この場合、ＬＥＤ素子４１の実装面に位置する一方の端子部４１ａは導電部４２（図示せず）を介して反射層２４Ａに接続され、この反射層２４Ａを介して第１外部電極２２Ａに接続されている。また、ＬＥＤ素子４１の実装面に位置する他の端子部４１ａは導電部４２（図示せず）を介して反射層２４Ｂに接続され、この反射層２４Ｂを介して第２外部電極２２Ｂに接続されている。このような半導体装置では、間隙部２３の位置は、反射層２４Ａと反射層２４Ｂに跨るように実装されたＬＥＤ素子４１が、外枠樹脂部材３１で囲まれた反射層２４の中央部、または、中央部に近い位置となるように設定することが好ましい。尚、反射層２４Ａと反射層２４Ｂに跨るようにＬＥＤ素子４１が絶縁接着剤を介して実装され、ＬＥＤ素子４１の表面に位置する端子部４１ａが導電部（ボンディングワイヤ）４２により反射層２４Ａと反射層２４Ｂに接続されたものであってもよい。
また、本発明の半導体装置は、図１４に示すように、基材２２が、樹脂部材３３が充填された２つの間隙部２３，２３によって３つに分割されたものであってもよい。この場合、間隙部２３を介して離間するように反射層２４Ａ，２４Ｂ，２４Ｃを図示のように配置し、中央の反射層２４ＣにＬＥＤ素子４１が絶縁接着剤を介して実装されている。そして、ＬＥＤ素子４１の表面に位置する一方の端子部４１ａは導電部（ボンディングワイヤ）４２により反射層２４Ａに接続され、この反射層２４Ａを介して第１外部電極２２Ａに接続されている。また、他の端子部４１ａは導電部（ボンディングワイヤ）４２により反射層２４Ｂに接続され、この反射層２４Ｂを介して第２外部電極２２Ｂに接続されている。このような半導体装置では、２つの間隙部２３の位置は、反射層２４Ｃ上に実装されたＬＥＤ素子４１が、外枠樹脂部材３１で囲まれた反射層２４の中央部、または、中央部に近い位置となるように設定することが好ましい。
次に、具体的な実施例を示して本発明を更に詳細に説明する。
［実施例１］
基材として、厚み０．２ｍｍの銅板を準備し、一方の面に絶縁性レジスト層を形成し、他方の面に電気めっきにより銀めっき層（厚み３μｍ）を形成した。
次に、スズ化合物含有処理溶液Ａとして塩化スズ分散溶液（塩化スズ含有量＝３重量％）を準備し、これに銀めっき層を形成した上記の基材を２分間浸漬し、水洗浄、乾燥し、厚み約１０ｎｍのスズ化合物からなる保護層を銀めっき層上に形成した。その後、絶縁性レジスト層を除去して、図１に示されるようなＬＥＤ用基板を作製した。
形成した保護層の表面分析をオージェ電子分光法（ＡＥＳ）により行い、スズ含有量を測定して結果を下記の表１に示した。
尚、銀めっき層、保護層の厚みは蛍光Ｘ線測定装置と収束イオンビーム（ＦＩＢ）を用いて測定した。以下の実施例、比較例においても同様である。
［実施例２］
高濃度の塩化スズ分散溶液（塩化スズ含有量＝１０重量％）をスズ化合物含有処理溶液Ｂとして使用し、基材の浸漬時間を３分間とし、厚み約１５ｎｍのスズ化合物からなる保護層を銀めっき層上に形成した他は、実施例１と同様にして、図１に示されるようなＬＥＤ用基板を作製した。
形成した保護層の表面分析を実施例１と同様に行い、スズ含有量を測定して結果を下記の表１に示した。
［実施例３］
実施例１と同様にして、銀めっき層の形成までを行った。
次に、クロム化合物含有処理溶液Ａとしてクロム酸カリウム溶液（クロム酸カリウム含有量＝３重量％）を準備し、これに銀めっき層を形成した上記の基材を２分間浸漬し、水洗浄、乾燥し、厚み約６ｎｍのクロム化合物からなる保護層を銀めっき層上に形成した。その後、絶縁性レジスト層を除去して、図１に示されるようなＬＥＤ用基板を作製した。
形成した保護層の表面分析を実施例１と同様に行い、クロム含有量を測定して結果を下記の表１に示した。
［実施例４］
高濃度のクロム酸カリウム溶液（クロム酸カリウム含有量＝１０重量％）をクロム化合物含有処理溶液Ｂとして使用し、基材の浸漬時間を５分間とし、厚み約１０ｎｍのクロム化合物からなる保護層を銀めっき層上に形成した他は、実施例３と同様にして、図１に示されるようなＬＥＤ用基板を作製した。
形成した保護層の表面分析を実施例１と同様に行い、クロム含有量を測定して結果を下記の表１に示した。
［実施例５］
実施例１と同様にして、銀めっき層の形成までを行った。
次に、この基材を上記のスズ化合物含有処理溶液Ａに２分間浸漬し、水洗浄した後、上記のクロム化合物含有処理溶液Ａに２分間浸漬し、水洗浄、乾燥した。これにより、厚み約１４ｎｍの保護層（スズ化合物からなる保護層の厚みが約９ｎｍ、クロム化合物からなる保護層の厚みが約５ｎｍ）を銀めっき層上に形成した。その後、絶縁性レジスト層を除去して、図１に示されるようなＬＥＤ用基板を作製した。
形成した保護層の表面分析を実施例１と同様に行い、スズ含有量およびクロム含有量を測定して結果を下記の表１に示した。
［実施例６］
実施例１と同様にして、銀めっき層の形成までを行った。
次に、この基材を上記のクロム化合物含有処理溶液Ａに２分間浸漬し、水洗浄した後、上記のスズ化合物含有処理溶液Ａに２分間浸漬し、水洗浄、乾燥した。これにより、厚み約１４ｎｍの保護層（クロム化合物からなる保護層の厚みが約４ｎｍ、スズ化合物からなる保護層の厚みが約１０ｎｍ）を銀めっき層上に形成した。その後、絶縁性レジスト層を除去して、図１に示されるようなＬＥＤ用基板を作製した。
形成した保護層の表面分析を実施例１と同様に行い、スズ含有量およびクロム含有量を測定して結果を下記の表１に示した。
［比較例］
実施例１と同様にして、銀めっき層の形成までを行い、その後の保護層の形成を行わずにＬＥＤ用基板を作製した。
［耐腐食性の評価］
作製した５種のＬＥＤ用基板（実施例１〜４、比較例）の反射率を測定し、４３０ｎｍにおける反射率を下記の表１に示した。
また、各ＬＥＤ用基板に対して下記の試験条件１の処理を施した後の４３０ｎｍにおける反射率を測定して下記の表１に示した。
（試験条件１）
液温２５℃の０．２５％硫化アンモニウム溶液に５分間浸漬
また、各ＬＥＤ用基板に対して下記の試験条件２の処理を施した後の４３０ｎｍにおける反射率を測定して下記の表１に示した。
（試験条件２）
硫化水素濃度３ｐｐｍ、温度４０℃、湿度８０％の雰囲気中に１時間暴露
尚、反射率の測定は、（株）島津製作所製の分光光度計（ＵＶ−２５５０，ＭＰＣ−２２００）を用いて行った。
Figure 2012138441
銀めっき層上に保護層を備えていないＬＥＤ用基板（比較例）では、試験条件１および試験条件２の処理後において、反射率の大幅な低下が見られ、腐食が発生していることが確認された。
これに対して、スズ化合物含有処理溶液Ａを使用して形成したスズ化合物からなる保護層を銀めっき層上に備えるＬＥＤ用基板（実施例１）は、比較例のＬＥＤ用基板に比較して、未処理の反射率が若干低下するものの、試験条件１および試験条件２のいずれの処理後においても、反射率の低下は比較例のＬＥＤ用基板よりも少なく、保護層による腐食防止効果が奏されていることが確認された。また、高濃度の塩化スズ分散溶液であるスズ化合物含有処理溶液Ｂを使用して形成したスズ化合物からなる保護層を銀めっき層上に備えるＬＥＤ用基板（実施例２）は、未処理の反射率が実施例１よりも若干低下するものの、試験条件１および試験条件２のいずれの処理後においても、反射率の低下は実施例１よりも少なく、保護層による腐食防止効果が向上していることが確認された。このことから、スズ化合物含有処理溶液の濃度と浸漬時間を制御することにより、保護層の緻密性を調整して腐食防止効果の向上が可能であることが確認された。
また、クロム化合物含有処理溶液Ａを使用して形成したクロム化合物からなる保護層を銀めっき層上に備えるＬＥＤ用基板（実施例３）は、比較例のＬＥＤ用基板に比較して、未処理の反射率が向上し、試験条件２の処理後の反射率の低下が大きいものの、試験条件１の処理後の反射率の低下は少なく、特に液体による銀めっき層の腐食を防止する効果に優れることが確認された。さらに、高濃度のクロム酸カリウム溶液であるクロム化合物含有処理溶液Ｂを使用して形成したクロム化合物からなる保護層を銀めっき層上に備えるＬＥＤ用基板（実施例４）は、未処理の反射率が実施例３と同等であり、試験条件１および試験条件２のいずれの処理後においても、反射率の低下は実施例３よりも少なく、特に試験条件２の処理後の反射率の低下は、比較例のＬＥＤ用基板よりも少ないものとなり、保護層による腐食防止効果が向上していることが確認された。このことから、クロム化合物含有処理溶液の濃度と浸漬時間を制御することにより、保護層の緻密性を調整して腐食防止効果の向上が可能であることが確認された。
また、スズ化合物とクロム化合物からなる保護層を銀めっき層上に備えるＬＥＤ用基板（実施例５、６）は、比較例のＬＥＤ用基板に比較して、未処理の反射率が同等であり、かつ、試験条件１および試験条件２のいずれの処理後においても、反射率の低下が見られず、保護層による優れた腐食防止効果が奏されていることが確認された。
本発明は、ＬＥＤ素子を使用する種々の用途、製品、および、その製造に適用することができる。
１，１′，１″…ＬＥＤ用基板
２１…半導体装置
２，２２…基材
３…貫通溝部
２３…間隙部
４，４′，２４…反射層
５，２５…銀めっき層
６，２６…保護層
７…下地めっき層
８，２８…凹部
３５…封止樹脂
４１…ＬＥＤ素子
４２…導電部

Claims (18)

  1. 基材と、該基材の所望の領域に位置する反射層を備え、該反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はクロムまたはクロム化合物を含有することを特徴とするＬＥＤ用基板。
  2. 基材と、該基材の所望の領域に位置する反射層を備え、該反射層は銀めっき層と、該銀めっき層を被覆する保護層とを備え、該保護層はクロムまたはクロム化合物およびスズまたはスズ化合物を含有することを特徴とするＬＥＤ用基板。
  3. 基材と、該基材の所望の領域に位置する反射層を備え、該反射層は銀めっき層と、該銀めっき層を被覆する保護層とを備え、該保護層はスズまたはスズ化合物を含有することを特徴とするＬＥＤ用基板。
  4. 前記反射層は、前記基材側に下地めっき層を有することを特徴とする請求項１乃至請求項３のいずれかに記載のＬＥＤ用基板。
  5. 前記基材は、多面付けで画定された複数のＬＥＤ実装領域を有し、各面付けには前記反射層の縁部が所望の距離を介して離間している部位が少なくとも１箇所存在することを特徴とする請求項１乃至請求項４のいずれかに記載のＬＥＤ用基板。
  6. 前記基材は、各面付けに貫通溝部を有し、該貫通溝部を介して前記反射層の縁部が対向していることを特徴とする請求項５に記載のＬＥＤ用基板。
  7. 基材の所望の領域に銀めっき層を形成する工程と、クロム化合物含有処理溶液を前記銀めっき層に接触させて、クロムまたはクロム化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有することを特徴とするＬＥＤ用基板の製造方法。
  8. 基材の所望の領域に銀めっき層を形成する工程と、クロム化合物含有処理溶液、次いでスズ化合物含有処理溶液を前記銀めっき層に接触させて、クロムまたはクロム化合物およびスズまたはスズ化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有することを特徴とするＬＥＤ用基板の製造方法。
  9. 基材の所望の領域に銀めっき層を形成する工程と、スズ化合物含有処理溶液、次いでクロム化合物含有処理溶液を前記銀めっき層に接触させて、スズまたはスズ化合物およびクロムまたはクロム化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有することを特徴とするＬＥＤ用基板の製造方法。
  10. 基材の所望の領域に銀めっき層を形成する工程と、スズ化合物含有処理溶液を前記銀めっき層に接触させて、スズまたはスズ化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有することを特徴とするＬＥＤ用基板の製造方法。
  11. 前記反射層形成工程は、銀めっき層を形成する工程の前に、下地めっき層を形成する工程を含むことを特徴とする請求項７乃至請求項１０のいずれかに記載のＬＥＤ用基板の製造方法。
  12. 前記基材に複数のＬＥＤ実装領域を多面付けで画定し、各面付けの所望部位に貫通溝部を形成し、前記反射層形成工程において、面付け毎に前記貫通溝部を介して離間している領域に前記反射層を形成することを特徴とする請求項７乃至請求項１１のいずれかに記載のＬＥＤ用基板の製造方法。
  13. 基材と、該基材の所望の領域に位置して電気的に独立である複数の反射層と、１つの前記反射層上あるいは複数の前記反射層に跨るように実装されたＬＥＤ素子と、前記ＬＥＤ素子と所望の前記反射層とを電気的に接続する導電部と、前記ＬＥＤ素子と前記導電部とを封止する封止樹脂と、を備え、前記反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はクロムまたはクロム化合物を含有することを特徴とする半導体装置。
  14. 基材と、該基材の所望の領域に位置して電気的に独立である複数の反射層と、１つの前記反射層上あるいは複数の前記反射層に跨るように実装されたＬＥＤ素子と、前記ＬＥＤ素子と所望の前記反射層とを電気的に接続する導電部と、前記ＬＥＤ素子と前記導電部とを封止する封止樹脂と、を備え、前記反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はクロムまたはクロム化合物およびスズまたはスズ化合物を含有することを特徴とする半導体装置。
  15. 基材と、該基材の所望の領域に位置して電気的に独立である複数の反射層と、１つの前記反射層上あるいは複数の前記反射層に跨るように実装されたＬＥＤ素子と、前記ＬＥＤ素子と所望の前記反射層とを電気的に接続する導電部と、前記ＬＥＤ素子と前記導電部とを封止する封止樹脂と、を備え、前記反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はスズまたはスズ化合物を含有することを特徴とする半導体装置。
  16. 前記反射層は、前記基材側に下地めっき層を有することを特徴とする請求項１３乃至請求項１５のいずれかに記載の半導体装置。
  17. 前記基材は金属基材であり、該金属基材は間隙部により電気的に独立するように分割されており、分割された各金属基材の所望の領域に前記反射層が位置していることを特徴とする請求項１３乃至請求項１６のいずれかに記載の半導体装置。
  18. 前記封止樹脂は、シリコーン樹脂であることを特徴とする請求項１３乃至請求項１７のいずれかに記載の半導体装置。
JP2010289200A 2010-12-27 2010-12-27 Ｌｅｄ用基板とその製造方法および半導体装置 Expired - Fee Related JP5736770B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010289200A JP5736770B2 (ja) 2010-12-27 2010-12-27 Ｌｅｄ用基板とその製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010289200A JP5736770B2 (ja) 2010-12-27 2010-12-27 Ｌｅｄ用基板とその製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2012138441A true JP2012138441A (ja) 2012-07-19
JP5736770B2 JP5736770B2 (ja) 2015-06-17

Family

ID=46675638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010289200A Expired - Fee Related JP5736770B2 (ja) 2010-12-27 2010-12-27 Ｌｅｄ用基板とその製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP5736770B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225646A (ja) * 2013-04-18 2014-12-04 日亜化学工業株式会社 発光装置用パッケージ及び発光装置
WO2015030323A1 (ko) * 2013-08-30 2015-03-05 ㈜인광 내흑변성이 우수한 도금층을 갖는 전기, 전자기기 부품 및 그 제조방법
WO2016167062A1 (ja) * 2015-04-17 2016-10-20 株式会社 東芝 半導体発光装置及びその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036073A (ja) * 2005-07-29 2007-02-08 Hitachi Displays Ltd 照明装置およびこの照明装置を用いた表示装置
JP2007035748A (ja) * 2005-07-25 2007-02-08 Nichia Chem Ind Ltd 半導体素子搭載用の支持体および半導体装置
JP2008072013A (ja) * 2006-09-15 2008-03-27 Nichia Chem Ind Ltd 発光装置
JP2008192635A (ja) * 2007-01-31 2008-08-21 Matsushita Electric Ind Co Ltd 光半導体装置、リードフレームおよび光半導体装置の製造方法
WO2010071182A1 (ja) * 2008-12-19 2010-06-24 古河電気工業株式会社 光半導体装置用リードフレーム及びその製造方法
JP2010199166A (ja) * 2009-02-24 2010-09-09 Panasonic Corp 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP2012009542A (ja) * 2010-06-23 2012-01-12 Furukawa Electric Co Ltd:The 光半導体装置用リードフレーム及びその製造方法
JP2012089638A (ja) * 2010-10-19 2012-05-10 Kobe Steel Ltd Ｌｅｄ用リードフレーム
JP2012107263A (ja) * 2010-11-15 2012-06-07 Kyowa Densen Kk メッキ構造及び被覆方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035748A (ja) * 2005-07-25 2007-02-08 Nichia Chem Ind Ltd 半導体素子搭載用の支持体および半導体装置
JP2007036073A (ja) * 2005-07-29 2007-02-08 Hitachi Displays Ltd 照明装置およびこの照明装置を用いた表示装置
JP2008072013A (ja) * 2006-09-15 2008-03-27 Nichia Chem Ind Ltd 発光装置
JP2008192635A (ja) * 2007-01-31 2008-08-21 Matsushita Electric Ind Co Ltd 光半導体装置、リードフレームおよび光半導体装置の製造方法
WO2010071182A1 (ja) * 2008-12-19 2010-06-24 古河電気工業株式会社 光半導体装置用リードフレーム及びその製造方法
JP2010199166A (ja) * 2009-02-24 2010-09-09 Panasonic Corp 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP2012009542A (ja) * 2010-06-23 2012-01-12 Furukawa Electric Co Ltd:The 光半導体装置用リードフレーム及びその製造方法
JP2012089638A (ja) * 2010-10-19 2012-05-10 Kobe Steel Ltd Ｌｅｄ用リードフレーム
JP2012107263A (ja) * 2010-11-15 2012-06-07 Kyowa Densen Kk メッキ構造及び被覆方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225646A (ja) * 2013-04-18 2014-12-04 日亜化学工業株式会社 発光装置用パッケージ及び発光装置
EP2793278B1 (en) * 2013-04-18 2020-08-05 Nichia Corporation Package for a light emitting device, and light emitting device including the same
WO2015030323A1 (ko) * 2013-08-30 2015-03-05 ㈜인광 내흑변성이 우수한 도금층을 갖는 전기, 전자기기 부품 및 그 제조방법
WO2016167062A1 (ja) * 2015-04-17 2016-10-20 株式会社 東芝 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
JP5736770B2 (ja) 2015-06-17

Similar Documents

Publication Publication Date Title
US10263166B2 (en) Light emitting device
JP2008091818A (ja) 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
JP4763094B2 (ja) 光半導体装置用リードフレーム及びその製造方法
JP2008053564A (ja) 光半導体装置およびその製造方法
JP5307824B2 (ja) 光半導体装置用パッケージおよびこれを用いた光半導体装置、並びにこれらの製造方法
JP5998621B2 (ja) Ｌｅｄ用リードフレーム及び当該ｌｅｄ用リードフレームを用いた半導体装置
JP5977973B2 (ja) Ｌｅｄ用基板とその製造方法および半導体装置
JP2008192635A (ja) 光半導体装置、リードフレームおよび光半導体装置の製造方法
JP2010177329A (ja) 樹脂複合リードフレームとその製造方法、及びその実装体
TW200416993A (en) Lead frame for a semiconductor device
JP2010199166A (ja) 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP5578960B2 (ja) 光半導体装置用リードフレーム及びその製造方法
JP7348567B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP2009076948A (ja) 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
JP2004241766A (ja) 装置
JP5736770B2 (ja) Ｌｅｄ用基板とその製造方法および半導体装置
JP5970922B2 (ja) Ｌｅｄ用リードフレーム及びそれを用いた光半導体装置
JP6015231B2 (ja) Ｌｅｄ素子搭載用基板及びその製造方法、並びにｌｅｄ素子搭載用基板を用いた半導体装置
JP2010206034A (ja) 光半導体装置用リードフレーム，光半導体装置用パッケージ，光半導体装置，光半導体装置用リードフレームの製造方法，光半導体装置用パッケージの製造方法および光半導体装置の製造方法
JP2011210946A (ja) 光半導体装置、リードフレームおよびその製造方法
JP2014049594A (ja) 光半導体装置用リードフレーム及びそれを用いた光半導体装置
JP6094695B2 (ja) Ｌｅｄ用リードフレームの製造方法
JP2013207036A (ja) Ｌｅｄ素子搭載用基板及びその製造方法、並びにｌｅｄ素子搭載用基板を用いた半導体装置
WO2021060531A1 (ja) 発光装置
JP7116308B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150406

R150 Certificate of patent or registration of utility model

Ref document number: 5736770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees