JP2004241766A - 装置 - Google Patents

装置 Download PDF

Info

Publication number
JP2004241766A
JP2004241766A JP2004003413A JP2004003413A JP2004241766A JP 2004241766 A JP2004241766 A JP 2004241766A JP 2004003413 A JP2004003413 A JP 2004003413A JP 2004003413 A JP2004003413 A JP 2004003413A JP 2004241766 A JP2004241766 A JP 2004241766A
Authority
JP
Japan
Prior art keywords
lead frame
silver
gold
alloy coating
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004003413A
Other languages
English (en)
Other versions
JP3940124B2 (ja
Inventor
Hidekazu Tomohiro
秀和 友広
Masayuki Fujii
雅行 藤井
Norio Sato
典生 佐藤
Satoyuki Yamada
智行 山田
Tomio Kusano
富雄 草野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004003413A priority Critical patent/JP3940124B2/ja
Publication of JP2004241766A publication Critical patent/JP2004241766A/ja
Application granted granted Critical
Publication of JP3940124B2 publication Critical patent/JP3940124B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 本発明は、従来よりも高い光反射率を持つ半導体装置用のリードフレームを提供する。
【解決手段】 リードフレーム100は、例えば銅薄板であるリードフレーム素材101の略全面に、ニッケルめっき102、パラジウムめっき103、金フラッシュめっき104をこの順に施し、さらに、当該半導体装置の外囲器に囲繞される部分であるインナー部の一部に選択的に銀めっき105を施して構成される。銀めっき105を0.1μm以上の厚さに施すことによって良好な光反射率が得られる。リードフレーム100は、さらに破線で示した領域に形成される前記外囲器の台部を含んでもよい。
【選択図】 図2

Description

本発明は、半導体装置用リードフレームに関し、特に、リードフレームの光反射率を向上させる技術に関する。
従来、半導体装置用リードフレームにおいて、良好な耐食性を得るために最表層に金−銀合金フラッシュめっき層を形成する技術が知られている(例えば、特許文献1を参照)
図6は、当該文献に記載されたリードフレームの構成を示す模式図である。リードフレーム900は、リードフレーム素材901に、ニッケルめっき902、パラジウムめっき903、及び金−銀合金フラッシュめっき904がこの順に施されてなる。当該文献は、この構成のリードフレームが優れた耐食性を有することを、塩水噴霧試験の結果として示している。
特開平11−8341号公報
しかしながら、上記従来技術のリードフレームは、良好な耐食性を有するものの光反射率が小さいという問題がある。このため従来のリードフレームに、特に発光ダイオード等の発光素子を取り付けて発光装置を構成する場合に、発光素子の後方光をリードフレームで反射させることによって装置全体の発光効率を高めようとしても目的を達することが難しい。
上記の問題を解決するために、本発明は、従来よりも高い光反射率を持つ半導体装置用のリードフレームの提供を目的とする。
上記問題を解決するため、本発明のリードフレームは、リードフレーム素材の上に複数層の金属被膜が形成されてなる半導体装置用リードフレームであって、前記半導体装置の外囲器に囲繞されることとなるインナー部を有し、前記インナー部の最表層に形成される金属被膜は銀又は銀合金被膜であることを特徴とする。
また、前記インナー部を除いた部分の最表層に形成される金属被膜は金又は金合金被膜であるとしてもよい。
また、前記銀又は銀合金被膜が0.1μm以上の厚さに形成されているとしてもよい。
また、前記インナー部の一部を囲繞して前記外囲器の台部が形成されているとしてもよい。
この構成によれば、前記インナー部では銀又は銀合金被膜の特性である優れた光反射率とワイヤーボンディング性が発揮され、前記インナー部を除いた部分では金又は金合金被膜の特性である優れた耐食性とはんだ付け性が発揮される。
このリードフレームはインナー部において光反射率に優れるため、特に半導体発光装置に用いた場合に発光素子の後方光を効率よく反射して装置全体として高い発光効率を実現できる。
また、前記リードフレームにおいて、前記金又は金合金被膜は前記リードフレームの略全面に形成され、前記銀又は銀合金被膜は前記インナー部においてのみ前記金又は金合金被膜の上に形成されているとしてもよい。
この構成によれば、銀又は銀合金被膜のみ部分選択的に形成し金又は金合金被膜は全面に形成すればよいので、前記リードフレームの製造工程を簡素化できる。
また、前記リードフレームにおいて、前記リードフレーム素材の上にニッケルまたはニッケル合金被膜、パラジウム又はパラジウム合金被膜、前記金又は金合金被膜、及び前記銀又は銀合金被膜がこの順に形成され、前記ニッケルまたはニッケル合金被膜、及び前記パラジウム又はパラジウム合金被膜は前記リードフレームの略全面に形成されているとしてもよい。
この構成によれば、前述した効果に加えて、パラジウム被膜の高温安定性によって無鉛はんだによる高温はんだ付けに適したリードフレームが得られる。
また、前記リードフレームにおいて、前記銀又は銀合金被膜は前記リードフレームの略全面に形成され、前記金又は金合金被膜は前記リードフレームの前記インナー部を除いた部分においてのみ前記銀又は銀合金被膜の上に形成されている
としてもよい。
この構成によれば、金又は金合金被膜のみ部分選択的に形成し銀又は銀合金被膜は全面に形成すればよいので、前記リードフレームの製造工程を簡素化できる。
また、前記リードフレームにおいて、前記リードフレーム素材の上にニッケルまたはニッケル合金被膜、パラジウム又はパラジウム合金被膜、前記銀又は銀合金被膜及び、前記金又は金合金被膜がこの順に形成され、前記ニッケルまたはニッケル合金被膜、及び前記パラジウム又はパラジウム合金被膜は前記リードフレームの略全面において形成されているとしてもよい。
この構成によれば、前述した効果に加えて、パラジウム被膜の高温安定性によって無鉛はんだによる高温はんだ付けに適したリードフレームが得られる。
また、前記リードフレームにおいて、前記銀又は銀合金被膜は、前記台部に囲繞される前記インナー部の少なくとも一部を除外して形成されているとしてもよい。
この構成によれば、銀又は銀合金被膜の形成が除外された部分において前記リードフレームと前記外囲器を形成する樹脂との密着性が高まるので、外囲器の密閉性を保ち、また前記インナー部における耐食性を向上する。
また、前記リードフレームには半導体発光素子が載置され半導体発光装置を構成しているとしてもよい。
この構成によれば、前記半導体発光装置は、インナー部において光反射率に優れる前記リードフレームを用いて構成されるため、前記半導体発光素子の後方光を効率よく反射して装置全体として高い発光効率を発揮する。
本発明の実施の形態について、図面を参照しながら詳細に説明する。
(リードフレームの形状)
図1は、本発明に係るリードフレームの形状例を示す平面図である。
リードフレーム100は、リードフレーム素材を図に例示した形状にプレス加工またはエッチング加工した後、後述するめっきを施して作られる。リードフレーム素材は、例えば鉄合金、又は銅合金等の薄板である。
破線で示した領域には、リードフレームを囲繞しかつ半導体素子(とりわけ発光素子)を格納するための外囲器が設けられる。外囲器は、発光素子を設置するための凹部を有する台部と、発光素子の設置後当該凹部を封止する蓋部とからなる。
破線の内部、つまり半導体装置にパッケージングされたときに外囲器に囲繞されるリードフレーム部分をインナー部、外囲器から延出するリードフレーム部分をアウター部と呼ぶことにする。インナー部は少なくともインナーリードを含む。さらにインナーリードとは別個に設けられるか、又はインナーリードの一部分として設けられる素子載置部を含んでもよい。
(めっきの詳細)
図2は、リードフレーム100に施されるめっきの詳細を示す模式図であり、図1のA−A’断面を模式的に示している。
リードフレーム100は、リードフレーム素材101に、ニッケルめっき102、パラジウムめっき103、及び金フラッシュめっき104がこの順に施され、さらにインナー部の一部分に銀めっき105が施されてなる。
それぞれのめっき厚は、例えばニッケルめっきが0.5から2.0μm、パラジウムめっきが0.005から0.07μm、金フラッシュめっきが0.003から0.01μm、及び銀めっきが0.1μm以上である。
なお、めっきされるこれらの金属はそれぞれ合金であってもよい。つまり、これらのめっきはそれぞれ、ニッケル合金めっき、パラジウム合金めっき、金合金めっき、及び銀合金めっきであってもよい。
めっき後、破線で示した領域に外囲器の台部がインサート形成される。台部は白色又は淡色の絶縁性樹脂からなり、例えばポリフタルアミドで作られる。台部は図に例示したような凹部を有し、凹部に設置される発光素子の光を紙面上方へ放出する。凹部には発光素子の設置後、封止用の透明樹脂(例えばエポキシ樹脂)が充填されることによって蓋部が設けられ、台部とともに外囲器となる。
図に見られるように銀めっきがインナー部の一部分のみに施され、台部と接する一部分からは除外されていることに注意する。
(リードフレームを用いた半導体装置)
図3は、台部200が形成された後のリードフレーム100の形状例を示す斜視図である。
図4は、前記リードフレームを用いて構成された半導体発光装置700の断面を示す模式図である。
半導体発光装置700は、蓋部形成前、台部200の凹部へ露出しているインナー部に半導体発光素子400を載置し、ボンディングワイヤー500で半導体発光素子400とインナー部とを接続した後、透明樹脂300を凹部に充填封止して蓋部を形成することによって構成される。
半導体発光素子400の光の一部分601は直接放出され、他の一部分602はインナー部及び台部200で反射した後放出される。
発明者らは、上述した構成によるリードフレームが以下に説明する優れた特性を有していることを確認した。
(光反射率)
図5は、リードフレームの光反射率を比較するグラフであり、硫酸バリウムの光反射率を100としたときの、試料1(発明品の銀めっき部)、試料2(参考比較品)、試料3(従来品)のそれぞれのリードフレームの光反射率比を、紫外可視分光光度計を用いて測定した結果を示している。
試料1の構成は前述したとおりである。
試料2は、銅合金薄板のリードフレーム素材に、銅ストライクめっき、及び銀めっき3μmがこの順に施されてなる。銀単層めっきによって発明品の銀めっき部と略同等の光反射率が得られる試料として参考比較する。
試料3は従来技術のリードフレームであり、銅合金薄板のリードフレーム素材に、ニッケルめっき1.0から1.2μm、パラジウムめっき0.03μm、及び金フラッシュめっき0.008μmがこの順に施されてなる。
グラフに示されるように、本発明に係るリードフレームの銀めっき部における光反射率比は、波長400nm〜700nmの可視光について、従来技術のリードフレームの光反射率比を25ポイント以上上回り、また銀単層めっきが3μm施されてなる参考比較品をやや上回る程度の光反射率比となる。
(樹脂密着性)
発明者らは測定の結果から、最表層にパラジウムめっきが施されたリードフレーム部分と前記台部を形成する樹脂との接合面に生じる第1のせん断接着力が、最表層に銀めっきが施されたリードフレーム部分と前記台部を形成する樹脂との接合面に生じる第2のせん断接着力よりも大きいという知見を得て、台部と接するインナー部の一部に銀めっきを施さないこととした。
この構成によって、銀めっきが除外された部分では前記台部を形成する樹脂が金フラッシュめっき層を通してパラジウムと接合することになり、銀めっきが施された部分に比べてより大きなせん断接着力が生じる。金フラッシュめっき層はごく薄いため、せん断接着力に大きな影響を与えない。
前述した試料1と試料2とを同一条件で赤インクに浸漬する実験を行ったところ、台部との接合面に銀めっきの除外部がある試料1には赤インクが浸入せず、全面に銀めっきが施されている試料2には赤インクが浸入することが確認された。
(その他の特性)
前述した特性の他に、各めっき層は次のような優れた特性を発揮する。
銀めっき層は優れた光反射率を実現するのみならず、載置される発光素子との接続性やワイヤーボンディング性に優れる。
金フラッシュめっき層は熱的安定性によりアウター部に優れたはんだ付け性を与える。
パラジウムめっき層は化学的に安定であり、高温環境下での耐食性に優れる。
ニッケルめっき層は下地めっきとしての特性を有し、ワイヤーボンディング性、無鉛はんだによるはんだ付け性、耐食性、及び外囲器を形成する樹脂との密着性に寄与する。
以上説明したように、本発明の半導体装置用リードフレームはインナー部の最表層が銀又は銀合金めっき層である特徴的な構成によって良好な光反射率を実現する。
実施の形態では、この特徴的な構成を実現するために、リードフレームの略全面にニッケルめっき、パラジウムめっき、金フラッシュめっきがこの順に施され、インナー部においてのみその上に銀めっきが施されてなるリードフレームを例示した。しかしながら、この特徴的な構成は、リードフレームの略全面にニッケルめっき、パラジウムめっき、銀めっきがこの順に施され、アウター部においてのみその上に金フラッシュめっきが施されてなるリードフレームによっても実現できることは明らかである。そのようなリードフレームも本発明に含まれる。
なお、実施の形態では簡潔のため、リードフレーム素材に設けられる金属被膜を単にめっき又はめっき層と表現したが、これは前記金属被膜の形成方法を限定する意図ではない。本発明のリードフレームは、実施の形態で説明した金属被膜を、例えば電気めっき、化学めっき、蒸着、スパッタリング、拡散など、金属薄膜を形成するための周知の方法を適宜用いてリードフレーム素材上に形成したものを全て含む。
必要箇所に金属被膜を選択形成するには、従来から用いられるマスキングやブラストといった方法を用いればよい。
本発明に係る半導体装置用リードフレームは、高い発光効率を要求される半導体発光装置に適用され、例えば照明、標識、装飾、通信等に用いられるLED装置に適用される。
本発明に係るリードフレームの形状例を示す平面図である。 前記リードフレームのめっき構成を示す模式図である。 外囲器形成後のリードフレームの形状例を示す斜視図である。 前記リードフレームを用いた発光装置の断面を示す模式図である。 リードフレームの反射率を比較するグラフである。 従来のリードフレームのめっき構成を示す模式図である。
符号の説明
100 リードフレーム
105 銀めっき
200 外囲器台部
300 透明樹脂
400 半導体発光素子
500 ボンディングワイヤー
601、602 出射光
700 半導体発光装置
900 リードフレーム

Claims (10)

  1. リードフレーム素材の上に複数層の金属被膜が形成されてなる半導体装置用リードフレームであって、
    前記半導体装置の外囲器に囲繞されることとなるインナー部を有し、
    前記インナー部の最表層に形成される金属被膜は銀又は銀合金被膜である
    ことを特徴とするリードフレーム。
  2. 前記インナー部を除いた部分の最表層に形成される金属被膜は金又は金合金被膜である
    ことを特徴とする請求項1に記載のリードフレーム。
  3. 前記金又は金合金被膜は前記リードフレームの略全面に形成され、
    前記銀又は銀合金被膜は前記インナー部においてのみ前記金又は金合金被膜の上に形成されている
    ことを特徴とする請求項2に記載のリードフレーム。
  4. 前記リードフレーム素材の上にニッケルまたはニッケル合金被膜、パラジウム又はパラジウム合金被膜、前記金又は金合金被膜、及び前記銀又は銀合金被膜がこの順に形成され、
    前記ニッケルまたはニッケル合金被膜、及び前記パラジウム又はパラジウム合金被膜は前記リードフレームの略全面に形成されている
    ことを特徴とする請求項3に記載のリードフレーム。
  5. 前記銀又は銀合金被膜は前記リードフレームの略全面に形成され、
    前記金又は金合金被膜は前記リードフレームの前記インナー部を除いた部分においてのみ前記銀又は銀合金被膜の上に形成されている
    ことを特徴とする請求項2に記載のリードフレーム。
  6. 前記リードフレーム素材の上にニッケルまたはニッケル合金被膜、パラジウム又はパラジウム合金被膜、前記銀又は銀合金被膜及び、前記金又は金合金被膜がこの順に形成され、
    前記ニッケルまたはニッケル合金被膜、及び前記パラジウム又はパラジウム合金被膜は前記リードフレームの略全面において形成されている
    ことを特徴とする請求項5に記載のリードフレーム。
  7. 前記銀又は銀合金被膜が0.1μm以上の厚さに形成されている
    ことを特徴とする請求項1に記載のリードフレーム。
  8. 前記インナー部の一部を囲繞して前記外囲器の台部が形成されている
    ことを特徴とする請求項1に記載のリードフレーム。
  9. 前記銀又は銀合金被膜は、前記台部に囲繞される前記インナー部の少なくとも一部を除外して形成されている
    ことを特徴とする請求項8に記載のリードフレーム。
  10. 半導体発光素子が載置され半導体発光装置を構成している
    ことを特徴とする請求項1に記載のリードフレーム。


JP2004003413A 2003-01-16 2004-01-08 装置 Expired - Lifetime JP3940124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004003413A JP3940124B2 (ja) 2003-01-16 2004-01-08 装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003007988 2003-01-16
JP2004003413A JP3940124B2 (ja) 2003-01-16 2004-01-08 装置

Publications (2)

Publication Number Publication Date
JP2004241766A true JP2004241766A (ja) 2004-08-26
JP3940124B2 JP3940124B2 (ja) 2007-07-04

Family

ID=32964775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004003413A Expired - Lifetime JP3940124B2 (ja) 2003-01-16 2004-01-08 装置

Country Status (1)

Country Link
JP (1) JP3940124B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008226889A (ja) * 2007-03-08 2008-09-25 Stanley Electric Co Ltd 半導体発光装置およびその製造方法
US7648775B2 (en) 2004-12-03 2010-01-19 Ngk Spark Plug Co., Ltd. Ceramic substrate, ceramic package for housing light emitting element
JP2010028146A (ja) * 2004-12-03 2010-02-04 Ngk Spark Plug Co Ltd セラミック基板
WO2010119575A1 (ja) * 2009-04-16 2010-10-21 株式会社エノモト 表面実装型ledリードフレーム及びその製造方法
JP2012028630A (ja) * 2010-07-26 2012-02-09 Dainippon Printing Co Ltd Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2012160581A (ja) * 2011-02-01 2012-08-23 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2013197471A (ja) * 2012-03-22 2013-09-30 Dainippon Printing Co Ltd Led用基板とその製造方法および半導体装置
JP2014195127A (ja) * 2014-07-02 2014-10-09 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2014207481A (ja) * 2014-07-18 2014-10-30 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US9263315B2 (en) 2010-03-30 2016-02-16 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
JP5861943B2 (ja) * 2011-01-27 2016-02-16 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにリードフレーム
JP2016181733A (ja) * 2016-07-22 2016-10-13 大日本印刷株式会社 Led用基板とその製造方法および半導体装置
JP2017017256A (ja) * 2015-07-03 2017-01-19 Shマテリアル株式会社 多列型led用リードフレーム及びledパッケージ、並びにそれらの製造方法
JP2017084907A (ja) * 2015-10-26 2017-05-18 Shマテリアル株式会社 リードフレームの製造方法
US9773960B2 (en) 2010-11-02 2017-09-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US11264546B2 (en) 2018-09-27 2022-03-01 Nichia Corporation Metallic structure for optical semiconductor device, method for producing the same, and optical semiconductor device using the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4758976B2 (ja) 2007-12-03 2011-08-31 日立ケーブルプレシジョン株式会社 半導体発光素子搭載用リードフレーム及びその製造方法並びに発光装置
KR20120089567A (ko) * 2009-06-24 2012-08-13 후루카와 덴키 고교 가부시키가이샤 광반도체 장치용 리드 프레임, 광반도체 장치용 리드 프레임의 제조방법, 및 광반도체 장치

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7648775B2 (en) 2004-12-03 2010-01-19 Ngk Spark Plug Co., Ltd. Ceramic substrate, ceramic package for housing light emitting element
JP2010028146A (ja) * 2004-12-03 2010-02-04 Ngk Spark Plug Co Ltd セラミック基板
JP2008226889A (ja) * 2007-03-08 2008-09-25 Stanley Electric Co Ltd 半導体発光装置およびその製造方法
WO2010119575A1 (ja) * 2009-04-16 2010-10-21 株式会社エノモト 表面実装型ledリードフレーム及びその製造方法
US9263315B2 (en) 2010-03-30 2016-02-16 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
US9966517B2 (en) 2010-03-30 2018-05-08 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
US9887331B2 (en) 2010-03-30 2018-02-06 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
JP2012028630A (ja) * 2010-07-26 2012-02-09 Dainippon Printing Co Ltd Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
US9773960B2 (en) 2010-11-02 2017-09-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP5861943B2 (ja) * 2011-01-27 2016-02-16 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにリードフレーム
JP2012160581A (ja) * 2011-02-01 2012-08-23 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2013197471A (ja) * 2012-03-22 2013-09-30 Dainippon Printing Co Ltd Led用基板とその製造方法および半導体装置
JP2014195127A (ja) * 2014-07-02 2014-10-09 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2014207481A (ja) * 2014-07-18 2014-10-30 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2017017256A (ja) * 2015-07-03 2017-01-19 Shマテリアル株式会社 多列型led用リードフレーム及びledパッケージ、並びにそれらの製造方法
JP2017084907A (ja) * 2015-10-26 2017-05-18 Shマテリアル株式会社 リードフレームの製造方法
JP2016181733A (ja) * 2016-07-22 2016-10-13 大日本印刷株式会社 Led用基板とその製造方法および半導体装置
US11264546B2 (en) 2018-09-27 2022-03-01 Nichia Corporation Metallic structure for optical semiconductor device, method for producing the same, and optical semiconductor device using the same

Also Published As

Publication number Publication date
JP3940124B2 (ja) 2007-07-04

Similar Documents

Publication Publication Date Title
KR101059361B1 (ko) 리드 프레임 및 반도체 발광장치
JP3940124B2 (ja) 装置
TWI557933B (zh) A manufacturing method of a wire frame or a substrate for a light emitting diode, a semiconductor device, and a wire frame or a substrate for a light emitting diode
TWI514629B (zh) A semiconductor light-emitting element mounting substrate, and a semiconductor light-emitting device using the same
JP2007201420A (ja) 半導体発光装置、半導体発光素子、および半導体発光装置の製造方法
JP2007067116A (ja) 発光装置
JP3991624B2 (ja) 表面実装型発光装置及びその製造方法
JP2013236005A (ja) Led用リードフレーム及び当該led用リードフレームを用いた半導体装置
JP2008135588A (ja) 発光装置用の支持体及びそれを用いた発光装置
JP7348567B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP4776175B2 (ja) 発光素子収納用パッケージおよびその製造方法および発光装置および照明装置
JP2004228549A (ja) 発光素子収納用パッケージおよび発光装置
JP2004207672A (ja) 発光素子収納用パッケージおよび発光装置
JP2011228687A (ja) Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法
JP2010206034A (ja) 光半導体装置用リードフレーム,光半導体装置用パッケージ,光半導体装置,光半導体装置用リードフレームの製造方法,光半導体装置用パッケージの製造方法および光半導体装置の製造方法
JP7116308B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP6206568B2 (ja) 半導体装置
JP2005072397A (ja) 発光素子収納用パッケージおよび発光装置
JP6701711B2 (ja) 発光装置
JP7148793B2 (ja) 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置
JP2012156409A (ja) バックライト用発光装置
JP2012028626A (ja) パッケージ成型体、ランプおよびパッケージ成型体の製造方法
JP2013183148A (ja) 半導体発光素子搭載用基板、半導体発光素子搭載用基板の製造方法及び半導体発光素子搭載用基板を用いた半導体発光装置
JP2002314144A (ja) 半導体素子及び発光ダイオードランプ
JP2010073756A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070329

R150 Certificate of patent or registration of utility model

Ref document number: 3940124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term