JP2012088453A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】素子基板の対向面の平坦性を確保し、対向基板の観察側から照射光に加え、素子基板の背面側からの照射光によってシール材を硬化させる。
【解決手段】素子基板の対向面における有効表示領域ａでは、反射性を有する画素電極１１８が所定のピッチでマトリクス状に配列する。平面視したときに有効表示領域ａよりも外側であってシール領域ｃよりも内側の無効表示領域ｂには、画素電極１１８と同一層からなる第１導電パターン１３１を設ける。シール領域ｃには画素電極１１８と同一層からなる第２導電パターン１３２を設ける。平面視したときの第２導電パターン１３２の面積密度は、第１導電パターン１３１の面積密度よりも小さくなるようにする。
【選択図】図９

Description

本発明は、例えば反射型液晶パネルのような電気光学装置および該電気光学装置を用いて画像を投射するプロジェクターなどの電子機器に関する。

例えば反射型液晶パネルは、一対の素子基板と対向基板とが、一定の間隙を保ちつつシール材によって貼り合わせられるとともに、この間隙に液晶が封入された構成となっている。素子基板のうち、対向基板に対向する面には、反射性を有する画素電極が画素毎にマトリクス状に配列する。一方、対向基板のうち、素子基板に対向する面には、コモン電極が、すべての画素電極に対向するように設けられている。
このような反射型液晶パネルのうち、特に表示領域が対角で１インチ以下のような、例えばプロジェクターのライトバルブに適用される液晶パネルには、画素電極の有無によって生じる段差が液晶配向の乱れや光学的な散乱などを生じさせて、コントラスト比を低下させてしまうことがある。この段差を解消するために、素子基板では、画素電極の表面を絶縁層で覆うとともに、ＣＭＰ（Chemical Mechanical Polishing）処理によって平坦化される。さらに、画素電極が配列する有効表示部の外側にも、表示には寄与しないが、画素電極と同一層からなる導電パターンを画素電極とほぼ同密度で設けて、有効表示部の縁端部の内側と外側とで平坦度に差が発生し難くする技術も提案されている（特許文献１参照）。

特開２００６−２６７９３７号公報（図４参照）

ところで、反射型液晶パネルでは、素子基板として光透過性を全く有しないシリコン基板が用いられる構成が多い。この構成において素子基板と対向基板とを貼り合わせるシール材に紫外線で硬化するような光硬化性樹脂を用いる場合、当該シール材を硬化させるためには対向基板側からのみ光を照射するしかない。このため、シール材を十分に硬化させることができない、または、硬化に十分な光量を照射するためには時間がかかる、という問題があった。
この問題は、素子基板に石英などの少なくとも紫外線を透過する性質を有する基板を用いるとともに、素子基板の背面側（対向基板とは反対側）からも光を照射して、すなわち基板両面から光を照射させる構成では発生し難い、と考えられる。しかしながら、上述したように素子基板にあっては、シール材が形成される予定の部分に、上記導電パターンが形成される点に留意する必要がある。すなわち、反射型液晶パネルで用いられる画素電極は、アルミニウムなどの反射性を有する金属層からなるので、素子基板の背面側から光を照射しても、シール材の直下に形成された導電パターンで反射してしまい、シール材に到達しにくい。このため、同様にシール材を十分に硬化させることができない等の問題が懸念された。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、素子基板の対向面の平坦性を確保した上で、対向基板の観察側から照射する光に加え、素子基板の背面側から照射した光によってシール材を硬化させることが可能な技術を提供することにある。

上記目的を達成するために本発明に係る電気光学装置にあっては、光透過性を有し、互いに対向配置された対向基板および素子基板と、前記対向基板と前記素子基板との間に挟持された電気光学素子と、前記対向基板および前記素子基板を互いに貼り合わせるシール材と、前記素子基板上の画像表示を行う有効画素部に配列されるとともに、反射性を有する複数の画素電極と、前記複数の画素電極と同一層からなり、平面視したときに前記有効画素部と前記シール材との間に設けられた第１導電パターンと、前記複数の画素電極と同一層からなり、平面視したときに前記シール材と重なる第２導電パターンと、を具備し、前記第２導電パターンは、平面視したときの単位面積当たりの面積密度が、前記第１導電パターンの面積密度よりも小さいことを特徴とする。シール材に重なる第２導電パターンは、有効画素部とシール材との間に設けられて素子基板の対向面を平坦化するための第１導電パターンよりも面積密度が小さいので、素子基板の背面側から光を照射したときでも、第２導電パターンによって反射する光量が少なくなる。したがって、その分だけ、第２導電パターン通過してシール材に到達する光量が多くなるので、素子基板の平坦性を確保した上で、素子基板の背面側から照射した光でシール材を十分に硬化させることが可能となる。なお、ここでいう光透過性とは、対向基板と素子基板とで若干意味が異なる。すなわち、対向基板は一般に観察側に位置するので、対向基板には、シール材を硬化させる光成分、例えば紫外線成分とともに、可視光を透過する性質が要求されるのに対し、素子基板には、シール材を硬化させる光成分だけを透過する性質があれば足りるからである。

上記構成において、前記第２導電パターンは、平面視したときに前記シール材の延設方向に対して交差する方向に延設する複数の配線を含むようにしても良い。このように構成すると、第２導電パターンは、シール材が設けられる部分においてスリット状で開口するので、素子基板の背面側から照射された光を、効率良くシール材に到達させることができるからである。
ここで、前記第２導電パターンに接続され、前記シール材の外側に形成された第３導電パターンを具備することにしても良い。このように構成すると、第３導電パターンを介して外部から第２導電パターンに電圧を印加することが容易となる。
このとき、第２導電パターンに印加する電圧としては、前記対向基板のうち前記素子基板との対向面に形成されたコモン電極に印加されるコモン電圧であることが望ましい。これにより、コモン電極および第２導電パターンで挟持されるシール材に直流成分の印加されることを回避することができる。
さらに、前記シール領域において、前記複数の配線同士を電気的に接続する接続部を有することが望ましい。接続部を有しないと、配線抵抗によってシール材に印加される電圧にバラツキが生じてしまうが、接続部を設けることによって、このようなバラツキを抑えることができる。

また、上記構成において、前記画素電極は、複数の走査線と複数のデータ線とを平面視したときの交差に対応して設けられ、前記画素電極が配列するピッチは、前記複数の走査線または前記複数のデータ線の配列間隔に等しく、前記複数の配線が配列するピッチは、前記画素電極が配列するピッチと等しいことが好まく、さらに、前記複数の配線の各幅は、平面視したときの前記画素電極の一辺よりも狭いことが好ましい。これによって、第２導電パターンの面積密度を、前記第１導電パターンの面積密度よりも小さくすることが容易となる。
上記構成において、前記画素電極、前記第１導電パターンおよび前記第２導電パターンに対し、前記対向基板とは反対側に位置する下層導電パターンを有するとき、平面視したときに、前記第２導電パターンは、前記下層導電パターンに対して重なる構成が好ましい。この構成によって、素子基板の背面側からの照射光が下層配線パターンによって遮光されてしまうことを防止することができる。
なお、本発明は、電気光学装置のほか、当該電気光学装置を含む電子機器としても概念することが可能である。このような電子機器としては、反射型液晶パネルによって反射された光変調画像を拡大投射するプロジェクターが挙げられる。

本発明の実施形態に係る反射型液晶パネルの構成を示す図である。 反射型液晶パネルにおける回路構成を示す図である。 反射型液晶パネルにおける画素の等価回路を示す図である。 反射型液晶パネルにおける画素構成を示す平面図である。 反射型液晶パネルにおける画素構成を示す平面図である。 反射型液晶パネルにおける画素構成を示す平面図である。 反射型液晶パネルにおける画素構成を示す部分断面図である。 反射型液晶パネルにおける素子基板の各領域を説明するための図である。 各領域における素子基板の電極の構成を示す平面図である。 シール領域等における素子基板の電極積層構造を示す断面図である。 反射型液晶パネルを適用したプロジェクターの構成を示す図である。

＜実施形態＞
以下、本発明の実施形態について説明する。この実施形態に係る電気光学装置は、後述するプロジェクターのライトバルブとして用いられる反射型の液晶パネルである。なお、本実施形態に係る液晶パネルの特徴部分は、シール材が重なる部分における配線の構造にあるが、その配線が有効表示部における導電層といかなる関係にあるのかを説明する必要があるので、まず、液晶パネルの構造の概略について説明する。また、以下の図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。

図１（Ａ）は、実施形態に係る液晶パネル１００の構造を示す斜視図であり、図１（Ｂ）は、図１（Ａ）におけるＨ−ｈ線で破断した断面図である。
これらの図に示されるように、液晶パネル１００は、画素電極１１８が形成された素子基板１０１と、コモン電極１０８が設けられた対向基板１０２とが、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられて、この間隙に例えばＶＡ（Virtical Alignment）型の液晶１０５が封入された構造になっている。

本実施形態において素子基板１０１および対向基板１０２には、それぞれガラスや石英などの光透過性を有する基板が用いられる。素子基板１０１にあっては、対向基板１０２よりも図１（Ａ）においてＹ方向のサイズが長いが、奥側（ｈ側）が揃えられた状態で貼り合わせられているので、素子基板１０１の手前側（Ｈ側）の一辺が対向基板１０２から張り出している。この張り出した領域にＸ方向に沿って複数の端子１０７が設けられる。なお、複数の端子１０７は、ＦＰＣ（Flexible Printed Circuits）基板に接続されて、外部上位装置から各種信号や各種電圧、映像信号が供給される構成となっている。

素子基板１０１において、対向基板１０２と対向する面に形成された画素電極１１８は、詳細には後述するが、アルミニウムなどの反射性金属層をパターニングしたものである。対向基板１０２において、素子基板１０１と対向する面に設けられたコモン電極１０８は、ＩＴＯ（Ind ium Tin Oxide）などの透明性を有する導電層である。
なお、シール材９０は、後述するように平面視したときに対向基板１０２の内縁に沿って額縁状に形成されるが、液晶１０５を封入するために、その一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材９２によって封止される。また、素子基板１０１の対向面および対向基板１０２の対向面には、電圧無印加状態において液晶分子を基板面の法線方向に沿って配向させる配向膜がそれぞれ設けられるが、図１（Ｂ）では省略されている。

図１（Ｂ）で示した素子基板１０１の領域ａ、ｂ、ｃ、ｄについて、図８を参照して説明する。図８は、図１（Ａ）において上方から、すなわち対向基板１０２から平面視したときに素子基板１０１を示す平面図である。
図８において、ａについては、表示に寄与する画素電極１１８がマトリクス状に配列する有効表示領域（有効画素部）であり、ｂについては、有効表示領域ａよりも外側に位置し、かつ、シール材９０が形成される領域の内側に位置する無効表示領域である。ｃについては、シール材９０が形成される領域に重なるシール領域であり、ｄについては、シール領域ｃの外側に位置するシール外側領域であり、端子１０７が配列する部分が除かれる。なお、図８においてはシール材９０の開口部分および封止材９２を省略している。

次に、液晶パネル１００の電気的な構成について図２を参照して説明する。ここで、図２は、図８とは反対に、図１（Ａ）において下方から、すなわち素子基板１０１の背面側から平面視したときの位置関係を示している。
上述したように、液晶パネル１００は、素子基板１０１と対向基板１０２とが一定の間隙を保って貼り合わせられるとともに、この間隙に、液晶１０５が挟持されている。素子基板１０１のうち、対向基板１０２との対向面には、複数ｍ行の走査線１１２が図においてＸ方向に沿って設けられる一方、複数ｎ列のデータ線１１４が、Ｙ方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保って設けられている。
素子基板１０１の有効表示領域ａでは、ｍ行の走査線１１２とｎ列のデータ線１１４との交差のそれぞれに対応して、スイッチング素子の一例としてｎチャネル型のＴＦＴ１１６と、反射性を有する画素電極１１８との組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極がデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。このため、本実施形態において有効表示領域ａには、画素電極１１８がｍ行ｎ列でマトリクス状に配列することになる。

なお、図２において、背面側からみた素子基板１０１の対向面は、紙面奥側になるので、走査線１１２や、データ線１１４、ＴＦＴ１１６、画素電極１１８などについては、破線で示すべきであるが、見難くなるので、それぞれ実線で示している。
本実施形態では、データ線１１４を区別するために、図２において左から順に１、２、３、…、（ｎ−１）、ｎ列目という呼び方をする場合がある。同様に、走査線１１２を区別するために、図２において上から順に１、２、３、…、（ｍ−１）、ｍ行目という呼び方をする場合がある。

データ線駆動回路１６０は、１、２、３、…、ｎ列目のデータ線１１４を駆動する。詳細にはデータ線駆動回路１６０は、端子１０７を介して供給された映像信号を、同じく端子１０７を介して供給された各種制御信号によって１、２、３、…、ｎ列のデータ線１１４に分配し保持させて、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘｎとして供給する。また、データ線駆動回路１６０は、図８に示されるように、無効表示領域ｂのうち、複数の端子１０７が設けられた一辺に沿った領域に設けられる。
２つの走査線駆動回路１７０は、１、２、３、…、ｍ行目の走査線１１２を両側から駆動する。詳細には、走査線駆動回路１７０は、端子１０７を介して供給された各種制御信号によって走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍをそれぞれ生成し、１、２、３、…、ｍ行目の走査線１１２の両側から供給する。また、走査線駆動回路１７０は、図８に示されるように、無効表示領域ｂのうち、データ線駆動回路１６０が形成される領域に隣接する２辺の領域にそれぞれ設けられる。

一方、対向基板１０２のうち、素子基板１０１との対向面には、透明性を有するコモン電極１０８が全面にわたって設けられる。コモン電極１０８には、素子基板１０１において、端子１０７、配線１０７ａ、および、対向基板１０１との導通点９４を順次介して、電圧ＬＣcomが印加される。なお、導通点９４は、平面視したときに図８に示されるように基板内周縁に形成されたシール材９０の枠外の四隅に位置し、銀ペーストなどの導通材によってコモン電極１０８と導通が図られている。

図３は、有効表示領域ａにおける画素１１０の等価回路を示す図であり、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成となる。
なお、図２では省略したが、実際には図３に示されるように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。この補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。本実施形態では、容量線１１５には、コモン電極１０８と同じ電圧ＬＣcomが印加される。

このような構成において、走査線駆動回路１７０が、ある１行の走査線を選択して、当該走査線１１２をＨレベルにすると、当該走査線にゲート電極が接続されたＴＦＴ１１６がオン状態になり、画素電極１１８がデータ線１１４に電気的に接続された状態になる。このため、走査線１１２がＨレベルであるときに、データ線駆動回路１６０が、階調に応じた電圧のデータ信号をデータ線１１４に供給すると、当該データ信号は、オン状態になったＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフ状態になるが、画素電極に印加された電圧は液晶素子１２０の容量性および補助容量１２５によって保持される。
走査線駆動回路１７０は、１行目からｍ行目までの走査線１１２を順番に選択するとともに、データ線駆動回路１６０が、選択された走査線１１２に位置する１行分の画素に対しデータ信号を、データ線１１４を介して供給することによって、すべての液晶素子１２０に階調に応じた電圧が印加・保持される。この動作が１フレーム（１垂直走査期間）毎に繰り返される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８の間によって生じる電界の強さに応じて液晶１０５の分子配向状態が変化する。

図１（Ａ）において対向基板１０２の上面から入射した光は、図示省略した偏光子、対向基板１０２、コモン電極１０８、液晶１０５という経路を辿った後、画素電極１１８によって反射して、それまでとは逆向きの経路を辿って出射する。このときに液晶素子１２０に入射する光量に対して出射する光量の比率、すなわち反射率は、液晶素子１２０に印加・保持された電圧が高くなるにつれて、大きくなる。
このようにして、液晶パネル１００では、液晶素子１２０毎に反射率が変化するので、液晶素子１２０が、表示すべき画像の最小単位である画素として機能することになる。液晶素子１２０は、平面視したときに画素電極１１８で規定されるので、画素電極１１８の配列する領域が上述した有効表示領域ａになる。

続いて、素子基板１０１のうち、有効表示領域ａの素子構造について説明する。
図４〜図６は、画素の構成を示す平面図であり、図７は、図４〜図６のＪ−ｊ線で破断した部分断面図である。なお、図４〜図６では、素子基板１０１を対向面から平面視したときに構造を説明するために、層間絶縁膜など非導電性の図示を省略するとともに、図４は、素子構造のうちデータ線層までを、図５は、シールド電極層を、図６は、画素電極層を、それぞれ示している。

まず、図７に示されるように、素子基板１０１の基材である基板１１には、下地絶縁膜４０が設けられ、さらに下地絶縁膜４０にポリシリコンからなる半導体層３０が設けられている。半導体層３０の表面は、熱酸化による絶縁膜３２で覆われている。半導体層３０の平面形状については、図４において縦方向に、すなわち、後に形成されるデータ線１１４が延在する方向に、長手が延在するような矩形に形成されている。
走査線１１２は、図４において横方向に延在するとともに矩形に形成された半導体層３０の中央部でほぼ直行するように配設されている。この結果、図４および図７に示されるように、半導体層３０のうち、走査線１１２と重なる部分がチャネル領域３０ａになる。
半導体層３０のうち、チャネル領域３０ａに対し図７において左方向（図４では下方向）がソース領域３０ｓであり、図７において右方向（図４では上方向）がドレイン領域３０ｄである。このうち、ソース領域３０ｓは、絶縁膜３２および第１層間絶縁膜４１をそれぞれ開孔するコンタクトホール５１を介して中継電極６１に接続されている。ドレイン領域３０ｄも同様に、絶縁膜３２および第１層間絶縁膜４１をそれぞれ開孔するコンタクトホール５２を介して中継電極６２に接続されている。

中継電極６１、６２は、第１層間絶縁膜４１上に成膜された導電性のポリシリコン膜をそれぞれパターニングしたものである。中継電極６１の平面形状については、コンタクトホール５１よりも一回り大きい程度であり、上層に位置するデータ線１１４の分岐部分に隠れてしまうので、図４では省略している。一方、中継電極６２については、半導体層３０を覆うように図４において縦方向に延在する部分と、走査線１１２を覆うように横方向に延在する部分とを含む略Ｔ字形状となっている。
図７において第１層間絶縁膜４１または中継電極６１、６２を覆うように誘電体層３４が成膜されている。なお、誘電体層３４は、例えばシリコン酸化膜である。

データ線１１４および容量電極１１５ｂは、誘電体層３４を覆うように形成された導電性の二層膜をパターニングしたものである。詳細には、下層として成膜された導電性のポリシリコン膜と、上層として成膜されたアルミニウム膜との二層膜（データ線層２１）をパターニングしたものである。
データ線１１４については、図４において半導体層３０の左隣に、走査線１１２と直交する縦方向に延在するとともに、半導体層３０におけるソース領域３０ｓ（中継電極６１）に向かって分岐するように形成されて、誘電体層３４を開孔するコンタクトホール５０を介して中継電極６１に接続されている。したがって、データ線１１４は、中継電極６１を介してソース領域３０ｓに接続されることになる。
容量電極１１５ｂについては、中継電極６２を覆うように略Ｔ字形状となっているが、ドレイン領域３０ｄに繋がるコンタクトホール５３を避けるために、一部、切り欠かれた形状になっている。

図７において、データ線１１４、容量電極１１５ｂまたは誘電体層３４を覆うように第２層間絶縁膜４２が形成されている。中継電極７１およびシールド電極７２は、第２層間絶縁膜４２を覆うように形成された導電性の二層膜をパターニングしたものである。詳細には、下層として成膜されたアルミニウム膜と、上層として成膜された窒化チタン膜との二層膜（シールド電極層２２）をパターニングしたものである。
中継電極７１は、第２層間絶縁膜４２および誘電体層３４をそれぞれ開孔するコンタクトホール５３を介して中継電極６２に接続されている。また、シールド電極７２については、第２層間絶縁膜４２を開孔するコンタクトホール５４を介して容量電極１１５ｂに接続されている。
シールド電極７２の平面形状については、平面視したときに図５に示されるように、データ線１１４および半導体層３０を覆うように縦方向に延在し、かつ、走査線１１２の上方で右横方向に突出するように、形成されている。シールド電極７２は、この右横の突出部分に設けられるコンタクトホール５４を介して容量電極１１５ｂに接続される。
一方、中継電極７１の平面形状については、同じく図５に示されるように、走査線１１２の上方で、シールド電極７２の右横の突出部分に隣り合うような矩形に、画素毎に島状に形成されている。

図７において、中継電極７１、シールド電極７２または第２層間絶縁膜４２を覆うように第３層間絶縁膜４３が形成されている。画素電極１１８は、第３層間絶縁膜４３を覆うように形成されたアルミニウム膜（画素電極層２３）をパターニングしたものであり、第３層間絶縁膜４３を開孔するコンタクトホール５５を介して中継電極７１に接続されている。したがって、画素電極１１８は、中継電極７１および中継電極６２を順次介してドレイン領域３０ｄに接続されることになる。
画素電極１１８の平面形状については、図６に示されるように、ほぼ正方形であり、その配置については、図５において破線で示されるように、正方形の各辺が平面視したときに走査線１１２およびデータ線１１４の内に含まれるような位置関係にある。

当該画素電極１１８または第３層間絶縁膜４３を覆うように、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料とした化学気相成長によってシリコン酸化膜が形成される。このとき、シリコン酸化膜は、画素電極１１８の表面にも形成されるが、ＣＭＰ処理で削り落とされるので、結果的にシリコン酸化膜３６は、図７に示されるように、隣り合う画素電極１１８同士の隙間部分だけに残る。この処理によって、素子基板１０１の対向面が平坦化される。
そして、平坦化された表面に、無機材料からなる配向膜３８が形成される。この配向膜３８は、詳細には図示省略するが、例えばシリコン酸化物の斜法蒸着によって、複数の微小な柱状構造体を同一方向に傾斜した状態で気相成長させたものである。

このような構成においてシールド電極７２は、特に図示しないが、シール外側領域ｃまで引き出される。そして、例えば図２において端子１０７および接続点１０７ｂを介して、コモン電極１０８と同じ電圧ＬＣcomが共通に印加される。このため、有効表示領域ａにおいて、データ線１１４がデータ信号の供給により電圧変動しても、画素電極１１８では、特にオフ状態のＴＦＴ１１６に係る画素電極１１８では、容量カップリングによる電位変動が抑えられる。
さらに、平面視したときに対向基板１０２からの入射光は、隣り合う画素電極１１８の隙間部分において画素電極１１８で反射されずに侵入してしまうが、半導体層３０はシールド電極７２によって覆われているので、対向面側からの侵入光によってＴＦＴ１１６のオフリーク特性が損なわれない。
また、補助容量１２５は、中継電極６２と誘電体層３４と容量電極１１５ｂとの積層構造によって構成される。容量電極１１５ｂは、画素毎に個別の島状に形成されるが、コンタクトホール５４を介してシールド電極７２に接続されるので、各画素にわたって電圧ＬＣcomが共通に印加される。このため、等価回路でみれば、図３に示した通りになる。

本実施形態では、有効表示領域ａにおいて、アルミニウムを含む導電層は、積層の順序でいえば、データ線１１４および容量電極１１５ｂを構成するデータ線層２１と、中継電極７１およびシールド電極７２を構成するシールド電極層２２と、画素電極１１８を構成する画素電極層２３との計三層である。
そこで次に、これらの三層の導電パターニングが、無効表示領域ｂ、シール領域ｂおよびシール外側領域ｃで、どのように構成されているかについて説明する。

図９（Ａ）は、図８におけるＬ領域、すなわち端子１０７が配列する一辺近傍を、有効表示領域ａから、無効表示領域ｂ、シール領域ｃ、シール外側領域ｄまでにかけて、部分的に拡大した平面図であって、素子基板１０１の対向面を平面視したときの画素電極層２３のパターニング形状を示している。
この図に示されるように、また上述したように、有効表示領域ａでは、画素電極１１８がマトリクス状に配列している。ここで、画素電極１１８のＸ方向のサイズをＷx、Ｙ方向のサイズをＷyとする。なお、本件では、画素電極１１８を正方形としているので、ＷxイコールＷyである。
また、画素電極１１８の配列ピッチを対角中心でとって、Ｘ方向のピッチをＰxとし、Ｙ方向のピッチをＰyとしたとき、ピッチＰxはデータ線１１４の配列間隔に等しく、ピッチＰyは走査線１１２の配列間隔に等しくなる。なお、画素電極１１８を正方形としているので、ＰxイコールＰyである。
なお、実施形態では、画素電極１１８を正方形とするが、ライトバルブ以外の他の用途、例えばデジタルスチルカメラのＥＶＦ（Electronic View Finder）などに適用する場合、１ドットが例えばＲ（赤）、Ｇ（緑）、Ｂ（青）の３つの画素に分割されるとともに、１ドットが正方形となるように構成されるので、画素電極１１８は長方形になる。このため、画素電極１１８のサイズは、必ずしもＷxイコールＷyではなく、ピッチについても、必ずしもＰxイコールＰyではない。

無効表示領域ｂでは、画素電極層２３をパターニングした第１導電パターン１３１が設けられる。この第１導電パターン１３１は、Ｘ方向のサイズがＷxで、Ｙ方向のサイズがＷyである電極１３５を、すなわち画素電極１１８と同じサイズの電極１３５を、画素電極１１８の配列そのままにマトリクス配列させるとともに、縦および横で隣合うもの同士を、各辺中央付近で接続してパターン化したものである。したがって、電極１３５は、互いに電気的な導通が図られている。
もちろん、第１導電パターン１３１と画素電極１１８とは導通していない。

シール領域ｃでは、画素電極層２３をパターニングした第２導電パターン１３２が設けられる。第２導電パターン１３２は、Ｌ領域では、ピッチＰxの間隔で互いに平行に、シール材の延設方向に対して直交方向（図９（Ａ）ではＹ方向）に延在するように設けられた複数の配線１３６を有する。ここで、複数の配線１３６の各々は、無効表示領域ｂとの境界で第１導電パターン１３１にそれぞれ接続されている。
また、配線１３６の線幅Ｗ3は、画素電極１１８および電極１３５のサイズＷxよりも狭い。このため、第２導電パターン１３２は、画素電極１１８同士または電極１３５同士の隙間（Ｐx−Ｗx）よりも広い幅（Ｐx−Ｗ3）で開口するスリット１３７を複数有することになる。換言すれば、平面視したときにシール領域ｃにおいて第２導電パターン１３２が単位面積当たりに占める面積の割合を示す面積密度は、無効表示領域ｂにおいて第１導電パターン１３１の面積密度よりも小さいので、その分だけ、第２導電パターン１３２の開口率は、第１導電パターン１３１の開口率よりも大きくなっている。
さらに、第２導電パターン１３２は、シール材の延設方向（図９（Ａ）ではＸ方向）に延在して、複数の配線１３６同士を短絡させる配線１３８を含む。
なお、この配線１３８は、図９（Ａ）の例では、１本であるが複数本であっても良い。

シール外側領域ｄでは、画素電極層２３をパターニングした第３導電パターン１３３が設けられる。この第３導電パターン１３３は、画素電極１１８と同じサイズの電極１３９を、画素電極１１８の配列そのままにマトリクス配列させるとともに、縦および横で隣合うもの同士を、各辺中央付近で接続してパターン化したもの、すなわち、第１導電パターン１３１と同じ基本パターンの繰り返しとなっている。
なお、第３導電パターン１３３は、シール領域ｃの境界で配線１３６にそれぞれ接続されている。一方、第３導電パターンには、例えば図２に示されるように端子１０７と、シール外側領域ｄに含まれる接続点１０７ｃ（図９（Ａ）では省略）とを介して電圧ＬＣcomが印加されている。
したがって、第３導電パターン１３３を介し、第２導電パターン１３２および第１導電パターン１３１にも、電圧ＬＣcomが印加されることになる。

ところで、本実施形態では、シール外側領域ｄから、有効表示領域ａに形成された各種電極等に接続するための配線や、無効表示領域ｂに形成されたデータ線駆動回路１６０および走査線駆動回路１７０に信号等を供給するための配線が、データ線層２１およびシールド電極層２２のパターニングによって形成されている。
そこで次に、特にシール領域ｃの近傍において、データ線層２１およびシールド電極層２２をパターニングした配線について説明する。なお、データ線層２１およびシールド電極層２２については、画素電極層２３よりも下層に位置する（図７参照）。このため、データ線層２１およびシールド電極層２２をパターニングした配線を総称するときには、下層導電パターンと呼ぶことがある。

図９（Ｂ）は、図９（Ａ）と同様に図８におけるＬ領域を拡大した平面図であって、素子基板１０１の対向面から平面視したときにシールド電極層２２のパターニングした形状を示している。
この図に示されるように、シール領域ｃでは、シールド電極層２２をパターニングした複数の配線１４１が、平面視したときに第２導電パターン１３２を構成する配線１３６に重なるように設けられる。詳細には、複数の配線１４１は、ピッチＰxの間隔でシール材の延設方向に対して直交方向に延在するように互いに平行に設けられるとともに、配線１４１の線幅をＷ2としたとき、線幅Ｗ2が配線１３６の線幅Ｗ3になるように、線中心を揃えて形成される。

なお、図９（Ｂ）においては、実線で示される配線１４１の位置関係を示すために、画素電極層２３をパターニングした電極１３５、１３９等が破線で表されている。
シールド電極層２２をパターニングした配線１４１は、図９（Ｂ）の無効表示領域ｂにおいて途中で終端しているが、これは例えば、さらに下層に設けられる配線層などにコンタクトホールを介して接続されるためである。実際には、配線１４１は、無効表示領域ｂにおける配線の用途、性質などに応じて様々な形状にパターニングされる。同様に、シール外側領域ｄにおいて、配線１４１はシール領域ｃと同形状となっているが、実際には、用途などに応じて様々な形状にパターニングされる。
また、複数の配線１４１は、電気的に互いに独立して用いられることが多いため、第２導電パターン１３２の配線１３８のような、配線同士を短絡させる配線は設けられていない。

シール領域ｃにおいて、シールド電極層２２をパターニングした配線１４１の下層には、データ線層２１をパターニングした複数の配線１５１が、平面視したときに配線１３６、１４１との双方に重なるように設けられる。詳細には、複数の配線１５１についても、ピッチＰxの間隔でシール材の延設方向に対して直交方向に延在するように互いに平行に設けられるとともに、配線１５１の線幅をＷ1としたとき、線幅Ｗ1が配線１４１の線幅Ｗ2になるように、線中心を揃えて形成される。
このため、シール領域ｃにおける平面視したときに配線１５１の形状は、配線１４１と区別がつかないので、図９（Ｂ）では括弧書としている。
無効表示領域ｂおよびシール外側領域ｄにおいて、配線１５１は、その用途等に応じて様々な形状にパターニングされる点についても配線１４１と同様である。

図１０は、図９（Ａ）または（Ｂ）におけるＫ−ｋ線で破断したときの部分断面図である。なお、図９（Ａ）および（Ｂ）は、素子基板１０１のみを示しているが、図１０では、対向基板１０２についても便宜的に示している。
図１０に示されるように、素子基板１０１においてシール領域に形成された第２導電パターン１３２（配線１３６）は、下層導電パターンの配線１４１および配線１５１に対して上層で重なる位置に設けられている。このため、素子基板１０１と対向基板１０２との貼り合わせに際し、素子基板１０１の背面側から照射した光は、スリット１３７を介してシール材９０に到達する。
また、第１導電パターン１３１、第２導電パターン１３２および第３導電パターン１３３を構成しない部分、すなわち、無効表示領域ｂ、シール領域ｃおよびシール外側領域ｄにおいて画素電極層２３が存在しない部分には、有効表示領域ａと同様なＣＭＰ処理によって、シリコン酸化膜３６が埋め込まれている。このため、素子基板１０１の対向面（表面）は、有効表示領域ａのみならず、その周辺領域についても平坦化されている。
したがって、本実施形態によれば、素子基板１０１の平坦性を確保した上で、対向基板１０２の観察側から照射した光に加えて素子基板１０１の背面側から照射した光によってシール材を硬化させることが可能になる。
なお、本実施形態において、シール外側領域ｃにおいて第３導電パターン１３３を形成し、ＣＭＰ処理を施している理由は次の通りである。すなわち、素子基板１０１は、実際には、ウェハー上に複数個形成された後にダイシングによって１つ１つ個別に切り出されるが、ＣＭＰ処理はウェハーの段階で実行されるので、隣接する素子基板同士の境界にも第３導電パターン１３３を残した方が、残しておかない場合と比較して、より平坦性を確保することができるからである。

また、シール領域ｃにおいてシール材９０は、コモン電極１０８と第２導電パターン１３２（配線１３６）とによって挟持された構造になる。第２導電パターン１３２には端子１０７、接続点１０７ｃおよび第３導電パターン１３３を順次介してコモン電極１０８と同じ電圧ＬＣcomが印加されるので、シール材９０に印加される電圧はゼロになる。このため、直流印加によって保湿性を劣化させる成分がシール材９０に含まれていても、そのような劣化を防止することが可能になる。
くわえて、第２導電パターン１３２は、複数の配線１３６をそれぞれシール材の延設方向に対して交差する直交方向に延在させるとともに、シール材の延設方向に並べて配列したものであるが、これらの配線１３６同士は、配線１３８によって短絡されている。このため、シール領域ｃにおいて、配線１３６には、配線抵抗によって異なる電圧が印加されないようになっている。
さらに、第１導電パターン１３１にも、第３導電パターン１３３および第２導電パターン１３２を介して電圧ＬＣcomが印加されるので、無効表示領域ｂにおいて液晶１０５にも直流成分が印加されることはない。

なお、シール領域ｃについては、端子１０７が配列する一辺近傍のＬ領域を例にとって説明したが、走査線駆動回路１７０が設けられる例えばＭ領域については、図９を反時計回りに９０度回転させた内容となる。このとき、シール材の延設方向がＹ方向になるので、第２導電パターン１３２においては、配線１３６の延在方向がＸ方向になり、これらの配線１３６同士を短絡させる配線１３８の延在方向がＹ方向になる。配線１３６の配列ピッチは、走査線１１２の配列間隔と等しくなる。

また、本実施形態に係る液晶パネル１００では、シール領域ｃにおいて画素電極層２３をパターニングした配線１３６の線幅Ｗ3、シールド電極層２２をパターニングした配線１４１の線幅Ｗ2、および、データ線層２１をパターニングした配線１５１の線幅Ｗ1、をそれぞれＷ3＝Ｗ2＝Ｗ1としたが、対向面から平面視したときに互いに重なって、下層導電パターンが配線１３６から張り出さないような位置関係であれば良い。この位置関係を満たす限り、Ｗ3≧Ｗ2≧Ｗ1であって良い。
下層導電パターンには、データ線層２１およびシールド電極層２２をパターニングしたものを用いたが、走査線１１２を構成するポリシリコン膜や、中継電極６１、６２を構成するポリシリコン膜を用いても良い。

また、本発明は、液晶パネルに限定されるものではなく、２枚の基板間において、シール材に囲まれた表示領域内に、電気光学物質を挟持する表示パネルであれば良い。例えば、有機ＥＬパネル、無機ＥＬパネル、電気泳動装置等にも適用可能である。これらの構成であっても、上述した実施形態、変形例とおよび略同様な作用効果を得ることができる。

＜電子機器＞
次に、上述した実施形態に係る反射型の液晶パネル１００を適用した電子機器について説明する。図１１は、液晶パネル１００をライトバルブとして用いてプロジェクター１１００の構成を示す平面図である。
この図に示されるように、プロジェクター１１００は、実施形態に係る反射型の液晶パネル１００を、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応させた３板式である。プロジェクター１１００の内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクター１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。この第１のインテグレータレンズ１１２０により、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることになる。

さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッター１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、液晶パネル１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、液晶パネル１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、液晶パネル１００Ｇによって変調される。
ここで、液晶パネル１００Ｒ、１００Ｇおよび１００Ｂは、上述した実施形態における液晶パネル１００と同様であり、供給されるＲ、Ｇ、Ｂの各色に対応するデータ信号でそれぞれ駆動されるものである。すなわち、このプロジェクター１１００では、液晶パネル１００が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられて、Ｒ、Ｇ、Ｂの各色に対応する映像信号に応じてそれぞれ駆動される構成となっている。

液晶パネル１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッター１１４０によって順次合成された後、投射光学系１１６０によって、スクリーン１１７０に投射される。なお、液晶パネル１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
なお、電子機器としては、図１１を参照して説明したプロジェクターの他、上述したＥＶＦや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどが挙げられる。

９０…シール材、１００…液晶パネル、１０１…素子基板、１０２…対向基板、１０５…液晶、１０８…コモン電極、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶素子、１３１…第１導電パターン、１３２…第２導電パターン、１３３…第３導電パターン、１３６、１３８、１４１、１５１…配線、１３７…スリット、１１００…プロジェクター

Claims (9)

1. 光透過性を有し互いに対向配置された対向基板及び素子基板と、
   前記対向基板と前記素子基板との間に挟持された電気光学素子と、
   前記対向基板および前記素子基板を互いに貼り合わせるシール材と、
   前記素子基板上の画像表示を行う有効画素部に配列されるとともに、反射性を有する複数の画素電極と、
   前記複数の画素電極と同一層からなり、平面視したときに前記有効画素部と前記シール材との間に設けられた第１導電パターンと、
   前記複数の画素電極と同一層からなり、平面視したときに前記シール材と重なる第２導電パターンと、
   を具備し、
   前記第２導電パターンは、平面視したときの単位面積当たりの面積密度が、前記第１導電パターンの面積密度よりも小さい
   ことを特徴とする電気光学装置。
2. 前記第２導電パターンは、
   平面視したときに前記シール材の延設方向に対して交差する方向に延設する複数の配線を含む
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記第２導電パターンに接続され、前記シール材の外側に形成された第３導電パターンを具備する
   ことを特徴とする請求項２に記載の電気光学装置。
4. 前記対向基板のうち前記素子基板との対向面に形成され、所定のコモン電圧が印加されるコモン電極を有し、
   前記第２導電パターンには、前記第３導電パターンを介し前記コモン電圧が印加される
   ことを特徴とする請求項３に記載の電気光学装置。
5. 前記第２導電パターンは、前記複数の配線同士を電気的に接続する接続部を含む
   ことを特徴とする請求項４に記載の電気光学装置。
6. 前記画素電極は、複数の走査線と複数のデータ線とを平面視したときの交差に対応して設けられ、
   前記画素電極が配列するピッチは、前記複数の走査線または前記複数のデータ線の配列間隔に等しく、
   前記複数の配線が配列するピッチは、前記画素電極が配列するピッチと等しい
   ことを特徴とする請求項２に記載の電気光学装置。
7. 前記複数の配線の各幅は、
   平面視したときの前記画素電極の一辺よりも狭い
   ことを特徴とする請求項６に記載の電気光学装置。
8. 前記画素電極、前記第１導電パターンおよび前記第２導電パターンに対し、前記対向基板とは反対側に位置する下層導電パターンを有し、
   平面視したときに
   前記第２導電パターンは、前記下層導電パターンに対して重なる
   ことを特徴とする請求項２に記載の電気光学装置。
9. 請求項１乃至８のいずれかに記載の電気光学装置を有する
   ことを特徴とする電子機器。

Images