JP4182766B2 - アクティブマトリクス基板、電気光学装置、電子機器 - Google Patents
アクティブマトリクス基板、電気光学装置、電子機器 Download PDFInfo
- Publication number
- JP4182766B2 JP4182766B2 JP2003032556A JP2003032556A JP4182766B2 JP 4182766 B2 JP4182766 B2 JP 4182766B2 JP 2003032556 A JP2003032556 A JP 2003032556A JP 2003032556 A JP2003032556 A JP 2003032556A JP 4182766 B2 JP4182766 B2 JP 4182766B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- signal line
- active matrix
- electrostatic shielding
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板及びこのアクティブマトリクス基板を備えた電気光学装置並びに電子機器に関する。
【０００２】
【従来の技術】
表示装置の分野では、高輝度化や高精細化に対するニーズが高く、このようなニーズに応えるものとして、アクティブマトリクス型の表示装置の研究開発が盛んに行なわれている。
【０００３】
ところで、上述の表示装置では、画素電極をマトリクス駆動するために、画素電極の形成されたアクティブマトリクス基板上に走査線や信号線等の各種配線やこれらの配線に接続される薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を形成する必要がある。また、画素電極に対して十分な駆動電圧を供給するために、ＴＦＴに対して蓄積容量を画素電極と並列に設けたものが広く用いられている。しかし、このように画素内に様々な配線や素子を形成した結果、画素の開口率が低下し、表示の輝度の低下や消費電力の増大等の課題が生じていた。
【０００４】
このため、上記配線やＴＦＴの上に絶縁膜を設け、この絶縁膜の上に画素電極を上置きする構造が提案されている。
図１３は、画素電極を絶縁膜上に上置きした従来の液晶装置の画素構造の一例を示す平面図である。図１３に示す液晶装置では、縦横に配された走査線ＳＬと信号線ＤＬとの交点に対応して薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴと略記する）が設けられ、このＴＦＴに対して蓄積容量Ｓが導電接続されている。
【０００５】
蓄積容量Ｓは、絶縁膜を介して対向する容量電極Ｓ１，共通容量電極Ｓ２からなる。容量電極はＴＦＴに導電接続されており、更に、コンタクトホールＨ１を介して画素電極Ｐに導電接続されている。一方、共通容量電極Ｓ２は外部端子を介して定電位（例えば、接地電位，電源電位或いは対向基板側の共通電極電位と同電位）に設定されている。これらの電極Ｓ１，Ｓ２は、開口率を稼ぐために、走査線ＳＬと平面的に重なるように設けられた本線部を有し、更に、容量を稼ぐために、この本線部から信号線ＤＬに沿って分岐した分岐部を有している。画素電極Ｐは、層間絶縁膜を介してこれらの配線Ｓｌ，ＤＬ及び蓄積容量Ｓの上層側に設けられており、開口率を稼ぐために、画素電極Ｐの端部は配線ＳＬ，ＤＬと一部平面的に重なるように配置されている。なお、図１３では、画素電極Ｐの輪郭を２点鎖線Ｐａで示している。このように画素電極Ｐを上置きした構造では、配線Ｓｌ，ＤＬと画素電極Ｐとの間のマージンが不要となるため、画素電極の面積を広く取ることができる。
【０００６】
しかし、配線ＳＬ，ＤＬと画素電極Ｐとを平面的に重ねた場合、これらの間に容量結合が生じ、クロストークが発生するという新たな課題が生じる。特に、信号線ＤＬに供給される画像信号の変動量は走査信号ＳＬのそれに比べて大きいため、信号線ＤＬと画素電極Ｐ或いは信号線ＤＬと蓄積容量Ｓとの間の容量結合により、大きなクロストークが発生する。
従来、クロストークを防止する方法としては、例えば特許文献１，２に開示されるように、画素電極Ｐと信号線ＤＬとの間に静電遮蔽用のシールド電極を設ける方法が提案されている。
【０００７】
【特許文献１】
特開平５−２０３９９４号公報
【特許文献２】
特開平１１−３１６３９１号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の方法を採用して信号線と画素電極との間の容量結合を防止した場合、信号線に沿う方向のクロストークは低減できるものの、これと略直交する方向（即ち走査線に沿う方）のクロストークが残存していた。
本発明は、上述の課題に鑑み創案されたもので、クロストークを防止できるようにしたアクティブマトリクス基板及びこのアクティブマトリクス基板を備えた電気光学装置並びに電子機器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明者らは、上述した信号線に直交する方向のクロストークの発生原因について鋭意研究を重ねた結果、このクロストークは画素電極と蓄積容量との間の容量結合に起因することを見出した。すなわち、図１３に示した従来の構成において、走査線ＳＬに平行に延在する蓄積容量Ｓの定電位側の電極（即ち、共通容量電極）Ｓ２と信号線ＤＬとが容量結合し、信号線ＤＬを通る画像信号によってこの電極Ｓ２の電位が変動されることで、電極Ｓ２に平行な方向のクロストーク（以下、このクロストークを横クロストークといい、画素電極Ｐと信号線ＤＬとの容量結合に起因するクロストーク（以下、縦クロストークという）と区別する）が生じることを解明した。
【００１０】
上述したように、定電位側の電極Ｓ２は、蓄積容量を稼ぐために、走査線ＳＬに平行に延びる本線部と、この本線部から屈曲して信号線ＤＬに平行に延びる分岐部とを有しており、この分岐部において信号線ＤＬと大きな容量結合を生じる。そして、信号線ＤＬを通る画像信号により電極Ｓ２の電位が変動された場合、この変動電位は一定時間で減衰するが、電極Ｓ２の電気抵抗が高いと変動電位が解消されない内に次の画像信号が蓄積容量Ｓに書き込まれてしまい、表示が大きく乱れる。
【００１１】
以上のことから、本発明者らは、横クロストークと上記定電位側電極の電気抵抗との関係に着目して本発明を創案するに至った。
すなわち、上記目的を達成するために、本発明のアクティブマトリクス基板は、複数の走査線と、上記走査線に交差して設けられた複数の信号線と、上記走査線と上記信号線との交差部に対応して設けられた薄膜トランジスタと、上記薄膜トランジスタに対応して設けられた画素電極と、上記薄膜トランジスタに対応して設けられた蓄積容量と、上記画素電極を形成する層と上記信号線を形成する層との間に設けられ、且つ平面視で上記信号線に重なるように設けられるとともに、上記蓄積容量の定電位側の電極に導電接続された静電遮蔽電極とを備えたことを特徴とする。
【００１２】
図１４に、本発明のアクティブマトリクス基板の平面構造の一例を示す。なお、図１４では、図１３に示す従来の構造と比較するために、本発明の要部構造のみ図１３と異ならせ、他の部分を図１３と同様の構成としているが、各種配線や電極の形状及び蓄積容量の配置等については図１４に示したものに限定されない。また、図１４では配線構造のみ取り出して示し、薄膜トランジスタや他の具体的な層構造を省略している。
本アクティブマトリクス基板は、図１３に示した従来の構成において、画素電極Ｐ（輪郭部分を２点鎖線Ｐａで示す）と信号線ＤＬとの間に静電遮蔽電極ＳＥが設けられるとともに、この静電遮蔽電極ＳＥと蓄積容量Ｓの定電位側電極Ｓ２とが導電接続された構造を有する。ここで、図１４では、定電位側電極Ｓ２と静電遮蔽電極ＳＥとは、例えばコンタクトホールＨ２を介して導電接続されている。
【００１３】
本構成によれば、定電位に設定された静電遮蔽電極ＳＥにより信号線ＤＬがシールドされるため、信号線ＤＬを通る画像信号による画素電極電位への影響（即ち、縦クロストーク）を抑えることができる。一方、この静電遮蔽電極ＳＥは蓄積容量Ｓの定電位側の電極Ｓ２に接続されてこの電極Ｓ２の電気抵抗を低減しているため、信号線ＤＬと蓄積容量Ｓとの間の容量結合に起因した横クロストークも抑えることができる。つまり、本構成では、蓄積容量Ｓの定電位側電極Ｓ２の電気抵抗が小さいため、仮に、この定電位側電極Ｓ２の電位が、信号線ＤＬを通る画像信号によって変動されても、この電位変動は速やかに解消される。このように本発明によれば、縦クロストークと横クロストークとの双方を効果的に防止することができる。
【００１４】
なお、上記画素電極を形成する層と上記信号線を形成する層とが平面視で一部重なるように配置することが好ましく、これにより、画素の開口率を大きく取ることができる。
また、静電遮蔽電極を湾曲した形状とし、この静電遮蔽電極により、信号線の上記画素電極に対向する上部端面のみならず、この上部端面に隣接する側部端面の少なくとも一部が覆われるような構成とすることが好ましい。このように信号線の周囲が静電遮蔽電極により包み込まれるようにすることで、一層高い静電遮蔽効果を得ることができる。
【００１５】
また、蓄積容量の定電位側電極の電気抵抗をより低減すべく、上記定電位側電極に導電接続される上記静電遮蔽電極には金属材料を用いることが好ましい。一方、画像の明るさを優先する場合には、上記静電遮蔽電極に透光性を有する導電部材を用いることが好ましい。この場合、開口率を損なうことなく信号線の周囲を静電遮蔽電極により十分カバーできる。
【００１６】
また、本発明の電気光学装置は、上述のアクティブマトリクス基板と、このアクティブマトリクス基板上に積層された電気光学層とを備えたことを特徴とする。本構成によれば、クロストークの少ない高品質な表示が可能となる。
なお、電気光学層としては、液晶や電気泳動物質等の電気光学材料や、エレクトロルミネッセンス素子等の電気光学素子を例示することができる。
また、本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。本構成によれば、クロストークの少ない高品質な表示が可能な表示部を備えた電子機器を提供できる。
【００１７】
【発明の実施の形態】
［第１実施形態］
以下、図１〜図７を参照しながら、本発明の第１実施形態に係る電気光学装置の一例について説明する。本実施形態の電気光学装置は、投射型液晶表示装置に用いられる透過型の液晶装置である。図１は本実施形態の液晶装置の全体構成を説明するための図であり、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図、図２は本液晶装置のマトリクス状に配置された複数の画素におけるスイッチング素子や信号線等の等価回路図、図３は信号線、走査線、画素電極等が形成されたアクティブマトリクス基板の一つの画素の構造を示す要部平面図、図４〜図６はいずれも図３の断面構造を示す図であり、図５は図３のＡ−Ａ′線断面図図６は図３のＢ−Ｂ′線断面図、図７は表示領域端部の配線構造を示す要部平面図である。なお、以下の全ての図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。従って、例えば配線等の幅を有する部材の場合、図では相互に幅が異なって示されているが、実際には同一の幅で形成されたり、またこの逆で、実際にも図と同様に幅が異なって形成されることもあり得る。また、本明細書では、本液晶素子を構成する各部材の液晶層側の面を「内面」、それと反対側の面を「外面」という。
【００１８】
図１に示すように、本実施形態の液晶装置は、一対の基板間に液晶が封入されたものであり、一方の基板をなす薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと略記する）アレイ基板（アクティブマトリクス基板）１００と、これに対向配置された他方の基板をなす対向基板２００とを備えている。
【００１９】
ＴＦＴアレイ基板１００の上には、シール材５１がその縁に沿って設けられており、このシール材５１を介して基板１００，２００が貼り合わされている。図１において、符号５１は表示領域であり、符号５３は、表示領域５２の外側の領域である非表示領域を示している。非表示領域５３には、データ線駆動回路１１および外部回路接続端子１２がＴＦＴアレイ基板１００の一辺に沿って設けられており、この１辺に隣接する２辺に沿って走査線駆動回路１４が設けられ、残る一辺に沿ってプリチャージ回路１３が設けられている。また、基板端部には、データ線駆動回路１１、プリチャージ回路１３、走査線駆動回路１４と外部回路接続端子１２との間をつなぐための複数の配線１５が設けられている。さらに、対向基板２００のコーナー部に対応する位置には、ＴＦＴアレイ基板１００と対向基板２００との間で電気的導通をとるための導通材１６が設けられている。
【００２０】
図２に示すように、表示領域５２には、複数の走査線１２０と、走査線１２０に対して交差する方向に延在する複数の信号線１１０と、信号線１２０に並列に延在する複数の共通容量電極１３１（定電位側電極）とが形成され、走査線１２０と信号線１１０との各交点付近に画素Ｐが設けられている。
信号線１１０には、シフトレジスタ，レベルシフタ，ビデオライン及びアナログスイッチを備えるデータ線駆動回路１１やプリチャージ回路１３が接続されている。また、走査線１２０には、シフトレジスタ及びレベルシフタを備える走査線駆動回路１４が接続されている。
【００２１】
また、各画素Ｐには、走査線１２０を介して走査信号Ｇ１，Ｇ２，・・・，Ｇｍを供給されるスイッチング用の薄膜トランジスタ（ＴＦＴ）１４０と、このＴＦＴ１４０を介して信号線１１０から画像信号Ｓ１，Ｓ２，・・・，Ｓｎを供給される画素電極１５０と、この画素電極１５０に並列に接続され画像信号を一定期間保持する蓄積容量１３０とが設けられている。なお、画素電極１５０には後述の共通電極２５０が対向して設けられており、この画素電極１５０と共通電極２５０との間に電圧を印加することで、電極１５０，２５０間に挟持された液晶層（電気光学層）３００を駆動するようになっている。
【００２２】
このような構成において、走査線１２０に所定のタイミングでパルス状の走査信号Ｇ１，Ｇ２，・・・，Ｇｍが線順次で印加されてＴＦＴ１４０が一定期間だけオン状態になると、このＴＦＴ１４０を介して信号線１１０から画素電極１５０に所定のタイミングで画像信号Ｓ１，Ｓ２，・・・，Ｓｎが書き込まれる。書き込まれた画像信号は、画素電極１５０を介して液晶層３００に印加され、共通電極２５０との間で一定期間保持される。また、供給された画像信号は、電極１５０，２５０間の容量（液晶容量）と並列に接続された蓄積容量１３０により一定期間保持され、画像信号のリークが防止される。
【００２３】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化し、入力光を変調して出力する。そして、画素毎に液晶の光変調量が独立に制御されることで、所望の画像表示が行なわれる。
【００２４】
次に、図３に基づいて、本アクティブマトリクス基板の要部平面構造について説明する。
図３に示すように、アクティブマトリクス基板１００上には、インジウム錫酸化物（ＩＴＯ）等の透光性導電材料からなる矩形状の画素電極１５０（輪郭１５０Ａを二点鎖線で示す）がマトリクス状に複数設けられており、画素電極１５０の縦横の境界に各々沿って信号線１１０，走査線１２０及び共通容量電極１３１が設けられている。本実施形態では、各画素電極１５０および各画素電極１５０を囲むように配設された信号線１１０，走査線１２０，共通容量電極１３１，容量電極１３２，静電遮蔽電極１６０等が形成された領域が画素であり、マトリクス状に配置された各画素毎に独立に表示可能な構造になっている。
【００２５】
走査線１２０は、半導体層１４１のうち、後述のチャネル領域（図中左上がりの斜線の領域）に対向するように配置されており、走査線１２０はチャネル領域に対向する部分でゲート電極として機能する。
信号線１１０は、ＴＦＴ１４０を構成する例えばポリシリコン膜からなる半導体層１４１のうち、後述のソース領域にコンタクトホール４５０を介して導電接続されている。
【００２６】
共通容量電極１３１は、走査線１２０に沿って略直線状に伸びる本線部（即ち、平面的に見て走査線１２０に沿って形成された第１領域）と、信号線１１０と交差する箇所から信号線１１０に沿って図中上向きに突出した突出部（即ち、平面的に見て信号線１１０に沿って延設された第２領域）とを有する。
【００２７】
容量電極１３２は、走査線１２０に沿って略直線状に延びる第１領域と、信号線１１０と交差する箇所から信号線１１０に沿って前段側（図中上向き）に突出した第２領域とを有し、信号線１１０と走査線１２０との各交差部に略Ｌ字状に設けられている。また、容量電極１３２は共通容量電極１３１に後述の容量用絶縁膜１０４を介して対向配置されており、電極１３１，１３２が対向する領域において蓄積容量１３０が形成されている。この容量電極１３２は、コンタクトホール４６０を介して半導体層１４１の内、後述のドレイン領域に導電接続されている。そして、ゲート電極に走査信号が印加されてＴＦＴ１４０がオンになると、ＴＦＴ１４０のドレイン領域を介して信号線１１０から容量電極１３２に画像信号が供給され、蓄積容量１３０に保持されるようになっている。
【００２８】
画素電極１５０は、信号線１１０と走査線１２０とに囲まれた略矩形の領域内に、周縁部がこれらの配線１１０，１２０に一部平面的に重なるように設けられている。そして、この画素電極１５０は、コンタクトホール４４０を介して中間層６００に導電接続されるとともに、コンタクトホール４３０を介して容量電極１３２に導電接続されている。この容量電極１３２は、前述のように、コンタクトホール４６０を介して半導体層１４１のドレイン領域に導電接続されており、画素電極１５０には、半導体層１４１のドレイン領域からこの容量電極１３２，中間層６００を介して画像信号が供給されるようになっている。
【００２９】
この画素電極１５０と信号線１１０との間には静電遮蔽用の電極１６０が設けられている。この静電遮蔽電極１６０（輪郭を一点鎖線で示す）は、信号線１１０に沿って略直線状に延びる本線部（即ち、平面的に見て信号線１１０に重なるように形成された第１領域）と、走査線１２０と交差する箇所から走査線１２０に沿って図中右向きに突出した突出部（即ち、平面的に見て走査線１２０と重なるように延設された第２領域）とを有する。そして、この静電遮蔽電極１６０は、コンタクトホール４１０を介して中間層５００に導電接続されるとともに、コンタクトホール４２０を介して共通容量電極１３１に導電接続されている。また、静電遮蔽電極１６０の線幅（即ち、第１領域においては信号線１１０の延在方向に垂直な方向の長さであり、第２領域においては走査線１２０の延在方向に垂直な方向の長さ）は、各配線１１０，１２０の線幅よりも広くなっており、十分な静電遮蔽効果が得られるようになっている。
【００３０】
半導体層１４１の下層側（即ち、表示側）には、遮光層１０１が設けられている。この遮光層１０１は、信号線１１０，走査線１２０に沿って縦横に設けられており、戻り光が半導体層１４１（特に、チャネル領域）に入射して光リーク電流を生じることを防止するようになっている。また、遮光層１０１は、図示しないコンタクトホールを介して接地電位や電源電位に固定されている。
【００３１】
次に、図４〜図６に基づいて、本アクティブマトリクス基板の断面構造について説明する。図４，図５はいずれも図３のＡ−Ａ′線断面図であり、図５は図４におけるアクティブマトリクス基板を拡大して示す図である。また、図６は図３のＢ−Ｂ′線断面図であり、アクティブマトリクス基板のみを拡大して示している。
【００３２】
図４に示すように、本実施の形態の液晶装置は、アクティブマトリクス基板１００上に電気光学層としての液晶層３００と対向基板２００とが順に積層された構造を有する。
アクティブマトリクス基板１００は、ガラスや石英等の透光性材料からなる基板本体１００Ａと、遮光層１０１と、この遮光層１０１の内面側（液晶層側）に設けられたＴＦＴや各種配線等と、このＴＦＴにより駆動される画素電極１５０と、この画素電極１５０を覆うように表示領域全面に形成された配向膜１７０とを備えて構成されている。なお、図４では、ＴＦＴや、走査線，信号線等の各種配線類の図示を省略している。
【００３３】
遮光層１０１には、例えばクロム（Ｃｒ）等の金属膜が用いられており、十分な遮光性を得るために、基板本体１００Ａ上に２００ｎｍ程度積層されている。また、遮光層１０１と、この上に形成されるＴＦＴや配線等とを絶縁するために、遮光層１０１の上には酸化シリコン等からなる第１層間絶縁膜１０２が８００ｎｍ程度積層されている。
【００３４】
この遮光層１０１の上には、図５に示すように、ＴＦＴ１４０，蓄積容量１３０，信号線１１０が順に積層されている。
ＴＦＴ１４０は、単結晶シリコン又はポリシリコンからなる半導体層１４１と、酸化シリコン等からなるゲート絶縁膜１４２と、多結晶シリコン又は金属シリサイドからなる走査線１２０とが下層側から順に積層されてなり、第１層間絶縁膜１０２を介して遮光層１０１に対向する位置に設けられている。この際、半導体層１４１に対向する走査線１２０の領域がゲート電極として機能する。
【００３５】
走査線１２０の上には第２層間絶縁膜１０３が８００ｎｍ程度積層されており、この第２層間絶縁膜１０３上の、半導体層１４１に対向する位置には、ポリシリコンからなる容量電極１３２が１５０ｎｍ程度形成されている。この容量電極１３２は、前述したように、コンタクトホール４６０を介して半導体層１４１のドレイン領域１４１ｃ導電接続されており、このドレイン領域１４１ｃを介して信号線１１０から画像信号を供給されるようになっている。
【００３６】
この容量電極１３２の上には、シリコン酸化膜等からなる容量用の絶縁膜１０４を介して共通容量電極１３１が積層されており、これらの容量電極１３２，絶縁膜１０４，共通容量電極１３１により蓄積容量１３０が構成されている。なお、共通容量電極１３１は、ポリシリコンからなる層１３１ａと金属シリサイドからなる層１３１ｂとがそれぞれ１５０ｎｍ程度ずつ積層された構造を有する。また、共通容量電極１３１は対向基板２００上の共通電極２５０と同じ電位、または、接地電位や電源電位と同電位にされ得るが、本実施形態では対向基板２００上の共通電極２５０と同じ電位としている。具体的には、共通容量電極１３１は、図７に示すように、表示領域５２の端辺に沿って配された共通電位線１７に導電接続されている。この共通電位線１７は、対向基板２００のコーナー部付近まで延設され、導電材１６を介して対向基板２００の共通電極２５０に導電接続されている。なお、共通電位線１７は信号線１１０と同層に形成されており、共通容量電極１３１はコンタクトホール４２０を介して接地線１７に導電接続されている。
【００３７】
また、共通容量電極１３１及び容量用絶縁膜１０４の上には、第３層間絶縁膜１０５が８００ｎｍ程度積層されており、この第３層間絶縁膜１０５上の、半導体層１４１に対向する位置には信号線１１０が形成されている。この信号線１１０は、前述したように、コンタクトホール４５０を介して半導体層１４１のソール領域１４１ｂに導電接続されており、このソース領域１４１ｂに画像信号を供給するようになっている。なお、信号線１１０は、アルミニウム（Ａｌ）層１１０ａと窒化チタン（ＴｉＮ）層１１０ｂとがそれぞれ２５０ｎｍ，１５０ｎｍ程度積層された構造を有する。
【００３８】
信号線１１０及び第３層間絶縁膜１０５の上には第４層間絶縁膜１０６が４００ｎｍ程度積層され、更に、この第４層間絶縁膜１０６上の、信号線１１０に対向する位置には静電遮蔽電極１６０が形成されている。この静電遮蔽電極１６０は、前述したように、その線幅が信号線１１０の線幅よりも広くなっている。半導体層１４１に対向する位置に蓄積容量１３０や信号線１１０を順にパターン形成した場合、信号線１１０上に積層された第４層間絶縁膜１０６中央部の、半導体層１４１に対向する領域（即ち、信号線１１０に対向する領域）は、その周縁部の領域よりも盛り上がった状態となる。このため、第４層間絶縁膜１０６上に形成される静電遮蔽電極１６０は、中央部１６０Ｔが周縁部１６０Ｓに対して凸状に湾曲した形状となり、信号線１１０の画素電極１５０に対向する端面１１１及びこれに隣接する側部端面１１２が静電遮蔽電極１６０によって包み込まれる（覆われる）ような状態となる。すなわち、本実施形態では、図５に示すように、信号線１１０の液晶層側の端面１１１が第４層間絶縁膜１０６を介して静電遮蔽電極１６０の凸状に形成された中央部１６０Ｔと対向しているとともに、信号線１１０の側部端面１１２の両方が第４層間絶縁膜１０６を介して静電遮蔽電極１６０の周縁部１６０Ｓと対向している。このように信号線１１０の側部端面１１２に回り込む位置にまで静電遮蔽電極１６０を設けることで、信号線１１０と画素電極１５０との容量結合に起因したクロストーク（縦クロストーク）をより効果的に防止することができる。
【００３９】
また、静電遮蔽電極１６０は、図６に示すように、コンタクトホール４１０を介して、第４層間絶縁膜１０５上に形成された中間層５００に導電接続されており、更に、この中間層５００はコンタクトホール４２０を介して共通容量電極１３１に導電接続されている。また同時に、静電遮蔽電極１６０は、表示領域５２端部において、コンタクトホール４１０を介して共通電位線１７に導電接続されている（図７参照）。これにより、静電遮蔽電極１６０は、共通容量電極１３１と共に対向基板２００上の共通電極２５０と同じ電位とされる。また、静電遮蔽電極１６０は、共通容量電極１３１に対して並列に接続されているため、共通容量電極１３１の電気抵抗を低減する役割を果たす。これにより、仮に、共通容量電極１３１の電位が信号線１１０を通る画像信号により変動されたとしても、その電位変動を速やかに緩和できるようになっている。なお、静電遮蔽電極１６０は、Ａｌ層１６０ａとＴｉＮ層１６０ｂとがそれぞれ２５０ｎｍ，１５０ｎｍ程度積層された構造を有する。このように静電遮蔽電極１６０に、共通容量電極１３１よりも電気抵抗の低い金属材料を用いることで、蓄積容量１３０の共通容量電極１３１の電気抵抗をより低減することができる。
【００４０】
静電遮蔽電極１６０及び第４層間絶縁膜１０６の上には第５層間絶縁膜１０７が６００ｎｍ程度積層され、更に、この第５層間絶縁膜１０７の上には、略矩形の画素電極１５０がマトリクス状に複数形成されている。この画素電極１５０は、前述したように、コンタクトホール４４０を介して中間層６００に導電接続されるとともにコンタクトホール４３０を介して容量電極１３２に導電接続されている。そして、更に、コンタクトホール４６０を介して半導体層１４１のドレイン領域１４１ｃに導電接続されている。なお、中間層５００及び中間層６００は、信号線１１０と同層に（即ち、第４層間絶縁膜１０６上に）設けられており、信号線１１０を形成する際に、同時にパターン形成される。
この画素電極１５０及び第５層間絶縁膜１０７の上には、電圧無印加時における液晶分子の配向状態を規定するための配向膜１７０が形成されている。
【００４１】
一方、対向基板２００は、図４に示すように、ガラスや石英，樹脂等の透光性材料からなる基板本体２００Ａと、非画素領域に形成された遮光層２０１と、この遮光層２０１を覆って表示領域全面に形成された透明な共通電極２５０と、この共通電極２５０を覆うように表示領域全面に形成された配向膜２７０とを備えて構成されている。
【００４２】
上述の基板１００，２００は、図示しないスペーサにより所定の基板間隔（ギャップ）だけ離間された状態で保持され、基板周縁部に設けられたシール材５１により接着されている。そして、基板１００，２００と封止材とによって密閉された空間に液晶が密封されて液晶装置が構成されている。なお、液晶層３００に高分子分散型液晶を用いる場合には、配向膜１７０，２７０は省略することができる。
【００４３】
したがって、本実施形態の電気光学装置によれば、静電遮蔽電極１６０が画素電極１５０と信号線１１０との間に配置されているため、信号線１１０を通る画像信号の変動が画素電極電位に対して影響することを防止することができる。また、この静電遮蔽電極１６０は蓄積容量１３０の共通容量電極１３１に導電接続されてこの共通容量電極１３１の電気抵抗を低減しているため、仮に共通容量電極１３１の電位が信号線１１０を通る画像信号により変動された場合でも、この変動電位を速やかに解消できる。これにより、簡素な構成で縦クロストークと横クロストークとを共に防止でき、高品質な画像表示が可能となる。
また、本液晶装置では、湾曲した静電遮蔽電極１６０を信号線１１０に被せるように配置し、静電遮蔽電極１６０が信号線１１０の側部端面１１２まで包み込むような構成となっているため、一層高い静電遮蔽効果を得ることができる。
【００４４】
［第１変形例］
次に、図８を参照しながら、本発明の第１変形例に係る液晶装置について説明する。
本変形例では、上記第１実施形態のものよりも静電遮蔽電極の形成領域を広げ、静電遮蔽電極１６０′を中間層６００の上部領域まで延設している。このように静電遮蔽電極１６０′を右側の中間層６００と重なる位置まで積極的に延長形成することで、上記第１実施形態において隙間となっている中間層５００と中間層６００との間から侵入する光によって共通容量電極１３１の特性が劣化されることを防止できる。
【００４５】
［第２変形例］
次に、図９を参照しながら、本発明の第２変形例に係る液晶装置について説明する。
本変形例では、静電遮蔽電極１６１は、信号線１１０と平面的に重なるように形成された本線部（第１領域）と、走査線（図示略）と交差する箇所から走査線に沿って左右に突出した突出部（即ち、走査線と平面的に重なるように分岐した第２領域）とを有する。このように静電遮蔽電極１６１を十字状に形成することで、下層側に配された共通容量電極１３１や半導体層１４１に対する遮光性を一層高めることができる。
【００４６】
［第３変形例］
次に、図１０を参照しながら、本発明の第３変形例に係る液晶装置について説明する。
本変形例は、上記第２変形例の構成において、隣接する静電遮蔽電極の突出部同士を接続したものである。すなわち、本変形例では、静電遮蔽電極１６２は、信号線１１０と平面的に重なるように形成された第１の本線部１６２１と、走査線（図示略）と平面的に重なるように形成された第２の本線部１６２２とを有する。そして、第２の本線部１６２２は、表示領域５２の端部において、コンタクトホール４１０を介して共通電位線１７に導電接続されている。
このように本変形例では、走査線，信号線１１０の双方に対応して静電遮蔽電極１６２を設けているため、静電遮蔽能力及び遮光能力を最大限高めることができる。また、静電遮蔽電極１６２は、第１の本線部１６２１だけでなく第２の本線部１６２２も共通電位線１７に導電接続されているため、共通容量電極１３１の電気抵抗を一層低減することができる。
【００４７】
［電子機器］
次に、上述の電気光学装置を備えた電子機器の例について説明する。
図１１は、上述の電気光学装置をライトバルブとして備えた投射型表示装置の構成を示す平面図である。本投射型表示装置１１１０は、上述のアクティブマトリクス基板を備えた液晶装置（電気光学装置）１００を含むモジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。この液晶プロジェクタ１１１０では、メタルハライドランプなどの白色光源のランプユニット１１１２から光が出射されると、３枚のミラー１１１６および２枚のダイクロイックミラー１１１８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶装置１００／液晶ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１３２、リレーレンズ１１２３、および出射レンズ１１３４からなるリレーレンズ系１１３１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１２２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１２４を介してスクリーン１１３０などにカラー画像として投射される。
上述の電子機器では、画像光を出力する電気光学装置に上述のアクティブマトリクス基板を用いているため、クロストークが防止された高品質な画像表示が可能となる。
【００４８】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上述の実施形態中には、各層（或いは各膜）の材料や厚みを具体的に示したが、本発明はこれに限定されるものではなく、用途に応じて変更することができる。
【００４９】
また、上記実施形態では、静電遮蔽電極１６０に、共通容量電極１３１と同等以上の導電性を有する金属材料を用いたが、共通容量電極よりも導電性の低い材料を用いることも可能である。この場合でも、共通容量電極の電気抵抗は低減されるため、本発明の効果を得ることができる。具体的には、静電遮蔽電極としてＩＴＯ等の透光性導電材料を用いることができる。このように静電遮蔽電極に透明な部材を用いた場合、静電遮蔽電極を設けたことによる開口率の低下は生じない。このため、信号線１１０よりも十分に広い線幅の静電遮蔽電極を設けることで、一層高い静電遮蔽効果を得ることができる。
【００５０】
また、上記実施形態では電気光学装置を液晶装置として説明したが、本発明はこれに限定されず、電気泳動装置、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な装置に対しても適用可能であるということは言うまでもない。この際、電気光学装置は反射型或いは透過型のいずれの表示装置であってもよい。
【００５１】
【実施例】
本発明者らは、本発明の効果を実証するために、本発明に係るアクティブマトリクス基板の電気的特性をデバイスシミュレーションにより確認した。その結果について、以下に報告する。
【００５２】
本実施例では、アクティブマトリクス基板として、上述の実施形態の構造を採用し、各層の材料や厚みも上記実施形態の記載に準じた構成としている。そして、静電遮蔽電極の線幅ＡＬＢを３μｍに固定し、信号線の線幅ＡＬＡを変化させたときの画素電極と信号線との結合容量の大きさをシミュレーションした（図１２参照）。なお、図１２では、信号線幅ＡＬＡが３μｍで且つ静電遮蔽電極を設けない構成における結合容量の大きさを基準として結合容量を規格化し、その大きさをパーセントで示している。
【００５３】
図１２のシミュレーション結果から、画素電極と信号線との結合容量は、静電遮蔽電極と信号線との相対的な大きさ（線幅の差）に大きく依存することがわかる。例えば、信号線の線幅を３．８μｍ程度（即ち、平面視したときに、信号線の両側部が静電遮蔽電極の側部から０．４μｍずつはみ出した状態）とした場合の結合容量は、静電遮蔽電極を設けない場合と同じ大きさとなり、静電遮蔽効果は全く得られないことがわかる。また、信号線の線幅を静電遮蔽電極の線幅と同じく３μｍ（即ち、平面視したときに、静電遮蔽電極が信号線に対して完全に重なる状態）としたとき、静電遮蔽電極を設けない構成に比べて結合容量が３分の１程度にまで低減される。さらに、信号線の線幅を２μｍ程度（即ち、平面視したときに、静電遮蔽電極の両側部が信号線の側部から０．５μｍずつはみ出し、このはみ出した部分によって信号線の側部端面が包み込まれるように覆われた状態）とした場合の結合容量は、静電遮蔽電極を設けない場合に比べて１０分の１以下に低減される。
このように、凸状に湾曲して形成された静電遮蔽電極を信号線に被せるように配置することで、大きな遮蔽効果が得られることがわかる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る電気光学装置の平面図である。
【図２】 同、電気光学装置の等価回路図である。
【図３】 同、電気光学装置のアクティブマトリクス基板の平面図である。
【図４】 図３のＡ−Ａ′断面図である。
【図５】 図４の要部拡大図である。
【図６】 図３のＢ−Ｂ′断面を示す要部拡大図である。
【図７】 同、アクティブマトリクス基板の要部平面図である。
【図８】 本発明の第１変形例に係る電気光学装置の断面図である。
【図９】 本発明の第２変形例に係る電気光学装置の断面図である。
【図１０】 本発明の第３変形例に係る電気光学装置の断面図である。
【図１１】 本発明の電子機器の一例を示す図である。
【図１２】 画素電極と信号線との間の結合容量のシミュレーション結果である。
【図１３】 従来のアクティブマトリクス基板の画素構造を示す平面図である。
【図１４】 図１３との比較において、本発明の特徴部分を示す平面図である。
【符号の説明】
１００…アクティブマトリクス基板、１１０…信号線、１２０…走査線、１３０…蓄積容量、１３１…共通容量電極（定電位側電極）、１４０…薄膜トランジスタ、１５０…画素電極、１６０…静電遮蔽電極、１１１…上部端面、１１２…側部端面、３００…液晶層（電気光学層）
【発明の属する技術分野】
本発明は、アクティブマトリクス基板及びこのアクティブマトリクス基板を備えた電気光学装置並びに電子機器に関する。
【０００２】
【従来の技術】
表示装置の分野では、高輝度化や高精細化に対するニーズが高く、このようなニーズに応えるものとして、アクティブマトリクス型の表示装置の研究開発が盛んに行なわれている。
【０００３】
ところで、上述の表示装置では、画素電極をマトリクス駆動するために、画素電極の形成されたアクティブマトリクス基板上に走査線や信号線等の各種配線やこれらの配線に接続される薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）を形成する必要がある。また、画素電極に対して十分な駆動電圧を供給するために、ＴＦＴに対して蓄積容量を画素電極と並列に設けたものが広く用いられている。しかし、このように画素内に様々な配線や素子を形成した結果、画素の開口率が低下し、表示の輝度の低下や消費電力の増大等の課題が生じていた。
【０００４】
このため、上記配線やＴＦＴの上に絶縁膜を設け、この絶縁膜の上に画素電極を上置きする構造が提案されている。
図１３は、画素電極を絶縁膜上に上置きした従来の液晶装置の画素構造の一例を示す平面図である。図１３に示す液晶装置では、縦横に配された走査線ＳＬと信号線ＤＬとの交点に対応して薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴと略記する）が設けられ、このＴＦＴに対して蓄積容量Ｓが導電接続されている。
【０００５】
蓄積容量Ｓは、絶縁膜を介して対向する容量電極Ｓ１，共通容量電極Ｓ２からなる。容量電極はＴＦＴに導電接続されており、更に、コンタクトホールＨ１を介して画素電極Ｐに導電接続されている。一方、共通容量電極Ｓ２は外部端子を介して定電位（例えば、接地電位，電源電位或いは対向基板側の共通電極電位と同電位）に設定されている。これらの電極Ｓ１，Ｓ２は、開口率を稼ぐために、走査線ＳＬと平面的に重なるように設けられた本線部を有し、更に、容量を稼ぐために、この本線部から信号線ＤＬに沿って分岐した分岐部を有している。画素電極Ｐは、層間絶縁膜を介してこれらの配線Ｓｌ，ＤＬ及び蓄積容量Ｓの上層側に設けられており、開口率を稼ぐために、画素電極Ｐの端部は配線ＳＬ，ＤＬと一部平面的に重なるように配置されている。なお、図１３では、画素電極Ｐの輪郭を２点鎖線Ｐａで示している。このように画素電極Ｐを上置きした構造では、配線Ｓｌ，ＤＬと画素電極Ｐとの間のマージンが不要となるため、画素電極の面積を広く取ることができる。
【０００６】
しかし、配線ＳＬ，ＤＬと画素電極Ｐとを平面的に重ねた場合、これらの間に容量結合が生じ、クロストークが発生するという新たな課題が生じる。特に、信号線ＤＬに供給される画像信号の変動量は走査信号ＳＬのそれに比べて大きいため、信号線ＤＬと画素電極Ｐ或いは信号線ＤＬと蓄積容量Ｓとの間の容量結合により、大きなクロストークが発生する。
従来、クロストークを防止する方法としては、例えば特許文献１，２に開示されるように、画素電極Ｐと信号線ＤＬとの間に静電遮蔽用のシールド電極を設ける方法が提案されている。
【０００７】
【特許文献１】
特開平５−２０３９９４号公報
【特許文献２】
特開平１１−３１６３９１号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の方法を採用して信号線と画素電極との間の容量結合を防止した場合、信号線に沿う方向のクロストークは低減できるものの、これと略直交する方向（即ち走査線に沿う方）のクロストークが残存していた。
本発明は、上述の課題に鑑み創案されたもので、クロストークを防止できるようにしたアクティブマトリクス基板及びこのアクティブマトリクス基板を備えた電気光学装置並びに電子機器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明者らは、上述した信号線に直交する方向のクロストークの発生原因について鋭意研究を重ねた結果、このクロストークは画素電極と蓄積容量との間の容量結合に起因することを見出した。すなわち、図１３に示した従来の構成において、走査線ＳＬに平行に延在する蓄積容量Ｓの定電位側の電極（即ち、共通容量電極）Ｓ２と信号線ＤＬとが容量結合し、信号線ＤＬを通る画像信号によってこの電極Ｓ２の電位が変動されることで、電極Ｓ２に平行な方向のクロストーク（以下、このクロストークを横クロストークといい、画素電極Ｐと信号線ＤＬとの容量結合に起因するクロストーク（以下、縦クロストークという）と区別する）が生じることを解明した。
【００１０】
上述したように、定電位側の電極Ｓ２は、蓄積容量を稼ぐために、走査線ＳＬに平行に延びる本線部と、この本線部から屈曲して信号線ＤＬに平行に延びる分岐部とを有しており、この分岐部において信号線ＤＬと大きな容量結合を生じる。そして、信号線ＤＬを通る画像信号により電極Ｓ２の電位が変動された場合、この変動電位は一定時間で減衰するが、電極Ｓ２の電気抵抗が高いと変動電位が解消されない内に次の画像信号が蓄積容量Ｓに書き込まれてしまい、表示が大きく乱れる。
【００１１】
以上のことから、本発明者らは、横クロストークと上記定電位側電極の電気抵抗との関係に着目して本発明を創案するに至った。
すなわち、上記目的を達成するために、本発明のアクティブマトリクス基板は、複数の走査線と、上記走査線に交差して設けられた複数の信号線と、上記走査線と上記信号線との交差部に対応して設けられた薄膜トランジスタと、上記薄膜トランジスタに対応して設けられた画素電極と、上記薄膜トランジスタに対応して設けられた蓄積容量と、上記画素電極を形成する層と上記信号線を形成する層との間に設けられ、且つ平面視で上記信号線に重なるように設けられるとともに、上記蓄積容量の定電位側の電極に導電接続された静電遮蔽電極とを備えたことを特徴とする。
【００１２】
図１４に、本発明のアクティブマトリクス基板の平面構造の一例を示す。なお、図１４では、図１３に示す従来の構造と比較するために、本発明の要部構造のみ図１３と異ならせ、他の部分を図１３と同様の構成としているが、各種配線や電極の形状及び蓄積容量の配置等については図１４に示したものに限定されない。また、図１４では配線構造のみ取り出して示し、薄膜トランジスタや他の具体的な層構造を省略している。
本アクティブマトリクス基板は、図１３に示した従来の構成において、画素電極Ｐ（輪郭部分を２点鎖線Ｐａで示す）と信号線ＤＬとの間に静電遮蔽電極ＳＥが設けられるとともに、この静電遮蔽電極ＳＥと蓄積容量Ｓの定電位側電極Ｓ２とが導電接続された構造を有する。ここで、図１４では、定電位側電極Ｓ２と静電遮蔽電極ＳＥとは、例えばコンタクトホールＨ２を介して導電接続されている。
【００１３】
本構成によれば、定電位に設定された静電遮蔽電極ＳＥにより信号線ＤＬがシールドされるため、信号線ＤＬを通る画像信号による画素電極電位への影響（即ち、縦クロストーク）を抑えることができる。一方、この静電遮蔽電極ＳＥは蓄積容量Ｓの定電位側の電極Ｓ２に接続されてこの電極Ｓ２の電気抵抗を低減しているため、信号線ＤＬと蓄積容量Ｓとの間の容量結合に起因した横クロストークも抑えることができる。つまり、本構成では、蓄積容量Ｓの定電位側電極Ｓ２の電気抵抗が小さいため、仮に、この定電位側電極Ｓ２の電位が、信号線ＤＬを通る画像信号によって変動されても、この電位変動は速やかに解消される。このように本発明によれば、縦クロストークと横クロストークとの双方を効果的に防止することができる。
【００１４】
なお、上記画素電極を形成する層と上記信号線を形成する層とが平面視で一部重なるように配置することが好ましく、これにより、画素の開口率を大きく取ることができる。
また、静電遮蔽電極を湾曲した形状とし、この静電遮蔽電極により、信号線の上記画素電極に対向する上部端面のみならず、この上部端面に隣接する側部端面の少なくとも一部が覆われるような構成とすることが好ましい。このように信号線の周囲が静電遮蔽電極により包み込まれるようにすることで、一層高い静電遮蔽効果を得ることができる。
【００１５】
また、蓄積容量の定電位側電極の電気抵抗をより低減すべく、上記定電位側電極に導電接続される上記静電遮蔽電極には金属材料を用いることが好ましい。一方、画像の明るさを優先する場合には、上記静電遮蔽電極に透光性を有する導電部材を用いることが好ましい。この場合、開口率を損なうことなく信号線の周囲を静電遮蔽電極により十分カバーできる。
【００１６】
また、本発明の電気光学装置は、上述のアクティブマトリクス基板と、このアクティブマトリクス基板上に積層された電気光学層とを備えたことを特徴とする。本構成によれば、クロストークの少ない高品質な表示が可能となる。
なお、電気光学層としては、液晶や電気泳動物質等の電気光学材料や、エレクトロルミネッセンス素子等の電気光学素子を例示することができる。
また、本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。本構成によれば、クロストークの少ない高品質な表示が可能な表示部を備えた電子機器を提供できる。
【００１７】
【発明の実施の形態】
［第１実施形態］
以下、図１〜図７を参照しながら、本発明の第１実施形態に係る電気光学装置の一例について説明する。本実施形態の電気光学装置は、投射型液晶表示装置に用いられる透過型の液晶装置である。図１は本実施形態の液晶装置の全体構成を説明するための図であり、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図、図２は本液晶装置のマトリクス状に配置された複数の画素におけるスイッチング素子や信号線等の等価回路図、図３は信号線、走査線、画素電極等が形成されたアクティブマトリクス基板の一つの画素の構造を示す要部平面図、図４〜図６はいずれも図３の断面構造を示す図であり、図５は図３のＡ−Ａ′線断面図図６は図３のＢ−Ｂ′線断面図、図７は表示領域端部の配線構造を示す要部平面図である。なお、以下の全ての図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。従って、例えば配線等の幅を有する部材の場合、図では相互に幅が異なって示されているが、実際には同一の幅で形成されたり、またこの逆で、実際にも図と同様に幅が異なって形成されることもあり得る。また、本明細書では、本液晶素子を構成する各部材の液晶層側の面を「内面」、それと反対側の面を「外面」という。
【００１８】
図１に示すように、本実施形態の液晶装置は、一対の基板間に液晶が封入されたものであり、一方の基板をなす薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと略記する）アレイ基板（アクティブマトリクス基板）１００と、これに対向配置された他方の基板をなす対向基板２００とを備えている。
【００１９】
ＴＦＴアレイ基板１００の上には、シール材５１がその縁に沿って設けられており、このシール材５１を介して基板１００，２００が貼り合わされている。図１において、符号５１は表示領域であり、符号５３は、表示領域５２の外側の領域である非表示領域を示している。非表示領域５３には、データ線駆動回路１１および外部回路接続端子１２がＴＦＴアレイ基板１００の一辺に沿って設けられており、この１辺に隣接する２辺に沿って走査線駆動回路１４が設けられ、残る一辺に沿ってプリチャージ回路１３が設けられている。また、基板端部には、データ線駆動回路１１、プリチャージ回路１３、走査線駆動回路１４と外部回路接続端子１２との間をつなぐための複数の配線１５が設けられている。さらに、対向基板２００のコーナー部に対応する位置には、ＴＦＴアレイ基板１００と対向基板２００との間で電気的導通をとるための導通材１６が設けられている。
【００２０】
図２に示すように、表示領域５２には、複数の走査線１２０と、走査線１２０に対して交差する方向に延在する複数の信号線１１０と、信号線１２０に並列に延在する複数の共通容量電極１３１（定電位側電極）とが形成され、走査線１２０と信号線１１０との各交点付近に画素Ｐが設けられている。
信号線１１０には、シフトレジスタ，レベルシフタ，ビデオライン及びアナログスイッチを備えるデータ線駆動回路１１やプリチャージ回路１３が接続されている。また、走査線１２０には、シフトレジスタ及びレベルシフタを備える走査線駆動回路１４が接続されている。
【００２１】
また、各画素Ｐには、走査線１２０を介して走査信号Ｇ１，Ｇ２，・・・，Ｇｍを供給されるスイッチング用の薄膜トランジスタ（ＴＦＴ）１４０と、このＴＦＴ１４０を介して信号線１１０から画像信号Ｓ１，Ｓ２，・・・，Ｓｎを供給される画素電極１５０と、この画素電極１５０に並列に接続され画像信号を一定期間保持する蓄積容量１３０とが設けられている。なお、画素電極１５０には後述の共通電極２５０が対向して設けられており、この画素電極１５０と共通電極２５０との間に電圧を印加することで、電極１５０，２５０間に挟持された液晶層（電気光学層）３００を駆動するようになっている。
【００２２】
このような構成において、走査線１２０に所定のタイミングでパルス状の走査信号Ｇ１，Ｇ２，・・・，Ｇｍが線順次で印加されてＴＦＴ１４０が一定期間だけオン状態になると、このＴＦＴ１４０を介して信号線１１０から画素電極１５０に所定のタイミングで画像信号Ｓ１，Ｓ２，・・・，Ｓｎが書き込まれる。書き込まれた画像信号は、画素電極１５０を介して液晶層３００に印加され、共通電極２５０との間で一定期間保持される。また、供給された画像信号は、電極１５０，２５０間の容量（液晶容量）と並列に接続された蓄積容量１３０により一定期間保持され、画像信号のリークが防止される。
【００２３】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化し、入力光を変調して出力する。そして、画素毎に液晶の光変調量が独立に制御されることで、所望の画像表示が行なわれる。
【００２４】
次に、図３に基づいて、本アクティブマトリクス基板の要部平面構造について説明する。
図３に示すように、アクティブマトリクス基板１００上には、インジウム錫酸化物（ＩＴＯ）等の透光性導電材料からなる矩形状の画素電極１５０（輪郭１５０Ａを二点鎖線で示す）がマトリクス状に複数設けられており、画素電極１５０の縦横の境界に各々沿って信号線１１０，走査線１２０及び共通容量電極１３１が設けられている。本実施形態では、各画素電極１５０および各画素電極１５０を囲むように配設された信号線１１０，走査線１２０，共通容量電極１３１，容量電極１３２，静電遮蔽電極１６０等が形成された領域が画素であり、マトリクス状に配置された各画素毎に独立に表示可能な構造になっている。
【００２５】
走査線１２０は、半導体層１４１のうち、後述のチャネル領域（図中左上がりの斜線の領域）に対向するように配置されており、走査線１２０はチャネル領域に対向する部分でゲート電極として機能する。
信号線１１０は、ＴＦＴ１４０を構成する例えばポリシリコン膜からなる半導体層１４１のうち、後述のソース領域にコンタクトホール４５０を介して導電接続されている。
【００２６】
共通容量電極１３１は、走査線１２０に沿って略直線状に伸びる本線部（即ち、平面的に見て走査線１２０に沿って形成された第１領域）と、信号線１１０と交差する箇所から信号線１１０に沿って図中上向きに突出した突出部（即ち、平面的に見て信号線１１０に沿って延設された第２領域）とを有する。
【００２７】
容量電極１３２は、走査線１２０に沿って略直線状に延びる第１領域と、信号線１１０と交差する箇所から信号線１１０に沿って前段側（図中上向き）に突出した第２領域とを有し、信号線１１０と走査線１２０との各交差部に略Ｌ字状に設けられている。また、容量電極１３２は共通容量電極１３１に後述の容量用絶縁膜１０４を介して対向配置されており、電極１３１，１３２が対向する領域において蓄積容量１３０が形成されている。この容量電極１３２は、コンタクトホール４６０を介して半導体層１４１の内、後述のドレイン領域に導電接続されている。そして、ゲート電極に走査信号が印加されてＴＦＴ１４０がオンになると、ＴＦＴ１４０のドレイン領域を介して信号線１１０から容量電極１３２に画像信号が供給され、蓄積容量１３０に保持されるようになっている。
【００２８】
画素電極１５０は、信号線１１０と走査線１２０とに囲まれた略矩形の領域内に、周縁部がこれらの配線１１０，１２０に一部平面的に重なるように設けられている。そして、この画素電極１５０は、コンタクトホール４４０を介して中間層６００に導電接続されるとともに、コンタクトホール４３０を介して容量電極１３２に導電接続されている。この容量電極１３２は、前述のように、コンタクトホール４６０を介して半導体層１４１のドレイン領域に導電接続されており、画素電極１５０には、半導体層１４１のドレイン領域からこの容量電極１３２，中間層６００を介して画像信号が供給されるようになっている。
【００２９】
この画素電極１５０と信号線１１０との間には静電遮蔽用の電極１６０が設けられている。この静電遮蔽電極１６０（輪郭を一点鎖線で示す）は、信号線１１０に沿って略直線状に延びる本線部（即ち、平面的に見て信号線１１０に重なるように形成された第１領域）と、走査線１２０と交差する箇所から走査線１２０に沿って図中右向きに突出した突出部（即ち、平面的に見て走査線１２０と重なるように延設された第２領域）とを有する。そして、この静電遮蔽電極１６０は、コンタクトホール４１０を介して中間層５００に導電接続されるとともに、コンタクトホール４２０を介して共通容量電極１３１に導電接続されている。また、静電遮蔽電極１６０の線幅（即ち、第１領域においては信号線１１０の延在方向に垂直な方向の長さであり、第２領域においては走査線１２０の延在方向に垂直な方向の長さ）は、各配線１１０，１２０の線幅よりも広くなっており、十分な静電遮蔽効果が得られるようになっている。
【００３０】
半導体層１４１の下層側（即ち、表示側）には、遮光層１０１が設けられている。この遮光層１０１は、信号線１１０，走査線１２０に沿って縦横に設けられており、戻り光が半導体層１４１（特に、チャネル領域）に入射して光リーク電流を生じることを防止するようになっている。また、遮光層１０１は、図示しないコンタクトホールを介して接地電位や電源電位に固定されている。
【００３１】
次に、図４〜図６に基づいて、本アクティブマトリクス基板の断面構造について説明する。図４，図５はいずれも図３のＡ−Ａ′線断面図であり、図５は図４におけるアクティブマトリクス基板を拡大して示す図である。また、図６は図３のＢ−Ｂ′線断面図であり、アクティブマトリクス基板のみを拡大して示している。
【００３２】
図４に示すように、本実施の形態の液晶装置は、アクティブマトリクス基板１００上に電気光学層としての液晶層３００と対向基板２００とが順に積層された構造を有する。
アクティブマトリクス基板１００は、ガラスや石英等の透光性材料からなる基板本体１００Ａと、遮光層１０１と、この遮光層１０１の内面側（液晶層側）に設けられたＴＦＴや各種配線等と、このＴＦＴにより駆動される画素電極１５０と、この画素電極１５０を覆うように表示領域全面に形成された配向膜１７０とを備えて構成されている。なお、図４では、ＴＦＴや、走査線，信号線等の各種配線類の図示を省略している。
【００３３】
遮光層１０１には、例えばクロム（Ｃｒ）等の金属膜が用いられており、十分な遮光性を得るために、基板本体１００Ａ上に２００ｎｍ程度積層されている。また、遮光層１０１と、この上に形成されるＴＦＴや配線等とを絶縁するために、遮光層１０１の上には酸化シリコン等からなる第１層間絶縁膜１０２が８００ｎｍ程度積層されている。
【００３４】
この遮光層１０１の上には、図５に示すように、ＴＦＴ１４０，蓄積容量１３０，信号線１１０が順に積層されている。
ＴＦＴ１４０は、単結晶シリコン又はポリシリコンからなる半導体層１４１と、酸化シリコン等からなるゲート絶縁膜１４２と、多結晶シリコン又は金属シリサイドからなる走査線１２０とが下層側から順に積層されてなり、第１層間絶縁膜１０２を介して遮光層１０１に対向する位置に設けられている。この際、半導体層１４１に対向する走査線１２０の領域がゲート電極として機能する。
【００３５】
走査線１２０の上には第２層間絶縁膜１０３が８００ｎｍ程度積層されており、この第２層間絶縁膜１０３上の、半導体層１４１に対向する位置には、ポリシリコンからなる容量電極１３２が１５０ｎｍ程度形成されている。この容量電極１３２は、前述したように、コンタクトホール４６０を介して半導体層１４１のドレイン領域１４１ｃ導電接続されており、このドレイン領域１４１ｃを介して信号線１１０から画像信号を供給されるようになっている。
【００３６】
この容量電極１３２の上には、シリコン酸化膜等からなる容量用の絶縁膜１０４を介して共通容量電極１３１が積層されており、これらの容量電極１３２，絶縁膜１０４，共通容量電極１３１により蓄積容量１３０が構成されている。なお、共通容量電極１３１は、ポリシリコンからなる層１３１ａと金属シリサイドからなる層１３１ｂとがそれぞれ１５０ｎｍ程度ずつ積層された構造を有する。また、共通容量電極１３１は対向基板２００上の共通電極２５０と同じ電位、または、接地電位や電源電位と同電位にされ得るが、本実施形態では対向基板２００上の共通電極２５０と同じ電位としている。具体的には、共通容量電極１３１は、図７に示すように、表示領域５２の端辺に沿って配された共通電位線１７に導電接続されている。この共通電位線１７は、対向基板２００のコーナー部付近まで延設され、導電材１６を介して対向基板２００の共通電極２５０に導電接続されている。なお、共通電位線１７は信号線１１０と同層に形成されており、共通容量電極１３１はコンタクトホール４２０を介して接地線１７に導電接続されている。
【００３７】
また、共通容量電極１３１及び容量用絶縁膜１０４の上には、第３層間絶縁膜１０５が８００ｎｍ程度積層されており、この第３層間絶縁膜１０５上の、半導体層１４１に対向する位置には信号線１１０が形成されている。この信号線１１０は、前述したように、コンタクトホール４５０を介して半導体層１４１のソール領域１４１ｂに導電接続されており、このソース領域１４１ｂに画像信号を供給するようになっている。なお、信号線１１０は、アルミニウム（Ａｌ）層１１０ａと窒化チタン（ＴｉＮ）層１１０ｂとがそれぞれ２５０ｎｍ，１５０ｎｍ程度積層された構造を有する。
【００３８】
信号線１１０及び第３層間絶縁膜１０５の上には第４層間絶縁膜１０６が４００ｎｍ程度積層され、更に、この第４層間絶縁膜１０６上の、信号線１１０に対向する位置には静電遮蔽電極１６０が形成されている。この静電遮蔽電極１６０は、前述したように、その線幅が信号線１１０の線幅よりも広くなっている。半導体層１４１に対向する位置に蓄積容量１３０や信号線１１０を順にパターン形成した場合、信号線１１０上に積層された第４層間絶縁膜１０６中央部の、半導体層１４１に対向する領域（即ち、信号線１１０に対向する領域）は、その周縁部の領域よりも盛り上がった状態となる。このため、第４層間絶縁膜１０６上に形成される静電遮蔽電極１６０は、中央部１６０Ｔが周縁部１６０Ｓに対して凸状に湾曲した形状となり、信号線１１０の画素電極１５０に対向する端面１１１及びこれに隣接する側部端面１１２が静電遮蔽電極１６０によって包み込まれる（覆われる）ような状態となる。すなわち、本実施形態では、図５に示すように、信号線１１０の液晶層側の端面１１１が第４層間絶縁膜１０６を介して静電遮蔽電極１６０の凸状に形成された中央部１６０Ｔと対向しているとともに、信号線１１０の側部端面１１２の両方が第４層間絶縁膜１０６を介して静電遮蔽電極１６０の周縁部１６０Ｓと対向している。このように信号線１１０の側部端面１１２に回り込む位置にまで静電遮蔽電極１６０を設けることで、信号線１１０と画素電極１５０との容量結合に起因したクロストーク（縦クロストーク）をより効果的に防止することができる。
【００３９】
また、静電遮蔽電極１６０は、図６に示すように、コンタクトホール４１０を介して、第４層間絶縁膜１０５上に形成された中間層５００に導電接続されており、更に、この中間層５００はコンタクトホール４２０を介して共通容量電極１３１に導電接続されている。また同時に、静電遮蔽電極１６０は、表示領域５２端部において、コンタクトホール４１０を介して共通電位線１７に導電接続されている（図７参照）。これにより、静電遮蔽電極１６０は、共通容量電極１３１と共に対向基板２００上の共通電極２５０と同じ電位とされる。また、静電遮蔽電極１６０は、共通容量電極１３１に対して並列に接続されているため、共通容量電極１３１の電気抵抗を低減する役割を果たす。これにより、仮に、共通容量電極１３１の電位が信号線１１０を通る画像信号により変動されたとしても、その電位変動を速やかに緩和できるようになっている。なお、静電遮蔽電極１６０は、Ａｌ層１６０ａとＴｉＮ層１６０ｂとがそれぞれ２５０ｎｍ，１５０ｎｍ程度積層された構造を有する。このように静電遮蔽電極１６０に、共通容量電極１３１よりも電気抵抗の低い金属材料を用いることで、蓄積容量１３０の共通容量電極１３１の電気抵抗をより低減することができる。
【００４０】
静電遮蔽電極１６０及び第４層間絶縁膜１０６の上には第５層間絶縁膜１０７が６００ｎｍ程度積層され、更に、この第５層間絶縁膜１０７の上には、略矩形の画素電極１５０がマトリクス状に複数形成されている。この画素電極１５０は、前述したように、コンタクトホール４４０を介して中間層６００に導電接続されるとともにコンタクトホール４３０を介して容量電極１３２に導電接続されている。そして、更に、コンタクトホール４６０を介して半導体層１４１のドレイン領域１４１ｃに導電接続されている。なお、中間層５００及び中間層６００は、信号線１１０と同層に（即ち、第４層間絶縁膜１０６上に）設けられており、信号線１１０を形成する際に、同時にパターン形成される。
この画素電極１５０及び第５層間絶縁膜１０７の上には、電圧無印加時における液晶分子の配向状態を規定するための配向膜１７０が形成されている。
【００４１】
一方、対向基板２００は、図４に示すように、ガラスや石英，樹脂等の透光性材料からなる基板本体２００Ａと、非画素領域に形成された遮光層２０１と、この遮光層２０１を覆って表示領域全面に形成された透明な共通電極２５０と、この共通電極２５０を覆うように表示領域全面に形成された配向膜２７０とを備えて構成されている。
【００４２】
上述の基板１００，２００は、図示しないスペーサにより所定の基板間隔（ギャップ）だけ離間された状態で保持され、基板周縁部に設けられたシール材５１により接着されている。そして、基板１００，２００と封止材とによって密閉された空間に液晶が密封されて液晶装置が構成されている。なお、液晶層３００に高分子分散型液晶を用いる場合には、配向膜１７０，２７０は省略することができる。
【００４３】
したがって、本実施形態の電気光学装置によれば、静電遮蔽電極１６０が画素電極１５０と信号線１１０との間に配置されているため、信号線１１０を通る画像信号の変動が画素電極電位に対して影響することを防止することができる。また、この静電遮蔽電極１６０は蓄積容量１３０の共通容量電極１３１に導電接続されてこの共通容量電極１３１の電気抵抗を低減しているため、仮に共通容量電極１３１の電位が信号線１１０を通る画像信号により変動された場合でも、この変動電位を速やかに解消できる。これにより、簡素な構成で縦クロストークと横クロストークとを共に防止でき、高品質な画像表示が可能となる。
また、本液晶装置では、湾曲した静電遮蔽電極１６０を信号線１１０に被せるように配置し、静電遮蔽電極１６０が信号線１１０の側部端面１１２まで包み込むような構成となっているため、一層高い静電遮蔽効果を得ることができる。
【００４４】
［第１変形例］
次に、図８を参照しながら、本発明の第１変形例に係る液晶装置について説明する。
本変形例では、上記第１実施形態のものよりも静電遮蔽電極の形成領域を広げ、静電遮蔽電極１６０′を中間層６００の上部領域まで延設している。このように静電遮蔽電極１６０′を右側の中間層６００と重なる位置まで積極的に延長形成することで、上記第１実施形態において隙間となっている中間層５００と中間層６００との間から侵入する光によって共通容量電極１３１の特性が劣化されることを防止できる。
【００４５】
［第２変形例］
次に、図９を参照しながら、本発明の第２変形例に係る液晶装置について説明する。
本変形例では、静電遮蔽電極１６１は、信号線１１０と平面的に重なるように形成された本線部（第１領域）と、走査線（図示略）と交差する箇所から走査線に沿って左右に突出した突出部（即ち、走査線と平面的に重なるように分岐した第２領域）とを有する。このように静電遮蔽電極１６１を十字状に形成することで、下層側に配された共通容量電極１３１や半導体層１４１に対する遮光性を一層高めることができる。
【００４６】
［第３変形例］
次に、図１０を参照しながら、本発明の第３変形例に係る液晶装置について説明する。
本変形例は、上記第２変形例の構成において、隣接する静電遮蔽電極の突出部同士を接続したものである。すなわち、本変形例では、静電遮蔽電極１６２は、信号線１１０と平面的に重なるように形成された第１の本線部１６２１と、走査線（図示略）と平面的に重なるように形成された第２の本線部１６２２とを有する。そして、第２の本線部１６２２は、表示領域５２の端部において、コンタクトホール４１０を介して共通電位線１７に導電接続されている。
このように本変形例では、走査線，信号線１１０の双方に対応して静電遮蔽電極１６２を設けているため、静電遮蔽能力及び遮光能力を最大限高めることができる。また、静電遮蔽電極１６２は、第１の本線部１６２１だけでなく第２の本線部１６２２も共通電位線１７に導電接続されているため、共通容量電極１３１の電気抵抗を一層低減することができる。
【００４７】
［電子機器］
次に、上述の電気光学装置を備えた電子機器の例について説明する。
図１１は、上述の電気光学装置をライトバルブとして備えた投射型表示装置の構成を示す平面図である。本投射型表示装置１１１０は、上述のアクティブマトリクス基板を備えた液晶装置（電気光学装置）１００を含むモジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。この液晶プロジェクタ１１１０では、メタルハライドランプなどの白色光源のランプユニット１１１２から光が出射されると、３枚のミラー１１１６および２枚のダイクロイックミラー１１１８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶装置１００／液晶ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１３２、リレーレンズ１１２３、および出射レンズ１１３４からなるリレーレンズ系１１３１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１２２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１２４を介してスクリーン１１３０などにカラー画像として投射される。
上述の電子機器では、画像光を出力する電気光学装置に上述のアクティブマトリクス基板を用いているため、クロストークが防止された高品質な画像表示が可能となる。
【００４８】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上述の実施形態中には、各層（或いは各膜）の材料や厚みを具体的に示したが、本発明はこれに限定されるものではなく、用途に応じて変更することができる。
【００４９】
また、上記実施形態では、静電遮蔽電極１６０に、共通容量電極１３１と同等以上の導電性を有する金属材料を用いたが、共通容量電極よりも導電性の低い材料を用いることも可能である。この場合でも、共通容量電極の電気抵抗は低減されるため、本発明の効果を得ることができる。具体的には、静電遮蔽電極としてＩＴＯ等の透光性導電材料を用いることができる。このように静電遮蔽電極に透明な部材を用いた場合、静電遮蔽電極を設けたことによる開口率の低下は生じない。このため、信号線１１０よりも十分に広い線幅の静電遮蔽電極を設けることで、一層高い静電遮蔽効果を得ることができる。
【００５０】
また、上記実施形態では電気光学装置を液晶装置として説明したが、本発明はこれに限定されず、電気泳動装置、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な装置に対しても適用可能であるということは言うまでもない。この際、電気光学装置は反射型或いは透過型のいずれの表示装置であってもよい。
【００５１】
【実施例】
本発明者らは、本発明の効果を実証するために、本発明に係るアクティブマトリクス基板の電気的特性をデバイスシミュレーションにより確認した。その結果について、以下に報告する。
【００５２】
本実施例では、アクティブマトリクス基板として、上述の実施形態の構造を採用し、各層の材料や厚みも上記実施形態の記載に準じた構成としている。そして、静電遮蔽電極の線幅ＡＬＢを３μｍに固定し、信号線の線幅ＡＬＡを変化させたときの画素電極と信号線との結合容量の大きさをシミュレーションした（図１２参照）。なお、図１２では、信号線幅ＡＬＡが３μｍで且つ静電遮蔽電極を設けない構成における結合容量の大きさを基準として結合容量を規格化し、その大きさをパーセントで示している。
【００５３】
図１２のシミュレーション結果から、画素電極と信号線との結合容量は、静電遮蔽電極と信号線との相対的な大きさ（線幅の差）に大きく依存することがわかる。例えば、信号線の線幅を３．８μｍ程度（即ち、平面視したときに、信号線の両側部が静電遮蔽電極の側部から０．４μｍずつはみ出した状態）とした場合の結合容量は、静電遮蔽電極を設けない場合と同じ大きさとなり、静電遮蔽効果は全く得られないことがわかる。また、信号線の線幅を静電遮蔽電極の線幅と同じく３μｍ（即ち、平面視したときに、静電遮蔽電極が信号線に対して完全に重なる状態）としたとき、静電遮蔽電極を設けない構成に比べて結合容量が３分の１程度にまで低減される。さらに、信号線の線幅を２μｍ程度（即ち、平面視したときに、静電遮蔽電極の両側部が信号線の側部から０．５μｍずつはみ出し、このはみ出した部分によって信号線の側部端面が包み込まれるように覆われた状態）とした場合の結合容量は、静電遮蔽電極を設けない場合に比べて１０分の１以下に低減される。
このように、凸状に湾曲して形成された静電遮蔽電極を信号線に被せるように配置することで、大きな遮蔽効果が得られることがわかる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る電気光学装置の平面図である。
【図２】 同、電気光学装置の等価回路図である。
【図３】 同、電気光学装置のアクティブマトリクス基板の平面図である。
【図４】 図３のＡ−Ａ′断面図である。
【図５】 図４の要部拡大図である。
【図６】 図３のＢ−Ｂ′断面を示す要部拡大図である。
【図７】 同、アクティブマトリクス基板の要部平面図である。
【図８】 本発明の第１変形例に係る電気光学装置の断面図である。
【図９】 本発明の第２変形例に係る電気光学装置の断面図である。
【図１０】 本発明の第３変形例に係る電気光学装置の断面図である。
【図１１】 本発明の電子機器の一例を示す図である。
【図１２】 画素電極と信号線との間の結合容量のシミュレーション結果である。
【図１３】 従来のアクティブマトリクス基板の画素構造を示す平面図である。
【図１４】 図１３との比較において、本発明の特徴部分を示す平面図である。
【符号の説明】
１００…アクティブマトリクス基板、１１０…信号線、１２０…走査線、１３０…蓄積容量、１３１…共通容量電極（定電位側電極）、１４０…薄膜トランジスタ、１５０…画素電極、１６０…静電遮蔽電極、１１１…上部端面、１１２…側部端面、３００…液晶層（電気光学層）
Claims (7)
- 複数の走査線と、
上記走査線に交差して設けられた複数の信号線と、
上記走査線と上記信号線との交差部に対応して設けられた薄膜トランジスタと、
上記薄膜トランジスタに対応して設けられた画素電極と、
上記薄膜トランジスタに対応して設けられた蓄積容量と、
上記画素電極を形成する層と上記信号線を形成する層との間に設けられ、且つ平面視で上記信号線に重なるように設けられるとともに、上記蓄積容量の定電位側の電極に導電接続された静電遮蔽電極とを備えたことを特徴とする、アクティブマトリクス基板。 - 上記画素電極を形成する層と上記信号線を形成する層とは平面視で一部重なるように配置されたことを特徴とする、請求項１記載のアクティブマトリクス基板。
- 上記静電遮蔽電極は、上記信号線の上記画素電極に対向する上部端面を覆うとともに、上記上部端面に隣接する側部端面の少なくとも一部を覆うように設けられたことを特徴とする、請求項１又は２記載のアクティブマトリクス基板。
- 上記静電遮蔽電極は金属材料からなることを特徴とする、請求項１〜３のいずれかの項に記載のアクティブマトリクス基板。
- 上記静電遮蔽電極は透光性を有する導電部材からなることを特徴とする、請求項１〜４のいずれかの項に記載のアクティブマトリクス基板。
- 請求項１〜５のいずれかの項に記載のアクティブマトリクス基板と、
上記アクティブマトリクス基板上に積層された電気光学層とを備えたことを特徴とする、電気光学装置。 - 請求項６記載の電気光学装置を備えたことを特徴とする、電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032556A JP4182766B2 (ja) | 2003-02-10 | 2003-02-10 | アクティブマトリクス基板、電気光学装置、電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032556A JP4182766B2 (ja) | 2003-02-10 | 2003-02-10 | アクティブマトリクス基板、電気光学装置、電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004245872A JP2004245872A (ja) | 2004-09-02 |
| JP4182766B2 true JP4182766B2 (ja) | 2008-11-19 |
Family
ID=33018868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003032556A Expired - Fee Related JP4182766B2 (ja) | 2003-02-10 | 2003-02-10 | アクティブマトリクス基板、電気光学装置、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4182766B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105652545A (zh) * | 2016-04-12 | 2016-06-08 | 京东方科技集团股份有限公司 | 显示面板、显示面板的制造方法以及显示装置 |
| CN113835272B (zh) * | 2021-09-27 | 2022-11-25 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05127195A (ja) * | 1991-11-08 | 1993-05-25 | Toshiba Corp | 液晶表示装置 |
| JPH05249478A (ja) * | 1991-12-25 | 1993-09-28 | Toshiba Corp | 液晶表示装置 |
| JP3216053B2 (ja) * | 1999-03-08 | 2001-10-09 | セイコーエプソン株式会社 | 液晶表示装置 |
-
2003
- 2003-02-10 JP JP2003032556A patent/JP4182766B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004245872A (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5786601B2 (ja) | 電気光学装置、及び電子機器 | |
| JP5834705B2 (ja) | 電気光学装置、及び電子機器 | |
| JP5217752B2 (ja) | 電気光学装置及び電子機器 | |
| US8988621B2 (en) | Array substrate and display panel having the same | |
| JP5628302B2 (ja) | 半導体装置、アクティブマトリクス基板、及び表示装置 | |
| JP2009047967A (ja) | 電気光学装置及び電子機器 | |
| JP5445239B2 (ja) | 電気光学装置及び電子機器 | |
| US20130088660A1 (en) | Thin film transistor substrate and liquid crystal display device | |
| US20110292312A1 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP5287100B2 (ja) | 電気光学装置及び電子機器 | |
| JP2009122256A (ja) | 電気光学装置及び電子機器 | |
| JP2008216621A (ja) | 電気光学装置及び電子機器 | |
| KR20040100903A (ko) | 전기광학장치 그리고 전자기기 및 투사형 표시장치 | |
| JP5370221B2 (ja) | 電気光学装置及び電子機器 | |
| JP2015094880A (ja) | 電気光学装置、および電子機器 | |
| JP2010096966A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
| JP2007192975A (ja) | 電気光学装置及びその製造方法 | |
| JP4182766B2 (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
| JP2019219603A (ja) | 電気光学装置および電子機器 | |
| US8064323B2 (en) | Electro-optical device and electronic apparatus | |
| US20200312890A1 (en) | Electro-optical device and electronic apparatus | |
| JP2007212819A (ja) | 電気光学装置、電気光学装置用基板、及び電気光学装置の製造方法、並びに電子機器 | |
| JP2010134395A (ja) | 電気光学装置及び電子機器 | |
| JP2021092680A (ja) | 電気光学装置および電子機器 | |
| JP2007086112A (ja) | 半透過型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080812 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080825 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4182766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |