JP2012084897A - 共注入後に中温で薄膜を分離する方法 - Google Patents
共注入後に中温で薄膜を分離する方法 Download PDFInfo
- Publication number
- JP2012084897A JP2012084897A JP2011242033A JP2011242033A JP2012084897A JP 2012084897 A JP2012084897 A JP 2012084897A JP 2011242033 A JP2011242033 A JP 2011242033A JP 2011242033 A JP2011242033 A JP 2011242033A JP 2012084897 A JP2012084897 A JP 2012084897A
- Authority
- JP
- Japan
- Prior art keywords
- species
- source substrate
- implantation
- substrate
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 238000002513 implantation Methods 0.000 title claims description 42
- 239000000758 substrate Substances 0.000 claims abstract description 131
- 230000007547 defect Effects 0.000 claims abstract description 33
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 238000000926 separation method Methods 0.000 claims description 32
- 239000001257 hydrogen Substances 0.000 claims description 25
- 229910052739 hydrogen Inorganic materials 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 19
- 238000002347 injection Methods 0.000 claims description 19
- 239000007924 injection Substances 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000005350 fused silica glass Substances 0.000 claims description 12
- 125000004429 atom Chemical group 0.000 claims description 11
- 239000001307 helium Substances 0.000 claims description 11
- 229910052734 helium Inorganic materials 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 4
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 230000006641 stabilisation Effects 0.000 claims 1
- 238000011105 stabilization Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 16
- 239000013626 chemical specie Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910017214 AsGa Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- AWJDQCINSGRBDJ-UHFFFAOYSA-N [Li].[Ta] Chemical compound [Li].[Ta] AWJDQCINSGRBDJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【課題】ソース基板から薄膜を分離する方法を提供する。
【解決手段】欠陥の存在により弱化される埋め込み帯域を形成するように、ソース基板1中にイオン2またはガス種2を注入するステップ、上記弱化された帯域中3で裂開を起こすことによって、上記ソース基板1から薄膜5を分離するステップを含む。2つの種が注入され、その一方は欠陥を形成するようになされ、他方はこれらの欠陥を占有するようになされ、上記分離が、上記第1の種の用量単独で分離が起こると予想される温度より低い温度で行われる。
【選択図】図1
【解決手段】欠陥の存在により弱化される埋め込み帯域を形成するように、ソース基板1中にイオン2またはガス種2を注入するステップ、上記弱化された帯域中3で裂開を起こすことによって、上記ソース基板1から薄膜5を分離するステップを含む。2つの種が注入され、その一方は欠陥を形成するようになされ、他方はこれらの欠陥を占有するようになされ、上記分離が、上記第1の種の用量単独で分離が起こると予想される温度より低い温度で行われる。
【選択図】図1
Description
本発明は、薄膜を基板から分離する方法に関する。
有利には、その薄膜をその基板(ソース基板と称される)からターゲット基板と称される支持体に移設する場合に関し、特にターゲット基板がソース基板と異なる材料で作製されている場合(その場合はヘテロ構造という用語を用いる)に適用可能である。このターゲット基板は、後にそこから薄膜が分離される、単なる中間支持体であってもよい。
従来は、ソース基板の一方の面を例えば分子結合によってターゲット基板に固定した後、ターゲット基板に沿って広がるソース基板の薄膜をソース基板の残部から分離している。この手順をさらに繰り返す場合もある。
本発明は特に、マイクロエレクトロニクス、マイクロメカニクス、集積光学、および集積化電子工学の分野に適用される。
これにより、例えば数層(2層以上)の積層体を形成することを目的として、物理的特性に応じて選択された材料からなる薄膜を支持体に移設したアセンブリ(構造体と称される)を作製することが可能となる。こうすることによって、薄膜および支持体の材料の利点を融合させることができる。特に、熱膨張係数の差が大きいことなどから一見不適合と思われる単一構造の部品に薄膜を結合させることを、この移設によって可能とし得る(例えば溶融石英上のシリコン(SOQ)やシリコン上のSiCなど)。
ターゲット基板は必ずしもバルクの支持体である必要はない。したがって本発明は、注入面上(または注入予定の面上)に厚い単層を堆積させる場合にも関連する。もし有用であれば、分離によって得られた「自己支持」薄膜をバルクのターゲット基板上に固定してもよい。
通常、薄膜とは、厚さが数十オングストロームから数ミクロン程度の層を意味するものと理解される。したがって、厚い層と言えば通常は少なくとも数ミクロンの厚さの層であるが、さらには数十ミクロンの場合もある。
ソース基板に化学種を注入すると所与の深さに欠陥帯域の形成が誘発される場合があることが観察されており、薄膜のソース基板残部からの分離はこのことに基づいている。このような欠陥は、材料の結晶の質を低下させる微小気泡および/または小板および/または微小空洞および/または転位ループおよび/またはそれ以外の結晶欠陥の場合があり、その性質、密度、および大きさは、注入種ならびにソース基板の性質に強い依存性を示す。次いで、この弱化帯域に存在する特定の欠陥を成長させることができるように熱処理を施してもよく、それによって、後にソース基板として得られるものから薄膜を分離することが可能になるであろう。このことは特に、米国特許第5374564号およびそれを発展させた米国特許第6020252号等に記載されている。
注入ステップは、SOIという特殊な分野における数々の研究プロジェクトや学問的研究のテーマとして取り上げられてきた。このような状況下にあって解決すべき課題は、一般的には注入の線量を順次減らしていくことにある。これは、一方では、装置の使用時間を短縮することで製造コストを削減するということであり、他方では、技術的な観点に基づき、注入によって損傷される帯域を小さくするということである。
これにより、例えばアガーワル(Agarwal)ら(1997)は、「He+およびH+の共注入を用いたSOIの効率的な製造(Efficient production of silicon−on−insulator films by co−implantation of He+ with H+)」、Applied Physics Letters、1998年3月2日、第72巻、第9号において、2種のイオンをシリコン基板に施用すること、すなわち水素およびヘリウムの2つの種の共注入を試験的に実施したことについて説明している。著者らは、2注入種の注入プロファイルについて、これらが同じ深さに局在化し、その付近で注入種の濃度が最大となることが必要であり、そしてこの場所から分割が生じて伝播していくであろうことを詳述している。著者らは、この2注入種を注入する順序が重要であり、水素をまず注入し、その後にヘリウムを注入しなければならないと教示している。こうすることによって、それぞれの化学種を単独で使用した場合に比べて、総注入量を3桁低減することが可能であるという見解を示している。
より詳細には、この文献は、SOIに低線量(H+を7.5×1015個/cm2およびHeを1×1016個/cm2、またはH+を1×1016個/cm2およびHeを1×1016個/cm2)を試みたことを開示している。次いで、通常温度(500℃)において、少ない総注入量を用いたことによる分離が達成される。
この文献は実験的な手法を記載しており、ターゲット基板にほとんど注目していないことが認められる。
米国特許出願2002/0025604にも同様の教示を見ることができる。これは、低温下での半導体積層およびその積層を用いた3次元電子回路に関するものである。このような積層方法にはいくつかのステップが含まれる。まず水素、次いでヘリウムを、1×1016/cm2〜4×1016/cm2の間の互いに近い範囲の線量で注入を行う。次いで注入後のウェハを別のウェハに接合する。次いで接合されたウェハを200〜250°の低温で1〜48時間アニールした後、この接合されたウェハの一部分が分離するように400〜600℃で1〜10分間アニールする。この文献は、シリコン基板上にシリコンを積層することに関するものである。
ヘテロ構造体の場合、すなわちソース基板およびターゲット基板の材質が異なる場合は、まったく異なる問題が出てくる。こうした場合に直面する主な技術的課題の1つは、薄膜を残りのソース基板から分離させる場合のような熱処理の間に、接触し合った異なる層内に非常に高い応力場が存在することであり、この応力場の原因は、接触し合った異なる材料間の熱膨張係数が異なることにある。
したがって、基板の熱膨張係数が異なる場合(ヘテロ構造体)は、上述した機械的応力によってヘテロ構造体が劣化すると思われる臨界温度よりも低い温度でうまく分離を達成することが重要である。このような劣化があると、典型的には、接触している基板の一方もしくは両方が破損し、かつ/または接合されている基板界面の接合が外れる場合がある。例えば、注入処理後に溶融石英基板に接合されたSi基板を備えたヘテロ構造体の場合、このヘテロ構造体を500℃で熱処理すると、溶融石英基板上のSi層を分離させる際に基板の破損が伴う。したがって、へテロ構造体(および/または分離後に得られる2枚の基板)の破損や任意の損傷を防ぎ、かつ移設された層の良好な品質を維持するためには、熱処理温度を低下させることが望ましい。
一方の基板(例えば後に薄膜となるもの)内に化合物が形成されており、これらが過度の熱処理中に劣化しやすい場合も同様に、分離温度を比較的低くできることが必要である。
分離を実現する温度を低下させる一法は、注入条件を「色々と変えてみる(play)」ことである。例えば、注入種の線量を過剰にすれば分離に必要な熱収支を低減することが可能である。熱収支とは、熱処理時間/熱処理温度の組合せを意味するものと理解される。
これにより、ブルール(Bruel)ら(ECS春季会議、1999)は、ソース基板がシリコンウェハである場合、注入される水素イオンの線量を5.5×1016個/cm2に替えて1×1017個/cm2にすると、数時間という限られた熱処理時間において分離温度を425℃から280℃に低下させることが可能であることを示している。
この手法は分離の熱収支を低減するが、注入に高線量を用いることは、工業的な観点から見ると大きな欠点となる可能性がある(費用が嵩む)。さらに留意されたいのは、注入に高線量を用いると移設層表面の損傷帯域(注入が関与する欠陥を含む)がより厚くなり、後にこの損傷された界面帯域を除去するのに必要な処理作業がさらなる制約(除去する物質の量が増えること、これに対応して処理費用が増加すること、および移設層の厚さが不均一になるリスクを高める可能性があること)を受ける可能性があることである。
分離温度を低下させるための別の案が米国特許第5877070A号(ゴゼル(Gosele)ら)に記載されている。これはまず、水素トラップ(特にホウ素、炭素、リン、窒素、ヒ素、またはフッ素、すなわち、かなりの大きさの元素)の形成を伴う原子注入を行い、次いでソース基板に水素を注入することと、ソース基板およびターゲット基板とを接合させる前に前アニール作業を行うこととから構成されている。発明者らによれば、こうすることによって、H+を単独で注入した場合と比較して分離温度を50%低下させることが可能になる。この発明は、共注入(水素は2番目に導入される)およびソース基板の前アニールという2つのステップによって成り立っている。
アガーワル(Agarwal)ら(1997)「He+およびH+の共注入を用いたSOIの効率的な製造(Efficient production of silicon−on−insulator films by co−implantation of He+ with H+)」Applied Physics Letters、1998年3月2日、第72巻、第9号
本発明は、ソース基板(例えばこれは、有利にはソース基板とは異なる材質からなるターゲット基板上に予め固定されている)から薄膜を分離する方法であって、注入量を過度に高くすることも、注入後にソース基板をアニールすることも(そのような場合が生じるのは、それをターゲット基板に接合させる前である)必要とせず、それと同時に、ソース基板が熱膨張係数の異なるターゲット基板上に固定されている場合においても、2種類の基板から構成されたヘテロ構造体に過度の機械的応力を生じさせず、かつ/または分離前に一方の基板上に形成されている可能性のある成分を劣化させる恐れのない、十分に低い温度での分離を可能とするものである。
この目的のため、本発明は、
a)欠陥の存在により弱化される埋め込み帯域を形成するように、ソース基板内にイオンまたはガス種を注入するステップ、
b)上記弱化された帯域中で分割を起こすことによって上記ソース基板から薄膜を分離するステップを含み、
上記注入ステップが、一方では、欠陥を形成するようになされた第1の種を注入するサブステップを含み、他方では、実質的にこれと同じ深さに、欠陥を占有するようになされた第2の種を注入するサブステップを含み、上記第1ステップが、その注入単独でも第1の温度において上記薄膜の分離が可能となるのに十分な線量で行われ、かつ上記第2の種の注入が、上記第1の種の線量よりも低線量で行われ、かつ
上記分割が上記第1の温度よりも低い第2の温度で実施されることを特徴とする、
上記ソース基板から上記薄膜を分離する方法を提供する。
a)欠陥の存在により弱化される埋め込み帯域を形成するように、ソース基板内にイオンまたはガス種を注入するステップ、
b)上記弱化された帯域中で分割を起こすことによって上記ソース基板から薄膜を分離するステップを含み、
上記注入ステップが、一方では、欠陥を形成するようになされた第1の種を注入するサブステップを含み、他方では、実質的にこれと同じ深さに、欠陥を占有するようになされた第2の種を注入するサブステップを含み、上記第1ステップが、その注入単独でも第1の温度において上記薄膜の分離が可能となるのに十分な線量で行われ、かつ上記第2の種の注入が、上記第1の種の線量よりも低線量で行われ、かつ
上記分割が上記第1の温度よりも低い第2の温度で実施されることを特徴とする、
上記ソース基板から上記薄膜を分離する方法を提供する。
このように本発明は、2種類の異なる化学種を注入することに基づいており、これらが異なる効力をもって共同でソース基板内に弱化帯域を形成することを特徴とする。一方の注入種は、後で分離を起こそうとする帯域を特定の欠陥の形成によって局在化するように選択され、他方は、予め指定した特定の欠陥の拡張を、特にその内圧を増大させることによって促進することになるガス貯留部を形成するように選択される。
好ましくは、分離を促す欠陥を生成する第1の種の注入がまず最初に行われるとともに、第1の種によって生成した欠陥の帯域に第2の種が局在化するようにもう一方の化学種がその後に注入される。注入の順序をこのようにすることによってより好ましい分離力を得ることが可能となる。
言い換えれば、弱化層(弱化とは、微小空洞および/または小板等の種類の特定の欠陥の形成を意味するものと理解される)を生成させる効果の高い第1の種の注入をまず最初に実施する一方、弱化欠陥を形成する効果がより低い第2の種をこの弱化層内に適度な線量で注入すると有利である。この弱化帯域中に存在する場合、最初の注入時に生成した微小空洞および/または小板上またはその付近に、この第2の種の原子が捕捉されることになろう。分離の誘発を目的とした熱処理時においては、この第2の種の原子は、弱化層内に存在する空洞の加圧に関与し、かつそれらを成長させるための適所に納まっていよう。したがって、第2の種としては、弱化層内に位置する空洞および/または微小クラック内で圧力を生じさせる能力の高い化学種を選択すると有用である。しかしながら、第2の種を最初に注入することも可能であり、これらは後に利用されて、第1の種の注入によって生成する欠陥を徐々に満たすことになろう。
有利には、第1の化学種は水素(例えばH+イオン形態などの一形態をとる)であり、その注入方式はよく知られているが、他の化学種も使用できることを理解されたい。さらには、第2の化学種を、加圧作用を効果的に生じさせることができるヘリウムとすると有利である。
この方法とアガーワルらの文献に記載されている実験的な方法との根本的な違いは、第1の種の注入量が、第1の温度において分離可能な弱化帯域を形成するのに十分な量であることであり、したがってこの第1の種の線量は、1016原子/cm2程度の従来の水準内(水素の場合)に留まる。第2の種の注入量は、第1の種によって生成された欠陥内に第2の種の原子が実質的にすべて配され、かつ/または分割の伝播を阻む傾向にある他の欠陥をできるだけ生成しない適度な量である。そしてこの分離は第1の温度よりも低い第2の温度で実施される。
米国特許第5877070号においては、欠陥を生成させることを目的とする化学種(例えばホウ素)に推奨されている線量は水素の線量よりもはるかに少なく(典型的にはその線量の0.1%から1%の間)、しかも中間アニールを行うことが必須であるが、これと比較すると、本発明の方法が教示する比率はその逆であり、かつ中間熱処理を行う必要もない(しかしながら、分離を開始させないほど十分に低い温度で行うという条件下であれば、このような中間熱処理は依然として可能であることは勿論である)。
本方法は、上で述べた米国特許出願第2002/0025604号の教示とは異なり、第2の種の注入量が第1の種よりも少ないこと、および第1の種単独で分割が起こると予想される温度(実際は約500℃)よりも、分割が実施される温度が低いことが認められる。
本発明の好ましい条件を示す(既に提示したものもそうでないものもある)。場合によりこれらを組み合わせてもよい。
第1の種の注入を第2の種の注入よりも先に行う。
または、この第1の種の注入を第2の種の注入よりも後に行う。
ソース基板は、単結晶、多結晶、または非晶質の半導体および絶縁体からなる群から選択される材料から作製されたものとする。したがって半導体は、元素周期律表の第IV族、例えばシリコン(技術的重要性の高い場合に相当する)および/またはゲルマニウムから選択してもよく、III−V族半導体(例えば特に、AsGaまたはInP)も選択してもよく、絶縁体も、例えば特にニオブ酸リチウム(LiNbO3)またはリチウムタンタル石(LiTaO3)から選択してもよい。
第1の種を、シリコンその他多数の基板に容易に注入することができる化学種である水素、有利にはH+水素とする。
第1の種(水素その他)を注入する際の線量を、1016原子/cm2程度とする。これは現行の水素単独の注入における典型的な線量であり、よく知られている注入方式に相当する。
第2の種は、H+イオンの注入によって生成した欠陥と特に効率よく相互作用し、かつ結晶欠陥を有効に加圧することができるヘリウムとし、ヘリウムの注入量は、有利には1×1016〜5×1016原子/cm2程度とする。これは様々な基板の注入に用いられる通常の線量であり、したがって容易に実施することができる。
これは、一般的に当てはまるが、特にソース基板がシリコンおよび/またはその化合物(酸化物、炭化物等)の1種からなる場合にも当てはまることであり(第1の種のみで分割が起こると予想される)、第1の温度は500℃程度(これは特にシリコン中に水素を注入した場合の典型的な分割温度である)であり、(実際に分割が起こる)第2の温度は300℃程度未満であり、それによって、たとえ2つの基板の熱膨張係数の差が顕著な場合であっても機械的力が耐えられる程度に維持される。
弱化領域を分割させる前に、ソース基板の注入面をターゲット基板に接合させることによって、必要に応じて中間的または最終的な支持体を形成する。
分割を行った後に、ターゲット基板と薄膜との間の接合を熱安定化させるステップを実施する。
ターゲット基板は、単結晶もしくは多結晶材料(例えばサファイヤ)から作製されたものかまたは非晶質(例えば溶融石英、任意の種類のガラス、さらにはポリマー)のものとする。サファイヤおよび溶融石英は、現時点において実際に実用上重要な例であることに留意されたい。
ターゲット基板は、現時点において実際に実用上重要な例に相当する溶融石英またはサファイヤからなるものとする。しかし一般には、ターゲット基板は、任意の単結晶類または多結晶類であっても、さらには非晶質(例えばガラス類またはポリマー類)であってもよい。
2種類の化学種の線量の差を非常に大きくする。すなわち、好ましくは少なくとも10%とする。
好ましくは、ソース基板とターゲット基板とを直接接合させることによって密着させる(剛率を制御できるパラメータをうまく取り扱う方法は知られており、それにより、この固定化手段の実施が特に容易となる)。
変形形態においては、弱化帯域を分割させる前に、ソース基板の注入面に硬化層を堆積させる。
本発明の目的、特徴、および利点は、以下に示す限定しない例示的な実施例の説明および添付の図面を参照することによって明らかになるであろう。
したがって図1は、例えばシリコン(有利にはその表面4が酸化されている)からなる基板1を示し、矢印2で示される、例えばイオンまたはガス化学種の衝突による注入処理を施される間は保護層10で覆われていてもよい。
この注入は、同じ所与の深さに2種類の化学種が必要であるが、そのうちの一方は、欠陥を形成するようになされた例えばH+水素であり、他方は、その第1の種によって予めまたは後に形成される欠陥内を満たすようになされた例えばヘリウムである。
第1の種の注入を実施する際の線量は、それ単独でも後に第1の温度(以下参照)での分離が可能となるのに十分な量である。一方、第2の種の線量はそれを下回る。
検討対象の実施例においては、有利には第1の種である水素の注入から開始される(しかしながらその変形として第2の種を先に注入してもよい)。次いで第2の種が注入されるが、その線量は、有利には、第1の種によって生成された欠陥をちょうど満たすことができ、かつ/または後の分割を妨げる傾向のある他の欠陥をできるだけ生成しない量である。
これによって生じるのが埋め込み帯域3であり、これは、主に第1の種によって生成される欠陥の存在により弱化されている。その成長には、特に第2の種のこのような欠陥を加圧する能力が寄与するであろう。
弱化領域3は、ソース基板内において後に薄膜となる部分5と基板残部6すなわち薄膜の分離後にソース基板に残留する部分との境界となる。この手順を繰り返す場合はこの残部をソース基板とすることができるであろう。
図2は、弱化された埋め込み帯域を含むソース基板の面4とターゲット基板7とを、例えば直接分子結合させることによって接合するステップを示す図である。
その後のステップにおいては、中間熱処理を何ら必要とすることなく、図3に示すように弱化帯域を分割させることによって薄膜がソース基板残部から分離される。この分割が実施される温度は、第1の種を単独で注入した場合に得られるであろう分割温度よりも低い。図3のステップのための第2の温度は、有利には、第1の種単独の注入量で分離ができると予想される温度よりも少なくとも200℃程度低い。したがって、第1の温度が500℃程度である場合、実際に分割すなわち分離が行われる温度は有利には最高でも300℃である。勿論、これらの温度は妥当な処理時間、典型的には数十分間〜数時間(例えば3時間まで)維持される。換言すれば、熱収支(温度−時間の組合せ)が工業的に現実的なものとなる。
この分離ステップには、熱効果以外に力(例えば機械的力)の適用が含まれていてもよく、その場合は、第1および第2の温度に関し述べられていることが同様に力の適用についても当てはまる。すなわち、第1の種を単独で注入した後に所与の機械的力を適用することによって第1の温度で可能となると思われる分離が、同じ機械的力を適用することによって第2の温度で達成される。
有利には、この分離すなわち分割ステップの後に、ターゲット基板7と薄膜との間の接合を熱的に安定化させるステップを実施する。このステップにはある程度の時間、1000℃を超える温度、好ましくは約1100℃という温度が含まれてもよい。この処理は一定の温度で実施しても温度を変化させても(例えば2つの値の間で振幅させても)よい。このことは、接合界面の欠陥を防止したり、ターゲット基板から薄膜層が剥離するのを防ぐのに役立つ。
ソース基板1はシリコンだけでなく、より一般的には、知られている任意の適切な材料(例えばIII〜V族半導体)の単結晶または多結晶であっても、さらには非晶質であってもよい。ターゲット基板7に関しては必要に応じて選択される多種多様な材料からなるものであってもよく、単結晶または多結晶(例えば半導体)であっても、さらには非晶質(例えばガラスやポリマー類など)であってもよい。
本発明の第1実施形態によれば、表面に熱酸化シリコン層(例えば200nm)を備えたSi基板(〜700μm)に、まず水素原子を30keV−4.5×1016H/cm2という条件下で注入し、次いでヘリウムを45keV−2×1016He/cm2という条件下で注入してもよい。次いでこのソース基板を溶融石英からなるターゲット基板(〜1000μm)に直接接合させることによって接合してもよい。これら2種の材料間に熱膨張係数の差(室温下においてシリコン2.56×10−6/℃、溶融石英0.5×10−6/℃)が存在することから、分離のための熱処理を低温(典型的には約250〜300℃)で実施することが必要となってくる。約275℃で熱処理を行うと、水素濃度の最も高い部分に局在化している空洞の成長が促され、これにヘリウム原子が加わってこれらの空洞を加圧して成長させる。この濃度の水素プロファイルにおいて最終的に分割を行うと、分割(一方はSi薄膜を有する溶融石英基板、他方は最初のSi基板から表層の薄膜が剥離されたもの)後もヘテロ構造由来の両基板に破損も劣化も起こすことなくSi層が溶融石英の基板上に移設される。
本発明の別の実施形態によれば、表面に熱酸化シリコン層(例えば400nm)を備えたSiの基板(〜300μm)に、まず水素原子を95keV−6×1016H/cm2という条件下で注入し、次いでヘリウムを145keV−2×1016He/cm2という条件下で注入してもよい。次いでこのソース基板をサファイヤからなるターゲット基板(〜500μm)に直接接合させることによって接合してもよい。場合によっては、接合前のサファイヤ基板表面に酸化物の層が堆積されるであろう。これら2種類の材料間に熱膨張係数の差(室温下においてシリコン2.56×10−6/℃、サファイヤ5×10−6/℃)が存在することから、基板が厚い場合は、分離のための熱処理を低温(典型的には250℃未満)で実施することが必要になってくる。約200℃で熱処理を行うと、水素濃度が最も高い部分に局在化している空洞の成長が促され、これにヘリウム原子が加わってこれらの空洞が加圧されて成長する。この水素プロファイルにおいて最終的に分割を行うと、分離(一方はSi薄膜を有するサファイヤ基板、他方は最初のSi基板から表層の薄膜が剥離されたもの)後もヘテロ構造由来の両基板に破損も劣化も起こすことなくSi層がサファイヤの基板上に移設される。
上述した2つの実施例においては、第2の種の線量が最大でも第1ステップの線量と多くとも同量からその半量であることが認められる。
さらなる実施形態によれば、熱SiO2層(約200nm)を備えたシリコン基板にまずヘリウム原子を100keVで1×1016原子/cm2の注入条件で注入し、次いで水素を52keVで4×1016原子/cm2で注入してもよい。次いでこのソース基板をシリコン支持基板に接合する。約275℃で15時間未満の熱処理を行うと、水素濃度が最も高い部分に局在化している空洞の成長を誘発し、これにヘリウム原子が関与して、その移動によって空洞が加圧される。最終的な分割が同低温で起こり、シリコン層がシリコン支持基板上に移設される。
詳述しないが、変形形態を以下に示す。
ソース基板はゲルマニウム等の、IV族の他の半導体である。
ソース基板は半導体化合物、例えばIII−V族(例えば特にAsGaまたはInP)である。
ソース基板は絶縁体、例えばニオブ酸塩またはタンタル石型(特にLiNbO3またはLiTaO3等)である。
ターゲット基板はサファイヤ以外の結晶性材料から作製されたものである。
ターゲット基板は溶融石英以外のガラス等の非晶質材料またはポリマーから作製されたものである。
ターゲット基板は単なる硬化層であり、例えば、任意の適切な堆積技術によって堆積された厚さが数十ナノメータの酸化物である。これは上に示した例のようなバルクのターゲット基板とはもはや異なるものである。
ターゲット基板(存在する場合)は単なる中間支持体であってもよい。
Claims (22)
- 欠陥の存在により弱化される埋め込み帯域を形成するように、ソース基板中にイオンまたはガス種を注入するステップ、
前記弱化された帯域中で分割を起こすことによって、前記ソース基板から薄膜を分離するステップを含む、ソース基板から薄膜を分離する方法であって、
前記注入ステップが、一方では、欠陥を形成するようになされた第1の種を注入するサブステップと、他方では、実質的にこれと同じ深さに、欠陥を占有するようになされた第2の種を注入するサブステップとを含み、前記第1のステップの注入が、その注入単独で、第1の温度で前記薄膜の分離が可能となるのに十分な線量で行われ、かつ前記第2の種の注入が、前記第1の種の線量よりも低線量で行われ、
前記分割が前記第1の温度よりも低い第2の温度で実施される
ことを特徴とする方法。 - 前記第1の種の注入が、前記第2の種の注入より先に実施されることを特徴とする請求項1に記載の方法。
- 前記第1の種の注入が、前記第2の種の注入より後に実施されることを特徴とする請求項1に記載の方法。
- 前記ソース基板が、単結晶、多結晶、または非晶質の半導体および絶縁体からなる群から選択される材料から作製されていることを特徴とする請求項1から3のいずれか一項に記載の方法。
- 前記ソース基板が第IV族半導体から選択される材料から作製されていることを特徴とする請求項4に記載の方法。
- 前記ソース基板がシリコンから作製されていることを特徴とする請求項5に記載の方法。
- 前記ソース基板がIII−V族半導体材料から作製されていることを特徴とする請求項4に記載の方法。
- 前記ソース基板が、LiNbO3およびLiTaO3からなる群から選択される絶縁体から作製されていることを特徴とする請求項4に記載の方法。
- 前記第1の種が水素であることを特徴とする請求項1から4のいずれか一項に記載の方法。
- 前記第1の種が水素H+であることを特徴とする請求項9に記載の方法。
- 前記第1の種が、2〜3(a few)×1016原子/cm2程度の線量で注入されることを特徴とする請求項1から4のいずれか一項に記載の方法。
- 前記第2の種がヘリウムであることを特徴とする請求項1、2、または9のうちのいずれか一項に記載の方法。
- 前記ヘリウムが、1×1016〜5×1016原子/cm2程度の線量で注入されることを特徴とする請求項12に記載の方法。
- 前記第1の温度が500℃程度であり、前記第2の温度が300℃程度未満であることを特徴とする請求項1から4のいずれか一項に記載の方法。
- 前記弱化された帯域中で分割を起こす前に、前記ソース基板の注入面をターゲット基板に接合させることを特徴とする請求項1から4のいずれか一項に記載の方法。
- 前記ターゲット基板が非晶質材料からなることを特徴とする請求項15に記載の方法。
- 前記ターゲット基板が溶融石英からなることを特徴とする請求項16に記載の方法。
- 前記ターゲット基板が単結晶または多結晶材料からなることを特徴とする請求項15に記載の方法。
- 前記ターゲット基板がサファイヤからなることを特徴とする請求項18に記載の方法。
- 前記ソース基板および前記ターゲット基板が、直接接合によって密着されることを特徴とする請求項15から19のいずれか一項に記載の方法。
- 分割を行った後に、前記接合界面に熱安定化ステップを施すことを特徴とする請求項15から20のいずれか一項に記載の方法。
- 前記弱化された帯域中で分割を起こす前に、前記ソース基板の注入面に硬化層を堆積させることを特徴とする請求項1から4のいずれか一項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR02/13935 | 2002-11-07 | ||
FR0213935A FR2847076B1 (fr) | 2002-11-07 | 2002-11-07 | Procede de detachement d'une couche mince a temperature moderee apres co-implantation |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004549162A Division JP4999272B2 (ja) | 2002-11-07 | 2003-10-30 | 共注入後に中温で薄膜を分離する方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012084897A true JP2012084897A (ja) | 2012-04-26 |
Family
ID=32116442
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004549162A Expired - Lifetime JP4999272B2 (ja) | 2002-11-07 | 2003-10-30 | 共注入後に中温で薄膜を分離する方法 |
JP2011242033A Withdrawn JP2012084897A (ja) | 2002-11-07 | 2011-11-04 | 共注入後に中温で薄膜を分離する方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004549162A Expired - Lifetime JP4999272B2 (ja) | 2002-11-07 | 2003-10-30 | 共注入後に中温で薄膜を分離する方法 |
Country Status (8)
Country | Link |
---|---|
EP (1) | EP1559139B1 (ja) |
JP (2) | JP4999272B2 (ja) |
KR (1) | KR101122859B1 (ja) |
CN (1) | CN1708843B (ja) |
AU (1) | AU2003298137A1 (ja) |
FR (1) | FR2847076B1 (ja) |
TW (1) | TWI294663B (ja) |
WO (1) | WO2004042779A2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
EP2293326A3 (en) * | 2004-06-10 | 2012-01-25 | S.O.I.TEC Silicon on Insulator Technologies S.A. | Method for manufacturing a SOI wafer |
EP1782472B1 (en) * | 2004-08-18 | 2011-10-05 | Corning Incorporated | Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures |
WO2006032947A1 (en) * | 2004-09-21 | 2006-03-30 | S.O.I.Tec Silicon On Insulator Technologies | Thin layer transfer method wherein a co-implantation step is performed according to conditions avaoiding blisters formation and limiting roughness |
EP2048706B1 (en) * | 2004-09-21 | 2012-12-12 | Soitec | Transfer method with a treatment of a surface to be bonded |
WO2006037783A1 (fr) | 2004-10-04 | 2006-04-13 | S.O.I.Tec Silicon On Insulator Technologies | Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline |
FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
FR2907966B1 (fr) * | 2006-10-27 | 2009-01-30 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat. |
FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
KR100873299B1 (ko) * | 2007-08-20 | 2008-12-11 | 주식회사 실트론 | Ssoi 기판의 제조방법 |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
FR2949606B1 (fr) * | 2009-08-26 | 2011-10-28 | Commissariat Energie Atomique | Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation |
FR2974944B1 (fr) * | 2011-05-02 | 2013-06-14 | Commissariat Energie Atomique | Procédé de formation d'une fracture dans un matériau |
KR101219358B1 (ko) * | 2011-07-26 | 2013-01-21 | 삼성코닝정밀소재 주식회사 | 기판 분리 방법 및 이를 이용한 접합기판 제조방법 |
FR3045677B1 (fr) * | 2015-12-22 | 2019-07-19 | Soitec | Procede de fabrication d'une couche monocristalline, notamment piezoelectrique |
FR3045678B1 (fr) | 2015-12-22 | 2017-12-22 | Soitec Silicon On Insulator | Procede de fabrication d'une couche piezoelectrique monocristalline et dispositif microelectronique, photonique ou optique comprenant une telle couche |
JP6563360B2 (ja) * | 2016-04-05 | 2019-08-21 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
CN106222754A (zh) * | 2016-07-29 | 2016-12-14 | 成都立威讯科技有限公司 | 一种工艺精湛的蓝宝石分离方法 |
DE102016118268A1 (de) * | 2016-09-27 | 2018-03-29 | Infineon Technologies Ag | Verfahren zum Bearbeiten eines einkristallinen Substrats und mikromechanische Struktur |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
US5877070A (en) | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
JP3412470B2 (ja) * | 1997-09-04 | 2003-06-03 | 三菱住友シリコン株式会社 | Soi基板の製造方法 |
JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Soi基板およびその製造方法 |
FR2811807B1 (fr) * | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
US6600173B2 (en) * | 2000-08-30 | 2003-07-29 | Cornell Research Foundation, Inc. | Low temperature semiconductor layering and three-dimensional electronic circuits using the layering |
-
2002
- 2002-11-07 FR FR0213935A patent/FR2847076B1/fr not_active Expired - Fee Related
-
2003
- 2003-10-30 AU AU2003298137A patent/AU2003298137A1/en not_active Abandoned
- 2003-10-30 JP JP2004549162A patent/JP4999272B2/ja not_active Expired - Lifetime
- 2003-10-30 CN CN2003801023000A patent/CN1708843B/zh not_active Expired - Lifetime
- 2003-10-30 KR KR1020057008067A patent/KR101122859B1/ko active IP Right Grant
- 2003-10-30 EP EP03795839.4A patent/EP1559139B1/en not_active Expired - Lifetime
- 2003-10-30 WO PCT/EP2003/013148 patent/WO2004042779A2/en active Application Filing
- 2003-11-04 TW TW092130723A patent/TWI294663B/zh not_active IP Right Cessation
-
2011
- 2011-11-04 JP JP2011242033A patent/JP2012084897A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN1708843B (zh) | 2010-08-18 |
WO2004042779A3 (en) | 2004-09-23 |
CN1708843A (zh) | 2005-12-14 |
WO2004042779A2 (en) | 2004-05-21 |
TWI294663B (en) | 2008-03-11 |
AU2003298137A1 (en) | 2004-06-07 |
AU2003298137A8 (en) | 2004-06-07 |
TW200423295A (en) | 2004-11-01 |
JP4999272B2 (ja) | 2012-08-15 |
FR2847076B1 (fr) | 2005-02-18 |
FR2847076A1 (fr) | 2004-05-14 |
KR101122859B1 (ko) | 2012-03-21 |
KR20050060111A (ko) | 2005-06-21 |
EP1559139A2 (en) | 2005-08-03 |
EP1559139B1 (en) | 2013-05-29 |
JP2006505928A (ja) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012084897A (ja) | 共注入後に中温で薄膜を分離する方法 | |
US7176108B2 (en) | Method of detaching a thin film at moderate temperature after co-implantation | |
US7018909B2 (en) | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate | |
JP2006505928A5 (ja) | ||
US5877070A (en) | Method for the transfer of thin layers of monocrystalline material to a desirable substrate | |
US7977209B2 (en) | Method for manufacturing SOI substrate | |
JP2010219566A (ja) | 所望の基板への単結晶材料からなる薄層の移動方法 | |
JP5588448B2 (ja) | 埋め込み電気絶縁連続層を備えたハイブリッド基板を製造する方法 | |
JPH11307747A (ja) | Soi基板およびその製造方法 | |
KR20080101864A (ko) | Soi 기판 및 soi 기판의 제조 방법 | |
JP2008153411A (ja) | Soi基板の製造方法 | |
JP5284576B2 (ja) | 半導体基板の製造方法 | |
KR100890792B1 (ko) | 결합 계면 안정화를 위한 열처리 | |
KR20100103617A (ko) | 안정한 산화물 접착층을 가지는 합성구조를 제작하는 방법 | |
TW201826402A (zh) | 用於平滑絕緣體上半導體底材表面之方法 | |
JP4980049B2 (ja) | 遷移後の薄層の緩和 | |
JP5019852B2 (ja) | 歪シリコン基板の製造方法 | |
US20050023610A1 (en) | Semiconductor-on-insulator structure having high-temperature elastic constraints | |
JPH10335617A (ja) | 半導体基板の製造方法 | |
KR20070090251A (ko) | SiGe 구조체 제조 및 처리방법 | |
JP5032743B2 (ja) | バッファ層を有しないウエハからの緩和された有用層の形成 | |
JP2004343046A (ja) | ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 |