JP2012079938A - エピタキシャルウェーハおよびその製造方法 - Google Patents
エピタキシャルウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JP2012079938A JP2012079938A JP2010224113A JP2010224113A JP2012079938A JP 2012079938 A JP2012079938 A JP 2012079938A JP 2010224113 A JP2010224113 A JP 2010224113A JP 2010224113 A JP2010224113 A JP 2010224113A JP 2012079938 A JP2012079938 A JP 2012079938A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial wafer
- barrier layer
- layer
- group
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【課題】デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハおよびその製造方法を提供する。
【解決手段】シリコン基板の表面から内部に向かってV族原子を拡散させて形成した、濃度:2×1013atoms/cm3以上1×1018atoms/cm3以下のV族原子を含有してシリコン基板の表層に位置するバリア層と、バリア層上に形成したシリコンエピタキシャル膜よりなるデバイス活性層とを備えることを特徴とするエピタキシャルウェーハである。また、バリア層形成工程と、デバイス活性層形成工程とを含むエピタキシャルウェーハの製造方法である。
【選択図】図1
【解決手段】シリコン基板の表面から内部に向かってV族原子を拡散させて形成した、濃度:2×1013atoms/cm3以上1×1018atoms/cm3以下のV族原子を含有してシリコン基板の表層に位置するバリア層と、バリア層上に形成したシリコンエピタキシャル膜よりなるデバイス活性層とを備えることを特徴とするエピタキシャルウェーハである。また、バリア層形成工程と、デバイス活性層形成工程とを含むエピタキシャルウェーハの製造方法である。
【選択図】図1
Description
本発明は、エピタキシャルウェーハおよびその製造方法に関するものであり、特に、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハおよび該エピタキシャルウェーハの製造方法に関するものである。
近年、半導体デバイスの微細化が促進されており、例えばメモリデバイスに注目すると、シリコン基板上の占有面積の縮小だけでなく、メモリデバイスを薄厚化して積層することにより小型化や大容量化が実現されている。そして、こうした薄厚化に伴い、半導体デバイスの厚さは、例えば量産品では25μm程度まで低減されており、開発レベルでは10μm以下まで低減されている。
ここで、このように半導体デバイスの微細化が進むと、半導体デバイスの性能は、デバイス中に内在する不純物金属に大きく影響されるようになる。従って、デバイスの性能や歩留まりの向上を実現するためには、半導体デバイス中に内在する不純物金属がデバイス表面に拡散するのを適切に抑制することが重要となる。
そこで、従来、半導体デバイス中の不純物金属がデバイス表面に拡散するのを適切に抑制する方法として、主にデバイスの作製に使用されるデバイス活性層の下方に、不純物金属を捕獲するためのゲッタリング層を形成するゲッタリング法が用いられている。
ここで、ゲッタリング法としては、シリコン基板中に酸素析出物を析出させて微小欠陥(Bulk Micro Defects,BMD)を形成し、該BMDに不純物金属を捕獲させるイントリンシック・ゲッタリング(Intrinsic Gettering,IG)法と、薄厚化処理の際にシリコン基板の裏面に形成された研削痕等をゲッタリングサイトとして使用し、不純物金属を捕獲させるエクストリンシック・ゲッタリング(Extrinsic Gettering,EG)法とが挙げられる。
しかし、上述のように半導体デバイスを例えば25μm程度まで薄厚化する場合、以下の理由により、従来のゲッタリング法では半導体デバイス中の不純物金属による汚染を十分に抑制することは困難である。
即ち、IG法に関しては、不純物金属のゲッタリングサイトとして使用されるBMDは、デバイス後工程の研削処理において全て除去されてしまうため、その後の不純物金属による汚染に対応することができない。また、EG法に関しては、薄厚化されたデバイスでは、裏面に存在する研削痕などに起因したデバイス割れを防止するためデバイスの裏面を予め研磨により平坦にしているので、研削痕をゲッタリングサイトとして使用することができない。
そこで、高いゲッタリング能力を有するゲッタリング層をデバイス活性層の直下に形成することで、デバイス形成後に薄厚化しても不純物金属によるデバイス活性層の汚染を抑制することを可能としたエピタキシャルウェーハが提案されている。
具体的には、イオン注入によりシリコン基板に高濃度のボロンまたはリンをドープして、デバイス活性層直下にゲッタリング層を形成したエピタキシャルウェーハや、シリコン基板上に、高濃度のボロンをドープした第1のエピタキシャル膜と、第2のエピタキシャル膜との2層を順次成長させ、第1のエピタキシャル膜をゲッタリング層として使用し、第2のエピタキシャル膜をデバイス活性層として使用するエピタキシャルウェーハが提案されている(例えば、特許文献1〜3参照)。
しかし、ボロンやリン等を高濃度でドープしてゲッタリング層を形成する上記従来のエピタキシャルウェーハでは、ゲッタリング層中のドーパント濃度が高いため、デバイス活性層として使用する第2のエピタキシャル膜へのオートドーピングが発生し易く、デバイス活性層の比抵抗分布が悪化したり、デバイス活性層が低抵抗化したりする(即ち、高抵抗で比抵抗分布が均一なデバイス活性層を形成するのが困難になる)という問題があった。また、デバイス活性層と、高濃度のボロンやリンがドープされたゲッタリング層との間に格子不整合を伴う急峻な界面が形成されるため、ミスフィット転位が発生し易いという問題もあった。
そこで、本発明者らは、デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハおよびその製造方法を開発することを目的として、鋭意研究を行った。そして、本発明者らは、シリコン原子と共有結合し得るV族原子を所定の低濃度でシリコン基板表面に拡散させ、その後デバイス活性層となるシリコンエピタキシャル膜を該シリコン基板上にエピタキシャル成長させることにより、デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハが得られることを見出し、本発明を完成させるに至った。
即ち、この発明は、上記課題を有利に解決するものであり、本発明のエピタキシャルウェーハは、シリコン基板の表面から内部に向かってV族原子を拡散させて形成した、濃度:2×1013atoms/cm3以上1×1018atoms/cm3以下のV族原子を含有して前記シリコン基板の表層に位置するバリア層と、前記バリア層上に形成したシリコンエピタキシャル膜よりなるデバイス活性層とを備えることを特徴とする。このように、デバイス活性層(シリコンエピタキシャル膜)が形成されるシリコン基板の表面から内部にV族原子を拡散させてV族原子を所定の濃度で含むバリア層をシリコン基板の表層に形成すれば、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制し得るエピタキシャルウェーハを提供し得る。なお、本発明のエピタキシャルウェーハでは、不純物金属によるデバイス活性層の汚染を有効に抑制する観点からは、バリア層中のV族原子の濃度を2×1013atoms/cm3以上とする必要があり、また、デバイス活性層へのオートドーピングやミスフィット転位の発生を抑制する観点からは、バリア層中のV族原子の濃度を1×1018atoms/cm3以下とする必要がある。ここで、本発明において、「V族原子」とは、周期律表のV族の原子であってシリコン原子と共有結合し得るもの、即ちn型ドーパントとなり得るものを指し、「V族原子の濃度」とは、ウェーハ中央位置とウェーハ外周から5mmの位置とを含む少なくとも2点で、バリア層中のV族原子の濃度をバリア層の深さ方向にSIMS法やSR法で測定し、該測定値から平均濃度を算出することで求めることができる。
ここで、本発明のエピタキシャルウェーハは、前記シリコン基板中に、ゲッタリング層を更に備えることが好ましい。シリコン基板の内部にゲッタリング層を有していれば、デバイス形成後、薄厚化する前までは主にゲッタリング層で不純物金属を捕獲して不純物金属によるデバイス活性層の汚染を有効に抑制し、薄厚化した後にはバリア層で不純物金属によるデバイス活性層の汚染を有効に抑制し得るからである。
また、本発明のエピタキシャルウェーハは、前記バリア層は、厚さが0.1μm以上10μm以下であることが好ましい。バリア層の厚さが0.1μm未満の場合、不純物金属によるデバイス活性層の汚染を十分に抑制することができない場合があり、10μm超の場合、バリア層形成時のV族原子の拡散に必要な時間が長くなり、生産性が低下するからである。
そして、本発明のエピタキシャルウェーハは、前記V族原子が、リン、ヒ素およびアンチモンからなる群より選択される少なくとも一つであることが好ましい。リン(P)、ヒ素(As)およびアンチモン(Sb)は、n型ドーパントとして量産適用されているからである。
また、本発明のエピタキシャルウェーハの製造方法は、シリコン基板の表面から内部に向かってV族原子を拡散させ、濃度:2×1013atoms/cm3以上1×1018atoms/cm3以下のV族原子を含有するバリア層を前記シリコン基板の表層に形成するバリア層形成工程と、前記バリア層上にシリコンエピタキシャル膜からなるデバイス活性層を形成するデバイス活性層形成工程とを含むことを特徴とする。このように、デバイス活性層(シリコンエピタキシャル膜)が形成されるシリコン基板の表面から内部にV族原子を拡散させてV族原子を所定の濃度で含むバリア層をシリコン基板の表層に形成すれば、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制し得るエピタキシャルウェーハを製造することができる。なお、本発明のエピタキシャルウェーハの製造方法では、製造したエピタキシャルウェーハにおいて不純物金属によるデバイス活性層の汚染を有効に抑制する観点からは、バリア層中のV族原子の濃度を2×1013atoms/cm3以上とする必要があり、また、製造したエピタキシャルウェーハにおいてデバイス活性層へのオートドーピングやミスフィット転位の発生を抑制する観点からは、バリア層中のV族原子の濃度を1×1018atoms/cm3以下とする必要がある。ここで、本発明において、「V族原子」とは、周期律表のV族の原子であってシリコン原子と共有結合し得るもの、即ちn型ドーパントとなり得るものを指し、「V族原子の濃度」とは、ウェーハ中央位置とウェーハ外周から5mmの位置とを含む少なくとも2点で、バリア層中のV族原子の濃度をバリア層の深さ方向にSIMS法やSR法で測定し、該測定値から平均濃度を算出することで求めることができる。
ここで、本発明のエピタキシャルウェーハの製造方法は、前記シリコン基板中にゲッタリング層を形成するゲッタリング層形成工程を更に含むことが好ましい。シリコン基板の内部にゲッタリング層を形成すれば、製造したエピタキシャルウェーハにおいて、デバイス形成後、薄厚化する前までは主にゲッタリング層で不純物金属を捕獲して不純物金属によるデバイス活性層の汚染を有効に抑制し、薄厚化した後にはバリア層で不純物金属によるデバイス活性層の汚染を有効に抑制し得るからである。
また、本発明のエピタキシャルウェーハの製造方法は、前記バリア層形成工程は、900℃以上1200℃以下の温度で、前記シリコン基板上に、前記V族原子を含むガスおよび水素ガスを含む混合ガスを流すことにより行うことが好ましい。温度が900℃未満ではシリコン基板中へのV族原子の拡散が効率的に進行せず、また、1200℃以上では、スリップが発生してウェーハ割れが起こる可能性があるからである。
更に、本発明のエピタキシャルウェーハの製造方法は、前記バリア層の厚さを0.1μm以上10μm以下とすることが好ましい。バリア層の厚さが0.1μm未満の場合、製造したエピタキシャルウェーハにおいて不純物金属によるデバイス活性層の汚染を十分に抑制することができない場合があり、10μm超の場合、バリア層形成工程におけるV族原子の拡散に必要な時間が長くなり、生産性が低下するからである。
そして、本発明のエピタキシャルウェーハの製造方法は、前記V族原子が、リン、ヒ素およびアンチモンからなる群より選択される少なくとも一つであることが好ましい。リン(P)、ヒ素(As)およびアンチモン(Sb)は、扱い易く、n型ドーパントとして適しているからである。
本発明によれば、デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制することができるエピタキシャルウェーハを提供することができる。
以下、図面を参照して本発明の実施の形態を説明する。本発明のエピタキシャルウェーハは、シリコン基板の表面から内部に向かってV族原子を拡散させてシリコン基板の表面側(表層)に形成した、所定のV族原子濃度を有するバリア層と、該バリア層上に形成したシリコンエピタキシャル膜よりなるデバイス活性層とを備えることを特徴とする。また、本発明のエピタキシャルウェーハの製造方法は、シリコン基板の表面から内部に向かってV族原子を拡散させてバリア層を形成するバリア層形成工程と、バリア層上にシリコンエピタキシャル膜を成長させてデバイス活性層を形成するデバイス活性層形成工程とを含むことを特徴とする。
<エピタキシャルウェーハ>
ここで、本発明のエピタキシャルウェーハの一例は、図1(c)にエピタキシャルウェーハ30の構造を模式的に示すように、シリコン基板10中に形成されたゲッタリング層11と、シリコン基板10の表層(図1(c)ではシリコン基板10の上側の表面近傍)に形成したバリア層12と、シリコン基板10上、即ちバリア層12上に形成されたデバイス活性層20とを有している。
ここで、本発明のエピタキシャルウェーハの一例は、図1(c)にエピタキシャルウェーハ30の構造を模式的に示すように、シリコン基板10中に形成されたゲッタリング層11と、シリコン基板10の表層(図1(c)ではシリコン基板10の上側の表面近傍)に形成したバリア層12と、シリコン基板10上、即ちバリア層12上に形成されたデバイス活性層20とを有している。
そして、このエピタキシャルウェーハ30は、所定濃度のV族原子を含有するバリア層12がデバイス活性層20の直下に形成されているので、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層20の汚染が生じ難い。なお、バリア層12でデバイス活性層20の不純物金属汚染を有効に抑制できる理由については、明らかでないが、バリア層12中に所定濃度でV族原子を拡散させることにより、不純物金属がバリア層12へ侵入し難くなるためであると推察されている。
ここで、シリコン基板10としては、既知の手法を用いてポリッシュト・ウェーハの内部にゲッタリング層11を形成してなるシリコン基板を用いることができる。ここで、ポリッシュト・ウェーハとしては、例えば、チョクラルスキー法(CZ法)で製造した単結晶シリコンインゴットをウェーハ加工して得たウェーハを用いることができる。なお、本発明のエピタキシャルウェーハでは、シリコン基板10の内部にゲッタリング層が形成されていなくても良い。また、シリコン基板10は、特に限定されることなく、p型シリコン基板であっても良いし、p+型シリコン基板であっても良い。
シリコン基板10の内部のゲッタリング層11は、デバイス形成後にエピタキシャルウェーハ30を薄厚化する際の研削処理で除去されるまで、デバイス活性層20が不純物金属により汚染されるのを有効に抑制する。そして、ゲッタリング層11は、例えばシリコン基板10に熱処理を施し、シリコン基板10内に存在する酸素を利用して酸素析出物を析出させることで形成できる。
バリア層12は、前述した通り、エピタキシャルウェーハ30を薄厚化した後にデバイス活性層20が不純物金属により汚染されるのを抑制するためのものである。そして、バリア層12は、シリコン基板10の表面から内部に向かってV族原子を拡散させることで形成されている。
そして、バリア層12は、V族原子を2×1013〜1×1018atoms/cm3の濃度で含有する必要がある。バリア層12中のV族原子の濃度が2×1013atoms/cm3未満の場合、薄厚化後に不純物金属によるデバイス活性層20の汚染を十分に抑制することができず、1×1018atoms/cm3超の場合、デバイス活性層20との間に格子不整合を伴う急峻な界面が形成されてミスフィット転位が発生すると共に、デバイス活性層20へのオートドーピングが起こってデバイス活性層20の比抵抗分布が悪化したり、デバイス活性層が低抵抗化したりするからである。なお、エピタキシャルウェーハ30では、シリコン基板10の表面から内部に向かってV族元素を拡散させてバリア層12を形成しているので、低濃度のV族元素のドープを低コストで行うことができると共に、生産性が高い。また、エピタキシャルウェーハ30では、V族元素を拡散させてバリア層12を形成しており、イオン注入を実施する必要がないので注入ダメージ等により表面欠陥を誘発することが無く、更に、2層のエピタキシャル層をエピタキシャル成長させる必要もないのでエピタキシャル膜厚増加に伴い平坦度が悪化することも無い。
ここで、バリア層12の形成に使用するV族原子としては、周期律表のV族の原子であって、シリコン原子と共有結合し得る原子を用いることができる。そして、V族原子としては、取り扱い性などの観点から、リン(P)、ヒ素(As)およびアンチモン(Sb)を用いることが好ましい。
また、バリア層12の厚さは、エピタキシャルウェーハ30の薄厚化後に不純物金属によるデバイス活性層20の汚染を十分に抑制する観点からは、0.1μm以上とすることが好ましく、V族原子を拡散させてバリア層12を形成するのに必要な時間を低減して生産性を向上する観点からは、10μm以下とすることが好ましく、0.2〜2μmとすることが更に好ましい。
デバイス活性層20は、既知の手法を用いてバリア層12上にシリコンエピタキシャル膜をエピタキシャル成長させることにより形成することができる。なお、デバイス活性層20の厚さ等は、所望に応じて適宜変更することができる。
そして、上記一例のエピタキシャルウェーハ30では、薄厚化する前は、ゲッタリング層11で不純物金属を捕捉してデバイス活性層20が不純物金属で汚染されるのを抑制することができる。また、デバイス形成後にエピタキシャルウェーハ30を裏面側(図1(c)では下側)から研削して薄厚化し、ゲッタリング層11を除去した後、即ち、例えば厚さ725〜775μmのエピタキシャルウェーハ30を、図1(d)に示すような例えば厚さ10〜20μmの薄厚化エピタキシャルウェーハ40とした後は、デバイス活性層20が不純物金属で汚染されるのをバリア層12で有効に抑制することができる。
ここで、前述した通り、バリア層12でデバイス活性層20の不純物金属汚染を有効に抑制できる理由については、原理的には明らかでないが、以下のメカニズムにより不純物金属がデバイス活性層20側へと侵入し難くなるためであると推察されている。
即ち、バリア層12中に存在するV族原子は、シリコン原子と共有結合して図2に示すように正の電荷を帯びるので(図2では、V族原子がリンの場合を示す)、鉄イオンや銅イオンなどの陽イオンとして存在している鉄(Fe)や銅(Cu)などの不純物金属は、電気的な反発作用によりバリア層12へと侵入し難くなる(換言すれば、バリア層12における不純物金属の見かけの固溶度が小さくなって、不純物金属がバリア層12へと侵入し難くなる)と推察されている。
即ち、バリア層12中に存在するV族原子は、シリコン原子と共有結合して図2に示すように正の電荷を帯びるので(図2では、V族原子がリンの場合を示す)、鉄イオンや銅イオンなどの陽イオンとして存在している鉄(Fe)や銅(Cu)などの不純物金属は、電気的な反発作用によりバリア層12へと侵入し難くなる(換言すれば、バリア層12における不純物金属の見かけの固溶度が小さくなって、不純物金属がバリア層12へと侵入し難くなる)と推察されている。
なお、一般に、デバイス後工程では温度300℃程度で処理が行われ、高温で処理が行われることはなく、該温度条件下では不純物金属の拡散速度は遅く、また、固溶度も低いので、電気的な反発作用を利用した薄厚のバリア層12でも、デバイス活性層20の汚染を十分に抑制し得ると考えられている。
<エピタキシャルウェーハの製造方法>
ここで、上記一例のエピタキシャルウェーハ30は、例えば以下のようにして製造することができる。
ここで、上記一例のエピタキシャルウェーハ30は、例えば以下のようにして製造することができる。
(ゲッタリング層形成工程)
まず、図1(a)に示すように、既知の手法を用いてポリッシュト・ウェーハの内部にゲッタリング層11を形成し、内部にゲッタリング層11が形成されたシリコン基板10を作製する。なお、本発明のエピタキシャルウェーハの製造方法においては、ゲッタリング層形成工程は、以下で詳細に説明するバリア層形成工程の後に行っても良いし、実施しなくても良い。
まず、図1(a)に示すように、既知の手法を用いてポリッシュト・ウェーハの内部にゲッタリング層11を形成し、内部にゲッタリング層11が形成されたシリコン基板10を作製する。なお、本発明のエピタキシャルウェーハの製造方法においては、ゲッタリング層形成工程は、以下で詳細に説明するバリア層形成工程の後に行っても良いし、実施しなくても良い。
(バリア層形成工程)
次に、図1(b)に示すように、シリコン基板10の表面から内部に向かってV族原子を拡散させ、2×1013atoms/cm3以上1×1018atoms/cm3以下のV族原子濃度を有するバリア層12をシリコン基板10の表層に形成する。具体的には、シリコン基板10上に、例えばホスフィン(PH3)ガス等のV族原子を含むガスと、水素ガスとを含む混合ガスを流すことにより、例えば厚さ0.1〜10μmのバリア層12をシリコン基板10の表層に形成する。
次に、図1(b)に示すように、シリコン基板10の表面から内部に向かってV族原子を拡散させ、2×1013atoms/cm3以上1×1018atoms/cm3以下のV族原子濃度を有するバリア層12をシリコン基板10の表層に形成する。具体的には、シリコン基板10上に、例えばホスフィン(PH3)ガス等のV族原子を含むガスと、水素ガスとを含む混合ガスを流すことにより、例えば厚さ0.1〜10μmのバリア層12をシリコン基板10の表層に形成する。
なお、バリア層12の形成は、900℃以上1200℃以下の温度で混合ガスを流して行うことが好ましい。温度が900℃未満ではシリコン基板10中へのV族原子の拡散が効率的に進行せず、また、1200℃以上では、スリップが発生してウェーハ割れが起こる可能性があるからである。因みに、バリア層12を形成する際の条件(温度、処理時間など)は、所望のV族原子濃度およびバリア層12の厚さに応じて、適宜変更することができる。
(デバイス活性層形成工程)
そして最後に、図1(c)に示すように、バリア層12上に、例えば化学気相成長(Chemical Vapor Deposition,CVD)法を用いて所定膜厚のシリコンエピタキシャル膜を成長させ、デバイス活性層20を形成する。
そして最後に、図1(c)に示すように、バリア層12上に、例えば化学気相成長(Chemical Vapor Deposition,CVD)法を用いて所定膜厚のシリコンエピタキシャル膜を成長させ、デバイス活性層20を形成する。
なお、上記工程を経て製造されたエピタキシャルウェーハ30は、前述したとおり、エピタキシャルウェーハ30上にデバイスが形成された後、デバイス後工程にて研削されて、例えば20μmまで薄厚化された場合でも、図1(d)に示すようにデバイス活性層20の直下にバリア層12が存在するため、デバイス活性層20が不純物金属で汚染されるのをバリア層12で有効に抑制することができる。
なお、本発明のエピタキシャルウェーハおよびエピタキシャルウェーハの製造方法は、上記一例に限定されることなく、本発明のエピタキシャルウェーハおよびエピタキシャルウェーハの製造方法には、適宜変更を加えることができる。具体的には、本発明のエピタキシャルウェーハの製造方法では、バリア層形成工程の前に、例えばシリコン基板に対して水素ガス単独、或いは、水素ガスと塩酸ガスの混合ガスを供給し、シリコン基板の表面に存在する自然酸化膜やパーティクル等を除去しても良い。
以下、実施例により本発明を更に詳細に説明するが、本発明は下記の実施例に何ら限定されるものではない。
(実施例1)
CZ法により成長させた単結晶シリコンインゴットを加工し、5〜10Ω・cmの抵抗を有する直径300mmのp型(100)シリコン基板を用意した。なお、バリア層を形成したことで得られる効果の評価が目的であるため、高濃度酸素に起因する微小欠陥(BMD)が形成されないように、シリコン基板としては、8×1017atoms/cm3の低酸素濃度シリコン基板を使用した。
そして、該シリコン基板をエピタキシャル成長炉に入れて温度を1100℃まで昇温させ、水素ベークを行った。
その後、1150℃の温度にてホスフィン(PH3)ガスと水素ガスの混合ガスをシリコン基板の表面に供給し、シリコン基板の表面から内部へV族原子としてのリンを拡散させて、厚さが0.5μmで表1に示すV族原子濃度を有するバリア層を形成した。なお、V族原子濃度およびバリア層の厚みは、SIMSで測定した。
次に、1050℃の温度(基板温度)にてトリクロロシランと水素ガスの混合ガスをバリア層表面(シリコン基板表面)に供給してエピタキシャル膜を成長させ、厚さ3μmのシリコンエピタキシャル膜よりなるデバイス活性層を形成してエピタキシャルウェーハを得た。なお、上記のエピタキシャルウェーハを作製するに当たり、上記温度はサセプタ温度を測定して調整している。
そして、作製したエピタキシャルウェーハの性能を、以下の方法で評価した。結果を表1に示す。
CZ法により成長させた単結晶シリコンインゴットを加工し、5〜10Ω・cmの抵抗を有する直径300mmのp型(100)シリコン基板を用意した。なお、バリア層を形成したことで得られる効果の評価が目的であるため、高濃度酸素に起因する微小欠陥(BMD)が形成されないように、シリコン基板としては、8×1017atoms/cm3の低酸素濃度シリコン基板を使用した。
そして、該シリコン基板をエピタキシャル成長炉に入れて温度を1100℃まで昇温させ、水素ベークを行った。
その後、1150℃の温度にてホスフィン(PH3)ガスと水素ガスの混合ガスをシリコン基板の表面に供給し、シリコン基板の表面から内部へV族原子としてのリンを拡散させて、厚さが0.5μmで表1に示すV族原子濃度を有するバリア層を形成した。なお、V族原子濃度およびバリア層の厚みは、SIMSで測定した。
次に、1050℃の温度(基板温度)にてトリクロロシランと水素ガスの混合ガスをバリア層表面(シリコン基板表面)に供給してエピタキシャル膜を成長させ、厚さ3μmのシリコンエピタキシャル膜よりなるデバイス活性層を形成してエピタキシャルウェーハを得た。なお、上記のエピタキシャルウェーハを作製するに当たり、上記温度はサセプタ温度を測定して調整している。
そして、作製したエピタキシャルウェーハの性能を、以下の方法で評価した。結果を表1に示す。
(比較例1〜3、実施例2〜6)
バリア層中のV族原子濃度、バリア層の厚み、バリア層の形成温度を変更した以外は実施例1と同様にしてエピタキシャルウェーハを製造し、評価した。結果を表1に示す。
バリア層中のV族原子濃度、バリア層の厚み、バリア層の形成温度を変更した以外は実施例1と同様にしてエピタキシャルウェーハを製造し、評価した。結果を表1に示す。
(薄厚化後の不純物金属によるデバイス活性層の汚染抑制効果)
まず、作製したエピタキシャルウェーハの裏面側(デバイス活性層側とは反対側)に対し、Cu汚染したスラリーを用いてCMPを行い、エピタキシャルウェーハの裏面全面を銅で汚染(汚染量:5×1011atoms/cm2)した。
次に、Cuがデバイス活性層に侵入しないか調査するため、室温で10日間放置した。
そして、放置後のエピタキシャルウェーハ表面のCu濃度を、高周波誘導結合プラズマ質量分析計(ICP−MS)を用いて測定し、デバイス活性層の汚染の有無を評価した。
(ミスフィット転位の発生抑制効果)
作製したエピタキシャルウェーハの表面、および、選択エッチング(ライトエッチング)により表面を1μm程度エッチングした後のエピタキシャルウェーハの表面を光学顕微鏡にて表面観察し、ミスフィット転位の有無を判断した。
まず、作製したエピタキシャルウェーハの裏面側(デバイス活性層側とは反対側)に対し、Cu汚染したスラリーを用いてCMPを行い、エピタキシャルウェーハの裏面全面を銅で汚染(汚染量:5×1011atoms/cm2)した。
次に、Cuがデバイス活性層に侵入しないか調査するため、室温で10日間放置した。
そして、放置後のエピタキシャルウェーハ表面のCu濃度を、高周波誘導結合プラズマ質量分析計(ICP−MS)を用いて測定し、デバイス活性層の汚染の有無を評価した。
(ミスフィット転位の発生抑制効果)
作製したエピタキシャルウェーハの表面、および、選択エッチング(ライトエッチング)により表面を1μm程度エッチングした後のエピタキシャルウェーハの表面を光学顕微鏡にて表面観察し、ミスフィット転位の有無を判断した。
実施例1〜6および比較例1〜3より、2×1013atoms/cm3以上1×1018atoms/cm3以下の濃度のV族原子(リン)を含有するバリア層を形成した実施例1〜6のエピタキシャルウェーハでは、デバイス活性層の金属(Cu)汚染の発生を抑制することができ、且つ、ミスフィット転位が発生しないことが分かる。
本発明によれば、デバイス活性層へのオートドーピングやミスフィット転位が発生し難く、且つ、デバイス形成後に薄厚化されても不純物金属によるデバイス活性層の汚染を有効に抑制し得るエピタキシャルウェーハを提供することができる。
10 シリコン基板
11 ゲッタリング層
12 バリア層
20 デバイス活性層(シリコンエピタキシャル膜)
30 エピタキシャルウェーハ
40 薄厚化エピタキシャルウェーハ
11 ゲッタリング層
12 バリア層
20 デバイス活性層(シリコンエピタキシャル膜)
30 エピタキシャルウェーハ
40 薄厚化エピタキシャルウェーハ
Claims (9)
- シリコン基板の表面から内部に向かってV族原子を拡散させて形成した、濃度:2×1013atoms/cm3以上1×1018atoms/cm3以下のV族原子を含有して前記シリコン基板の表層に位置するバリア層と、
前記バリア層上に形成したシリコンエピタキシャル膜よりなるデバイス活性層と、
を備えることを特徴とする、エピタキシャルウェーハ。 - 前記シリコン基板中に、ゲッタリング層を更に備えることを特徴とする、請求項1に記載のエピタキシャルウェーハ。
- 前記バリア層は、厚さが0.1μm以上10μm以下であることを特徴とする、請求項1または2に記載のエピタキシャルウェーハ。
- 前記V族原子が、リン、ヒ素およびアンチモンからなる群より選択される少なくとも一つであることを特徴とする、請求項1〜3の何れかに記載のエピタキシャルウェーハ。
- シリコン基板の表面から内部に向かってV族原子を拡散させ、濃度:2×1013atoms/cm3以上1×1018atoms/cm3以下のV族原子を含有するバリア層を前記シリコン基板の表層に形成するバリア層形成工程と、
前記バリア層上にシリコンエピタキシャル膜からなるデバイス活性層を形成するデバイス活性層形成工程と、
を含むことを特徴とする、エピタキシャルウェーハの製造方法。 - 前記シリコン基板中にゲッタリング層を形成するゲッタリング層形成工程を更に含むことを特徴とする、請求項5に記載のエピタキシャルウェーハの製造方法。
- 前記バリア層形成工程は、900℃以上1200℃以下の温度で、前記シリコン基板上に、前記V族原子を含むガスおよび水素ガスを含む混合ガスを流すことにより行うことを特徴とする、請求項5または6に記載のエピタキシャルウェーハの製造方法。
- 前記バリア層の厚さを0.1μm以上10μm以下とすることを特徴とする、請求項5〜7の何れかに記載のエピタキシャルウェーハの製造方法。
- 前記V族原子が、リン、ヒ素およびアンチモンからなる群より選択される少なくとも一つであることを特徴とする、請求項5〜8の何れかに記載のエピタキシャルウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010224113A JP2012079938A (ja) | 2010-10-01 | 2010-10-01 | エピタキシャルウェーハおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010224113A JP2012079938A (ja) | 2010-10-01 | 2010-10-01 | エピタキシャルウェーハおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012079938A true JP2012079938A (ja) | 2012-04-19 |
Family
ID=46239834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010224113A Withdrawn JP2012079938A (ja) | 2010-10-01 | 2010-10-01 | エピタキシャルウェーハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012079938A (ja) |
-
2010
- 2010-10-01 JP JP2010224113A patent/JP2012079938A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI549188B (zh) | 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法 | |
TWI514558B (zh) | 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法 | |
WO2010016457A1 (ja) | エピタキシャルシリコンウェーハ及びその製造方法 | |
WO2015034075A1 (ja) | シリコンウェーハおよびその製造方法 | |
US20180286677A1 (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
WO2011151968A1 (ja) | 貼り合わせウェーハの製造方法 | |
TWI688002B (zh) | 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝像元件的製造方法 | |
JP5439801B2 (ja) | エピタキシャルウェーハ及びその製造方法 | |
JP6442818B2 (ja) | シリコンウェーハおよびその製造方法 | |
JP2011082443A (ja) | エピタキシャルウェーハおよびその製造方法 | |
US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
JP5625239B2 (ja) | 貼り合わせウェーハの製造方法 | |
EP1458017A1 (en) | Silicon wafer and method for production of silicon wafer | |
TWI726344B (zh) | 磊晶矽晶圓的製造方法及磊晶矽晶圓 | |
JP2003100760A (ja) | エピタキシャルシリコンウェハおよびその製造方法 | |
JP2013051348A (ja) | エピタキシャルウェーハ及びその製造方法 | |
JP2012079938A (ja) | エピタキシャルウェーハおよびその製造方法 | |
JP5830215B2 (ja) | エピタキシャルウエーハ並びにその製造方法 | |
US8568537B2 (en) | Epitaxial wafer and method of producing the same | |
JP2011243845A (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
JP5544805B2 (ja) | 半導体基板の製造方法 | |
JP2011108745A (ja) | エピタキシャルウェーハ及びその製造方法 | |
US20040124445A1 (en) | Semiconductor substrate and method of manufacture thereof | |
CN116005254A (zh) | 外延生长方法及外延硅片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20131203 |