JP2012074608A

JP2012074608A - 配線形成方法

Info

Publication number: JP2012074608A
Application number: JP2010219469A
Authority: JP
Inventors: Tadahiro Ishizaka; 忠大石坂; Hiroshi Toshima; 宏至戸島
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2010-09-29
Filing date: 2010-09-29
Publication date: 2012-04-12

Abstract

【課題】下層配線層と配線シード層との密着性を低下させないで高く維持することが可能な配線形成方法を提供する。
【解決手段】下層配線層４と絶縁性バリヤ層６と層間絶縁膜８と上層配線層が順次積層された被処理体に対して上層配線層と、連通配線層１６とを形成する配線形成方法において、絶縁性バリヤ層を残した状態で連通ホール９Ｂを形成し、連通ホール内に犠牲膜を埋め込み、トレンチ９Ａを形成するパターンマスク６２を形成する前処理工程と、トレンチを形成するトレンチ形成工程と、犠牲膜６０とパターンマスクとをアッシングするアッシング工程と、トレンチ内と連通ホール内に熱処理によりバリヤ層１０を形成するバリヤ層形成工程と、異方性エッチングにより連通ホールの底部のバリヤ層と絶縁性バリヤ層とを除去する異方性エッチング工程と、配線シード層１２を形成する配線シード層形成工程とを有する。
【選択図】図２

Description

本発明は、配線形成方法に係り、特に半導体ウエハ等の被処理体に薄膜の配線を形成する配線形成方法に関する。

一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターニングやドライエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール径が益々微細化されている。そして、近年では配線層は、例えば８層構造など複数配線構造となっている。更に、配線材料や埋め込み材料としては、各種寸法の微細化により、より電気抵抗を小さくする必要から電気抵抗が非常に小さくて且つ安価である銅を用いる傾向にある（特許文献１）。そして、この配線材料や埋め込み材料として銅を用いる場合には、その下層との密着性等を考慮して、一般的にはタンタル金属（Ｔａ）、チタン（Ｔｉ）、タンタル窒化膜（ＴａＮ）、チタン窒化膜（ＴｉＮ）等がバリヤ層として用いられる。

そして、上記凹部内を埋め込むには、まずプラズマスパッタ装置内にて、この凹部内の壁面全体を含むウエハ表面全面に銅膜よりなる薄い配線シード層を形成し、次にウエハ表面全体に銅メッキ処理を施すことにより、凹部内を完全に埋め込むようになっている。その後、ウエハ表面の余分な銅薄膜をＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）処理等により研磨処理して取り除くようになっている（特許文献２）。

この点については図５を参照して説明する。図５は半導体ウエハの凹部の従来の埋め込み工程を示す図である。この半導体ウエハＷは、例えばシリコン基板等よりなり、この表面に下層絶縁膜２、下層配線層４、拡散防止用の絶縁性バリヤ層６及び層間絶縁膜８が順次積層されている。上記下層配線層４は、例えば銅よりなり、予めパターン化されて埋め込まれている。上記絶縁性バリヤ層６は、例えばＳｉＣＮ膜により形成され、下層絶縁膜２は、例えばＳｉＣＮ膜により形成され、層間絶縁膜８は低誘電率材料である例えばＳｉＯＣ膜やＮＣＳ（ＮａｎｏＣｌｕｓｔｅｒｉｎｇＳｉｌｉｃａ）膜等により形成されている。この半導体ウエハＷに形成された、上記層間絶縁膜８の表面には、ＳｉｎｇｌｅＤａｍａｓｃｅｎｅ構造、ＤｕａｌＤａｍａｓｃｅｎｅ構造、三次元実装構造等の対象となるビアホールやスルーホールや溝（トレンチ）等に対応する凹部９が形成されており、この凹部９の底部には、絶縁性バリヤ層６がドライエッチングされて下層配線層４が露出状態となっている（図５（Ａ）参照）。

具体的には、この凹部９は、層間絶縁膜８の表面に細長く形成された断面凹状のトレンチ（溝）９Ａと、このトレンチ９Ａの底部の一部に形成された連通ホール９Ｂとよりなり、この連通ホール９Ｂがビアホールやスルーホールとなる。そして、この連通ホール９Ｂの底部に上記下層配線層４が露出しており、更なる下層の配線層やトランジスタ等の素子と電気的な接続を行うようになっている。なお、トランジスタ等の素子については図示を省略している。上記凹部４は設計ルールの微細化に伴ってその幅、或いは内径は例えば５０ｎｍ程度と非常に小さくなっており、アスペクト比は例えば２〜４程度になっている。

まず、この半導体ウエハＷの表面には上記凹部９内の内面も含めてほぼ均一に例えばＴａ／ＴａＮ膜よりなるバリヤ層１０がプラズマスパッタ装置にて形成される（図５（Ｂ）参照）。次に、プラズマスパッタ装置にて上記凹部９内の表面を含むウエハ表面全体に亘って金属膜として薄い銅膜よりなる配線シード層１２を形成する（図５（Ｃ）参照）。次に上記ウエハ表面に銅メッキ処理を施すことにより上記凹部９内を例えば銅膜よりなる金属膜１４で埋め込むようになっている（図５（Ｄ）参照）。これにより、連通ホール９Ａ内には連通配線層１６が形成され、トレンチ９Ｂには上層配線層１８が形成されるようになる。ここでは連通配線層１６と上層配線層１８とは一体的に形成されている。その後は、上記ウエハ表面の余分な金属膜１４、配線シード層１２及びバリヤ層１０を上記したＣＭＰ処理等を用いて研磨処理して取り除くことになる（図５（Ｅ）参照）。

特開２０００−０７７３６５号公報特開２００６−１４８０７５号公報

ところで、最近にあっては、線幅やホール径の更なる微細化が要請されて例えば現状の５０ｎｍ程度の線幅やホール径から２０〜３０ｎｍ程度まで微細化することが求められている。また、各層の薄膜化によってアスペクト比も更に大きくなり、例えば１０程度まで要求される傾向にある。

このように微細化された寸法の場合には、指向性の高いスパッタリングによる成膜処理では段差被覆性（ステップカバレジ）の特性がそれ程良好ではないことから、凹部９内の表面に薄膜を形成する際に、凹部９内の側壁等に十分に薄膜が堆積しない危惧が生ずる。そこで、スパッタリングによる成膜に替えて、段差被覆性の高いＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）処理や例えば原料ガスと反応ガスとを交互に流すＡＬＤ（ＡｔｏｍｉｃＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ）処理によって凹部９内へのバリヤ層１０の薄膜形成を行うことが考えられる。

しかしながら、上記ＣＶＤ処理やＡＬＤ処理の場合には、真空度が高くて清浄なスパッタ処理とは異なって、各種の成膜ガスを用いることから不純物が存在する。このため、Ｃｕ膜よりなる下層配線層４とバリヤ層１０との界面が上記不純物により汚染されて界面の信頼性が損なわれて密着性が低下してしまう、という危惧があった。

また、半導体デバイスの動作速度を向上させるために、層間絶縁膜のキャパシタを小さくする目的で、いわゆる低誘電率材料であるＬｏｗ−ｋ材料を用いることが行われており、更に誘電率をより下げるためにこのＬｏｗ−ｋ材料中に気泡、すなわち多数の空孔（ポーラス）を含ませることも行われている。この場合、空孔（ポーラス）が含まれたＬｏｗ−ｋ材料を層間絶縁膜８として用いた状態で、段差被覆性の良好な上記ＣＶＤ処理やＡＬＤ処理を用いてバリヤ膜を形成する場合には、上記ポーラス内に成膜ガスが染み込んでしまい、層間絶縁膜８とバリヤ層との密着が悪くなり、例えばＣｕ等の配線層のバリヤ層の効果がなく、層間絶縁膜の絶縁性の性能の低下を引き起こす、という危惧もあった。

本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明は、下層配線層と配線シード層との密着性を低下させないで高く維持することが可能な配線形成方法である。

請求項１に係る発明は、被処理体上に下層配線層と絶縁性バリヤ層と層間絶縁膜と上層配線層が順次積層され、前記層間絶縁膜内に形成する連通ホール内に金属膜を埋め込んで前記上層配線層と前記下層配線層とを導通させる連通配線層を形成する配線形成方法において、前記絶縁性バリヤ層を残した状態で前記連通ホール内に犠牲膜を埋め込むと共に、前記層間絶縁膜内に前記上層配線層用のトレンチを形成するために前記犠牲膜上にフォトレジストによりパターンマスクを形成する前処理工程と、真空処理室内で前記パターンマスクをマスクとして前記被処理体に対してドライエッチング処理を施すことにより前記層間絶縁膜に前記トレンチを形成するトレンチ形成工程と、真空処理室内で前記犠牲膜と前記パターンマスクとをアッシングして除去するアッシング工程と、真空処理室内で前記トレンチ内の表面と前記連通ホール内の表面とを含む表面全体にＡＬＤ又はＣＶＤ処理によりバリヤ層を形成するバリヤ層形成工程と、真空処理室内で異方性ドライエッチングを施すことにより前記連通ホールの底部に形成されている前記バリヤ層と前記絶縁性バリヤ層とを除去して前記下層配線層を露出させる異方性ドライエッチング工程と、真空処理室内で前記トレンチ内の表面と前記連通ホール内の表面とを含む表面全体に配線シード層を形成する配線シード層形成工程と、を有することを特徴とする配線形成方法である。

このように、下層配線層と絶縁性バリヤ層と層間絶縁膜と上層配線層とが順次積層され、前記層間絶縁膜内に形成する連通ホール内に金属膜を埋め込んで前記上層配線層と前記下層配線層とを導通させる連通配線層とを形成する配線形成方法において、熱処理によりバリヤ層を形成する際には、下層配線層は絶縁性バリヤ層で覆った状態で行い、その後に異方性ドライエッチング処理によって連通ホールの底部のバリヤ層と絶縁性バリヤ層とを除去して下層配線層を露出させ、その後に、配線シード層を形成するようにしたので、下層配線層とこれに接する配線シード層との密着性を大幅に向上させることができる。

請求項４に係る発明は、被処理体上に下層配線層と絶縁性バリヤ層と層間絶縁膜と上層配線層が順次積層され、前記層間絶縁膜内に形成する連通ホール内に金属膜を埋め込んで前記上層配線層と前記下層配線層とを導通させる連通配線層とを形成する配線形成方法において、前記絶縁性バリヤ層を残した状態で前記連通ホールを形成すると共に、前記層間絶縁膜内に前記上層配線層用のトレンチを形成するための金属含有材料よりなるパターンマスクを形成する前処理工程と、真空処理室内で前記パターンマスクをマスクとして前記被処理体に対してドライエッチング処理を施すことにより前記層間絶縁膜に前記トレンチを形成するトレンチ形成工程と、真空処理室内で前記トレンチ内の表面と前記連通ホール内の表面とを含む表面全体にＡＬＤ又はＣＶＤ処理によりバリヤ層を形成するバリヤ層形成工程と、真空処理室内で異方性ドライエッチングを施すことにより前記連通ホールの底部に形成されている前記バリヤ層と前記絶縁性バリヤ層とを除去して前記下層配線層を露出させる異方性ドライエッチング工程と、真空処理室内で前記トレンチ内の表面と前記連通ホール内の表面とを含む表面全体に配線シード層を形成する配線シード層形成工程と、を有することを特徴とする配線形成方法である。

本発明に係る配線形成方法によれば、次のような優れた作用効果を発揮することができる。
下層配線層と絶縁性バリヤ層と層間絶縁膜と上層配線層とが順次積層され、前記層間絶縁膜内に形成する連通ホール内に金属膜を埋め込んで前記上層配線層と前記下層配線層とを導通させる連通配線層とを形成する配線形成方法において、熱処理によりバリヤ層を形成する際には、下層配線層は絶縁性バリヤ層で覆った状態で行い、その後に異方性ドライエッチング処理によって連通ホールの底部のバリヤ層と絶縁性バリヤ層とを除去して下層配線層を露出させ、その後に、配線シード層を形成するようにしたので、下層配線層とこれに接する配線シード層との密着性を大幅に向上させることができる。

本発明に係る配線形成方法の主要部を実施するための処理システムの一例を示す概略構成図である。本発明に係る配線形成方法の第１実施例を示す工程図である。本発明に係る配線形成方法の第１実施例を示す工程図である。本発明の配線形成方法の第２実施例の要部を示す工程図である。半導体ウエハの凹部の従来の埋め込み工程を示す図である。

以下に本発明に係る配線形成方法の一実施例を添付図面に基づいて説明する。
まず、本発明の配線形成方法を説明するに先立って、本発明の配線形成方法の主要部を実施するための処理システムについて説明する。図１は本発明に係る配線形成方法の主要部を実施するための処理システムの一例を示す概略構成図である。図１に示すように、この処理システム２０は、第１の共通搬送室２２と第２の共通搬送室２４とを有している。両共通搬送室２２、２４は共にほぼ７角形状に成形されており、内部は真空雰囲気になされている。

上記第１及び第２の共通搬送室２２、２４内には、それぞれ屈伸及び旋回が可能になされた第１及び第２の搬送アーム２６、２８が設けられる。上記第１の共通搬送室２２の一端側には、真空引き及び大気圧復帰が可能になされた一対のロードロック室３０、３２が、それぞれゲートバルブＧを介して並列に設けられている。この一対のロードロック室３０、３２の反対側は、横長になされた大気側搬送室３４の一側がそれぞれゲートバルブＧを介して接続されている。この大気側搬送室３４の他側には複数、図示例では３つのポート３６が設けられており、このポート３６にこの処理システム２０に対して搬出入させる被処理体である半導体ウエハＷを収容したカセット容器を載置するようになっている。

また、この大気側搬送室３４の長手方向の一端にはウエハＷの位置合わせを行うオリエンタ３９が設けられている。そして、この大気側搬送室３４内には、その長手方向へ移動可能になされた大気側搬送アーム３８が設けられており、上記ポート３６、オリエンタ３９とロードロック室３０、３２との間でウエハＷの受け渡しができるようになっている。

一方、上記第１と第２の共通搬送室２２、２４間は、ゲートバルブＧが一端に介在されてウエハを中継させる中継室４０を介して接続されている。そして、上記第１の共通搬送室２２には、それぞれゲートバルブＧを介して第１及び第４の真空処理室４２、４８が接続されている。また上記第１及び第２の共通搬送室２２、２４間には、それぞれその両端にゲートバルブＧを介して第２及び第５の真空処理室４４、５０が接続されている。上記第２及び第５の真空処理室４４、５０は、その間に中継室４０を挟むようにして並列に設けられている。

また上記第２の共通搬送室２４には、それぞれゲートバルブＧを介して第３、第６及び第７の真空処理室４６、５２、５４が接続されている。第１及び第４の真空処理室４２、４８は第１の搬送アーム２６によりアクセス可能になされている。また第３、第６及び第７の真空処理室４６、５２、５４は第２の搬送アーム２８によりアクセス可能になされている。更に、第２及び第５の真空処理室４４、５０と中継室４０は、第１と第２の搬送アーム２６、２８が共に反対側からアクセス可能になされている。

上記第１の真空処理室４２では、プラズマを用いてトレンチをドライエッチングにより形成したり、レジストマスクをアッシングにより除去したりする処理を行うようになっている。上記第２の真空処理室４４では、層間絶縁膜中の空孔（ポーラス）をシーリングする封止処理を行うようになっている。上記第３の真空処理室４６では、ＣＶＤ処理やＡＬＤ処理などの熱処理によりバリヤ層を形成するようになっている。ここでは後述するようにバリヤ層としてはＴａＣＮ膜が用いられる。

第４の真空処理室４８では、プラズマを用いた異方性ドライエッチングにより凹部である連通ホール内の底部に形成されているバリヤ層や絶縁性バリヤ層を除去するようになっている。第５の真空処理室５０では、プラズマ処理により連通ホールの底部を清浄化するためにＡｒガスやＨ_２ガス等のプラズマによりクリーニング処理を行うようになっている。第６及び第７の真空処理室５２、５４では、配線シード層を形成するようになっている。ここでは、例えば配線シード層としてはＲｕ膜とＣｕ膜との積層膜を用いるようにしており、第６の真空処理室５２ではＲｕ膜を形成し、第７の真空処理室５４ではＣｕ膜を形成するようになっている。つまり、ドライエッチング処理、成膜処理を真空を介して行うことが出来る。従って、連通ホールやトレンチ内を大気に曝されることがないので、水分や酸化されることなく真空で処理が出来る。尚、上記各真空処理室の配置例は、単に一例を示したに過ぎず、これに限定されず、どのような配置形態を採用してもよい。

そして、この処理システム２０の全体は、例えばコンピュータ等よりなるシステム制御部５６に接続されて制御される構成となっている。また上記システム制御部５６は制御を行うコンピュータに読み取り可能なプログラムを記憶する記憶媒体５８を有している。この記憶媒体５８は、例えばフレキシブルディスク、ＣＤ（ＣｏｍｐａｃｔＤｉｓｃ）、ハードディスク、フラッシュメモリ或いはＤＶＤ等よりなる。

＜配線形成方法＞
次に、以上のように構成された処理システム２０を用いて行う本発明の配線形成方法について図２及び図３も参照して説明する。図２は本発明に係る配線形成方法の第１実施例を示す工程図、図３は本発明に係る配線形成方法の第１実施例を示す工程図である。

まず、この半導体ウエハＷは、例えばシリコン基板等よりなり、図２（Ａ）に示すように、このウエハＷの表面に下層絶縁膜２、下層配線層４、拡散防止用の絶縁性バリヤ層６及び層間絶縁膜８が順次積層されている。上記下層配線層４は、例えば銅よりなり、予めパターン化されて埋め込まれている。上記絶縁性バリヤ層６は、例えばＳｉＣＮ膜により形成され、下層絶縁膜２及び層間絶縁膜８は比誘電率が例えば３以下の低誘電率材料である。これは例えばＳｉＯＣ膜やＮＣＳ（ＮａｎｏＣｌｕｓｔｅｒｉｎｇＳｉｌｉｃａ）膜やＳｉＣＯＨ膜、ＳｉＣＮ膜等により形成されている。ここではこの低誘電率材料中には、キャパシタを小さくするために多数の空孔（ポーラス）が含まれている。

この半導体ウエハＷに対しては、前記処理工程において、図２（Ｂ）に示すように上記層間絶縁膜８に対してフォトリソグラフィーを適用してドライエッチング処理を施すことにより連通ホール９Ｂを形成しておく。この場合、この連通ホール９Ｂの底部には絶縁性バリヤ層６が残された状態になっており、Ｃｕ膜よりなる下層配線層４は晒されていない。更に、図２（Ｃ）に示すように、ウエハＷの表面全体に所定の厚さで有機平坦膜である犠牲膜６０を施して上記連通ホール９Ｂ内の全体を上記犠牲膜６０により埋め込むと共に表面全体を平坦化する。上記有機平坦膜である犠牲膜６０は、Ｃ，Ｈ，Ｆ系の有機材料から成る。そして、この犠牲膜６０上に、フォトレジストを塗布すると共に、これをパターン化してトレンチを形成するためのパターンマスク６２を形成する。以上の処理により前処理工程が完了することになる。

以上のようにして前処理工程が完了したならば、この半導体ウエハＷは、図１において説明した処理システム２０に向けて搬送し、この処理システム２０内で以下に説明する各工程が連続して行われることになる。この処理システム２０内では、各真空処理室間におけるウエハＷの搬送は真空雰囲気中で行われる。

まず、ウエハＷは、処理システム２０のポート３６から大気側搬送アーム３８によりシステム内に取り込まれ、オリエンタ３９にて位置合わせ及び方向合わせを行った後に、ロードロック３０、３２を介して内部の真空雰囲気中に搬送されて行く。上記ウエハＷは、まず第１の真空処理室４２に搬送されて、ここで図２（Ｄ）に示すようなトレンチ形成工程が行われる。このトレンチ形成工程では、上記パターンマスク６２をマスクとしてウエハＷに対してドライエッチング処理が施され、これにより層間絶縁膜８が厚さ方向の途中まで削り取られることになってトレンチ（溝）９Ａが形成される。このドライエッチング処理では、ドライエッチングガスとして例えばＣＦ_４ガス等のフオロカーボン系のガスが用いられ、このドライエッチングガスは例えば高周波電力等により生成されたプラズマにより活性化された状態となっている。

このようにして、上記トレンチ９Ａが形成されたならば、この第１の真空処理室４２内で引き続きアッシング工程を行なう。このアッシング工程では、上記ドライエッチングガスの供給を停止して、例えばＯ_２やＣＯ_２等のプラズマ形成用のガスを流してプラズマを生成し、フォトレジストよりなる上記パターンマスク６２や連通ホール９Ｂ内を埋め込んでいる犠牲膜６０を灰化させて取り除く。これにより、図２（Ｅ）に示すようにトレンチ９Ａと連通ホール９Ｂとよりなる凹部９が完全に形成されることになる。この場合、まだ連通ホール９Ｂの底部の絶縁性バリヤ層６は取り除かれておらず、下層配線層４は露出されていない状態となっている。尚、上記トレンチ工程とアッシング工程とをそれぞれ別々の真空処理室で行ってもよく、この場合にはウエハＷは真空雰囲気中を搬送される。

上述のようにアッシング工程が完了したならば、次にウエハＷを真空搬送を介して第２の真空処理室４４へ搬送し、この第２の真空処理室４４内で図２（Ｆ）に示すように封止工程を行なう。この封止工程では、低誘電率材料よりなる上記層間絶縁膜８の表面のポーラスを封止する。具体的には、例えばＨｅｘａｍｅｔｈｙｌＤｉｓｉｌａｚａｎｅ（ＨＭＤＳ）等のシラン系のガスを流しつつ熱処理によりこのガスをウエハ表面に付着させてシールを行なう。或いは上記熱処理に替えて、例えばメタンガスを流してプラズマを生成することにより空孔（ポーラス）のメチル化処理してシールを行なうようにしてもよい。

これにより、層間絶縁膜８の表面のポーラスが封止されるので、後工程のＡＬＤ成膜やＣＶＤ成膜の時に成膜ガスの染み込みが発生することを防止することが可能となり、層間絶縁膜とバリヤ層との密着性が良好となる。尚、この封止工程及び第２の真空処理室４４は、層間絶縁膜８として空孔（ポーラス）を有さない低誘電率材料を用いた場合には、不要にすることができる。

上述のように封止工程が終了したならば、次にウエハＷを真空を介して第３の真空処理室４６へ搬送し、この第３の真空処理室４６内で図２（Ｇ）に示すようにバリヤ層形成工程を行なう。このバリヤ層形成工程では、スパッタ成膜装置を用いないで、段差被覆性に優れたＣＶＤ成膜や原料ガスと反応ガスとを交互に流して成膜するＡＬＤ成膜によりバリヤ層１０を熱処理装置により形成する。上記ＣＶＤ成膜法やＡＬＤ成膜法は段差被覆性に優れていることから、これによりウエハＷの表面全体、すなわちトレンチ９Ａの内面全体や連通ホール９Ｂの底面を含めた内面全体に上記バリヤ層１０が十分な厚さで形成されることになる。

ここで上記バリヤ層１０としては、例えばＴａＣＮ膜を用いることができる。このＴａＣＮ膜を形成するには、原料ガスとして例えばＴＡＩＭＡＴＡ（登録商標）を用い、反応ガスとして例えばＨ_２プラズマを用いることができる。このバリヤ層１０の成膜の際、前述したように下地の層間絶縁膜８の表面は封止処理がすでになされているので、原料ガスや反応ガス等の成膜ガスがポーラスに染み込むことがなく、層間絶縁膜８の特性を高く維持することが可能となる。また下層配線層４は絶縁性バリヤ層６により覆われているので成膜ガスが下層配線層４に直接接触することはない。

上述のようにバリヤ層形成工程が完了したならば、次にウエハＷを真空を介して第４の真空処理室４８へ搬送し、この第４の真空処理室４８内で図２（Ｈ）に示すように異方性ドライエッチング工程を行なう。この異方性ドライエッチング工程では、上記連通ホール９Ｂの底部に形成されている上記バリヤ層１０と上記絶縁性バリヤ層６とを除去して連通ホール４Ｂの底部にＣｕ膜よりなる下層配線層４を露出させる。

この異方性ドライエッチング工程では、ドライエッチングガスとしては例えばＣＦ_４等のＣＦ系ガスを用い、プラズマを生成してドライエッチング処理を行なう。またドライエッチングに際しては、ウエハＷを保持する載置台に対して高周波電力のバイアス電力を印加することにより、ガスイオンをウエハＷの表面に対して垂直方向から引き込むように作用させて異方性ドライエッチングを行なう。これにより、従来のように大気に曝されず、真空を介してドライエッチングが出来るので上述のように連通ホール４Ｂの底部に位置するバリヤ層１０及び絶縁性バリヤ層６が効果的に除去されることになる。

上述のように異方性ドライエッチング工程が完了したならば、次にウエハＷを真空を介して第５の真空処理室５０へ搬送し、この第５の真空処理室５０内で図３（Ａ）に示すようにクリーニング工程を行なう。このクリーニング工程では連通ホール９Ｂ内の底面に存在する残渣を取り除いて底面を清浄化する。具体的には、Ｈ_２ガスを供給しつつプラズマを生成することによってクリーニングしてクリーニング処理を行なうことになる。このクリーニング工程及び第５の真空処理室５０は、連通ホール９Ｂの底部の清浄度が高い場合には、省略することができる。

上述のようにクリーニング工程が完了したならば、次にウエハＷを真空を介して第６の真空処理室５２及び第７の真空処理室５４へ順次搬送し、図３（Ｂ）に示すように配線シード層形成工程を行なう。この配線シード層形成工程では、ウエハの表面全体、すなわちトレンチ９Ａの内面全体や連通ホール９Ｂの底部を含めた内面全体に配線シード層１２を形成する。この場合、前述したように連通ホール９Ｂの底部には、Ｃｕ膜よりなる下層配線層４が露出状態になっていたので、この底部では下層配線層４と配線シード層１２とが直接的に接触して接合されることになる。

ここで上記配線シード層１２としては、ここではＲｕ膜とＣｕ膜との積層膜を用いており、そのため第６の真空処理室５２でＲｕ膜を形成し、次に真空を介して第７の真空処理室５４でＣｕ膜を形成するようにしている。第６の真空処理室５２では、例えば原料ガスとしてＲｕ_３（ＣＯ）_１２を用いて、これを例えばＣＯよりなるキャリアガスで運んでＣＤＶ処理によりＲｕ膜を形成することができる。第７の真空処理室５４では、プラズマスパッタ（ＰＶＤ）によりＣｕ膜を形成したり、或いはＣｕ含有有機原料ガスを用いてＣＶＤ処理やＡＬＤ処理によりＣｕ膜を形成することができる。

上述のようにして配線シード層形成工程が完了したならば、このウエハＷを処理システム２０から取り出して、次のメッキ工程へ移行することになる。このメッキ工程では、図３（Ｃ）に示すように上記ウエハ表面の配線シード層１２上に銅メッキ処理を施すことにより連通ホール９Ｂ及びトレンチ９Ａを含む上記凹部９内を例えば銅膜よりなる金属膜１４で埋め込むようになっている。これにより、連通ホール９Ａ内には連通配線層１６が形成され、トレンチ９Ｂには上層配線層１８が形成されるようになる。ここでは連通配線層１６と上層配線層１８とは一体的に形成されている。その後は、図３（Ｄ）に示すようにＣＭＰ工程へ移行し、上記ウエハ表面の余分な金属膜１４、配線シード層１２及びバリヤ層１０を上記したＣＭＰ処理等を用いて研磨処理して取り除くことになる。

以上のようにして配線形成が完了することになる。このようにＡＬＤ法やＣＶＤ法によりバリヤ層１０を形成する際には、連通ホール９Ｂの底部のＣｕ膜よりなる下層配線層４は絶縁性バリヤ層６により覆われているので、ＡＬＤ法やＣＶＤ法を行なう時の原料ガス等に下層配線層４の表面が曝されることがない。そして、連通ホール９Ｂの底部のバリヤ層１０及び絶縁性バリヤ層６をドライエッチングで除去して下層配線層４を露出させた後に配線シード層１２を形成するようにしたので、下層配線層４と配線シード層１２との密着性を高く維持することができる。

このように、本発明によれば、下層配線層４と絶縁性バリヤ層６と層間絶縁膜８と上層配線層１８とが順次積層され、前記層間絶縁膜８内に形成する連通ホール９Ｂ内に金属膜を埋め込んで前記上層配線層１８と前記下層配線層４とを導通させる連通配線層１６とを形成する配線形成方法において、熱処理によりバリヤ層１０を形成する際には、下層配線層４は絶縁性バリヤ層６で覆った状態で行い、その後に異方性ドライエッチング処理によって連通ホール９Ｂの底部のバリヤ層と絶縁性バリヤ層６とを除去して下層配線層４を露出させ、その後に、配線シード層１２を形成するようにしたので、下層配線層４とこれに接する配線シード層１２との密着性を大幅に向上させることができる。

また層間絶縁膜８を空孔（ポーラス）を含む低誘電率材料で形成した場合には、アッシング工程の後に図２（Ｆ）に示すように封止工程を行って空孔（ポーラス）を封止しているので、この後工程で段差被覆性に優れるＡＬＤ法やＣＶＤ法を行っても、ポーラス内に成膜ガス等が侵入することを防止できる。この結果、層間絶縁膜８の比誘電率が低下することを防止でき、この膜特性を高く維持することができる。
更には、トレンチ９Ａの部分は、第１の真空処理室４２内の真空雰囲気中で形成されることから、このトレンチ９Ａ内は直接的に大気に晒されることはなく、このトレンチ９Ａ内に臨む層間絶縁膜８の表面が大気中から吸湿等することを防止できる。従って、この分、層間絶縁膜８の膜特性を更に高く維持することができる。

＜第２実施例＞
次に本発明の配線形成方法の第２実施例について説明する。先の第１実施例では、前処理工程で連通ホール９Ｂ内に犠牲膜６０を埋め込んで、これを第１の真空処理室内でトレンチ形成後のアッシング処理により除去するようにしたが、この第２実施例では有機平坦膜である犠牲膜を用いないようにしてアッシング処理を省略するようにしている。図４はこのような本発明の配線形成方法の第２実施例の要部を示す工程図である。尚、図２及び図３に示す構成と同一構成部分については同一参照符号を付してその説明を省略する。

この第２実施例では、前処理工程において図４（Ａ）に示すように層間絶縁膜８上に、エッチングストッパ膜７０及び金属含有材料よりなるマスクパターン７２を順次予め形成しておき、これに連通ホール９Ｂを形成する。このエッチングストッパ膜７０は、上記マスクパターン７２をパターン化して形成する際のエッチングストッパとして機能するものである。またマスクパターン７２は、後にトレンチを形成する際のマスクとして機能するものである。上記エッチングストッパ膜７０Ｂは、例えばＴＥＯＳ膜により構成される。また上記マスクパターン７２は、例えばＴｉＮ膜により構成される。

前処理工程において図４（Ａ）に示すように形成されたならば、このウエハＷは図１に示す処理システム２０内へ搬入されることになる。そして、このウエハＷに対して、第１の真空処理室４２内でトレンチ形成工程が行われる。すなわち、図４（Ｂ）に示すようにここでマスクパターン７２をマスクとしてドライエッチング工程を施すことにより、層間絶縁膜８の厚さ方向の途中まで除去してトレンチ９Ａを形成する。その後は、ウエハ上にはフォトレジストが存在しないことから、アッシング処理を施すことなく、真空雰囲気を介して搬送されて図４（Ｃ）に示すように封止工程へ移行することになる。

これ以降の処理は、図２（Ｇ）〜図２（Ｈ）及び図３（Ａ）〜図３（Ｄ）に示す第１実施例の場合と同じである。尚、上記ＴｉＮ膜よりなるマスクパターン７２及びエッチングストッパ膜７０はＣＭＰ処理により除去すればよいし、或いは残してもよい。この第２実施例の場合にも、先の第１実施例と同様な作用効果を発揮することができる。また、この第２実施例の場合には、先の第１実施例の場合よりも処理システム２０内で行われる各工程の内のアッシング工程を省略することができる。

尚、上記各実施例においては、バリヤ層１０としてＴａＣＮ膜を用いた場合を例にとって説明したが、これに限定されず、バリヤ層１０としては、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、ＴａＣＮ膜、Ｗ（タングステン）膜、ＷＮ膜、Ｚｒ膜よりなる群から選択される１以上の膜の単層構造、或いは積層構造を用いることができる。

また上記各実施例においては、配線シード層としてＲｕ膜とＣｕ膜との積層膜を用いた場合を例にとって説明したが、これに限定されず、配線シード層としては、Ｃｕ膜、Ｒｕ膜、Ｒｕ膜とＣｕ膜との積層膜、Ｃｏ膜、Ｃｏ膜とＣｕ膜との積層膜よりなる群より選択される１の膜を用いることができる。この場合、上記Ｃｕ膜には、純Ｃｕ膜の他に、Ｃｕ合金膜（Ａｌ、Ｍｎ、Ｍｇ、Ｓｎ、Ｐｂ、Ｚｎ、Ｐｔ、Ａｕ、Ａｇ、Ｎｉ、Ｃｏ等がＣｕ中に含まれる）やＳｉ、Ｃ、Ｐ、Ｂ等の不純物が添加されたＣｕ膜が含まれる。

また、ここでは被処理体として半導体ウエハを例にとって説明したが、この半導体ウエハにはシリコン基板やＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体基板も含まれ、更にはこれらの基板に限定されず、液晶表示装置に用いるガラス基板やセラミック基板等にも本発明を適用することができる。

２下部絶縁膜
４下層配線層
６絶縁性バリヤ層
８層間絶縁膜
９凹部
９Ａトレンチ（溝）
９Ｂ連通ホール
１０バリヤ層
１２配線シード層
１６連通配線層
１８上層配線層
２０処理システム
２２、２４共通搬送室
４２〜５４真空処理室
６０犠牲膜
６２マスクパターン
７２金属含有材料のマスクパターン
Ｗ半導体ウエハ（被処理体）

Claims

被処理体上に下層配線層と絶縁性バリヤ層と層間絶縁膜と上層配線層が順次積層され、前記層間絶縁膜内に形成する連通ホール内に金属膜を埋め込んで前記上層配線層と前記下層配線層とを導通させる連通配線層を形成する配線形成方法において、
前記絶縁性バリヤ層を残した状態で前記連通ホール内に犠牲膜を埋め込むと共に、前記層間絶縁膜内に前記上層配線層用のトレンチを形成するために前記犠牲膜上にフォトレジストによりパターンマスクを形成する前処理工程と、
真空処理室内で前記パターンマスクをマスクとして前記被処理体に対してドライエッチング処理を施すことにより前記層間絶縁膜に前記トレンチを形成するトレンチ形成工程と、
真空処理室内で前記犠牲膜と前記パターンマスクとをアッシングして除去するアッシング工程と、
真空処理室内で前記トレンチ内の表面と前記連通ホール内の表面とを含む表面全体にＡＬＤ又はＣＶＤ処理によりバリヤ層を形成するバリヤ層形成工程と、
真空処理室内で異方性ドライエッチングを施すことにより前記連通ホールの底部に形成されている前記バリヤ層と前記絶縁性バリヤ層とを除去して前記下層配線層を露出させる異方性ドライエッチング工程と、
真空処理室内で前記トレンチ内の表面と前記連通ホール内の表面とを含む表面全体に配線シード層を形成する配線シード層形成工程と、
を有することを特徴とする配線形成方法。
前記層間絶縁膜は、ポーラスを有する低誘電率材料よりなり、前記アッシング工程と前記バリヤ層形成工程との間に真空処理室内で前記ポーラスを封止するための封止工程を前記アッシング工程から真空を介して行うことを特徴とする請求項１記載の配線形成方法。
前記トレンチ形成工程と前記アッシング工程とは、同一の真空処理室内で行われることを特徴とする請求項１又は２記載の配線形成方法。
被処理体上に下層配線層と絶縁性バリヤ層と層間絶縁膜と上層配線層が順次積層され、前記層間絶縁膜内に形成する連通ホール内に金属膜を埋め込んで前記上層配線層と前記下層配線層とを導通させる連通配線層とを形成する配線形成方法において、
前記絶縁性バリヤ層を残した状態で前記連通ホールを形成すると共に、前記層間絶縁膜内に前記上層配線層用のトレンチを形成するための金属含有材料よりなるパターンマスクを形成する前処理工程と、
真空処理室内で前記パターンマスクをマスクとして前記被処理体に対してドライエッチング処理を施すことにより前記層間絶縁膜に前記トレンチを形成するトレンチ形成工程と、
真空処理室内で前記トレンチ内の表面と前記連通ホール内の表面とを含む表面全体にＡＬＤ又はＣＶＤ処理によりバリヤ層を形成するバリヤ層形成工程と、
真空処理室内で異方性ドライエッチングを施すことにより前記連通ホールの底部に形成されている前記バリヤ層と前記絶縁性バリヤ層とを除去して前記下層配線層を露出させる異方性ドライエッチング工程と、
真空処理室内で前記トレンチ内の表面と前記連通ホール内の表面とを含む表面全体に配線シード層を形成する配線シード層形成工程と、
を有することを特徴とする配線形成方法。
前記層間絶縁膜は、ポーラスを有する低誘電率材料よりなり、前記トレンチ形成工程と前記バリヤ層形成工程との間に真空処理室内で前記ポーラスを封止するための封止工程を行うことを特徴とする請求項４記載の配線形成方法。
前記異方性ドライエッチング工程と前記配線シード層形成工程との間に真空処理室内で前記連通ホールの底面を清浄化するクリーニング工程を行うことを特徴とする請求項１乃至５のいずれか一項に記載の配線形成方法。
前記配線シード層は、Ｃｕ膜、Ｒｕ膜、Ｒｕ膜とＣｕ膜との積層膜、Ｃｏ膜、Ｃｏ膜とＣｕ膜との積層膜よりなる群より選択される１の膜よりなることを特徴とする請求項１乃至６のいずれか一項に記載の配線形成方法。
前記バリヤ層は、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、ＴａＣＮ膜、Ｗ（タングステン）膜、ＷＮ膜、Ｚｒ膜よりなる群から選択される１以上の膜の単層構造、或いは積層構造よりなることを特徴とする請求項１乃至７のいずれか一項に記載の配線形成方法。
前記各真空処理室間の前記被処理体の搬送は、真空雰囲気中を介して前記被処理体を搬送することにより行われることを特徴とする請求項１乃至８のいずれか一項に記載の配線形成方法。
前記配線シード層形成工程の後に、前記トレンチ内と前記連通ホール内を埋め込むメッキ処理を行うメッキ工程と、前記被処理体上の余分な層を除去するＣＭＰ工程とを行うことを特徴とする請求項１乃至９のいずれか一項に記載の配線形成方法。