JP2004119698A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004119698A JP2004119698A JP2002281081A JP2002281081A JP2004119698A JP 2004119698 A JP2004119698 A JP 2004119698A JP 2002281081 A JP2002281081 A JP 2002281081A JP 2002281081 A JP2002281081 A JP 2002281081A JP 2004119698 A JP2004119698 A JP 2004119698A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- insulating layer
- hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】信頼性の高い配線層を有する半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置100は、第1の導電層30と、第1の導電層30の上に形成された層間絶縁層24と、スルーホール72と、スルーホール72と連続する配線溝74と、スルーホール72および配線溝74の側面に形成された拡散防止層82と、バリア層84と、バリア層84を介してスルーホール72および配線溝74に形成された第2の導電層90とを含む。バリア層84は、スルーホール72の側面および配線溝74の側面にて拡散防止層82上に形成され、かつ、配線溝74の底面にて第3絶縁層50上に形成されている。
【選択図】 図1
【解決手段】本発明の半導体装置100は、第1の導電層30と、第1の導電層30の上に形成された層間絶縁層24と、スルーホール72と、スルーホール72と連続する配線溝74と、スルーホール72および配線溝74の側面に形成された拡散防止層82と、バリア層84と、バリア層84を介してスルーホール72および配線溝74に形成された第2の導電層90とを含む。バリア層84は、スルーホール72の側面および配線溝74の側面にて拡散防止層82上に形成され、かつ、配線溝74の底面にて第3絶縁層50上に形成されている。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、配線層に特徴を有する半導体装置およびその製造方法に関する。
【0002】
【背景技術】
近年、半導体装置の微細化、高集積化に伴い、より信頼性の高い配線層の形成が望まれている。異なる層の配線を相互に接続する配線層の形成方法の一つに、いわゆるデュアルダマシン法がある。このデュアルダマシン法は、スルーホールと配線溝とを同時に形成する方法であり(例えば、特許文献1参照)、特に、配線層が多層化している場合に有効である。
【0003】
デュアルダマシン法では、以下のようにして配線層が形成される。まず、第1の配線層の上に、層間絶縁層を形成する。層間絶縁層には、スルーホールと、該スルーホールより大きい開口を有する配線溝が連続して形成される。その後、スルーホールおよび配線溝に導電層が形成され、スルーホールには、コンタクト層、配線溝には、第2の配線層が形成されることで異なる層の配線を相互に接続する配線層を形成することができる。
【0004】
【特許文献1】
特開平8−17918号公報
【0005】
【発明が解決しようとする課題】
上述のような技術において、スルーホールおよび配線溝に導電層を埋め込む前に、前記第1の配線層の表面に対してクリーニングが行なわれる。このクリーニングには、スパッタエッチングが用いられることがある。スパッタエッチングは、物理的作用が強いため、前記第1の配線層のうち、スルーホールの底面にある部分が削られてしまい、その一部がスルーホールの側面を形成している層間絶縁層に付着してしまうことがある。このことは、層間絶縁層でのリーク電流を増加させ、デバイスの特性や寿命の低下の要因となることがある。
【0006】
本発明の目的は、信頼性の高い配線層を有する半導体装置およびその製造方法を提供することにある。
【0007】
【課題を解決するための手段】
1.第1の半導体装置およびその製造方法
[第1の半導体装置]
本発明の第1の半導体装置は、
第1の導電層と、
前記第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、および第4絶縁層が順に積層されて形成された層間絶縁層と、
前記第1,第2および第3絶縁層を貫通するスルーホールと、
前記スルーホールと連続し、前記第4絶縁層に形成された配線溝と、
前記スルーホールおよび前記配線溝の側面に形成された拡散防止層と、
前記スルーホールの側面および前記配線溝の側面にて前記拡散防止層上に形成され、かつ、前記配線溝の底面にて前記第3絶縁層上に形成されたバリア層と、前記バリア層を介して、前記スルーホールおよび前記配線溝に形成された第2の導電層と、
を含む。
【0008】
本発明の第1の半導体装置によれば、前記スルーホールおよび前記配線溝の側面に、前記拡散防止層および前記バリア層が形成されている。また、前記配線溝の底面に、前記第3絶縁層および前記バリア層が形成されている。その結果、バリア性が向上した前記第2の導電層を得ることができる。
【0009】
本発明の第1の半導体装置は、以下の態様(A)〜(C)をとることができる。
【0010】
(A)前記第1および第3絶縁層は、前記第2および第4絶縁層よりもバリア性が高い層から形成できる。
【0011】
本明細書中において、「バリア性」とは、金属層と絶縁層との間、半導体層と金属層との間、あるいは異なる金属層間で起こる原子の拡散を防止する性質をいう。例えば、Siを含む絶縁層と、Cuを含む金属層との間では、SiがCuを含む金属層中に拡散し、かわりにCuがSiを含む絶縁層中に拡散する。このような拡散を防止するために、前記拡散防止層が形成される。
【0012】
したがって、前記第1および第3絶縁層は、前記第2および第4絶縁層よりもバリア性が高い層から形成することにより、前記スルーホールの底面および配線溝の側面および底面におけるバリア性をさらに高めることができる。
【0013】
(B)前記第2および第4絶縁層は、酸化シリコン層であり、前記第1および第3絶縁層は、窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかであることができる。この構成によれば、前記第1および第3絶縁層のバリア性を前記第2および第4絶縁層より高くすることができる。
【0014】
(C)前記第1の導電層は、第1の配線層であり、前記第2の導電層は、コンタクト層と、該コンタクト層上に連続して形成された第2の配線層とからなることができる。
【0015】
この場合、前記コンタクト層は前記スルーホールに形成でき、前記第2の配線層は前記配線溝に形成できる。
【0016】
[第1の半導体装置の製造方法]
本発明の第1の半導体装置の製造方法は、
(a)第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、および第4絶縁層を順に積層して層間絶縁層を形成し、
(b)前記第2および第3絶縁層を貫通するスルーホールを形成し、
(c)前記第4絶縁層に、前記スルーホールと連続する配線溝を形成し、
(d)前記スルーホールおよび前記配線溝の側面に、拡散防止層を形成し、
(e)前記スルーホールの底面にて前記第1の導電層が露出するまで、前記拡散防止層ならびに前記第1および第3絶縁層をエッチングし、
(f)前記スルーホールおよび前記配線溝の側面および底面にバリア層を形成し、
(g)前記スルーホールおよび前記配線溝に、前記バリア層を介して第2の導電層を形成すること、
を含み、
前記(e)のエッチング後において、前記配線溝の底面に前記第3絶縁層を残存させる。
【0017】
本発明の第1の半導体装置の製造方法によれば、少なくとも、前記スルーホールおよび前記配線溝の側面が前記拡散防止層で覆われる。このため、前記第2の導電層との密着性が向上し、前記第2の導電層を良好に形成することができる。
【0018】
また、前記本発明の製造方法は、前記第2の導電層を形成する前に、前記スルーホールおよび前記配線溝の表面をクリーニングする場合に利点がある。このクリーニングに、スパッタエッチングを用いる場合、スパッタエッチングは、物理的作用が強いため、前記スルーホールの底面にある前記第1の配線層が削られてしまうことがある。削られた前記第1の配線層の一部が、前記層間絶縁層に付着することにより、前記層間絶縁層でのリーク電流が増加するなどの問題が起きることがある。
【0019】
しかしながら、前記本発明の製造方法では、前記拡散防止層が、前記層間絶縁層を保護する役割を果たしており、そのような問題を防ぐことができる。
【0020】
また、前記本発明の製造方法においては、前記(e)のエッチングにおいて、前記スルーホールの底面にて前記第1の導電層が露出した時点で、前記配線溝の底面に前記第3絶縁層を残存させる。このため、前記(e)のエッチングにおける前記第1および第3絶縁層のエッチングレートの差を考慮したうえで、前記(a)のエッチングにおいて、前記第1および第3絶縁層それぞれを所定の膜厚に形成する。
【0021】
本発明の第1の半導体装置の製造方法は、以下の態様(A)〜(H)をとることができる。
【0022】
(A)前記(g)の前に、前記スルーホールの底面にて露出した前記第1の導電層の表面をクリーニングすることを含むことができる。これにより、前記第1の導電層の表面を清浄な状態にすることにより、前記第1導電層と前記第2導電層との間で良好な電気的接触を得ることができる。
【0023】
(B)前記(a)において、前記第3絶縁層の膜厚を前記第1絶縁層の膜厚よりも大きく形成することができる。これにより、前記(e)のエッチング後に、前記第3絶縁層を前記配線溝の底面に確実に残存させることができる。
【0024】
(C)前記(e)のエッチングにおいて、前記第1および第3絶縁層は同じエッチングレートを有することができる。これにより、第3絶縁層の膜厚を前記第1絶縁層の膜厚より大きくすることによって、前記(e)のエッチング後に、前記第3絶縁層を前記配線溝の底面に残存させることができる。
【0025】
この場合、前記第1および第3絶縁層は同じ材質から形成することができる。
【0026】
(D)前記(b)のエッチングにおいて、前記第1絶縁層は、前記スルーホールを形成する際のストッパ層としての機能を有することができる。
【0027】
(E)前記(c)のエッチングにおいて、前記第3絶縁層は、前記配線溝を形成する際のストッパ層としての機能を有することができる。
【0028】
(F)前記第1および第3絶縁層を、前記第2および第4絶縁層よりもバリア性が高い層で形成することができる。これにより、前記第1および第2の導電層のバリア性を高めることができる。
【0029】
(G)前記第2および第4絶縁層は、酸化シリコン層であり、前記第1および第3絶縁層は、窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかであることができる。
【0030】
(H)前記第1の導電層として第1の配線層を形成し、前記第2の導電層として、コンタクト層と、該コンタクト層上に連続して形成された第2の配線層とを形成することができる。
【0031】
この場合、前記コンタクト層を、前記スルーホールに形成し、前記第2の配線層を、前記配線溝に形成することができる。
2.第2の半導体装置およびその製造方法
[第2の半導体装置]
本発明の第2の半導体装置は、
第1の導電層と、
前記第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、第4絶縁層、および第5絶縁層が順に積層されて形成された層間絶縁層と、
前記第1,第2および第3絶縁層を貫通するスルーホールと、
前記スルーホールと連続し、前記第4および第5絶縁層に形成された配線溝と、
前記スルーホールおよび前記配線溝の側面に形成された拡散防止層と、
前記スルーホールおよび前記配線溝に形成された第2の導電層と、
を含む。
【0032】
本発明の第2の半導体装置によれば、前記第4絶縁層の上に、前記第5絶縁層が形成されている。前述したように、前記第5絶縁層は前記第4絶縁層よりもバリア性が高い層からなる。したがって、例えば、前記第3の層間絶縁層上にさらに金属層を形成する場合、前記第5絶縁層がバリア層として機能するため、前記第3の層間絶縁層のバリア性を向上させることができる。
【0033】
本発明の第2の半導体装置は、以下の態様(A)〜(D)をとることができる。
【0034】
(A)前記第2の導電層は、前記スルーホールの側面および前記配線溝の側面にて前記拡散防止層上に形成でき、かつ、前記配線溝の底面にて前記第3絶縁層上に形成できる。この構成によれば、バリア性がより向上した前記第2の導電層を得ることができる。
【0035】
(B)前記第1,第3および第5絶縁層は、前記第2および第4絶縁層よりもバリア性が高い層からなることができる。これにより、バリア性がさらに向上した前記第2の導電層を得ることができる。
【0036】
(C)前記第2および第4絶縁層は、酸化シリコン層であり、前記第1,第3および第5絶縁層は、窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかであることができる。
【0037】
(D)前記第1の導電層は、第1の配線層であり、前記第2の導電層は、コンタクト層と、該コンタクト層上に連続して形成された第2の配線層とからなることができる。
【0038】
この場合、前記コンタクト層は前記スルーホールに形成でき、前記第2の配線層は前記配線溝に形成できる。
【0039】
[第2の半導体装置の製造方法]
本発明の半導体装置の製造方法は、
(a)第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、第4絶縁層、および第5絶縁層を順に積層して層間絶縁層を形成し、その際に、前記第3および第5絶縁層の膜厚を前記第1絶縁層の膜厚より大きく形成し、
(b)前記第2および第3絶縁層を貫通するスルーホールを形成し、
(c)前記第4および第5絶縁層に、前記スルーホールと連続する配線溝を形成し、
(d)前記スルーホールおよび前記配線溝の側面に、拡散防止層を形成し、
(e)前記スルーホールの底面にて前記第1の導電層が露出するまで、前記拡散防止層ならびに前記第1,第3および第5絶縁層をエッチングし、
(f)前記スルーホールおよび前記配線溝に第2の導電層を形成すること、
を含む。
【0040】
本発明の第2の半導体装置の製造方法によれば、少なくとも、前記スルーホールおよび前記配線溝の側面が前記拡散防止層で覆われる。このため、前記第2の導電層との密着性が向上し、前記第2の導電層を良好に形成することができる。また、本発明は、前記第2の導電層を形成する前に、前記スルーホールおよび前記配線溝の表面をクリーニングする場合に利点がある。このクリーニングに、スパッタエッチングを用いる場合、スパッタエッチングは、物理的作用が強いため、前記スルーホールの底面にある前記第1の配線層が削られてしまうことがある。削られた前記第1の配線層の一部が、前記層間絶縁層に付着することにより、前記層間絶縁層でのリーク電流が増加するなどの問題が起きることがある。しかしながら、本発明では、前記拡散防止層が、前記層間絶縁層を保護する役割を果しており、そのような問題を防ぐことができる。
【0041】
本発明の第2の半導体装置の製造方法は、以下の態様(A)〜(J)をとることができる。
【0042】
(A)前記(e)のエッチング後において、前記配線溝の底面に前記第3絶縁層を残存させることができる。これにより、バリア性をさらに向上させることができ、前記第2の導電層の信頼性を高めることができる。
【0043】
(B)前記(e)のエッチング後において、前記第4絶縁層上に前記第5絶縁層を残存させることができる。これにより、前記第4絶縁層の上に前記第5絶縁層が形成されている状態で、前記(f)において、前記スルーホールおよび前記配線溝に前記第2の導電層が形成される。これにより、前記第2の導電層を形成する際に、前記第2の導電層を形成するための金属が、前記第4の絶縁層に付着するのを防止することができる。その結果、前記金属が前記第4絶縁層へと拡散するのを防止することができ、前記第2の導電層の信頼性を高めることができる。
【0044】
(C)前記(g)の前に、前記スルーホールの底面にて露出した前記第1の導電層の表面をクリーニングすることを含むことができる。これにより、前記第1の導電層の表面を清浄な状態にすることにより、前記第1導電層と前記第2導電層との間で良好な電気的接触を得ることができる。
【0045】
(D)前記(a)において、前記第3および第5絶縁層の膜厚を、前記第1絶縁層の膜厚よりも大きく形成することができる。これにより、前記(e)のエッチング後に、前記第3絶縁層を前記配線溝の底面に、前記第5絶縁層を前記第4絶縁層の上に、それぞれ確実に残存させることができる。
【0046】
(E)前記(e)のエッチングにおいて、前記第1,第3および第5絶縁層は同じエッチングレートを有することができる。これにより、第3および第5絶縁層の膜厚を前記第1絶縁層の膜厚より大きくすることによって、前記(e)のエッチング後に、前記第3絶縁層を前記配線溝の底面に、前記第5絶縁層を前記第4絶縁層の上に、それぞれ確実に残存させることができる。
【0047】
この場合、前記第1,第3および第5絶縁層は同じ材質からなることができる。
【0048】
(F)前記(b)のエッチングにおいて、前記第1絶縁層は、前記スルーホールを形成する際のストッパ層としての機能を有することができる。
【0049】
(G)前記(c)のエッチングにおいて、前記第3絶縁層は、前記配線溝を形成する際のストッパ層としての機能を有することができる。
【0050】
(H)前記第1,第3および第5絶縁層を、前記第2および第4絶縁層よりもバリア性が高い層で形成することができる。これにより、前記第1および第2の導電層のバリア性を高めることができる。
【0051】
(I)前記第2および第4絶縁層は、酸化シリコン層であり、前記第1,第3および第5絶縁層は、窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかであることができる。
【0052】
(J)前記第1の導電層として第1の配線層を形成し、前記第2の導電層として、コンタクト層と、該コンタクト層上に連続して形成された第2の配線層とを形成することができる。
【0053】
この場合、前記コンタクト層を、前記スルーホールに形成し、前記第2の配線層を、前記配線溝に形成することができる。
【0054】
【発明の実施の形態】
(第1の実施の形態)
以下、本発明の第1の実施の形態に係る半導体装置およびその製造方法について、図面を参照して説明する。図1は、第1の実施の形態にかかる半導体装置100を模式的に示す断面図である。本実施の形態は、配線溝と、スルーホールを同時に形成するデュアルダマシン法により形成された半導体装置に本発明を適用した場合を例として説明する。具体的には、第3の層間絶縁層24にスルーホール72および配線溝74が形成される場合を例にとり説明する。
1.半導体装置
半導体装置100は、基板10の上に、第1の層間絶縁層20が配置されている。また、第1の層間絶縁層20の上には第2の層間絶縁層22が形成され、さらに、第2の層間絶縁層22には第1の配線層(第1の導電層)30が形成されている。
【0055】
第2の層間絶縁層22の上には、第3の層間絶縁層24が形成されている。この第3の層間絶縁層24には、第2の導電層90が形成されている。第2の導電層90は、第1の配線層30の上方にバリア層84を介して形成されている。
【0056】
第3の層間絶縁層24は、第1絶縁層32、第2絶縁層40、第3絶縁層50、第4絶縁層60が順に積層されて形成されている。第1および第3絶縁層32,50は、第2および第4絶縁層40,60よりもバリア性が高い層からなる。例えば、第1および第3絶縁層32,50が窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかからなり、第2および第4絶縁層40,60が酸化シリコン層であることができる。
【0057】
第2の導電層90は、コンタクト層92および第2の配線層94を含む。コンタクト層92はスルーホール72に形成されている。このスルーホール72は第1の配線層30の上方に形成され、かつ、第1,第2および第3絶縁層32,40,50を貫通している。第2の配線層94は、コンタクト層92上に連続して形成されている。また、第2の配線層94は、第4絶縁層60に形成された配線溝74に形成されている。また、この配線溝74はスルーホール72上に連続して形成されている。第1の配線層30と第2の配線層94は、コンタクト層92を介して電気的に接続されている。
【0058】
そして、スルーホール72および配線溝74の側面には、拡散防止層82が形成されている。さらに、スルーホール72の側面および底面、ならびに配線溝74の側面および底面に、バリア層84が形成されている。すなわち、スルーホール72および配線溝74の側面には、拡散防止層82とバリア層84との2層が形成されている。また、配線溝74の底面には、第3絶縁層50とバリア層84との2層が形成されている。
【0059】
本実施の形態の半導体装置は、以下の利点を有する。
【0060】
第1に、スルーホール72および配線溝74の側面には、拡散防止層82とバリア層84との積層膜が設けられているため、よりバリア性が向上した半導体装置を得ることができる。たとえば、第1の配線層30と、第2の配線層94との電気的な接続をより確実に行なうには、バリア層84の膜厚は薄いことが望ましい。本発明では、少なくとも、スルーホール72および配線溝74の側面に拡散防止層82が形成されているため、バリア層84の膜厚が薄い場合においても、全体的なバリア性を確保することができる。
【0061】
第2に、配線溝74の底面には、第3絶縁層50とバリア層84との積層膜が形成されている。前述したように、第3絶縁層50は第2絶縁層40よりもバリア性が高い層からなる。したがって、配線溝74の底面において、バリア層84の下に第3絶縁層50が形成されていることにより、バリア性をさらに向上させることができる。
【0062】
第3に、第1絶縁層32が第2絶縁層40よりもバリア性が高い層からなる。図1に示すように、第1の配線層30と第2絶縁層40の間には第1絶縁層32が形成されている。これにより、バリア性をさらに向上させることができる。
2.半導体装置の製造方法
以下、第1の実施の形態にかかる半導体装置100の製造方法について説明する。図2〜図7は、本実施の形態による半導体装置の製造工程を示す断面図である。
【0063】
(1)まず、第1の層間絶縁層20上に第2の層間絶縁層22を形成した後、この第2の層間絶縁層22に第1の配線層30を形成する(図2参照)。
【0064】
具体的には、まず、図2に示すように、基板10上に、第1の層間絶縁層20を順に積層する。なお、基板10には、半導体素子(たとえばMOSFET)、配線層および素子分離領域(いずれも図示せず)が形成されている。第1の層間絶縁層20の材質としては、たとえば酸化シリコンを挙げることができる。第1層間絶縁層20の形成方法としては、たとえばCVD法,塗布法を挙げることができる。
【0065】
そして、第1の層間絶縁層20に、コンタクトホール(図示せず)を形成する。コンタクトホールは、たとえば、異方性の反応性イオンエッチングにより形成される。コンタクトホール内に、公知の方法により、コンタクト層(図示せず)を形成する。コンタクト層は、たとえば、タングステンプラグ,アルミニウム合金層からなる。
【0066】
次に、第1の層間絶縁層20の上に、第2の層間絶縁層22を形成する。次いで、この第2の層間絶縁層22に開口部(図示せず)を形成する。この開口部は前記コンタクト層上に形成する。次いで、公知の方法により、前記開口部に金属を埋め込むことにより、所定のパターンを有する第1の配線層(第1の導電層)30を形成する。第1の配線層30の材質としては、特に限定されず、たとえば銅、銀、アルミニウム、およびそれらの合金などを挙げることができる。第1の配線層30の形成方法としては、たとえばスパッタリング法(たとえば反応性スパッタリング法)を挙げることができる。
【0067】
(2)次いで、第2の層間絶縁層22および第1の配線層30の上に、第3の層間絶縁層24を形成する(図3参照)。
【0068】
この第3の層間絶縁層24は、第1絶縁層32、第2絶縁層40、第3絶縁層50、および第4絶縁層60が順に積層されて形成されている。前述したように、第1および第3絶縁層32,50は、第2および第4絶縁層40,60よりもバリア性が高い層からなる。また、本実施の形態においては、第1および第3絶縁層32,50を同じ材質にて形成する場合について説明する。具体的には、第1および第3絶縁層32,50を窒化シリコン、炭化シリコン(SiC)、または酸化炭化シリコン(SiOC)にて形成し、第2および第4絶縁層40,60を酸化シリコンにて形成する。
【0069】
第1絶縁層32は、スルーホール72(図5参照)を形成する際のエッチングストッパとしての役割を果たすのに加えて、反射防止膜としての役割を果たすことができる。本実施の形態では、第1絶縁層32は、開口部70を形成する際のエッチングストッパとして機能する。開口部70はスルーホール72を形成するために形成される。また、第3絶縁層50は、配線溝74(図5参照)を形成する際のエッチングストッパとして機能を有する。
【0070】
第1および第3絶縁層32,50の形成方法としては、高密度プラズマCVD(HDP−CVD)法,熱CVD法,TEOSプラズマCVD法などを挙げることができる。
【0071】
第1および第3絶縁層32,50の膜厚は、その機能が達成される範囲で選択され、かつ、第3絶縁層50の膜厚は、後述する(6)の工程において、スルーホール72の底面にある第1絶縁層32を除去する際に、少なくとも第3絶縁層50が残存する程度の膜厚に形成される。
【0072】
本実施の形態においては、図3に示すように、第3絶縁層50の膜厚を第1絶縁層32の膜厚よりも厚く形成する場合について説明する。具体的には、第3絶縁層50の膜厚を第1絶縁層32の膜厚の2倍以上に形成する。この場合、後述する(6)の工程において、スルーホール72の底面にある第1絶縁層32を除去する際に、第3絶縁層50を配線溝74の底面に十分に残存させることができる。
【0073】
また、第2および第4の層間絶縁層40,60の材質として酸化シリコンを用いる場合には、酸化シリコンにリン,ホウ素などを含有してもよい。第2および第4の層間絶縁層40,60の形成方法としては、高密度プラズマCVD(HDP−CVD)法,熱CVD法,TEOSプラズマCVD法などを挙げることができる。第2および第4の層間絶縁層40,60の膜厚は、デバイスの設計により適宜選択される。
【0074】
次に、図3に示すように、第3の層間絶縁層24の上に、レジスト層R1を形成する。このレジスト層R1は、後述するスルーホール72(図5参照)を形成するためのパターンを有する。
【0075】
(3)次いで、第2,第3および第4絶縁層40,50,60を貫通する開口部70を形成する(図4参照)。
【0076】
具体的には、図4に示すように、レジスト層R1をマスクとして、第2,第3および第4絶縁層40,50,60を除去する。この工程において、第1絶縁層32はエッチングストッパ層として機能する。第2,第3および第4絶縁層40,50,60のエッチング方法としては、異方性ドライエッチング、リアクティブイオンエッチング,誘導結合型プラズマエッチング,ECRプラズマエッチングなどを用いることができる。その後、レジスト層R1をアッシングなどにより除去する。以上により、開口部70が形成される。
【0077】
(4)次いで、第3の層間絶縁層24に、スルーホール72および配線溝74を形成する(図5参照)。
【0078】
具体的には、まず、図5に示すように、第3の層間絶縁層24の上にレジスト層R2を形成する。このレジスト層R2は、後述する配線溝74を形成するためのパターンを有する。次に、図5に示すように、レジスト層R2を用いて第4絶縁層60をエッチングし、配線溝74を形成する。この工程において、第3絶縁層50はエッチングストッパ層として機能する。以上により、スルーホール72および配線溝74を形成する。図5に示すように、スルーホール72と配線溝74とは連続する。また、スルーホール72は第2および第3絶縁層40,50を貫通し、配線溝74は第4絶縁層60に形成される。上記工程において、第4絶縁層60のエッチング方法としては、前記(3)の工程において、開口部70の形成にて用いた方法を適用することができる。その後、レジスト層R2をアッシングなどにより除去する。
【0079】
(5)次いで、スルーホール72および配線溝74の表面に、拡散防止層82を形成する(図6参照)。
【0080】
拡散防止層82の材質としては、導電性の材質が付着した場合などに、その拡散を防止することができる材質であれば特に限定されず、たとえば窒化タンタルなど挙げることができる。拡散防止層82の形成方法としては、たとえばCVD法やスパッタ法を挙げることができる。拡散防止層82の膜厚としては、その機能を達成できる範囲にあればよい。
【0081】
(6)次いで、エッチングにより、スルーホール72の底面にて第1の配線層30を露出させる(図7参照)。
【0082】
具体的には、図7に示すように、スルーホール72の底面にある拡散防止層82および第1絶縁層32をエッチングし、第1の配線層30を露出させる。前記エッチングは第1の配線層30が露出した時点で終了する。この工程において、スルーホール72および配線溝74の底面にある拡散防止層82が主に除去される。より具体的には、スルーホール72の底面にある拡散防止層82および第1絶縁層32とともに、配線溝74の底面に形成された拡散防止層82および第3絶縁層50がエッチングされる。
【0083】
また、本実施の形態においては、第1および第3絶縁層32,50は同じ材質からなる。したがって、前記エッチング工程において、第1および第3絶縁層32,50のエッチングレートが等しい。また、第3絶縁層50の膜厚は第1絶縁層32の膜厚よりも大きく形成されている。これにより、前記エッチング工程では、第1の配線層30が露出した時点で、配線溝74の底面には第3絶縁層50が残存している(図7参照)。
【0084】
拡散防止層82ならびに第1および第3絶縁層32,50のエッチング方法としては、異方性ドライエッチング、リアクティブイオンエッチング,誘導結合型プラズマエッチング,ECRプラズマエッチングなどを用いることができる。拡散防止層82および第1絶縁層32は、同様のエッチング条件でエッチングをすることができる。または、必要に応じて、エッチングガスを変えて、エッチングを行なってもよい。
【0085】
次いで、スルーホール72および配線溝74に導電層を埋め込むための前処理として、スルーホール72および配線溝74の表面をクリーニングする。このクリーニング方法として、たとえば、アルゴンガスなどの不活性ガスによるスパッタエッチングを行なう。このスパッタエッチングにより、スルーホール72の底面にある第1の配線層30の表面の自然酸化膜などを除去し、清浄な配線表面を露出させることにより、第1の配線層30と第2の導電層90との間で良好な電気的接触を得ることができる。
【0086】
(7)次いで、図1に示すように、スルーホール72および配線溝74の表面にバリア層84を形成した後、バリア層84上に第2の導電層90を形成する(図1参照)。
【0087】
バリア層84の材質としては、高融点金属またはそれらの化合物を用いることができ、たとえば、チタン、タンタル、窒化チタン、窒化タンタルなどを挙げることができる。バリア層84の膜厚としては、その機能を達成できる範囲にあればよい。
【0088】
次いで、スルーホール72および配線溝74に第2の導電層90を形成する。このようにして、スルーホール72にはコンタクト層92が形成され、配線溝74には第2の配線層94が形成される。以上の工程を経て、半導体装置100が得られる(図1参照)。
【0089】
本実施の形態の半導体装置の製造方法は以下の利点を有する。
【0090】
第1に、本実施の形態の製造方法によれば、前記(5)の工程において、少なくとも、スルーホール72および配線溝74の側面に拡散防止層82を形成した後に(図6参照)、前記(6)の工程において、エッチングにより、スルーホール72の底面にて第1の配線層30を露出させる(図7参照)。その後に、スルーホール72および配線溝74の表面のクリーニングを行なう。したがって、前記クリーニング時には、スルーホール72および配線溝74の側面に拡散防止層82が形成されているため、前記クリーニング時に、スルーホール72の底面にある第1の配線層30が削られて、第2および第4絶縁層40,60の側面に第1の配線層30の一部が付着することがない。このため、第2および第4絶縁層40,60に第1の配線層30の一部が付着することによって生じるリーク電流の増大等の発生を防止することができる。
【0091】
第2に、前記(6)および(7)の工程において、配線溝74の底面に、バリア層84と第3絶縁層50との積層膜を形成する。前述したように、第3絶縁層50は第2絶縁層40よりもバリア性が高い層からなる。したがって、配線溝74の底面において、バリア層84の下に第3絶縁層50を形成することにより、バリア性をさらに向上させることができ、信頼性に優れた配線(第2の配線層94)を形成することができる。
【0092】
なお、第1および第3絶縁層32,50が異なる材質からなる場合であっても、前記エッチングにおける第1および第3絶縁層32,50のエッチングレートの差を考慮したうえで、第1および第3絶縁層32,50それぞれを所定の膜厚に形成する。これにより、前記エッチングによってスルーホール72の底面にて第1の導電層30が露出した時点で、配線溝74の底面に第3絶縁層50を残存させることができる。例えば、前記エッチングにおける第1絶縁層32のエッチングレートが第3絶縁層50のエッチングレートよりも大きい場合、第1および第3絶縁層32,50を同じ膜厚に形成すれば、前記エッチングによってスルーホール72の底面にて第1の導電層30が露出した時点で、配線溝74の底面に第3絶縁層50を残存させることができる。
【0093】
本実施の形態においては、第1および第3絶縁層32,50は同じ材質からなり、前記(2)の工程において、第3絶縁層50の膜厚を第1絶縁層32の膜厚よりも大きく形成しておいてから、前記(6)の工程において、第1および第3絶縁層32,50をエッチングする。これにより、前記エッチングにおいて、スルーホール72の底面にて第1の導電層30が露出した時点で、配線溝74の底面に第3絶縁層50を残存させることができる。
【0094】
第3に、前記(6)および(7)の工程において、スルーホール72および配線溝74の側面に、拡散防止層82とバリア層84との積層膜を形成する。これにより、第2の導電層90との密着性を向上させることができ、第2の導電層90を良好に形成することができる。たとえば、拡散防止層82を窒化タンタル、バリア層84をタンタルで形成している場合において、コンタクト層92をCuで形成すると、コンタクト層92と、バリア層84との密着性がよく、良好な配線を形成することができる。
【0095】
(第2の実施の形態)
次に、本発明の第2の実施の形態に係る半導体装置およびその製造方法について、図面を参照して説明する。図8は、第2の実施の形態にかかる半導体装置200を模式的に示す断面図である。本実施の形態は、第1の実施の形態と同様に、配線溝と、スルーホールを同時に形成するデュアルダマシン法により形成された半導体装置に本発明を適用した場合を例として説明する。具体的には、第3の層間絶縁層124にスルーホール172および配線溝174が形成される場合を例にとり説明する。なお、第1の実施の形態に係る半導体装置100と実質的に同じ機能を有する構成要素には原則として同一符号を付して、原則としてその詳細な説明を省略する。
1.半導体装置
第2の実施の形態に係る半導体装置200は主に、第3の層間絶縁層124が第5絶縁層80を含む点、スルーホール172および配線溝174にバリア層を介さずに拡散防止層182を介して第2の導電層90が形成されている点、ならびに、配線溝174の底面においてバリア層を介さずに第3絶縁層50が形成されている点等で、第1の実施の形態の半導体装置100と異なる構成を有する。
【0096】
半導体装置200は、基板10の上に、第1の層間絶縁層20が配置され、第1の層間絶縁層20の上には第2の層間絶縁層22が形成され、さらに、第2の層間絶縁層22には第1の配線層(第1の導電層)30が形成されている。この点で、第1の実施の形態の半導体装置100と同様の構造を有する。
【0097】
第2の層間絶縁層22の上には、第3の層間絶縁層124が形成されている。第3の層間絶縁層124は、第1絶縁層32、第2絶縁層40、第3絶縁層50、第4絶縁層60、および第5絶縁層80が順に積層されて形成されている。第5絶縁層80は、第1,第3絶縁層32,50と同様に、第2および第4絶縁層40,60よりもバリア性の高い層からなる。例えば、第1,第3および第5絶縁層32,50,80が窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかからなり、第2および第4絶縁層40,60が酸化シリコン層であることができる。
【0098】
第2の導電層90は、コンタクト層92および第2の配線層94を含む。コンタクト層92はスルーホール172に形成されている。このスルーホール172は第1の配線層30の上方に形成され、かつ、第1,第2および第3絶縁層32,40,50を貫通している。第2の配線層94は、コンタクト層92上に連続して形成されている。また、第2の配線層94は配線溝174に形成されている。この配線溝174は第4絶縁層60および第5絶縁層80に形成されている。また、この配線溝174はスルーホール172上に連続して形成されている。第1の配線層30と第2の配線層94は、コンタクト層92を介して電気的に接続されている。
【0099】
そして、スルーホール172および配線溝174の側面には、拡散防止層182が形成されている。すなわち、スルーホール172および配線溝174の側面には、拡散防止層182が形成されている。また、配線溝174の底面には、第3絶縁層50が形成されている。拡散防止層182は第1の実施の形態の拡散防止層82と同様の材質から形成することができる。
【0100】
本実施の形態の半導体装置は、以下の利点を有する。
【0101】
第1に、スルーホール172および配線溝174の側面には、拡散防止層182が設けられているため、よりバリア性が向上した半導体装置を得ることができる。
【0102】
第2に、配線溝174の底面には、第3絶縁層50が形成されている。前述したように、第3絶縁層50は第2絶縁層40よりもバリア性が高い層からなる。したがって、配線溝174の底面において、第3絶縁層50が形成されていることにより、バリア性をさらに向上させることができる。
【0103】
第3に、第4絶縁層60の上に、第5絶縁層80が形成されている。前述したように、第5絶縁層80は第4絶縁層60よりもバリア性が高い層からなる。したがって、例えば、第3の層間絶縁層124上にさらに金属層を形成する場合、第5絶縁層80がバリア層として機能するため、第3の層間絶縁層124のバリア性をさらに向上させることができる。
【0104】
第4に、第1絶縁層32が第2絶縁層40よりもバリア性が高い層からなる。図8に示すように、第1の配線層30と第2絶縁層40の間には第1絶縁層32が形成されている。これにより、バリア性をさらに向上させることができる。
2.半導体装置の製造方法
以下、第2の実施の形態にかかる半導体装置200の製造方法について説明する。図9〜図14は、本実施の形態による半導体装置の製造工程を示す断面図である。
【0105】
(1)まず、第1の層間絶縁層20上に第2の層間絶縁層22を形成した後、この第2の層間絶縁層22に第1の配線層30を形成する(図9参照)。この工程については、第1の実施の形態の半導体装置100の製造工程((1)の工程に相当)と同様であるため、詳しい説明は省略する。
【0106】
(2)次いで、第2の層間絶縁層22および第1の配線層30の上に、第3の層間絶縁層124を形成する(図10参照)。
【0107】
この第3の層間絶縁層24は、第1絶縁層32、第2絶縁層40、第3絶縁層50、第4絶縁層60、および第5絶縁層80が順に積層されて形成されている。第3の層間絶縁層24を構成する各層の形成方法は、第1の実施の形態で説明した方法と同様の方法を用いることができる。
【0108】
前述したように、第1,第3および第5絶縁層32,50,80は、第2および第4絶縁層40,60よりもバリア性が高い層からなる。また、本実施の形態においては、第1,第3および第5絶縁層32,50,80を同じ材質にて形成する。具体的には、第1,第3および第5絶縁層32,50,80を窒化シリコン、炭化シリコン(SiC)、または酸化炭化シリコン(SiOC)にて形成し、第2および第4絶縁層40,60を酸化シリコンにて形成する場合について説明する。
【0109】
第1絶縁層32は、スルーホール172(図12参照)を形成する際のエッチングストッパとしての役割を果たすのに加えて、反射防止膜としての役割を果たすことができる。本実施の形態では、第1絶縁層32は、スルーホール172を形成するための開口部170を形成する際のエッチングストッパとして機能する。また、第3絶縁層50は、配線溝174(図12参照)を形成する際のエッチングストッパとして機能を有する。
【0110】
第1,第3および第5絶縁層32,50,80の膜厚は、その機能が達成され、かつ、第3および第5絶縁層50,80の膜厚は、後述する(6)の工程において、スルーホール172の底面にある第1絶縁層32を除去する際に、少なくとも第3および第5絶縁層50,80が残存する程度の膜厚に形成される。
【0111】
本実施の形態においては、図10に示すように、第3および第5絶縁層50,80の膜厚を第1絶縁層32の膜厚を厚く形成する場合について説明する。具体的には、第3および第5絶縁層50,80の膜厚を第1絶縁層32の膜厚の2倍以上に形成する。この場合、後述する(6)の工程において、スルーホール172の底面にある第1絶縁層32を除去する際に、第3および第5絶縁層50,80を十分に残存させることができる。
【0112】
次に、図10に示すように、第3の層間絶縁層24の上に、レジスト層R3を形成する。このレジスト層R3は、後述するスルーホール172(図12参照)を形成するためのパターンを有する。
【0113】
(3)次いで、第2,第3,第4および第5絶縁層40,50,60,80を貫通する開口部170を形成する(図11参照)。
【0114】
具体的には、図11に示すように、レジスト層R3をマスクとして、第2,第3,第4および第5絶縁層40,50,60,80を除去する。この工程において、第1絶縁層32はエッチングストッパ層として機能する。各層のエッチング方法としては、第1の実施の形態において開口部70(図4参照)を形成する際に用いた方法と同様の方法を用いることができる。その後、レジスト層R3をアッシングなどにより除去する。以上により、開口部170が形成される。
【0115】
(4)次いで、第3の層間絶縁層24に、スルーホール172および配線溝174を形成する(図12参照)。
【0116】
具体的には、まず、図12に示すように、第3の層間絶縁層24の上にレジスト層R4を形成する。このレジスト層R4は、後述する配線溝174を形成するためのパターンを有する。次に、図12に示すように、レジスト層R4を用いて第4および第5絶縁層60,80をエッチングし、配線溝174を形成する。この工程において、第3絶縁層50はエッチングストッパ層として機能する。以上により、スルーホール172および配線溝174を形成する。図12に示すように、スルーホール172と配線溝174とは連続する。また、スルーホール172は第2および第3絶縁層40,50を貫通し、配線溝174は第4および第5絶縁層60,80に形成される。上記工程において、第4および第5絶縁層60,80のエッチング方法としては、前記(3)の工程において、開口部170の形成にて用いた方法を適用することができる。その後、レジスト層R4をアッシングなどにより除去する。
【0117】
(5)次いで、スルーホール172および配線溝174の表面に、拡散防止層182を形成する(図13参照)。
【0118】
拡散防止層182の形成方法としては、第1の実施の形態において、拡散防止層82を形成した場合と同様の方法を用いることができる。また、拡散防止層182の膜厚としては、その機能を達成できる範囲にあればよい。
【0119】
(6)次いで、エッチングにより、スルーホール172の底面にて第1の配線層30を露出させる(図14参照)。
【0120】
具体的には、図14に示すように、スルーホール172の底面にある拡散防止層182および第1絶縁層32をエッチングし、第1の配線層30を露出させる。前記エッチングは第1の配線層30が露出した時点で終了する。この工程において、スルーホール172および配線溝174の底面にある拡散防止層182が主に除去される。より具体的には、スルーホール172の底面にある拡散防止層182および第1絶縁層32とともに、配線溝174の底面に形成された拡散防止層182および第3絶縁層50もエッチングされる。
【0121】
また、本実施の形態においては、第1,第3および第5絶縁層32,50,80は同じ材質からなる。したがって、前記エッチング工程において、第1,第3および第5絶縁層32,50,80のエッチングレートが等しい。また、第3および第5絶縁層50,80の膜厚は第1絶縁層32の膜厚よりも大きく形成されている。これにより、前記エッチング工程では、第1の配線層30が露出した時点で、配線溝174の底面には第3絶縁層50が残存し、第4絶縁層60の上には第5絶縁層80がそれぞれ残存している(図14参照)。
【0122】
次いで、スルーホール172および配線溝174に導電層を埋め込むための前処理として、スルーホール172および配線溝174の表面をクリーニングする。前記エッチング方法および前記クリーニング方法は、第1の実施の形態において用いた方法(第1の実施形態の(6)の工程参照)と同様の方法を用いることができる。
【0123】
(7)次いで、図8に示すように、スルーホール172および配線溝174に第2の導電層90を形成する(図8参照)。
【0124】
これにより、スルーホール172にはコンタクト層92が形成され、配線溝174には第2の配線層94が形成される。以上の工程を経て、半導体装置200が得られる(図8参照)。
【0125】
本実施の形態の半導体装置の製造方法は以下の利点を有する。
【0126】
第1に、本実施の形態の製造方法によれば、前記(5)の工程において、少なくとも、スルーホール172および配線溝174の側面に拡散防止層182を形成した後に(図13参照)、前記(6)の工程において、エッチングにより、スルーホール172の底面にて第1の配線層30を露出させる(図14参照)。その後に、スルーホール172および配線溝174の表面のクリーニングを行なう。したがって、前記クリーニング時には、スルーホール172および配線溝174の側面に拡散防止層182が形成されているため、前記クリーニング時に、スルーホール172の底面にある第1の配線層30が削られて、第2および第4絶縁層40,60の側面に第1の配線層30の一部が付着することがない。このため、第2および第4絶縁層40,60に第1の配線層30の一部が付着することによって生じるリーク電流の増大等の発生を防止することができる。
【0127】
第2に、前記(6)の工程において、配線溝174の底面に、第3絶縁層50を形成する。前述したように、第3絶縁層50は第2絶縁層40よりもバリア性が高い層からなる。したがって、配線溝174の底面において、第3絶縁層50を形成することにより、バリア性をさらに向上させることができ、信頼性に優れた配線(第2の配線層94)を形成することができる。
【0128】
第3に、前記(6)の工程において、第4絶縁層60の上に、第5絶縁層80を形成する。前述したように、第5絶縁層80は第4絶縁層60よりもバリア性が高い層からなる。よって、第4絶縁層60の上に第5絶縁層80が形成されている状態で、前記(7)の工程において、スルーホール172および配線溝174に第2の導電層90が形成される。これにより、第2の導電層90を形成する際に、第2の導電層90を形成するための金属が第4絶縁層60に付着するのを防止することができ、前記金属が第4絶縁層60へと拡散するのを防止することができる。
【0129】
なお、第1,第3および第5絶縁層32,50,80が異なる材質からなる場合であっても、前記エッチングにおける第1,第3および第5絶縁層32,50,80のエッチングレートの差を考慮したうえで、前記の各層をそれぞれ所定の膜厚に形成する。これにより、前記エッチングによってスルーホール172の底面にて第1の導電層30が露出した時点で、配線溝74の底面に第3絶縁層50を、第4絶縁層60の上に第5絶縁層80を、それぞれ残存させることができる。例えば、前記エッチングにおける第1絶縁層32のエッチングレートが、第3および第5絶縁層50,80のエッチングレートよりも大きい場合、第1,第3および第5絶縁層32,50,80を同じ膜厚に形成すれば、前記エッチングによってスルーホール172の底面にて第1の導電層30が露出した時点で、配線溝74の底面に第3絶縁層50を残存させ、第4絶縁層60の上に第5絶縁層80を残存させることができる。
【0130】
本実施の形態においては、第1,第3および第5絶縁層32,50,80は同じ材質からなり、前記(2)の工程において、第3および第5絶縁層50,80の膜厚を第1絶縁層32の膜厚よりも大きく形成しておいてから、前記(6)の工程において、第1,第3および第5絶縁層32,50,80をエッチングする。これにより、前記エッチングにおいて、スルーホール72の底面にて第1の導電層30が露出した時点で、配線溝74の底面に第3絶縁層50を、第4絶縁層60の上に第5絶縁層80を、それぞれ残存させることができる。
【0131】
本発明は、上述の実施の形態に限定されず、本発明の要旨の範囲内で変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法および結果が同一の構成、あるいは目的および結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【0132】
たとえば、上述の実施の形態においては、3層目の層間絶縁層にスルーホール(開口部)を形成する場合について説明した。しかし、本発明は、これに限定されず、他の層間絶縁層にも適用できる。たとえば、第1の配線層は、拡散層、基板の表面に形成された半導体素子および配線層、あるいは2層目以上の層間絶縁層の上に形成された配線層であってもよい。
【図面の簡単な説明】
【図1】第1の実施の形態に係る半導体装置を模式的に示す断面図である。
【図2】図1に示す半導体装置の製造工程を模式的に示す断面図である。
【図3】図1に示す半導体装置の製造工程を模式的に示す断面図である。
【図4】図1に示す半導体装置の製造工程を模式的に示す断面図である。
【図5】図1に示す半導体装置の製造工程を模式的に示す断面図である。
【図6】図1に示す半導体装置の製造工程を模式的に示す断面図である。
【図7】図1に示す半導体装置の製造工程を模式的に示す断面図である。
【図8】第2の実施の形態に係る半導体装置を模式的に示す断面図である。
【図9】図8に示す半導体装置の製造工程を模式的に示す断面図である。
【図10】図8に示す半導体装置の製造工程を模式的に示す断面図である。
【図11】図8に示す半導体装置の製造工程を模式的に示す断面図である。
【図12】図8に示す半導体装置の製造工程を模式的に示す断面図である。
【図13】図8に示す半導体装置の製造工程を模式的に示す断面図である。
【図14】図8に示す半導体装置の製造工程を模式的に示す断面図である。
【符号の説明】
10 基板、20 第1の層間絶縁層、22 第2の層間絶縁層、24,124第3の層間絶縁層、30 第1の配線層(第1の導電層)、32 第1絶縁層、40 第2絶縁層、50 第3絶縁層、60 第4絶縁層、70,170 開口部、72,172 スルーホール、74,174 配線溝、80 第5絶縁層、82,182 拡散防止層、84 バリア層、90 第2の導電層、92 コンタクト層、94 第2の配線層、R1、R2、R3、R4 レジスト層、100、200 半導体装置
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、配線層に特徴を有する半導体装置およびその製造方法に関する。
【0002】
【背景技術】
近年、半導体装置の微細化、高集積化に伴い、より信頼性の高い配線層の形成が望まれている。異なる層の配線を相互に接続する配線層の形成方法の一つに、いわゆるデュアルダマシン法がある。このデュアルダマシン法は、スルーホールと配線溝とを同時に形成する方法であり(例えば、特許文献1参照)、特に、配線層が多層化している場合に有効である。
【0003】
デュアルダマシン法では、以下のようにして配線層が形成される。まず、第1の配線層の上に、層間絶縁層を形成する。層間絶縁層には、スルーホールと、該スルーホールより大きい開口を有する配線溝が連続して形成される。その後、スルーホールおよび配線溝に導電層が形成され、スルーホールには、コンタクト層、配線溝には、第2の配線層が形成されることで異なる層の配線を相互に接続する配線層を形成することができる。
【0004】
【特許文献1】
特開平8−17918号公報
【0005】
【発明が解決しようとする課題】
上述のような技術において、スルーホールおよび配線溝に導電層を埋め込む前に、前記第1の配線層の表面に対してクリーニングが行なわれる。このクリーニングには、スパッタエッチングが用いられることがある。スパッタエッチングは、物理的作用が強いため、前記第1の配線層のうち、スルーホールの底面にある部分が削られてしまい、その一部がスルーホールの側面を形成している層間絶縁層に付着してしまうことがある。このことは、層間絶縁層でのリーク電流を増加させ、デバイスの特性や寿命の低下の要因となることがある。
【0006】
本発明の目的は、信頼性の高い配線層を有する半導体装置およびその製造方法を提供することにある。
【0007】
【課題を解決するための手段】
1.第1の半導体装置およびその製造方法
[第1の半導体装置]
本発明の第1の半導体装置は、
第1の導電層と、
前記第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、および第4絶縁層が順に積層されて形成された層間絶縁層と、
前記第1,第2および第3絶縁層を貫通するスルーホールと、
前記スルーホールと連続し、前記第4絶縁層に形成された配線溝と、
前記スルーホールおよび前記配線溝の側面に形成された拡散防止層と、
前記スルーホールの側面および前記配線溝の側面にて前記拡散防止層上に形成され、かつ、前記配線溝の底面にて前記第3絶縁層上に形成されたバリア層と、前記バリア層を介して、前記スルーホールおよび前記配線溝に形成された第2の導電層と、
を含む。
【0008】
本発明の第1の半導体装置によれば、前記スルーホールおよび前記配線溝の側面に、前記拡散防止層および前記バリア層が形成されている。また、前記配線溝の底面に、前記第3絶縁層および前記バリア層が形成されている。その結果、バリア性が向上した前記第2の導電層を得ることができる。
【0009】
本発明の第1の半導体装置は、以下の態様(A)〜(C)をとることができる。
【0010】
(A)前記第1および第3絶縁層は、前記第2および第4絶縁層よりもバリア性が高い層から形成できる。
【0011】
本明細書中において、「バリア性」とは、金属層と絶縁層との間、半導体層と金属層との間、あるいは異なる金属層間で起こる原子の拡散を防止する性質をいう。例えば、Siを含む絶縁層と、Cuを含む金属層との間では、SiがCuを含む金属層中に拡散し、かわりにCuがSiを含む絶縁層中に拡散する。このような拡散を防止するために、前記拡散防止層が形成される。
【0012】
したがって、前記第1および第3絶縁層は、前記第2および第4絶縁層よりもバリア性が高い層から形成することにより、前記スルーホールの底面および配線溝の側面および底面におけるバリア性をさらに高めることができる。
【0013】
(B)前記第2および第4絶縁層は、酸化シリコン層であり、前記第1および第3絶縁層は、窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかであることができる。この構成によれば、前記第1および第3絶縁層のバリア性を前記第2および第4絶縁層より高くすることができる。
【0014】
(C)前記第1の導電層は、第1の配線層であり、前記第2の導電層は、コンタクト層と、該コンタクト層上に連続して形成された第2の配線層とからなることができる。
【0015】
この場合、前記コンタクト層は前記スルーホールに形成でき、前記第2の配線層は前記配線溝に形成できる。
【0016】
[第1の半導体装置の製造方法]
本発明の第1の半導体装置の製造方法は、
(a)第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、および第4絶縁層を順に積層して層間絶縁層を形成し、
(b)前記第2および第3絶縁層を貫通するスルーホールを形成し、
(c)前記第4絶縁層に、前記スルーホールと連続する配線溝を形成し、
(d)前記スルーホールおよび前記配線溝の側面に、拡散防止層を形成し、
(e)前記スルーホールの底面にて前記第1の導電層が露出するまで、前記拡散防止層ならびに前記第1および第3絶縁層をエッチングし、
(f)前記スルーホールおよび前記配線溝の側面および底面にバリア層を形成し、
(g)前記スルーホールおよび前記配線溝に、前記バリア層を介して第2の導電層を形成すること、
を含み、
前記(e)のエッチング後において、前記配線溝の底面に前記第3絶縁層を残存させる。
【0017】
本発明の第1の半導体装置の製造方法によれば、少なくとも、前記スルーホールおよび前記配線溝の側面が前記拡散防止層で覆われる。このため、前記第2の導電層との密着性が向上し、前記第2の導電層を良好に形成することができる。
【0018】
また、前記本発明の製造方法は、前記第2の導電層を形成する前に、前記スルーホールおよび前記配線溝の表面をクリーニングする場合に利点がある。このクリーニングに、スパッタエッチングを用いる場合、スパッタエッチングは、物理的作用が強いため、前記スルーホールの底面にある前記第1の配線層が削られてしまうことがある。削られた前記第1の配線層の一部が、前記層間絶縁層に付着することにより、前記層間絶縁層でのリーク電流が増加するなどの問題が起きることがある。
【0019】
しかしながら、前記本発明の製造方法では、前記拡散防止層が、前記層間絶縁層を保護する役割を果たしており、そのような問題を防ぐことができる。
【0020】
また、前記本発明の製造方法においては、前記(e)のエッチングにおいて、前記スルーホールの底面にて前記第1の導電層が露出した時点で、前記配線溝の底面に前記第3絶縁層を残存させる。このため、前記(e)のエッチングにおける前記第1および第3絶縁層のエッチングレートの差を考慮したうえで、前記(a)のエッチングにおいて、前記第1および第3絶縁層それぞれを所定の膜厚に形成する。
【0021】
本発明の第1の半導体装置の製造方法は、以下の態様(A)〜(H)をとることができる。
【0022】
(A)前記(g)の前に、前記スルーホールの底面にて露出した前記第1の導電層の表面をクリーニングすることを含むことができる。これにより、前記第1の導電層の表面を清浄な状態にすることにより、前記第1導電層と前記第2導電層との間で良好な電気的接触を得ることができる。
【0023】
(B)前記(a)において、前記第3絶縁層の膜厚を前記第1絶縁層の膜厚よりも大きく形成することができる。これにより、前記(e)のエッチング後に、前記第3絶縁層を前記配線溝の底面に確実に残存させることができる。
【0024】
(C)前記(e)のエッチングにおいて、前記第1および第3絶縁層は同じエッチングレートを有することができる。これにより、第3絶縁層の膜厚を前記第1絶縁層の膜厚より大きくすることによって、前記(e)のエッチング後に、前記第3絶縁層を前記配線溝の底面に残存させることができる。
【0025】
この場合、前記第1および第3絶縁層は同じ材質から形成することができる。
【0026】
(D)前記(b)のエッチングにおいて、前記第1絶縁層は、前記スルーホールを形成する際のストッパ層としての機能を有することができる。
【0027】
(E)前記(c)のエッチングにおいて、前記第3絶縁層は、前記配線溝を形成する際のストッパ層としての機能を有することができる。
【0028】
(F)前記第1および第3絶縁層を、前記第2および第4絶縁層よりもバリア性が高い層で形成することができる。これにより、前記第1および第2の導電層のバリア性を高めることができる。
【0029】
(G)前記第2および第4絶縁層は、酸化シリコン層であり、前記第1および第3絶縁層は、窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかであることができる。
【0030】
(H)前記第1の導電層として第1の配線層を形成し、前記第2の導電層として、コンタクト層と、該コンタクト層上に連続して形成された第2の配線層とを形成することができる。
【0031】
この場合、前記コンタクト層を、前記スルーホールに形成し、前記第2の配線層を、前記配線溝に形成することができる。
2.第2の半導体装置およびその製造方法
[第2の半導体装置]
本発明の第2の半導体装置は、
第1の導電層と、
前記第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、第4絶縁層、および第5絶縁層が順に積層されて形成された層間絶縁層と、
前記第1,第2および第3絶縁層を貫通するスルーホールと、
前記スルーホールと連続し、前記第4および第5絶縁層に形成された配線溝と、
前記スルーホールおよび前記配線溝の側面に形成された拡散防止層と、
前記スルーホールおよび前記配線溝に形成された第2の導電層と、
を含む。
【0032】
本発明の第2の半導体装置によれば、前記第4絶縁層の上に、前記第5絶縁層が形成されている。前述したように、前記第5絶縁層は前記第4絶縁層よりもバリア性が高い層からなる。したがって、例えば、前記第3の層間絶縁層上にさらに金属層を形成する場合、前記第5絶縁層がバリア層として機能するため、前記第3の層間絶縁層のバリア性を向上させることができる。
【0033】
本発明の第2の半導体装置は、以下の態様(A)〜(D)をとることができる。
【0034】
(A)前記第2の導電層は、前記スルーホールの側面および前記配線溝の側面にて前記拡散防止層上に形成でき、かつ、前記配線溝の底面にて前記第3絶縁層上に形成できる。この構成によれば、バリア性がより向上した前記第2の導電層を得ることができる。
【0035】
(B)前記第1,第3および第5絶縁層は、前記第2および第4絶縁層よりもバリア性が高い層からなることができる。これにより、バリア性がさらに向上した前記第2の導電層を得ることができる。
【0036】
(C)前記第2および第4絶縁層は、酸化シリコン層であり、前記第1,第3および第5絶縁層は、窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかであることができる。
【0037】
(D)前記第1の導電層は、第1の配線層であり、前記第2の導電層は、コンタクト層と、該コンタクト層上に連続して形成された第2の配線層とからなることができる。
【0038】
この場合、前記コンタクト層は前記スルーホールに形成でき、前記第2の配線層は前記配線溝に形成できる。
【0039】
[第2の半導体装置の製造方法]
本発明の半導体装置の製造方法は、
(a)第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、第4絶縁層、および第5絶縁層を順に積層して層間絶縁層を形成し、その際に、前記第3および第5絶縁層の膜厚を前記第1絶縁層の膜厚より大きく形成し、
(b)前記第2および第3絶縁層を貫通するスルーホールを形成し、
(c)前記第4および第5絶縁層に、前記スルーホールと連続する配線溝を形成し、
(d)前記スルーホールおよび前記配線溝の側面に、拡散防止層を形成し、
(e)前記スルーホールの底面にて前記第1の導電層が露出するまで、前記拡散防止層ならびに前記第1,第3および第5絶縁層をエッチングし、
(f)前記スルーホールおよび前記配線溝に第2の導電層を形成すること、
を含む。
【0040】
本発明の第2の半導体装置の製造方法によれば、少なくとも、前記スルーホールおよび前記配線溝の側面が前記拡散防止層で覆われる。このため、前記第2の導電層との密着性が向上し、前記第2の導電層を良好に形成することができる。また、本発明は、前記第2の導電層を形成する前に、前記スルーホールおよび前記配線溝の表面をクリーニングする場合に利点がある。このクリーニングに、スパッタエッチングを用いる場合、スパッタエッチングは、物理的作用が強いため、前記スルーホールの底面にある前記第1の配線層が削られてしまうことがある。削られた前記第1の配線層の一部が、前記層間絶縁層に付着することにより、前記層間絶縁層でのリーク電流が増加するなどの問題が起きることがある。しかしながら、本発明では、前記拡散防止層が、前記層間絶縁層を保護する役割を果しており、そのような問題を防ぐことができる。
【0041】
本発明の第2の半導体装置の製造方法は、以下の態様(A)〜(J)をとることができる。
【0042】
(A)前記(e)のエッチング後において、前記配線溝の底面に前記第3絶縁層を残存させることができる。これにより、バリア性をさらに向上させることができ、前記第2の導電層の信頼性を高めることができる。
【0043】
(B)前記(e)のエッチング後において、前記第4絶縁層上に前記第5絶縁層を残存させることができる。これにより、前記第4絶縁層の上に前記第5絶縁層が形成されている状態で、前記(f)において、前記スルーホールおよび前記配線溝に前記第2の導電層が形成される。これにより、前記第2の導電層を形成する際に、前記第2の導電層を形成するための金属が、前記第4の絶縁層に付着するのを防止することができる。その結果、前記金属が前記第4絶縁層へと拡散するのを防止することができ、前記第2の導電層の信頼性を高めることができる。
【0044】
(C)前記(g)の前に、前記スルーホールの底面にて露出した前記第1の導電層の表面をクリーニングすることを含むことができる。これにより、前記第1の導電層の表面を清浄な状態にすることにより、前記第1導電層と前記第2導電層との間で良好な電気的接触を得ることができる。
【0045】
(D)前記(a)において、前記第3および第5絶縁層の膜厚を、前記第1絶縁層の膜厚よりも大きく形成することができる。これにより、前記(e)のエッチング後に、前記第3絶縁層を前記配線溝の底面に、前記第5絶縁層を前記第4絶縁層の上に、それぞれ確実に残存させることができる。
【0046】
(E)前記(e)のエッチングにおいて、前記第1,第3および第5絶縁層は同じエッチングレートを有することができる。これにより、第3および第5絶縁層の膜厚を前記第1絶縁層の膜厚より大きくすることによって、前記(e)のエッチング後に、前記第3絶縁層を前記配線溝の底面に、前記第5絶縁層を前記第4絶縁層の上に、それぞれ確実に残存させることができる。
【0047】
この場合、前記第1,第3および第5絶縁層は同じ材質からなることができる。
【0048】
(F)前記(b)のエッチングにおいて、前記第1絶縁層は、前記スルーホールを形成する際のストッパ層としての機能を有することができる。
【0049】
(G)前記(c)のエッチングにおいて、前記第3絶縁層は、前記配線溝を形成する際のストッパ層としての機能を有することができる。
【0050】
(H)前記第1,第3および第5絶縁層を、前記第2および第4絶縁層よりもバリア性が高い層で形成することができる。これにより、前記第1および第2の導電層のバリア性を高めることができる。
【0051】
(I)前記第2および第4絶縁層は、酸化シリコン層であり、前記第1,第3および第5絶縁層は、窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかであることができる。
【0052】
(J)前記第1の導電層として第1の配線層を形成し、前記第2の導電層として、コンタクト層と、該コンタクト層上に連続して形成された第2の配線層とを形成することができる。
【0053】
この場合、前記コンタクト層を、前記スルーホールに形成し、前記第2の配線層を、前記配線溝に形成することができる。
【0054】
【発明の実施の形態】
(第1の実施の形態)
以下、本発明の第1の実施の形態に係る半導体装置およびその製造方法について、図面を参照して説明する。図1は、第1の実施の形態にかかる半導体装置100を模式的に示す断面図である。本実施の形態は、配線溝と、スルーホールを同時に形成するデュアルダマシン法により形成された半導体装置に本発明を適用した場合を例として説明する。具体的には、第3の層間絶縁層24にスルーホール72および配線溝74が形成される場合を例にとり説明する。
1.半導体装置
半導体装置100は、基板10の上に、第1の層間絶縁層20が配置されている。また、第1の層間絶縁層20の上には第2の層間絶縁層22が形成され、さらに、第2の層間絶縁層22には第1の配線層(第1の導電層)30が形成されている。
【0055】
第2の層間絶縁層22の上には、第3の層間絶縁層24が形成されている。この第3の層間絶縁層24には、第2の導電層90が形成されている。第2の導電層90は、第1の配線層30の上方にバリア層84を介して形成されている。
【0056】
第3の層間絶縁層24は、第1絶縁層32、第2絶縁層40、第3絶縁層50、第4絶縁層60が順に積層されて形成されている。第1および第3絶縁層32,50は、第2および第4絶縁層40,60よりもバリア性が高い層からなる。例えば、第1および第3絶縁層32,50が窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかからなり、第2および第4絶縁層40,60が酸化シリコン層であることができる。
【0057】
第2の導電層90は、コンタクト層92および第2の配線層94を含む。コンタクト層92はスルーホール72に形成されている。このスルーホール72は第1の配線層30の上方に形成され、かつ、第1,第2および第3絶縁層32,40,50を貫通している。第2の配線層94は、コンタクト層92上に連続して形成されている。また、第2の配線層94は、第4絶縁層60に形成された配線溝74に形成されている。また、この配線溝74はスルーホール72上に連続して形成されている。第1の配線層30と第2の配線層94は、コンタクト層92を介して電気的に接続されている。
【0058】
そして、スルーホール72および配線溝74の側面には、拡散防止層82が形成されている。さらに、スルーホール72の側面および底面、ならびに配線溝74の側面および底面に、バリア層84が形成されている。すなわち、スルーホール72および配線溝74の側面には、拡散防止層82とバリア層84との2層が形成されている。また、配線溝74の底面には、第3絶縁層50とバリア層84との2層が形成されている。
【0059】
本実施の形態の半導体装置は、以下の利点を有する。
【0060】
第1に、スルーホール72および配線溝74の側面には、拡散防止層82とバリア層84との積層膜が設けられているため、よりバリア性が向上した半導体装置を得ることができる。たとえば、第1の配線層30と、第2の配線層94との電気的な接続をより確実に行なうには、バリア層84の膜厚は薄いことが望ましい。本発明では、少なくとも、スルーホール72および配線溝74の側面に拡散防止層82が形成されているため、バリア層84の膜厚が薄い場合においても、全体的なバリア性を確保することができる。
【0061】
第2に、配線溝74の底面には、第3絶縁層50とバリア層84との積層膜が形成されている。前述したように、第3絶縁層50は第2絶縁層40よりもバリア性が高い層からなる。したがって、配線溝74の底面において、バリア層84の下に第3絶縁層50が形成されていることにより、バリア性をさらに向上させることができる。
【0062】
第3に、第1絶縁層32が第2絶縁層40よりもバリア性が高い層からなる。図1に示すように、第1の配線層30と第2絶縁層40の間には第1絶縁層32が形成されている。これにより、バリア性をさらに向上させることができる。
2.半導体装置の製造方法
以下、第1の実施の形態にかかる半導体装置100の製造方法について説明する。図2〜図7は、本実施の形態による半導体装置の製造工程を示す断面図である。
【0063】
(1)まず、第1の層間絶縁層20上に第2の層間絶縁層22を形成した後、この第2の層間絶縁層22に第1の配線層30を形成する(図2参照)。
【0064】
具体的には、まず、図2に示すように、基板10上に、第1の層間絶縁層20を順に積層する。なお、基板10には、半導体素子(たとえばMOSFET)、配線層および素子分離領域(いずれも図示せず)が形成されている。第1の層間絶縁層20の材質としては、たとえば酸化シリコンを挙げることができる。第1層間絶縁層20の形成方法としては、たとえばCVD法,塗布法を挙げることができる。
【0065】
そして、第1の層間絶縁層20に、コンタクトホール(図示せず)を形成する。コンタクトホールは、たとえば、異方性の反応性イオンエッチングにより形成される。コンタクトホール内に、公知の方法により、コンタクト層(図示せず)を形成する。コンタクト層は、たとえば、タングステンプラグ,アルミニウム合金層からなる。
【0066】
次に、第1の層間絶縁層20の上に、第2の層間絶縁層22を形成する。次いで、この第2の層間絶縁層22に開口部(図示せず)を形成する。この開口部は前記コンタクト層上に形成する。次いで、公知の方法により、前記開口部に金属を埋め込むことにより、所定のパターンを有する第1の配線層(第1の導電層)30を形成する。第1の配線層30の材質としては、特に限定されず、たとえば銅、銀、アルミニウム、およびそれらの合金などを挙げることができる。第1の配線層30の形成方法としては、たとえばスパッタリング法(たとえば反応性スパッタリング法)を挙げることができる。
【0067】
(2)次いで、第2の層間絶縁層22および第1の配線層30の上に、第3の層間絶縁層24を形成する(図3参照)。
【0068】
この第3の層間絶縁層24は、第1絶縁層32、第2絶縁層40、第3絶縁層50、および第4絶縁層60が順に積層されて形成されている。前述したように、第1および第3絶縁層32,50は、第2および第4絶縁層40,60よりもバリア性が高い層からなる。また、本実施の形態においては、第1および第3絶縁層32,50を同じ材質にて形成する場合について説明する。具体的には、第1および第3絶縁層32,50を窒化シリコン、炭化シリコン(SiC)、または酸化炭化シリコン(SiOC)にて形成し、第2および第4絶縁層40,60を酸化シリコンにて形成する。
【0069】
第1絶縁層32は、スルーホール72(図5参照)を形成する際のエッチングストッパとしての役割を果たすのに加えて、反射防止膜としての役割を果たすことができる。本実施の形態では、第1絶縁層32は、開口部70を形成する際のエッチングストッパとして機能する。開口部70はスルーホール72を形成するために形成される。また、第3絶縁層50は、配線溝74(図5参照)を形成する際のエッチングストッパとして機能を有する。
【0070】
第1および第3絶縁層32,50の形成方法としては、高密度プラズマCVD(HDP−CVD)法,熱CVD法,TEOSプラズマCVD法などを挙げることができる。
【0071】
第1および第3絶縁層32,50の膜厚は、その機能が達成される範囲で選択され、かつ、第3絶縁層50の膜厚は、後述する(6)の工程において、スルーホール72の底面にある第1絶縁層32を除去する際に、少なくとも第3絶縁層50が残存する程度の膜厚に形成される。
【0072】
本実施の形態においては、図3に示すように、第3絶縁層50の膜厚を第1絶縁層32の膜厚よりも厚く形成する場合について説明する。具体的には、第3絶縁層50の膜厚を第1絶縁層32の膜厚の2倍以上に形成する。この場合、後述する(6)の工程において、スルーホール72の底面にある第1絶縁層32を除去する際に、第3絶縁層50を配線溝74の底面に十分に残存させることができる。
【0073】
また、第2および第4の層間絶縁層40,60の材質として酸化シリコンを用いる場合には、酸化シリコンにリン,ホウ素などを含有してもよい。第2および第4の層間絶縁層40,60の形成方法としては、高密度プラズマCVD(HDP−CVD)法,熱CVD法,TEOSプラズマCVD法などを挙げることができる。第2および第4の層間絶縁層40,60の膜厚は、デバイスの設計により適宜選択される。
【0074】
次に、図3に示すように、第3の層間絶縁層24の上に、レジスト層R1を形成する。このレジスト層R1は、後述するスルーホール72(図5参照)を形成するためのパターンを有する。
【0075】
(3)次いで、第2,第3および第4絶縁層40,50,60を貫通する開口部70を形成する(図4参照)。
【0076】
具体的には、図4に示すように、レジスト層R1をマスクとして、第2,第3および第4絶縁層40,50,60を除去する。この工程において、第1絶縁層32はエッチングストッパ層として機能する。第2,第3および第4絶縁層40,50,60のエッチング方法としては、異方性ドライエッチング、リアクティブイオンエッチング,誘導結合型プラズマエッチング,ECRプラズマエッチングなどを用いることができる。その後、レジスト層R1をアッシングなどにより除去する。以上により、開口部70が形成される。
【0077】
(4)次いで、第3の層間絶縁層24に、スルーホール72および配線溝74を形成する(図5参照)。
【0078】
具体的には、まず、図5に示すように、第3の層間絶縁層24の上にレジスト層R2を形成する。このレジスト層R2は、後述する配線溝74を形成するためのパターンを有する。次に、図5に示すように、レジスト層R2を用いて第4絶縁層60をエッチングし、配線溝74を形成する。この工程において、第3絶縁層50はエッチングストッパ層として機能する。以上により、スルーホール72および配線溝74を形成する。図5に示すように、スルーホール72と配線溝74とは連続する。また、スルーホール72は第2および第3絶縁層40,50を貫通し、配線溝74は第4絶縁層60に形成される。上記工程において、第4絶縁層60のエッチング方法としては、前記(3)の工程において、開口部70の形成にて用いた方法を適用することができる。その後、レジスト層R2をアッシングなどにより除去する。
【0079】
(5)次いで、スルーホール72および配線溝74の表面に、拡散防止層82を形成する(図6参照)。
【0080】
拡散防止層82の材質としては、導電性の材質が付着した場合などに、その拡散を防止することができる材質であれば特に限定されず、たとえば窒化タンタルなど挙げることができる。拡散防止層82の形成方法としては、たとえばCVD法やスパッタ法を挙げることができる。拡散防止層82の膜厚としては、その機能を達成できる範囲にあればよい。
【0081】
(6)次いで、エッチングにより、スルーホール72の底面にて第1の配線層30を露出させる(図7参照)。
【0082】
具体的には、図7に示すように、スルーホール72の底面にある拡散防止層82および第1絶縁層32をエッチングし、第1の配線層30を露出させる。前記エッチングは第1の配線層30が露出した時点で終了する。この工程において、スルーホール72および配線溝74の底面にある拡散防止層82が主に除去される。より具体的には、スルーホール72の底面にある拡散防止層82および第1絶縁層32とともに、配線溝74の底面に形成された拡散防止層82および第3絶縁層50がエッチングされる。
【0083】
また、本実施の形態においては、第1および第3絶縁層32,50は同じ材質からなる。したがって、前記エッチング工程において、第1および第3絶縁層32,50のエッチングレートが等しい。また、第3絶縁層50の膜厚は第1絶縁層32の膜厚よりも大きく形成されている。これにより、前記エッチング工程では、第1の配線層30が露出した時点で、配線溝74の底面には第3絶縁層50が残存している(図7参照)。
【0084】
拡散防止層82ならびに第1および第3絶縁層32,50のエッチング方法としては、異方性ドライエッチング、リアクティブイオンエッチング,誘導結合型プラズマエッチング,ECRプラズマエッチングなどを用いることができる。拡散防止層82および第1絶縁層32は、同様のエッチング条件でエッチングをすることができる。または、必要に応じて、エッチングガスを変えて、エッチングを行なってもよい。
【0085】
次いで、スルーホール72および配線溝74に導電層を埋め込むための前処理として、スルーホール72および配線溝74の表面をクリーニングする。このクリーニング方法として、たとえば、アルゴンガスなどの不活性ガスによるスパッタエッチングを行なう。このスパッタエッチングにより、スルーホール72の底面にある第1の配線層30の表面の自然酸化膜などを除去し、清浄な配線表面を露出させることにより、第1の配線層30と第2の導電層90との間で良好な電気的接触を得ることができる。
【0086】
(7)次いで、図1に示すように、スルーホール72および配線溝74の表面にバリア層84を形成した後、バリア層84上に第2の導電層90を形成する(図1参照)。
【0087】
バリア層84の材質としては、高融点金属またはそれらの化合物を用いることができ、たとえば、チタン、タンタル、窒化チタン、窒化タンタルなどを挙げることができる。バリア層84の膜厚としては、その機能を達成できる範囲にあればよい。
【0088】
次いで、スルーホール72および配線溝74に第2の導電層90を形成する。このようにして、スルーホール72にはコンタクト層92が形成され、配線溝74には第2の配線層94が形成される。以上の工程を経て、半導体装置100が得られる(図1参照)。
【0089】
本実施の形態の半導体装置の製造方法は以下の利点を有する。
【0090】
第1に、本実施の形態の製造方法によれば、前記(5)の工程において、少なくとも、スルーホール72および配線溝74の側面に拡散防止層82を形成した後に(図6参照)、前記(6)の工程において、エッチングにより、スルーホール72の底面にて第1の配線層30を露出させる(図7参照)。その後に、スルーホール72および配線溝74の表面のクリーニングを行なう。したがって、前記クリーニング時には、スルーホール72および配線溝74の側面に拡散防止層82が形成されているため、前記クリーニング時に、スルーホール72の底面にある第1の配線層30が削られて、第2および第4絶縁層40,60の側面に第1の配線層30の一部が付着することがない。このため、第2および第4絶縁層40,60に第1の配線層30の一部が付着することによって生じるリーク電流の増大等の発生を防止することができる。
【0091】
第2に、前記(6)および(7)の工程において、配線溝74の底面に、バリア層84と第3絶縁層50との積層膜を形成する。前述したように、第3絶縁層50は第2絶縁層40よりもバリア性が高い層からなる。したがって、配線溝74の底面において、バリア層84の下に第3絶縁層50を形成することにより、バリア性をさらに向上させることができ、信頼性に優れた配線(第2の配線層94)を形成することができる。
【0092】
なお、第1および第3絶縁層32,50が異なる材質からなる場合であっても、前記エッチングにおける第1および第3絶縁層32,50のエッチングレートの差を考慮したうえで、第1および第3絶縁層32,50それぞれを所定の膜厚に形成する。これにより、前記エッチングによってスルーホール72の底面にて第1の導電層30が露出した時点で、配線溝74の底面に第3絶縁層50を残存させることができる。例えば、前記エッチングにおける第1絶縁層32のエッチングレートが第3絶縁層50のエッチングレートよりも大きい場合、第1および第3絶縁層32,50を同じ膜厚に形成すれば、前記エッチングによってスルーホール72の底面にて第1の導電層30が露出した時点で、配線溝74の底面に第3絶縁層50を残存させることができる。
【0093】
本実施の形態においては、第1および第3絶縁層32,50は同じ材質からなり、前記(2)の工程において、第3絶縁層50の膜厚を第1絶縁層32の膜厚よりも大きく形成しておいてから、前記(6)の工程において、第1および第3絶縁層32,50をエッチングする。これにより、前記エッチングにおいて、スルーホール72の底面にて第1の導電層30が露出した時点で、配線溝74の底面に第3絶縁層50を残存させることができる。
【0094】
第3に、前記(6)および(7)の工程において、スルーホール72および配線溝74の側面に、拡散防止層82とバリア層84との積層膜を形成する。これにより、第2の導電層90との密着性を向上させることができ、第2の導電層90を良好に形成することができる。たとえば、拡散防止層82を窒化タンタル、バリア層84をタンタルで形成している場合において、コンタクト層92をCuで形成すると、コンタクト層92と、バリア層84との密着性がよく、良好な配線を形成することができる。
【0095】
(第2の実施の形態)
次に、本発明の第2の実施の形態に係る半導体装置およびその製造方法について、図面を参照して説明する。図8は、第2の実施の形態にかかる半導体装置200を模式的に示す断面図である。本実施の形態は、第1の実施の形態と同様に、配線溝と、スルーホールを同時に形成するデュアルダマシン法により形成された半導体装置に本発明を適用した場合を例として説明する。具体的には、第3の層間絶縁層124にスルーホール172および配線溝174が形成される場合を例にとり説明する。なお、第1の実施の形態に係る半導体装置100と実質的に同じ機能を有する構成要素には原則として同一符号を付して、原則としてその詳細な説明を省略する。
1.半導体装置
第2の実施の形態に係る半導体装置200は主に、第3の層間絶縁層124が第5絶縁層80を含む点、スルーホール172および配線溝174にバリア層を介さずに拡散防止層182を介して第2の導電層90が形成されている点、ならびに、配線溝174の底面においてバリア層を介さずに第3絶縁層50が形成されている点等で、第1の実施の形態の半導体装置100と異なる構成を有する。
【0096】
半導体装置200は、基板10の上に、第1の層間絶縁層20が配置され、第1の層間絶縁層20の上には第2の層間絶縁層22が形成され、さらに、第2の層間絶縁層22には第1の配線層(第1の導電層)30が形成されている。この点で、第1の実施の形態の半導体装置100と同様の構造を有する。
【0097】
第2の層間絶縁層22の上には、第3の層間絶縁層124が形成されている。第3の層間絶縁層124は、第1絶縁層32、第2絶縁層40、第3絶縁層50、第4絶縁層60、および第5絶縁層80が順に積層されて形成されている。第5絶縁層80は、第1,第3絶縁層32,50と同様に、第2および第4絶縁層40,60よりもバリア性の高い層からなる。例えば、第1,第3および第5絶縁層32,50,80が窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかからなり、第2および第4絶縁層40,60が酸化シリコン層であることができる。
【0098】
第2の導電層90は、コンタクト層92および第2の配線層94を含む。コンタクト層92はスルーホール172に形成されている。このスルーホール172は第1の配線層30の上方に形成され、かつ、第1,第2および第3絶縁層32,40,50を貫通している。第2の配線層94は、コンタクト層92上に連続して形成されている。また、第2の配線層94は配線溝174に形成されている。この配線溝174は第4絶縁層60および第5絶縁層80に形成されている。また、この配線溝174はスルーホール172上に連続して形成されている。第1の配線層30と第2の配線層94は、コンタクト層92を介して電気的に接続されている。
【0099】
そして、スルーホール172および配線溝174の側面には、拡散防止層182が形成されている。すなわち、スルーホール172および配線溝174の側面には、拡散防止層182が形成されている。また、配線溝174の底面には、第3絶縁層50が形成されている。拡散防止層182は第1の実施の形態の拡散防止層82と同様の材質から形成することができる。
【0100】
本実施の形態の半導体装置は、以下の利点を有する。
【0101】
第1に、スルーホール172および配線溝174の側面には、拡散防止層182が設けられているため、よりバリア性が向上した半導体装置を得ることができる。
【0102】
第2に、配線溝174の底面には、第3絶縁層50が形成されている。前述したように、第3絶縁層50は第2絶縁層40よりもバリア性が高い層からなる。したがって、配線溝174の底面において、第3絶縁層50が形成されていることにより、バリア性をさらに向上させることができる。
【0103】
第3に、第4絶縁層60の上に、第5絶縁層80が形成されている。前述したように、第5絶縁層80は第4絶縁層60よりもバリア性が高い層からなる。したがって、例えば、第3の層間絶縁層124上にさらに金属層を形成する場合、第5絶縁層80がバリア層として機能するため、第3の層間絶縁層124のバリア性をさらに向上させることができる。
【0104】
第4に、第1絶縁層32が第2絶縁層40よりもバリア性が高い層からなる。図8に示すように、第1の配線層30と第2絶縁層40の間には第1絶縁層32が形成されている。これにより、バリア性をさらに向上させることができる。
2.半導体装置の製造方法
以下、第2の実施の形態にかかる半導体装置200の製造方法について説明する。図9〜図14は、本実施の形態による半導体装置の製造工程を示す断面図である。
【0105】
(1)まず、第1の層間絶縁層20上に第2の層間絶縁層22を形成した後、この第2の層間絶縁層22に第1の配線層30を形成する(図9参照)。この工程については、第1の実施の形態の半導体装置100の製造工程((1)の工程に相当)と同様であるため、詳しい説明は省略する。
【0106】
(2)次いで、第2の層間絶縁層22および第1の配線層30の上に、第3の層間絶縁層124を形成する(図10参照)。
【0107】
この第3の層間絶縁層24は、第1絶縁層32、第2絶縁層40、第3絶縁層50、第4絶縁層60、および第5絶縁層80が順に積層されて形成されている。第3の層間絶縁層24を構成する各層の形成方法は、第1の実施の形態で説明した方法と同様の方法を用いることができる。
【0108】
前述したように、第1,第3および第5絶縁層32,50,80は、第2および第4絶縁層40,60よりもバリア性が高い層からなる。また、本実施の形態においては、第1,第3および第5絶縁層32,50,80を同じ材質にて形成する。具体的には、第1,第3および第5絶縁層32,50,80を窒化シリコン、炭化シリコン(SiC)、または酸化炭化シリコン(SiOC)にて形成し、第2および第4絶縁層40,60を酸化シリコンにて形成する場合について説明する。
【0109】
第1絶縁層32は、スルーホール172(図12参照)を形成する際のエッチングストッパとしての役割を果たすのに加えて、反射防止膜としての役割を果たすことができる。本実施の形態では、第1絶縁層32は、スルーホール172を形成するための開口部170を形成する際のエッチングストッパとして機能する。また、第3絶縁層50は、配線溝174(図12参照)を形成する際のエッチングストッパとして機能を有する。
【0110】
第1,第3および第5絶縁層32,50,80の膜厚は、その機能が達成され、かつ、第3および第5絶縁層50,80の膜厚は、後述する(6)の工程において、スルーホール172の底面にある第1絶縁層32を除去する際に、少なくとも第3および第5絶縁層50,80が残存する程度の膜厚に形成される。
【0111】
本実施の形態においては、図10に示すように、第3および第5絶縁層50,80の膜厚を第1絶縁層32の膜厚を厚く形成する場合について説明する。具体的には、第3および第5絶縁層50,80の膜厚を第1絶縁層32の膜厚の2倍以上に形成する。この場合、後述する(6)の工程において、スルーホール172の底面にある第1絶縁層32を除去する際に、第3および第5絶縁層50,80を十分に残存させることができる。
【0112】
次に、図10に示すように、第3の層間絶縁層24の上に、レジスト層R3を形成する。このレジスト層R3は、後述するスルーホール172(図12参照)を形成するためのパターンを有する。
【0113】
(3)次いで、第2,第3,第4および第5絶縁層40,50,60,80を貫通する開口部170を形成する(図11参照)。
【0114】
具体的には、図11に示すように、レジスト層R3をマスクとして、第2,第3,第4および第5絶縁層40,50,60,80を除去する。この工程において、第1絶縁層32はエッチングストッパ層として機能する。各層のエッチング方法としては、第1の実施の形態において開口部70(図4参照)を形成する際に用いた方法と同様の方法を用いることができる。その後、レジスト層R3をアッシングなどにより除去する。以上により、開口部170が形成される。
【0115】
(4)次いで、第3の層間絶縁層24に、スルーホール172および配線溝174を形成する(図12参照)。
【0116】
具体的には、まず、図12に示すように、第3の層間絶縁層24の上にレジスト層R4を形成する。このレジスト層R4は、後述する配線溝174を形成するためのパターンを有する。次に、図12に示すように、レジスト層R4を用いて第4および第5絶縁層60,80をエッチングし、配線溝174を形成する。この工程において、第3絶縁層50はエッチングストッパ層として機能する。以上により、スルーホール172および配線溝174を形成する。図12に示すように、スルーホール172と配線溝174とは連続する。また、スルーホール172は第2および第3絶縁層40,50を貫通し、配線溝174は第4および第5絶縁層60,80に形成される。上記工程において、第4および第5絶縁層60,80のエッチング方法としては、前記(3)の工程において、開口部170の形成にて用いた方法を適用することができる。その後、レジスト層R4をアッシングなどにより除去する。
【0117】
(5)次いで、スルーホール172および配線溝174の表面に、拡散防止層182を形成する(図13参照)。
【0118】
拡散防止層182の形成方法としては、第1の実施の形態において、拡散防止層82を形成した場合と同様の方法を用いることができる。また、拡散防止層182の膜厚としては、その機能を達成できる範囲にあればよい。
【0119】
(6)次いで、エッチングにより、スルーホール172の底面にて第1の配線層30を露出させる(図14参照)。
【0120】
具体的には、図14に示すように、スルーホール172の底面にある拡散防止層182および第1絶縁層32をエッチングし、第1の配線層30を露出させる。前記エッチングは第1の配線層30が露出した時点で終了する。この工程において、スルーホール172および配線溝174の底面にある拡散防止層182が主に除去される。より具体的には、スルーホール172の底面にある拡散防止層182および第1絶縁層32とともに、配線溝174の底面に形成された拡散防止層182および第3絶縁層50もエッチングされる。
【0121】
また、本実施の形態においては、第1,第3および第5絶縁層32,50,80は同じ材質からなる。したがって、前記エッチング工程において、第1,第3および第5絶縁層32,50,80のエッチングレートが等しい。また、第3および第5絶縁層50,80の膜厚は第1絶縁層32の膜厚よりも大きく形成されている。これにより、前記エッチング工程では、第1の配線層30が露出した時点で、配線溝174の底面には第3絶縁層50が残存し、第4絶縁層60の上には第5絶縁層80がそれぞれ残存している(図14参照)。
【0122】
次いで、スルーホール172および配線溝174に導電層を埋め込むための前処理として、スルーホール172および配線溝174の表面をクリーニングする。前記エッチング方法および前記クリーニング方法は、第1の実施の形態において用いた方法(第1の実施形態の(6)の工程参照)と同様の方法を用いることができる。
【0123】
(7)次いで、図8に示すように、スルーホール172および配線溝174に第2の導電層90を形成する(図8参照)。
【0124】
これにより、スルーホール172にはコンタクト層92が形成され、配線溝174には第2の配線層94が形成される。以上の工程を経て、半導体装置200が得られる(図8参照)。
【0125】
本実施の形態の半導体装置の製造方法は以下の利点を有する。
【0126】
第1に、本実施の形態の製造方法によれば、前記(5)の工程において、少なくとも、スルーホール172および配線溝174の側面に拡散防止層182を形成した後に(図13参照)、前記(6)の工程において、エッチングにより、スルーホール172の底面にて第1の配線層30を露出させる(図14参照)。その後に、スルーホール172および配線溝174の表面のクリーニングを行なう。したがって、前記クリーニング時には、スルーホール172および配線溝174の側面に拡散防止層182が形成されているため、前記クリーニング時に、スルーホール172の底面にある第1の配線層30が削られて、第2および第4絶縁層40,60の側面に第1の配線層30の一部が付着することがない。このため、第2および第4絶縁層40,60に第1の配線層30の一部が付着することによって生じるリーク電流の増大等の発生を防止することができる。
【0127】
第2に、前記(6)の工程において、配線溝174の底面に、第3絶縁層50を形成する。前述したように、第3絶縁層50は第2絶縁層40よりもバリア性が高い層からなる。したがって、配線溝174の底面において、第3絶縁層50を形成することにより、バリア性をさらに向上させることができ、信頼性に優れた配線(第2の配線層94)を形成することができる。
【0128】
第3に、前記(6)の工程において、第4絶縁層60の上に、第5絶縁層80を形成する。前述したように、第5絶縁層80は第4絶縁層60よりもバリア性が高い層からなる。よって、第4絶縁層60の上に第5絶縁層80が形成されている状態で、前記(7)の工程において、スルーホール172および配線溝174に第2の導電層90が形成される。これにより、第2の導電層90を形成する際に、第2の導電層90を形成するための金属が第4絶縁層60に付着するのを防止することができ、前記金属が第4絶縁層60へと拡散するのを防止することができる。
【0129】
なお、第1,第3および第5絶縁層32,50,80が異なる材質からなる場合であっても、前記エッチングにおける第1,第3および第5絶縁層32,50,80のエッチングレートの差を考慮したうえで、前記の各層をそれぞれ所定の膜厚に形成する。これにより、前記エッチングによってスルーホール172の底面にて第1の導電層30が露出した時点で、配線溝74の底面に第3絶縁層50を、第4絶縁層60の上に第5絶縁層80を、それぞれ残存させることができる。例えば、前記エッチングにおける第1絶縁層32のエッチングレートが、第3および第5絶縁層50,80のエッチングレートよりも大きい場合、第1,第3および第5絶縁層32,50,80を同じ膜厚に形成すれば、前記エッチングによってスルーホール172の底面にて第1の導電層30が露出した時点で、配線溝74の底面に第3絶縁層50を残存させ、第4絶縁層60の上に第5絶縁層80を残存させることができる。
【0130】
本実施の形態においては、第1,第3および第5絶縁層32,50,80は同じ材質からなり、前記(2)の工程において、第3および第5絶縁層50,80の膜厚を第1絶縁層32の膜厚よりも大きく形成しておいてから、前記(6)の工程において、第1,第3および第5絶縁層32,50,80をエッチングする。これにより、前記エッチングにおいて、スルーホール72の底面にて第1の導電層30が露出した時点で、配線溝74の底面に第3絶縁層50を、第4絶縁層60の上に第5絶縁層80を、それぞれ残存させることができる。
【0131】
本発明は、上述の実施の形態に限定されず、本発明の要旨の範囲内で変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法および結果が同一の構成、あるいは目的および結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【0132】
たとえば、上述の実施の形態においては、3層目の層間絶縁層にスルーホール(開口部)を形成する場合について説明した。しかし、本発明は、これに限定されず、他の層間絶縁層にも適用できる。たとえば、第1の配線層は、拡散層、基板の表面に形成された半導体素子および配線層、あるいは2層目以上の層間絶縁層の上に形成された配線層であってもよい。
【図面の簡単な説明】
【図1】第1の実施の形態に係る半導体装置を模式的に示す断面図である。
【図2】図1に示す半導体装置の製造工程を模式的に示す断面図である。
【図3】図1に示す半導体装置の製造工程を模式的に示す断面図である。
【図4】図1に示す半導体装置の製造工程を模式的に示す断面図である。
【図5】図1に示す半導体装置の製造工程を模式的に示す断面図である。
【図6】図1に示す半導体装置の製造工程を模式的に示す断面図である。
【図7】図1に示す半導体装置の製造工程を模式的に示す断面図である。
【図8】第2の実施の形態に係る半導体装置を模式的に示す断面図である。
【図9】図8に示す半導体装置の製造工程を模式的に示す断面図である。
【図10】図8に示す半導体装置の製造工程を模式的に示す断面図である。
【図11】図8に示す半導体装置の製造工程を模式的に示す断面図である。
【図12】図8に示す半導体装置の製造工程を模式的に示す断面図である。
【図13】図8に示す半導体装置の製造工程を模式的に示す断面図である。
【図14】図8に示す半導体装置の製造工程を模式的に示す断面図である。
【符号の説明】
10 基板、20 第1の層間絶縁層、22 第2の層間絶縁層、24,124第3の層間絶縁層、30 第1の配線層(第1の導電層)、32 第1絶縁層、40 第2絶縁層、50 第3絶縁層、60 第4絶縁層、70,170 開口部、72,172 スルーホール、74,174 配線溝、80 第5絶縁層、82,182 拡散防止層、84 バリア層、90 第2の導電層、92 コンタクト層、94 第2の配線層、R1、R2、R3、R4 レジスト層、100、200 半導体装置
Claims (31)
- 第1の導電層と、
前記第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、および第4絶縁層が順に積層されて形成された層間絶縁層と、
前記第1,第2および第3絶縁層を貫通するスルーホールと、
前記スルーホールと連続し、前記第4絶縁層に形成された配線溝と、
前記スルーホールおよび前記配線溝の側面に形成された拡散防止層と、
前記スルーホールの側面および前記配線溝の側面にて前記拡散防止層上に形成され、かつ、前記配線溝の底面にて前記第3絶縁層上に形成されたバリア層と、
前記バリア層を介して、前記スルーホールおよび前記配線溝に形成された第2の導電層と、
を含む、半導体装置。 - 請求項1において、
前記第1および第3絶縁層は、前記第2および第4絶縁層よりもバリア性が高い層からなる、半導体装置。 - 請求項1または2において、
前記第2および第4絶縁層は、酸化シリコン層であり、
前記第1および第3絶縁層は、窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかである、半導体装置。 - 第1の導電層と、
前記第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、第4絶縁層、および第5絶縁層が順に積層されて形成された層間絶縁層と、
前記第1,第2および第3絶縁層を貫通するスルーホールと、
前記スルーホールと連続し、前記第4および第5絶縁層に形成された配線溝と、
前記スルーホールおよび前記配線溝の側面に形成された拡散防止層と、
前記スルーホールおよび前記配線溝に形成された第2の導電層と、
を含む、半導体装置。 - 請求項4において、
前記第2の導電層は、前記スルーホールの側面および前記配線溝の側面にて前記拡散防止層上に形成され、かつ、前記配線溝の底面にて前記第3絶縁層上に形成されている、半導体装置。 - 請求項4または5において、
前記第1,第3および第5絶縁層は、前記第2および第4絶縁層よりもバリア性が高い層からなる、半導体装置。 - 請求項4ないし6のいずれかにおいて、
前記第2および第4絶縁層は、酸化シリコン層であり、
前記第1,第3および第5絶縁層は、窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかである、半導体装置。 - 請求項1ないし7のいずれかにおいて、
前記第1の導電層は、第1の配線層であり、
前記第2の導電層は、コンタクト層と、該コンタクト層上に連続して形成された第2の配線層とからなる、半導体装置。 - 請求項8において、
前記コンタクト層は、前記スルーホールに形成され、
前記第2の配線層は、前記配線溝に形成される、半導体装置。 - (a)第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、および第4絶縁層を順に積層して層間絶縁層を形成し、
(b)前記第2および第3絶縁層を貫通するスルーホールを形成し、
(c)前記第4絶縁層に、前記スルーホールと連続する配線溝を形成し、
(d)前記スルーホールおよび前記配線溝の側面に、拡散防止層を形成し、
(e)前記スルーホールの底面にて前記第1の導電層が露出するまで、前記拡散防止層ならびに前記第1および第3絶縁層をエッチングし、
(f)前記スルーホールおよび前記配線溝の側面および底面にバリア層を形成し、
(g)前記スルーホールおよび前記配線溝に、前記バリア層を介して第2の導電層を形成すること、
を含み、
前記(e)のエッチング後において、前記配線溝の底面に前記第3絶縁層を残存させる、半導体装置の製造方法。 - 請求項10において、
前記(g)の前に、前記スルーホールの底面にて露出した前記第1の導電層の表面をクリーニングすること、を含む、半導体装置の製造方法。 - 請求項10または11において、
前記(a)において、前記第3絶縁層の膜厚を前記第1絶縁層の膜厚よりも大きく形成する、半導体装置の製造方法。 - 請求項10ないし12のいずれかにおいて、
前記(e)のエッチングにおいて、前記第1および第3絶縁層は同じエッチングレートを有する、半導体装置の製造方法。 - 請求項13において、
前記第1および第3絶縁層は同じ材質からなる、半導体装置の製造方法。 - 請求項10ないし14のいずれかにおいて、
前記(b)のエッチングにおいて、前記第1絶縁層は、前記スルーホールを形成する際のストッパ層としての機能を有する、半導体装置の製造方法。 - 請求項10ないし15のいずれかにおいて、
前記(c)のエッチングにおいて、前記第3絶縁層は、前記配線溝を形成する際のストッパ層としての機能を有する、半導体装置の製造方法。 - 請求項10ないし16のいずれかにおいて、
前記第1および第3絶縁層を、前記第2および第4絶縁層よりもバリア性が高い層で形成する、半導体装置の製造方法。 - 請求項10ないし17のいずれかにおいて、
前記第2および第4絶縁層は、酸化シリコン層であり、
前記第1および第3絶縁層は、窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかである、半導体装置の製造方法。 - (a)第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、第4絶縁層、および第5絶縁層を順に積層して層間絶縁層を形成し、その際に、前記第3および第5絶縁層の膜厚を前記第1絶縁層の膜厚より大きく形成し、
(b)前記第2および第3絶縁層を貫通するスルーホールを形成し、
(c)前記第4および第5絶縁層に、前記スルーホールと連続する配線溝を形成し、
(d)前記スルーホールおよび前記配線溝の側面に、拡散防止層を形成し、
(e)前記スルーホールの底面にて前記第1の導電層が露出するまで、前記拡散防止層ならびに前記第1,第3および第5絶縁層をエッチングし、
(f)前記スルーホールおよび前記配線溝に第2の導電層を形成すること、
を含む、半導体装置の製造方法。 - 請求項19において、
前記(e)のエッチング後において、前記配線溝の底面に前記第3絶縁層を残存させる、半導体装置の製造方法。 - 請求項19または20において、
前記(e)のエッチング後において、前記第4絶縁層上に前記第5絶縁層を残存させる、半導体装置の製造方法。 - 請求項19ないし21のいずれかにおいて、
前記(g)の前に、前記スルーホールの底面にて露出した前記第1の導電層の表面をクリーニングすること、を含む、半導体装置の製造方法。 - 請求項19ないし22のいずれかにおいて、
前記(a)において、前記第3および第5絶縁層の膜厚を、前記第1絶縁層の膜厚よりも大きく形成する、半導体装置の製造方法。 - 請求項19ないし23のいずれかにおいて、
前記(e)のエッチングにおいて、前記第1,第3および第5絶縁層は同じエッチングレートを有する、半導体装置の製造方法。 - 請求項24において、
前記第1,第3および第5絶縁層は同じ材質からなる、半導体装置の製造方法。 - 請求項19ないし25のいずれかにおいて、
前記(b)のエッチングにおいて、前記第1絶縁層は、前記スルーホールを形成する際のストッパ層としての機能を有する、半導体装置の製造方法。 - 請求項19ないし26のいずれかにおいて、
前記(c)のエッチングにおいて、前記第3絶縁層は、前記配線溝を形成する際のストッパ層としての機能を有する、半導体装置の製造方法。 - 請求項19ないし27のいずれかにおいて、
前記第1,第3および第5絶縁層を、前記第2および第4絶縁層よりもバリア性が高い層で形成する、半導体装置の製造方法。 - 請求項19ないし28のいずれかにおいて、
前記第2および第4絶縁層は、酸化シリコン層であり、
前記第1,第3および第5絶縁層は、窒化シリコン層、珪化シリコン層、炭化酸化シリコン層のいずれかである、半導体装置の製造方法。 - 請求項9ないし29のいずれかにおいて、
前記第1の導電層として第1の配線層を形成し、
前記第2の導電層として、コンタクト層と、該コンタクト層上に連続して形成された第2の配線層とを形成する、半導体装置の製造方法。 - 請求項30において、
前記コンタクト層を、前記スルーホールに形成し、
前記第2の配線層を、前記配線溝に形成する、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002281081A JP2004119698A (ja) | 2002-09-26 | 2002-09-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002281081A JP2004119698A (ja) | 2002-09-26 | 2002-09-26 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004119698A true JP2004119698A (ja) | 2004-04-15 |
Family
ID=32275627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002281081A Withdrawn JP2004119698A (ja) | 2002-09-26 | 2002-09-26 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004119698A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049900A (ja) * | 2004-07-30 | 2006-02-16 | Samsung Electronics Co Ltd | 半導体素子の金属配線形成方法 |
WO2006057174A1 (ja) * | 2004-11-24 | 2006-06-01 | Dai Nippon Printing Co., Ltd. | 多層配線基板およびその製造方法 |
WO2007004256A1 (ja) * | 2005-06-30 | 2007-01-11 | Spansion Llc | 半導体装置およびその製造方法 |
JP2007019187A (ja) * | 2005-07-06 | 2007-01-25 | Renesas Technology Corp | 半導体集積回路装置および半導体集積回路装置の製造方法 |
JP2007049148A (ja) * | 2005-08-06 | 2007-02-22 | Samsung Electronics Co Ltd | 障壁金属スペーサを備える半導体素子及びその製造方法 |
JP2008277859A (ja) * | 2008-07-03 | 2008-11-13 | Renesas Technology Corp | 半導体集積回路装置の製造方法および半導体集積回路装置 |
JP2011233916A (ja) * | 2004-11-12 | 2011-11-17 | Spansion Llc | 他の素子の処理の間のメモリセルの活性層の保護 |
JP2012074608A (ja) * | 2010-09-29 | 2012-04-12 | Tokyo Electron Ltd | 配線形成方法 |
JP2013077631A (ja) * | 2011-09-29 | 2013-04-25 | Ulvac Japan Ltd | 半導体装置の製造方法、半導体装置 |
-
2002
- 2002-09-26 JP JP2002281081A patent/JP2004119698A/ja not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049900A (ja) * | 2004-07-30 | 2006-02-16 | Samsung Electronics Co Ltd | 半導体素子の金属配線形成方法 |
JP2011233916A (ja) * | 2004-11-12 | 2011-11-17 | Spansion Llc | 他の素子の処理の間のメモリセルの活性層の保護 |
WO2006057174A1 (ja) * | 2004-11-24 | 2006-06-01 | Dai Nippon Printing Co., Ltd. | 多層配線基板およびその製造方法 |
US10765011B2 (en) | 2004-11-24 | 2020-09-01 | Dai Nippon Printing Co., Ltd. | Multilayer wiring board |
US10477702B2 (en) | 2004-11-24 | 2019-11-12 | Dai Nippon Printing Co., Ltd. | Multilayer wiring board |
US9659849B2 (en) | 2004-11-24 | 2017-05-23 | Dai Nippon Printing Co., Ltd. | Method for manufacturing multilayer wiring board |
US7800002B2 (en) | 2004-11-24 | 2010-09-21 | Dai Nippon Printing Co., Ltd. | Multilayer wiring board |
US9136214B2 (en) | 2004-11-24 | 2015-09-15 | Dai Nippon Printing Co., Ltd. | Method for manufacturing multilayer wiring board |
US9570396B2 (en) | 2005-06-30 | 2017-02-14 | Monterey Research, Llc | Method of forming a damascene interconnect on a barrier layer |
US8008778B2 (en) | 2005-06-30 | 2011-08-30 | Spansion, Llc | Semiconductor device |
WO2007004256A1 (ja) * | 2005-06-30 | 2007-01-11 | Spansion Llc | 半導体装置およびその製造方法 |
JP2007019187A (ja) * | 2005-07-06 | 2007-01-25 | Renesas Technology Corp | 半導体集積回路装置および半導体集積回路装置の製造方法 |
JP2007049148A (ja) * | 2005-08-06 | 2007-02-22 | Samsung Electronics Co Ltd | 障壁金属スペーサを備える半導体素子及びその製造方法 |
JP2008277859A (ja) * | 2008-07-03 | 2008-11-13 | Renesas Technology Corp | 半導体集積回路装置の製造方法および半導体集積回路装置 |
JP2012074608A (ja) * | 2010-09-29 | 2012-04-12 | Tokyo Electron Ltd | 配線形成方法 |
JP2013077631A (ja) * | 2011-09-29 | 2013-04-25 | Ulvac Japan Ltd | 半導体装置の製造方法、半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7135776B2 (en) | Semiconductor device and method for manufacturing same | |
JP2004064046A (ja) | 半導体装置及びその製造方法 | |
JP3012187B2 (ja) | 半導体装置の製造方法 | |
JP2004119698A (ja) | 半導体装置およびその製造方法 | |
JP2002134612A (ja) | 半導体装置及びその製造方法 | |
JPH10289949A (ja) | 金属スペーサを用いた相互接続およびその形成方法 | |
JP2001298083A (ja) | 半導体装置及びその製造方法 | |
JP2010040771A (ja) | 半導体装置の製造方法 | |
US20020106895A1 (en) | Method for forming copper interconnect and enhancing electromigration resistance | |
JP2006245268A (ja) | 半導体装置の製造方法 | |
JP2001053151A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2004247337A (ja) | 半導体装置及びその製造方法 | |
JP2010040772A (ja) | 半導体装置の製造方法 | |
JP2003273208A (ja) | 半導体装置およびその製造方法 | |
JPH0974095A (ja) | 半導体装置の製造方法 | |
JP2004356315A (ja) | 半導体装置及びその製造方法 | |
JP2001351918A (ja) | 半導体装置およびその製造方法 | |
JPH05326722A (ja) | 半導体装置の製造方法 | |
JP2007027234A (ja) | 半導体装置及びその製造方法 | |
JP2006196820A (ja) | 半導体装置及びその製造方法 | |
JP2004273593A (ja) | 半導体装置及びその製造方法 | |
JP2010050360A (ja) | 半導体装置の製造方法 | |
JP2021111755A (ja) | 金属配線の形成方法 | |
JP2005026386A (ja) | 半導体装置 | |
KR100862826B1 (ko) | 반도체 소자의 구리배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |