JP2004342873A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004342873A JP2004342873A JP2003138389A JP2003138389A JP2004342873A JP 2004342873 A JP2004342873 A JP 2004342873A JP 2003138389 A JP2003138389 A JP 2003138389A JP 2003138389 A JP2003138389 A JP 2003138389A JP 2004342873 A JP2004342873 A JP 2004342873A
- Authority
- JP
- Japan
- Prior art keywords
- film
- organic thin
- forming
- thin film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】誘電率の増加を抑制しながら、しかも平滑な底面を有するトレンチを備えた半導体装置とその製造方法を提供する。
【解決手段】ウエハＷ上に第１絶縁膜６４を形成し、第１絶縁膜６４上に有機薄膜６５を形成し、有機薄膜６５上に第２絶縁膜６６を形成し、第１絶縁膜６４と有機薄膜６５と第２の絶縁膜６６を貫通するビアホール７１ａを形成し、第２絶縁膜６６上にビアホール７１ａが埋められように犠牲膜６８を形成し、犠牲膜６８上にレジスト膜６９を形成し、有機薄膜６５の上面に達するトレンチ７１ｂを形成し、有機薄膜６５のうちトレンチ７１ｂに露出した部分を除去し、さらに残った犠牲膜６８を除去する。これによって平滑な底面を有するトレンチ７１ｂが形成される。
【選択図】 図３
【解決手段】ウエハＷ上に第１絶縁膜６４を形成し、第１絶縁膜６４上に有機薄膜６５を形成し、有機薄膜６５上に第２絶縁膜６６を形成し、第１絶縁膜６４と有機薄膜６５と第２の絶縁膜６６を貫通するビアホール７１ａを形成し、第２絶縁膜６６上にビアホール７１ａが埋められように犠牲膜６８を形成し、犠牲膜６８上にレジスト膜６９を形成し、有機薄膜６５の上面に達するトレンチ７１ｂを形成し、有機薄膜６５のうちトレンチ７１ｂに露出した部分を除去し、さらに残った犠牲膜６８を除去する。これによって平滑な底面を有するトレンチ７１ｂが形成される。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、デュアルダマシン構造等の溝配線要素を備えた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の製造工程における多層配線の形成にデュアルダマシン法が広く用いられている。図９はデュアルダマシン法による多層配線の形成工程の一例を示す説明図である。最初に、半導体ウエハＷ（図９においては「Ｓｉ−ｓｕｂ．」と示す）の表面に銅等からなる下部配線９３を形成する。次いで、ウエハＷ上に下部配線９３を覆うように第１絶縁膜９４として酸化シリコン膜（ＳｉＯ２膜）を形成し、さらに第１絶縁膜９４上に第１中間膜９５として窒化シリコン膜（ＳｉＮ膜）を形成して、第１中間膜９５をパターニングする。この第１中間膜９５のパターニングにおいては、後にビアホール９９ａが形成され、このビアホール９９ａを用いた溝配線と下部配線９３との接続が行われる領域に、下部配線９３の幅よりも狭い開口部９５ａを設ける（図９（ａ））。
【０００３】
次に、第１中間膜９５上に第２絶縁膜９６としてＳｉＯ２膜を形成する。この第２絶縁膜９６は、開口部９５ａがＳｉＯ２によって埋められるように形成される（図９（ｂ））。さらに第２絶縁膜９６上に第２中間膜９７としてＳｉＮ膜を形成し、その後に第２中間膜９７上にフォトレジスト膜９８を形成し、フォトリソグラフィー技術を用いて、フォトレジスト膜９８に開口部を形成する。続いて、フォトレジスト膜９８をマスクとして第２中間膜９７をエッチングすることにより、第２中間膜９７に開口部９７ａを形成する（図９（ｃ））。
【０００４】
フォトレジスト膜９８を除去した後に、第２中間膜９７をエッチングマスクとして用い、また、第１中間膜９５をエッチングストッパ層として用いて、第１絶縁膜９４と第２絶縁膜９６をエッチングする（図９（ｄ））。これにより第１絶縁膜９４と第２絶縁膜９６にビアホール９９ａと、トレンチ９９ｂが形成される（特許文献１参照）。
【０００５】
【特許文献１】
特開２００１−６０５８２号公報（第３段落〜第６段落）
【０００６】
【発明が解決しようとする課題】
しかしながら、このようなデュアルダマシン法を用いた場合には、ビアホール９９ａを形成するために第１絶縁膜９４と第２絶縁膜９６との間に形成される第１中間膜９５は、第１絶縁膜９４や第２絶縁膜９６よりも高い誘電率を有しており、このことが近年のＬＳＩ等の半導体装置の開発を進める上で問題となっている。例えば、近年のＬＳＩ等の半導体装置の開発においては、高速化と低消費電力化等を目的として、第１絶縁膜９４および第２絶縁膜９６として低誘電率層間絶縁膜、いわゆるｌｏｗ−ｋ膜（またはｌｏｗ−ε膜））を用いる開発が進められているが、図９に示す方法では、この第１中間膜９５が絶縁層全体（第１絶縁膜９４と第１中間膜９５と第２絶縁膜９６の積層部分）の誘電率を高くしてしまうという問題が生ずる。
【０００７】
そこで、このような問題を解決する方法として、図１０に示すデュアルダマシン法による多層配線の形成工程が知られている。図１０に示す方法では、最初に下部配線８１が形成されたウエハＷに絶縁膜８２を形成し、次いで絶縁膜８２にビアホール８２ａを形成する（図１０（ａ））。次に、絶縁膜８２上に反射防止膜等の中間膜８３を形成し、さらにこの中間膜８３上にフォトレジスト膜８４を形成した後に、フォトリソグラフィ技術を用いてフォトレジスト膜８４を露光、現像してパターニングを行う（図１０（ｂ））。続いてフォトレジスト膜８４をエッチングストッパ層としてウエハＷのエッチングを行う。これにより中間膜８３と絶縁膜８２の上部がエッチングされてビアホール８２ａと連通したトレンチ８２ｂが形成される（図１０（ｃ））。
【０００８】
しかし、この図１０に示したデュアルダマシン法を用いた場合には、絶縁膜８２内に中間膜を形成しないために絶縁膜８２がｌｏｗ−ｋ膜の場合に絶縁膜８２の高誘電率化を回避することができる利点はあるものの、トレンチ８２ｂを形成するエッチングの際にトレンチ８２の底面８５に荒れが生ずることがあり、この荒れを平滑にするための新たな工程が必要となるという問題が生じる。
【０００９】
本発明はこのような事情に鑑みてなされたものであり、絶縁膜の誘電率上昇が抑えられ、しかも平滑な底面を有するトレンチを備えた半導体装置とその製造方法を提供することを目的とする。また本発明は、平滑な底面を有するトレンチを備えた半導体装置を、新たな処理を必要とすることなく製造する方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の第１の観点によれば、被処理基板と、
前記被処理基板上の所定の位置に設けられ、ビアホールを有する第１の絶縁膜と、
前記ビアホールと連通したトレンチを有するように、前記第１の絶縁膜上に形成された有機薄膜および前記有機薄膜上に形成された第２の絶縁膜と、
を有することを特徴とする半導体装置、が提供される。
【００１１】
本発明は第１の絶縁膜が多孔質である場合に好適に用いられる。また、本発明はトレンチの下側に所定のパターンの下部配線がさらに設けられ、ビアホールに導電性材料を充填した際にこの導電性材料が前記下部配線と導通するダマシン構造の溝配線要素を有する半導体装置に好適に適用される。有機薄膜の厚みは５０ｎｍ以下であることが好ましく、また、比誘電率は３．５以下であることが好ましい。なお、有機薄膜は薄いことが好ましいが、その下限の厚みは、技術的な再現性や製造歩留まりを考慮した経済的理由から、１０ｎｍである。このような構造を有する半導体装置では、トレンチの底面が平滑であり、また、有機薄膜による絶縁膜全体（第１の絶縁膜と有機薄膜と第２の絶縁膜）の比誘電率の増加が抑制された半導体装置が得られる。
【００１２】
本発明によれば、このような半導体装置の製造方法が提供される。
すなわち、本発明の第２の観点によれば、半導体装置の製造方法であって、
被処理基板の表面に有機薄膜を形成する工程と、
前記有機薄膜の一部が露出するように前記有機薄膜上に所定のパターンを有する膜を形成する工程と、
前記有機薄膜の露出部分を前記被処理基板から除去することによって前記有機薄膜の下地を露出させる工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【００１３】
また、本発明の第３の観点によれば、半導体装置の製造方法であって、
被処理基板の表面に有機薄膜を形成する工程と、
前記有機薄膜上に絶縁膜を形成する工程と、
前記絶縁膜上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜のパターンにしたがって前記有機薄膜の上面に達する溝部と孔部の少なくとも一方を形成する工程と、
前記レジスト膜と前記有機薄膜のうち前記溝部と前記孔部の少なくとも一方に露出した部分を前記被処理基板から同時に除去する工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【００１４】
本発明の第４の観点によれば、ダマシン構造の溝配線要素を備えた半導体装置の製造方法であって、
被処理基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機薄膜を形成する工程と、
前記第１の絶縁膜と前記有機薄膜を貫通するビアホールを形成する工程と、
前記ビアホールに導電性材料を埋め込む工程と、
前記有機薄膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に所定のパターンを有するエッチングマスクを形成する工程と、
前記エッチングマスクのパターンにしたがって前記有機薄膜の上面に達するトレンチを形成する工程と、
前記有機薄膜のうちトレンチに露出した部分を前記被処理基板から除去する工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【００１５】
本発明の第５の観点によれば、ダマシン構造の溝配線要素を備えた半導体装置の製造方法であって、
被処理基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機薄膜を形成する工程と、
前記第１の絶縁膜と前記有機薄膜を貫通するビアホールを形成する工程と、
前記ビアホールに導電性材料を埋め込む工程と、
前記有機薄膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜のパターンにしたがって前記有機薄膜の上面に達するトレンチを形成する工程と、
前記レジスト膜と前記有機薄膜のうちトレンチに露出した部分を前記被処理基板から同時に除去する工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【００１６】
本発明の第６の観点によれば、ダマシン構造の溝配線要素を備えた半導体装置の製造方法であって、
被処理基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機薄膜を形成する工程と、
前記有機薄膜上に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜と前記有機薄膜と前記第２の絶縁膜を貫通するビアホールを形成する工程と、
前記第２の絶縁膜上に前記ビアホールが埋められように犠牲膜を形成する工程と、
前記犠牲膜上に所定のパターンを有するエッチングマスクを形成する工程と、
前記エッチングマスクのパターンにしたがって前記有機薄膜の上面に達するトレンチを形成する工程と、
前記有機薄膜のうちトレンチに露出した部分を前記被処理基板から除去する工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【００１７】
本発明の第７の観点によれば、ダマシン構造の溝配線要素を備えた半導体装置の製造方法であって、
被処理基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機薄膜を形成する工程と、
前記有機薄膜上に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜と前記有機薄膜と前記第２の絶縁膜を貫通するビアホールを形成する工程と、
前記第２の絶縁膜上に前記ビアホールが埋められように犠牲膜を形成する工程と、
前記犠牲膜上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜のパターンにしたがって前記有機薄膜の上面に達するトレンチを形成する工程と、
前記レジスト膜および前記有機薄膜のうちトレンチに露出した部分を前記被処理基板から同時に除去する工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【００１８】
これら第４〜第７の観点に係る半導体装置の製造方法は、第１の絶縁膜が多孔質である場合に特に好適に用いられる。但し、このような場合に限定して用いられるものでないことはいうまでもない。またビアホールは、第１の絶縁膜を形成する工程前に被処理基板の表面に形成された所定のパターンを有する下部配線の上に好適に形成される。有機薄膜のうちトレンチに露出した部分を除去する工程にはアッシング処理が好適に用いられ、これによって有機薄膜が除去されたことによって露出する第１の絶縁膜の上面（トレンチの底面）を平滑にすることができる。エッチングマスクがレジスト膜である場合には、有機薄膜とこのレジスト膜とをアッシング処理によって同時に被処理基板から除去することができるために、有機薄膜を絶縁層に導入しても、新たに有機薄膜を除去する工程を必要としない。
【００１９】
なお、本発明の半導体装置の製造方法においては、有機薄膜の厚さを５０ｎｍ以下とすることが好ましく、有機薄膜の比誘電率を３．５以下とすることが好ましい。これにより、絶縁層全体の比誘電率の増加を抑制することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。ここでは、被処理基板として半導体ウエハを取り上げ、半導体ウエハ上の所定位置にデュアルダマシン構造の溝配線要素を形成する場合について説明する。
【００２１】
図１はウエハＷ上への絶縁膜（層間絶縁膜）の形成や絶縁膜へのビアホール、トレンチの形成に用いられるダマシン形成システムの概略構成を示す説明図である。このダマシン形成システムは、成膜装置１００と、レジスト塗布／現像処理装置１０１と、露光装置１０２と、プラズマエッチング／アッシング装置１０３と、膜除去／洗浄処理装置１０４と、を有しており、図示しない搬送装置によってこれら装置の間でウエハＷを搬送することができるようになっている。
【００２２】
成膜装置１００としては、化学気相蒸着（ＣＶＤ）法によりウエハＷにｌｏｗ−ｋ膜や有機薄膜等の絶縁膜を形成するＣＶＤ装置や、ウエハＷに所定の薬液を塗布して絶縁膜を形成するＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）装置が挙げられる。
【００２３】
レジスト塗布／現像処理装置１０１は、エッチングマスクとして機能するレジスト膜等を形成するために用いられる。レジスト塗布／現像処理装置１０１の詳細な構造は図示しないが、レジスト塗布／現像処理装置１０１では、ウエハＷに犠牲膜が成膜され、またウエハＷに反射防止膜（ＢＡＲＣ）が成膜され、ウエハＷにレジスト膜が成膜され、さらに露光装置１０２において所定のパターンで露光されたレジスト膜が現像処理される。
【００２４】
露光装置１０２は、レジスト膜が形成されたウエハＷに所定の回路パターンを露光するために用いられる。プラズマエッチング／アッシング装置１０３では、後に詳細に説明するように、ウエハＷ上に形成された種々の膜にビアホールやトレンチを形成するためのエッチング処理が行われ、また、所定の膜がアッシング処理によって除去される。膜除去／洗浄処理装置１０４では、所定の薬液による処理等によって、デュアルダマシン構造の溝配線を形成するプロセスにおいて不要となった膜や、このプロセスの途中で発生するエッチング残渣等がウエハＷから除去され、また使用した薬液を洗い流すリンス処理等が行われる。
【００２５】
次にプラズマエッチング／アッシング装置１０３についてより詳細に説明する。図２はプラズマエッチング／アッシング装置１０３の概略断面図である。プラズマエッチング／アッシング装置１０３は、気密に構成された例えばアルミニウムからなるチャンバ１１を有している。チャンバ１１内には、ウエハＷを略水平に支持する支持テーブル１２が設けられている。支持テーブル１２は、例えば、アルミニウムで構成されている。チャンバ１１の底部には排気ポート１３が設けられており、この排気ポート１３には排気装置１４が接続され、排気装置１４によってチャンバ１１内を所定の真空度まで減圧することができるようになっている。
【００２６】
支持テーブル１２の上方には、支持テーブル１２と平行して対向するようにシャワーヘッド２０が設けられている。シャワーヘッド２０の下面には多数のガス吐出孔２１が設けられており、その上部にはガス導入部２０ａが設けられている。ガス導入部２０ａにはガス供給配管２２が接続されており、このガス供給配管２２の他端には切替バルブ２５を介してガス導入部２０ａへエッチングガスを供給するエッチングガス供給系２３とアッシングガスを供給するアッシングガス供給系２４とが接続されている。エッチングガス供給系２３から供給されるエッチングガスとしては、ハロゲン系ガス（フロロカーボンガス（ＣｘＦｙ）等）、Ｏ２ガス、Ａｒガス等、通常この分野で用いられるガスが挙げられる。また、アッシングガス供給系２４から供給されるアッシングガスとしてはＯ２ガスが挙げられる。
【００２７】
シャワーヘッド２０には、整合器１５ａを介して第１の高周波電源１６ａが接続されている。この第１の高周波電源１６ａは、５０〜１５０ＭＨｚの範囲の高周波電力を出力することができ、このように高い周波数電力をシャワーヘッド２０に供給することによって、チャンバ１１内に好ましい解離状態で、しかも高密度のプラズマを形成することができる。このため、従来よりも低圧条件下のプラズマ処理が可能となる。
【００２８】
また、支持テーブル１２には、整合器１５ｂを介して第２の高周波電源１６ｂが接続されている。この第２の高周波電源１６ｂは、１〜４ＭＨｚの範囲の高周波電力を出力することができ、このような範囲の周波数電力を支持テーブル１２に供給することによって、ウエハＷに対してダメージを与えることなく、ウエハＷに適切なイオン作用を与えることができる。
【００２９】
このように支持テーブル１２とシャワーヘッド２０は一対の電極として機能する。なお、シャワーヘッド２０には図示しないローパスフィルタ（ＬＰＦ）が接続されており、支持テーブル１２には図示しないハイパスフィルタ（ＨＰＦ）が接続されている。
【００３０】
次に、このように構成されたダマシン形成システムを用いて、ウエハＷに形成された絶縁膜層にデュアルダマシン構造の溝配線要素を形成する方法について説明する。図３はデュアルダマシン構造の溝配線要素を形成する工程を示すフローチャートであり、図４および図５は溝配線要素の形成過程における絶縁膜等の形態の変化を示す説明図である。
【００３１】
最初に、バリアメタル層６１を介して下部配線（例えば、銅配線）６２が形成されている絶縁膜６０を備え、絶縁膜６０の表面にストッパー膜（例えば、ＳｉＮ膜、ＳｉＣ膜）６３が形成されているウエハＷ（ウエハＷ自体は図示しない）を準備する。このウエハＷを成膜装置１００に搬入して、そこでストッパー膜６３上に第１絶縁膜６４（例えば、多孔質ｌｏｗ−ｋ膜）を形成する（ステップ１）。この第１絶縁膜６４は無機系材料であってもよく、また有機系材料であってもよい。また第１絶縁膜６４は、ＣＶＤ法または塗布法のいずれの方法で形成してもよい。
【００３２】
続いて第１絶縁膜６４上に有機薄膜６５を形成する（ステップ２）。ここで、有機薄膜６５としては、第１絶縁膜６４と有機薄膜６５と後に有機薄膜６５上に形成する第２絶縁膜６６からなる絶縁層全体の比誘電率を低く抑える観点から、比誘電率が３．５以下の材料を用いることが好ましく、具体的には比誘電率が約３．０の有機系材料が挙げられる。また、有機薄膜６５の厚みは同観点からは可能な限り薄くすることが好ましいが、有機薄膜６５を形成する再現性を高め、製品の歩留まりを高める観点から、その薄膜化には限界がある。このようなバランスを考慮すると、有機薄膜６５の厚さは１０ｎｍ以上５０ｎｍ以下とすることが好ましい。有機薄膜６５の形成方法としてはＳＯＤ法が好適に用いられる。
【００３３】
有機薄膜６５を形成したら、さらに有機薄膜６５上にｌｏｗ−ｋ膜たる第２絶縁膜６６を形成する（ステップ３）。図４（ａ）はこのステップ３が終了した後の状態を示している。第２絶縁膜６６と第１絶縁膜６４には同じ材料を用いてもよいし、異なる材料を用いてもよい。以下、第１絶縁膜６４と有機薄膜６５と第２絶縁膜６６が積み重なって形成された絶縁膜を「積層膜７０」ということとする。この積層膜７０の比誘電率は３．０以下とすることが好ましい。
【００３４】
次いで、ウエハＷをレジスト塗布／現像処理装置１０１に搬入し、そこで第２絶縁膜６６上に、所定の回路パターンを有し、エッチングマスクとして機能するレジスト膜６７を形成する（ステップ４）。このレジスト膜６７は、例えば、第２絶縁膜６６上に反射防止膜とレジスト膜を逐次形成し、レジスト膜を露光装置１０２において所定のパターンで露光し、さらに露光されたレジスト膜をレジスト塗布／現像処理装置１０１において現像処理することによって、形成することができる。図４（ｂ）はこのステップ４が終了した後の状態を示している。
【００３５】
続いて、ウエハＷをプラズマエッチング／アッシング装置１０３に搬送し、そこでエッチング処理を行う（ステップ５）。これにより積層膜７０を貫通し、ストッパー膜６３に達するビアホール７１ａが形成される。図４（ｃ）はこのステップ５が終了した後の状態を示している。
【００３６】
ここで、プラズマエッチング／アッシング装置１０３におけるエッチング処理について説明する。まず、図示しないゲートバルブを開いて、図４（ｂ）に示す構造のウエハＷをチャンバ１１内に搬入し、支持テーブル１２に載置し、その後に排気装置１４によりチャンバ１１内を排気し、所定の真空度とする。この状態でチャンバ１１内にエッチングガス供給系２３から所定のエッチングガスを導入し、シャワーヘッド２０と支持テーブル１２にそれぞれ所定の周波数の電力を供給する。これによりシャワーヘッド２０と支持テーブル１２との間にプラズマが発生する。発生したプラズマ中のイオンは支持テーブル１２側（ウエハＷ側）へ引き込まれてエッチング異方性が高められ、レジスト膜６７の回路パターンにしたがって積層膜７０がエッチングされる。こうして、積層膜７０にビアホール７１ａが形成される。
【００３７】
このようにしてビアホール７１ａが形成されたウエハＷは、次に膜除去／洗浄処理装置１０４に搬送されて、そこで例えば、所定の薬液によってレジスト膜６７を剥離処理または溶解処理してウエハＷからレジスト膜６７を除去する（ステップ６）。このとき使用された薬液はリンス処理によって洗い流される。図４（ｄ）はこのステップ６の終了後の状態を示している。
【００３８】
次に、ウエハＷはレジスト塗布／現像処理装置１０１に搬送され、そこでビアホール７１ａを有する第２絶縁膜６６の表面に無機系材料（例えば、Ｓｉ−Ｏ系材料）からなる犠牲膜６８を形成する（ステップ７）。このときビアホール７１ａも犠牲膜６８によって埋められる。図４（ｅ）はこのステップ７の終了後の状態を示している。続いて、先に説明したレジスト膜６７と同様にして、犠牲膜６８上にエッチングマスクとして機能するレジスト膜６９を形成する（ステップ８）。ここで、レジスト膜６９が有するパターンの幅はビアホール７１ａの幅よりも広く設定されている。図５（ａ）はステップ８の終了後の状態を示している。
【００３９】
次いで、ウエハＷをエッチング／アッシング装置１０３に搬送し、そこで所定の条件で、エッチングによって削られる溝の深さが有機薄膜６５に達するまでエッチング処理を行う（ステップ９）。これによってビアホール７１ａの上部が、ビアホール７１ａよりも幅（直径）の広いトレンチ７１ｂとなる。図５（ｂ）はこのステップ９の終了後の状態を示している。トレンチ７１ｂを形成する際の処理手順は、先にビアホール７１ａを形成する処理を行ったときの手順と同様である。
【００４０】
トレンチ７１ｂが形成されたウエハＷには、プラズマエッチング／アッシング装置１０３において、さらにレジスト膜６９と有機薄膜６５のうちトレンチ７１ｂに露出している部分とが除去されるアッシング処理が行われる（ステップ１０）。このアッシング処理はエッチング処理に準じて行われる。例えば、アッシングガス供給系２４からアッシングガスとして酸素ガスをチャンバ１１に供給しながら、シャワーヘッド２０と下部電極である支持テーブル１２との間に電界Ｅを発生させて酸素ガスプラズマを発生させ、これによってアッシング処理を行う。図５（ｃ）はこのステップ１０終了後の状態を示している。
【００４１】
このようなアッシング処理によって、レジスト膜６９が除去されるとともに、有機薄膜６５のうちトレンチ７１ｂに露出している部分が除去される。こうして第１絶縁膜６４の表面の一部がトレンチ７１ｂの底面６４ａとなって露出する。ここで、このアッシング処理によっては第１絶縁膜６４は殆どダメージを受けることがないので、トレンチ７１ｂの底面６４ａを平滑な性状とすることができる。また、有機薄膜６５の所定部分の除去はレジスト膜６９の除去と同時に行われるために、有機薄膜６５の除去に特別な工程を必要とせず、従来のデュアルダマシン法による溝配線要素の形成工程と比べて工程数が多くなることがない。
【００４２】
ステップ１０が終了したウエハＷは、膜除去／洗浄処理装置１０４に搬送されてそこでポリマー残渣等の除去、洗浄処理が施された後に、再びプラズマエッチング／アッシング装置１０３に搬送されてそこで犠牲膜６８を除去するエッチング処理が行われる（ステップ１１）。これによりビアホール７１ａとトレンチ７１ｂとが連通した逆凸型の溝配線要素が形成される。図５（ｄ）はステップ１１の終了後の状態を示している。
【００４３】
さらにウエハＷには、絶縁膜６０のうちビアホール７１ａの下に位置する部分を除去するエッチング処理が施される。このエッチング処理によって下部配線６２が露出するために、この下部配線６２が酸化等されないようにエッチング残渣等の除去処理を行い、さらにビアホール７１ａとトレンチ７１ｂの内壁にＣＶＤ法等によりバリアメタル層を形成し、続いてＣＶＤ法等を用いてビアホール７１ａとトレンチ７１ｂに導電性材料を埋め込み、ＣＭＰ法等による平坦化処理を行えば、下部配線６２とビアホール７１ａとが導通したプラグを形成することができる。
【００４４】
次に、ウエハＷに形成された絶縁膜層にダマシン構造の溝配線要素を形成する別の方法について説明する。図６はダマシン構造の溝配線要素を形成する工程を示すフローチャートであり、図７および図８は溝配線要素の形成過程における絶縁膜等の形態の変化を示す説明図である。最初に、バリアメタル層６１を介して下部配線（例えば、銅配線）６２が形成されている絶縁膜６０を備え、絶縁膜６０の表面にストッパー膜（例えば、ＳｉＮ膜、ＳｉＣ膜）６３が形成されているウエハＷ（ウエハＷ自体は図示しない）を準備し、このストッパー膜６３上に第１絶縁膜３１を形成し（ステップ１Ａ）、さらに第１絶縁膜３１上に有機薄膜３２を形成する（ステップ２Ａ）。図７（ａ）はこのステップ２Ａが終了した状態を示している。
【００４５】
続いて、有機薄膜３２上に、エッチングマスクとなる、所定のパターンを有するレジスト膜３３を形成する（ステップ３Ａ）。図７（ｂ）はステップ３Ａが終了した状態を示している。次いで、ウエハＷに対してエッチング処理を施して第１絶縁膜３１と有機薄膜３２にレジスト膜３３のパターンにしたがったビアホール３７ａを形成し（ステップ４Ａ）、その後にレジスト膜３３を薬液等を用いて除去する（ステップ５Ａ）。図７（ｃ）はステップ５Ａが終了した状態を示している。
【００４６】
こうして形成されたビアホール３７ａに導電性材料、例えば、銅等の金属材料３４を埋め込み、ＣＭＰ法等によりその表面を平滑に処理する（ステップ６Ａ）。図７（ｄ）はこのステップ６Ａが終了した状態を示している。なお、ステップ５Ａにおいて、下部配線６２の上面が露出するようにストッパー膜６３を削ってビアホール３７ａを形成しておけば、金属材料３４と下部配線６２とを導通させることができる。
【００４７】
その後、有機薄膜３２上に第２絶縁膜３５を形成し（ステップ７Ａ）、さらに第２絶縁膜３５上に、エッチングマスクとなる、所定のパターンを有するレジスト膜３６を形成する（ステップ８Ａ）。図７（ｅ）はこのステップ８Ａが終了した状態を示している。なお、図７（ｅ）に示されるように、レジスト膜３６に形成された溝の幅は、ビアホール３７ａの幅よりも広くする。その後、ウエハＷに対してエッチング処理を施して第２絶縁膜３５にレジスト膜３６のパターンにしたがったトレンチ３７ｂを形成する（ステップ９Ａ）。図８（ａ）はステップ９Ａが終了した状態を示している。
【００４８】
トレンチ３７ｂが形成されたウエハＷには、レジスト膜３６と有機薄膜３２のうちトレンチ３７ｂに露出している部分とが除去されるアッシング処理が行われる（ステップ１０Ａ）。このようなアッシング処理によって、レジスト膜３６が除去されるとともに、有機薄膜３２のうちトレンチ３７ｂに露出している部分を除去することができる。こうして第１絶縁膜３１の表面の一部がトレンチ３７ｂの底面３１ａとなって露出するが、アッシング処理によっては第１絶縁膜３１は殆どダメージを受けることがないので、トレンチ３７ｂの底面３１ａを平滑な性状とすることができる。図８（ｂ）はステップ１０Ａが終了した状態を示している。
【００４９】
こうして形成されたトレンチ３７ｂに銅等の金属材料を埋め込み、ＣＭＰ法等によりその表面を平滑に処理する（ステップ１１Ａ）。これにより、トレンチ３７ｂに埋め込まれた金属と先にビアホール３７ａに設けられた金属材料３４とが導通したプラグ３８が形成される。図８（ｃ）はこのステップ１１Ａが終了した状態を示している。
【００５０】
以上、本発明の実施の形態について説明してきたが、本発明はこのような形態に限定されるものではない。例えば、図４に示した処理工程においては、レジスト膜６７の除去方法は薬液処理に限定されるものではなく、アッシング処理を用いることができる。また、犠牲膜６８の除去方法はエッチング処理に限られるものではなく、薬液処理を用いてもよい。
【００５１】
上記説明においては、有機薄膜が結果的に絶縁膜の間に挟まれた形態となる場合について説明したが、有機薄膜はストッパー膜と絶縁膜との間に設けられていてもよく、この場合には、有機薄膜によってストッパー膜の上面にエッチングによる荒れが生ずることが抑制される。上記説明においては、被処理基板として半導体ウエハを取り上げたが、被処理基板はこれに限定されるものではなく、種々のセラミック基板やガラス基板等であってもよい。
【００５２】
【発明の効果】
上述の通り、本発明によれば、第１の絶縁膜と第２の絶縁膜の間に有機薄膜を形成しておくことによって、トレンチの底面が平滑な半導体装置を得ることができる。有機薄膜の厚みが薄く、しかも比誘電率が小さいために、第１の絶縁膜と有機薄膜と第２の絶縁膜を合わせた積層膜全体の比誘電率の増加が抑制される。さらに有機薄膜においてトレンチが形成される部分の除去は、トレンチを形成するためのエッチング処理時に用いられるエッチングマスクの除去と同時に行うことができるために、従来の半導体装置の製造方法と比較して、新たな処理工程を設ける必要がないという利点がある。
【図面の簡単な説明】
【図１】ダマシン形成システムの概略構成を示す説明図。
【図２】本発明の実施に用いられるプラズマエッチング／アッシング装置の一例を示す断面図。
【図３】デュアルダマシン構造の溝配線要素を形成する工程を示すフローチャート。
【図４】図３のフローチャートにしたがった溝配線要素の形成過程における絶縁膜等の形態の変化を示す説明図。
【図５】図３のフローチャートにしたがった溝配線要素の形成過程における絶縁膜等の形態の変化を示す別の説明図。
【図６】ダマシン構造の溝配線要素を形成する別の工程を示すフローチャート。
【図７】図６のフローチャートにしたがった溝配線要素の形成過程における絶縁膜等の形態の変化を示す説明図。
【図８】図６のフローチャートにしたがった溝配線要素の形成過程における絶縁膜等の形態の変化を示す別の説明図。
【図９】従来のデュアルダマシン法による多層配線の形成工程の一例を示す説明図。
【図１０】従来のデュアルダマシン法による多層配線の形成工程の別の例を示す説明図。
【符号の説明】
６０；絶縁膜
６１；バリアメタル層
６２；下部配線
６３；ストッパー膜
６４；第１絶縁膜
６５；有機薄膜
６６；第２絶縁膜
６７；エッチングマスク
６８；犠牲膜
６９；エッチングマスク
７０；積層膜
７１ａ；ビアホール
７１ｂ；トレンチ
１００；成膜装置
１０１；レジスト塗布／現像処理装置
１０２；露光装置
１０３；プラズマエッチング／アッシング装置
１０４；膜除去／洗浄処理装置
Ｗ；半導体ウエハ
【発明の属する技術分野】
本発明は、デュアルダマシン構造等の溝配線要素を備えた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の製造工程における多層配線の形成にデュアルダマシン法が広く用いられている。図９はデュアルダマシン法による多層配線の形成工程の一例を示す説明図である。最初に、半導体ウエハＷ（図９においては「Ｓｉ−ｓｕｂ．」と示す）の表面に銅等からなる下部配線９３を形成する。次いで、ウエハＷ上に下部配線９３を覆うように第１絶縁膜９４として酸化シリコン膜（ＳｉＯ２膜）を形成し、さらに第１絶縁膜９４上に第１中間膜９５として窒化シリコン膜（ＳｉＮ膜）を形成して、第１中間膜９５をパターニングする。この第１中間膜９５のパターニングにおいては、後にビアホール９９ａが形成され、このビアホール９９ａを用いた溝配線と下部配線９３との接続が行われる領域に、下部配線９３の幅よりも狭い開口部９５ａを設ける（図９（ａ））。
【０００３】
次に、第１中間膜９５上に第２絶縁膜９６としてＳｉＯ２膜を形成する。この第２絶縁膜９６は、開口部９５ａがＳｉＯ２によって埋められるように形成される（図９（ｂ））。さらに第２絶縁膜９６上に第２中間膜９７としてＳｉＮ膜を形成し、その後に第２中間膜９７上にフォトレジスト膜９８を形成し、フォトリソグラフィー技術を用いて、フォトレジスト膜９８に開口部を形成する。続いて、フォトレジスト膜９８をマスクとして第２中間膜９７をエッチングすることにより、第２中間膜９７に開口部９７ａを形成する（図９（ｃ））。
【０００４】
フォトレジスト膜９８を除去した後に、第２中間膜９７をエッチングマスクとして用い、また、第１中間膜９５をエッチングストッパ層として用いて、第１絶縁膜９４と第２絶縁膜９６をエッチングする（図９（ｄ））。これにより第１絶縁膜９４と第２絶縁膜９６にビアホール９９ａと、トレンチ９９ｂが形成される（特許文献１参照）。
【０００５】
【特許文献１】
特開２００１−６０５８２号公報（第３段落〜第６段落）
【０００６】
【発明が解決しようとする課題】
しかしながら、このようなデュアルダマシン法を用いた場合には、ビアホール９９ａを形成するために第１絶縁膜９４と第２絶縁膜９６との間に形成される第１中間膜９５は、第１絶縁膜９４や第２絶縁膜９６よりも高い誘電率を有しており、このことが近年のＬＳＩ等の半導体装置の開発を進める上で問題となっている。例えば、近年のＬＳＩ等の半導体装置の開発においては、高速化と低消費電力化等を目的として、第１絶縁膜９４および第２絶縁膜９６として低誘電率層間絶縁膜、いわゆるｌｏｗ−ｋ膜（またはｌｏｗ−ε膜））を用いる開発が進められているが、図９に示す方法では、この第１中間膜９５が絶縁層全体（第１絶縁膜９４と第１中間膜９５と第２絶縁膜９６の積層部分）の誘電率を高くしてしまうという問題が生ずる。
【０００７】
そこで、このような問題を解決する方法として、図１０に示すデュアルダマシン法による多層配線の形成工程が知られている。図１０に示す方法では、最初に下部配線８１が形成されたウエハＷに絶縁膜８２を形成し、次いで絶縁膜８２にビアホール８２ａを形成する（図１０（ａ））。次に、絶縁膜８２上に反射防止膜等の中間膜８３を形成し、さらにこの中間膜８３上にフォトレジスト膜８４を形成した後に、フォトリソグラフィ技術を用いてフォトレジスト膜８４を露光、現像してパターニングを行う（図１０（ｂ））。続いてフォトレジスト膜８４をエッチングストッパ層としてウエハＷのエッチングを行う。これにより中間膜８３と絶縁膜８２の上部がエッチングされてビアホール８２ａと連通したトレンチ８２ｂが形成される（図１０（ｃ））。
【０００８】
しかし、この図１０に示したデュアルダマシン法を用いた場合には、絶縁膜８２内に中間膜を形成しないために絶縁膜８２がｌｏｗ−ｋ膜の場合に絶縁膜８２の高誘電率化を回避することができる利点はあるものの、トレンチ８２ｂを形成するエッチングの際にトレンチ８２の底面８５に荒れが生ずることがあり、この荒れを平滑にするための新たな工程が必要となるという問題が生じる。
【０００９】
本発明はこのような事情に鑑みてなされたものであり、絶縁膜の誘電率上昇が抑えられ、しかも平滑な底面を有するトレンチを備えた半導体装置とその製造方法を提供することを目的とする。また本発明は、平滑な底面を有するトレンチを備えた半導体装置を、新たな処理を必要とすることなく製造する方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の第１の観点によれば、被処理基板と、
前記被処理基板上の所定の位置に設けられ、ビアホールを有する第１の絶縁膜と、
前記ビアホールと連通したトレンチを有するように、前記第１の絶縁膜上に形成された有機薄膜および前記有機薄膜上に形成された第２の絶縁膜と、
を有することを特徴とする半導体装置、が提供される。
【００１１】
本発明は第１の絶縁膜が多孔質である場合に好適に用いられる。また、本発明はトレンチの下側に所定のパターンの下部配線がさらに設けられ、ビアホールに導電性材料を充填した際にこの導電性材料が前記下部配線と導通するダマシン構造の溝配線要素を有する半導体装置に好適に適用される。有機薄膜の厚みは５０ｎｍ以下であることが好ましく、また、比誘電率は３．５以下であることが好ましい。なお、有機薄膜は薄いことが好ましいが、その下限の厚みは、技術的な再現性や製造歩留まりを考慮した経済的理由から、１０ｎｍである。このような構造を有する半導体装置では、トレンチの底面が平滑であり、また、有機薄膜による絶縁膜全体（第１の絶縁膜と有機薄膜と第２の絶縁膜）の比誘電率の増加が抑制された半導体装置が得られる。
【００１２】
本発明によれば、このような半導体装置の製造方法が提供される。
すなわち、本発明の第２の観点によれば、半導体装置の製造方法であって、
被処理基板の表面に有機薄膜を形成する工程と、
前記有機薄膜の一部が露出するように前記有機薄膜上に所定のパターンを有する膜を形成する工程と、
前記有機薄膜の露出部分を前記被処理基板から除去することによって前記有機薄膜の下地を露出させる工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【００１３】
また、本発明の第３の観点によれば、半導体装置の製造方法であって、
被処理基板の表面に有機薄膜を形成する工程と、
前記有機薄膜上に絶縁膜を形成する工程と、
前記絶縁膜上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜のパターンにしたがって前記有機薄膜の上面に達する溝部と孔部の少なくとも一方を形成する工程と、
前記レジスト膜と前記有機薄膜のうち前記溝部と前記孔部の少なくとも一方に露出した部分を前記被処理基板から同時に除去する工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【００１４】
本発明の第４の観点によれば、ダマシン構造の溝配線要素を備えた半導体装置の製造方法であって、
被処理基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機薄膜を形成する工程と、
前記第１の絶縁膜と前記有機薄膜を貫通するビアホールを形成する工程と、
前記ビアホールに導電性材料を埋め込む工程と、
前記有機薄膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に所定のパターンを有するエッチングマスクを形成する工程と、
前記エッチングマスクのパターンにしたがって前記有機薄膜の上面に達するトレンチを形成する工程と、
前記有機薄膜のうちトレンチに露出した部分を前記被処理基板から除去する工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【００１５】
本発明の第５の観点によれば、ダマシン構造の溝配線要素を備えた半導体装置の製造方法であって、
被処理基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機薄膜を形成する工程と、
前記第１の絶縁膜と前記有機薄膜を貫通するビアホールを形成する工程と、
前記ビアホールに導電性材料を埋め込む工程と、
前記有機薄膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜のパターンにしたがって前記有機薄膜の上面に達するトレンチを形成する工程と、
前記レジスト膜と前記有機薄膜のうちトレンチに露出した部分を前記被処理基板から同時に除去する工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【００１６】
本発明の第６の観点によれば、ダマシン構造の溝配線要素を備えた半導体装置の製造方法であって、
被処理基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機薄膜を形成する工程と、
前記有機薄膜上に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜と前記有機薄膜と前記第２の絶縁膜を貫通するビアホールを形成する工程と、
前記第２の絶縁膜上に前記ビアホールが埋められように犠牲膜を形成する工程と、
前記犠牲膜上に所定のパターンを有するエッチングマスクを形成する工程と、
前記エッチングマスクのパターンにしたがって前記有機薄膜の上面に達するトレンチを形成する工程と、
前記有機薄膜のうちトレンチに露出した部分を前記被処理基板から除去する工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【００１７】
本発明の第７の観点によれば、ダマシン構造の溝配線要素を備えた半導体装置の製造方法であって、
被処理基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機薄膜を形成する工程と、
前記有機薄膜上に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜と前記有機薄膜と前記第２の絶縁膜を貫通するビアホールを形成する工程と、
前記第２の絶縁膜上に前記ビアホールが埋められように犠牲膜を形成する工程と、
前記犠牲膜上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜のパターンにしたがって前記有機薄膜の上面に達するトレンチを形成する工程と、
前記レジスト膜および前記有機薄膜のうちトレンチに露出した部分を前記被処理基板から同時に除去する工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【００１８】
これら第４〜第７の観点に係る半導体装置の製造方法は、第１の絶縁膜が多孔質である場合に特に好適に用いられる。但し、このような場合に限定して用いられるものでないことはいうまでもない。またビアホールは、第１の絶縁膜を形成する工程前に被処理基板の表面に形成された所定のパターンを有する下部配線の上に好適に形成される。有機薄膜のうちトレンチに露出した部分を除去する工程にはアッシング処理が好適に用いられ、これによって有機薄膜が除去されたことによって露出する第１の絶縁膜の上面（トレンチの底面）を平滑にすることができる。エッチングマスクがレジスト膜である場合には、有機薄膜とこのレジスト膜とをアッシング処理によって同時に被処理基板から除去することができるために、有機薄膜を絶縁層に導入しても、新たに有機薄膜を除去する工程を必要としない。
【００１９】
なお、本発明の半導体装置の製造方法においては、有機薄膜の厚さを５０ｎｍ以下とすることが好ましく、有機薄膜の比誘電率を３．５以下とすることが好ましい。これにより、絶縁層全体の比誘電率の増加を抑制することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。ここでは、被処理基板として半導体ウエハを取り上げ、半導体ウエハ上の所定位置にデュアルダマシン構造の溝配線要素を形成する場合について説明する。
【００２１】
図１はウエハＷ上への絶縁膜（層間絶縁膜）の形成や絶縁膜へのビアホール、トレンチの形成に用いられるダマシン形成システムの概略構成を示す説明図である。このダマシン形成システムは、成膜装置１００と、レジスト塗布／現像処理装置１０１と、露光装置１０２と、プラズマエッチング／アッシング装置１０３と、膜除去／洗浄処理装置１０４と、を有しており、図示しない搬送装置によってこれら装置の間でウエハＷを搬送することができるようになっている。
【００２２】
成膜装置１００としては、化学気相蒸着（ＣＶＤ）法によりウエハＷにｌｏｗ−ｋ膜や有機薄膜等の絶縁膜を形成するＣＶＤ装置や、ウエハＷに所定の薬液を塗布して絶縁膜を形成するＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）装置が挙げられる。
【００２３】
レジスト塗布／現像処理装置１０１は、エッチングマスクとして機能するレジスト膜等を形成するために用いられる。レジスト塗布／現像処理装置１０１の詳細な構造は図示しないが、レジスト塗布／現像処理装置１０１では、ウエハＷに犠牲膜が成膜され、またウエハＷに反射防止膜（ＢＡＲＣ）が成膜され、ウエハＷにレジスト膜が成膜され、さらに露光装置１０２において所定のパターンで露光されたレジスト膜が現像処理される。
【００２４】
露光装置１０２は、レジスト膜が形成されたウエハＷに所定の回路パターンを露光するために用いられる。プラズマエッチング／アッシング装置１０３では、後に詳細に説明するように、ウエハＷ上に形成された種々の膜にビアホールやトレンチを形成するためのエッチング処理が行われ、また、所定の膜がアッシング処理によって除去される。膜除去／洗浄処理装置１０４では、所定の薬液による処理等によって、デュアルダマシン構造の溝配線を形成するプロセスにおいて不要となった膜や、このプロセスの途中で発生するエッチング残渣等がウエハＷから除去され、また使用した薬液を洗い流すリンス処理等が行われる。
【００２５】
次にプラズマエッチング／アッシング装置１０３についてより詳細に説明する。図２はプラズマエッチング／アッシング装置１０３の概略断面図である。プラズマエッチング／アッシング装置１０３は、気密に構成された例えばアルミニウムからなるチャンバ１１を有している。チャンバ１１内には、ウエハＷを略水平に支持する支持テーブル１２が設けられている。支持テーブル１２は、例えば、アルミニウムで構成されている。チャンバ１１の底部には排気ポート１３が設けられており、この排気ポート１３には排気装置１４が接続され、排気装置１４によってチャンバ１１内を所定の真空度まで減圧することができるようになっている。
【００２６】
支持テーブル１２の上方には、支持テーブル１２と平行して対向するようにシャワーヘッド２０が設けられている。シャワーヘッド２０の下面には多数のガス吐出孔２１が設けられており、その上部にはガス導入部２０ａが設けられている。ガス導入部２０ａにはガス供給配管２２が接続されており、このガス供給配管２２の他端には切替バルブ２５を介してガス導入部２０ａへエッチングガスを供給するエッチングガス供給系２３とアッシングガスを供給するアッシングガス供給系２４とが接続されている。エッチングガス供給系２３から供給されるエッチングガスとしては、ハロゲン系ガス（フロロカーボンガス（ＣｘＦｙ）等）、Ｏ２ガス、Ａｒガス等、通常この分野で用いられるガスが挙げられる。また、アッシングガス供給系２４から供給されるアッシングガスとしてはＯ２ガスが挙げられる。
【００２７】
シャワーヘッド２０には、整合器１５ａを介して第１の高周波電源１６ａが接続されている。この第１の高周波電源１６ａは、５０〜１５０ＭＨｚの範囲の高周波電力を出力することができ、このように高い周波数電力をシャワーヘッド２０に供給することによって、チャンバ１１内に好ましい解離状態で、しかも高密度のプラズマを形成することができる。このため、従来よりも低圧条件下のプラズマ処理が可能となる。
【００２８】
また、支持テーブル１２には、整合器１５ｂを介して第２の高周波電源１６ｂが接続されている。この第２の高周波電源１６ｂは、１〜４ＭＨｚの範囲の高周波電力を出力することができ、このような範囲の周波数電力を支持テーブル１２に供給することによって、ウエハＷに対してダメージを与えることなく、ウエハＷに適切なイオン作用を与えることができる。
【００２９】
このように支持テーブル１２とシャワーヘッド２０は一対の電極として機能する。なお、シャワーヘッド２０には図示しないローパスフィルタ（ＬＰＦ）が接続されており、支持テーブル１２には図示しないハイパスフィルタ（ＨＰＦ）が接続されている。
【００３０】
次に、このように構成されたダマシン形成システムを用いて、ウエハＷに形成された絶縁膜層にデュアルダマシン構造の溝配線要素を形成する方法について説明する。図３はデュアルダマシン構造の溝配線要素を形成する工程を示すフローチャートであり、図４および図５は溝配線要素の形成過程における絶縁膜等の形態の変化を示す説明図である。
【００３１】
最初に、バリアメタル層６１を介して下部配線（例えば、銅配線）６２が形成されている絶縁膜６０を備え、絶縁膜６０の表面にストッパー膜（例えば、ＳｉＮ膜、ＳｉＣ膜）６３が形成されているウエハＷ（ウエハＷ自体は図示しない）を準備する。このウエハＷを成膜装置１００に搬入して、そこでストッパー膜６３上に第１絶縁膜６４（例えば、多孔質ｌｏｗ−ｋ膜）を形成する（ステップ１）。この第１絶縁膜６４は無機系材料であってもよく、また有機系材料であってもよい。また第１絶縁膜６４は、ＣＶＤ法または塗布法のいずれの方法で形成してもよい。
【００３２】
続いて第１絶縁膜６４上に有機薄膜６５を形成する（ステップ２）。ここで、有機薄膜６５としては、第１絶縁膜６４と有機薄膜６５と後に有機薄膜６５上に形成する第２絶縁膜６６からなる絶縁層全体の比誘電率を低く抑える観点から、比誘電率が３．５以下の材料を用いることが好ましく、具体的には比誘電率が約３．０の有機系材料が挙げられる。また、有機薄膜６５の厚みは同観点からは可能な限り薄くすることが好ましいが、有機薄膜６５を形成する再現性を高め、製品の歩留まりを高める観点から、その薄膜化には限界がある。このようなバランスを考慮すると、有機薄膜６５の厚さは１０ｎｍ以上５０ｎｍ以下とすることが好ましい。有機薄膜６５の形成方法としてはＳＯＤ法が好適に用いられる。
【００３３】
有機薄膜６５を形成したら、さらに有機薄膜６５上にｌｏｗ−ｋ膜たる第２絶縁膜６６を形成する（ステップ３）。図４（ａ）はこのステップ３が終了した後の状態を示している。第２絶縁膜６６と第１絶縁膜６４には同じ材料を用いてもよいし、異なる材料を用いてもよい。以下、第１絶縁膜６４と有機薄膜６５と第２絶縁膜６６が積み重なって形成された絶縁膜を「積層膜７０」ということとする。この積層膜７０の比誘電率は３．０以下とすることが好ましい。
【００３４】
次いで、ウエハＷをレジスト塗布／現像処理装置１０１に搬入し、そこで第２絶縁膜６６上に、所定の回路パターンを有し、エッチングマスクとして機能するレジスト膜６７を形成する（ステップ４）。このレジスト膜６７は、例えば、第２絶縁膜６６上に反射防止膜とレジスト膜を逐次形成し、レジスト膜を露光装置１０２において所定のパターンで露光し、さらに露光されたレジスト膜をレジスト塗布／現像処理装置１０１において現像処理することによって、形成することができる。図４（ｂ）はこのステップ４が終了した後の状態を示している。
【００３５】
続いて、ウエハＷをプラズマエッチング／アッシング装置１０３に搬送し、そこでエッチング処理を行う（ステップ５）。これにより積層膜７０を貫通し、ストッパー膜６３に達するビアホール７１ａが形成される。図４（ｃ）はこのステップ５が終了した後の状態を示している。
【００３６】
ここで、プラズマエッチング／アッシング装置１０３におけるエッチング処理について説明する。まず、図示しないゲートバルブを開いて、図４（ｂ）に示す構造のウエハＷをチャンバ１１内に搬入し、支持テーブル１２に載置し、その後に排気装置１４によりチャンバ１１内を排気し、所定の真空度とする。この状態でチャンバ１１内にエッチングガス供給系２３から所定のエッチングガスを導入し、シャワーヘッド２０と支持テーブル１２にそれぞれ所定の周波数の電力を供給する。これによりシャワーヘッド２０と支持テーブル１２との間にプラズマが発生する。発生したプラズマ中のイオンは支持テーブル１２側（ウエハＷ側）へ引き込まれてエッチング異方性が高められ、レジスト膜６７の回路パターンにしたがって積層膜７０がエッチングされる。こうして、積層膜７０にビアホール７１ａが形成される。
【００３７】
このようにしてビアホール７１ａが形成されたウエハＷは、次に膜除去／洗浄処理装置１０４に搬送されて、そこで例えば、所定の薬液によってレジスト膜６７を剥離処理または溶解処理してウエハＷからレジスト膜６７を除去する（ステップ６）。このとき使用された薬液はリンス処理によって洗い流される。図４（ｄ）はこのステップ６の終了後の状態を示している。
【００３８】
次に、ウエハＷはレジスト塗布／現像処理装置１０１に搬送され、そこでビアホール７１ａを有する第２絶縁膜６６の表面に無機系材料（例えば、Ｓｉ−Ｏ系材料）からなる犠牲膜６８を形成する（ステップ７）。このときビアホール７１ａも犠牲膜６８によって埋められる。図４（ｅ）はこのステップ７の終了後の状態を示している。続いて、先に説明したレジスト膜６７と同様にして、犠牲膜６８上にエッチングマスクとして機能するレジスト膜６９を形成する（ステップ８）。ここで、レジスト膜６９が有するパターンの幅はビアホール７１ａの幅よりも広く設定されている。図５（ａ）はステップ８の終了後の状態を示している。
【００３９】
次いで、ウエハＷをエッチング／アッシング装置１０３に搬送し、そこで所定の条件で、エッチングによって削られる溝の深さが有機薄膜６５に達するまでエッチング処理を行う（ステップ９）。これによってビアホール７１ａの上部が、ビアホール７１ａよりも幅（直径）の広いトレンチ７１ｂとなる。図５（ｂ）はこのステップ９の終了後の状態を示している。トレンチ７１ｂを形成する際の処理手順は、先にビアホール７１ａを形成する処理を行ったときの手順と同様である。
【００４０】
トレンチ７１ｂが形成されたウエハＷには、プラズマエッチング／アッシング装置１０３において、さらにレジスト膜６９と有機薄膜６５のうちトレンチ７１ｂに露出している部分とが除去されるアッシング処理が行われる（ステップ１０）。このアッシング処理はエッチング処理に準じて行われる。例えば、アッシングガス供給系２４からアッシングガスとして酸素ガスをチャンバ１１に供給しながら、シャワーヘッド２０と下部電極である支持テーブル１２との間に電界Ｅを発生させて酸素ガスプラズマを発生させ、これによってアッシング処理を行う。図５（ｃ）はこのステップ１０終了後の状態を示している。
【００４１】
このようなアッシング処理によって、レジスト膜６９が除去されるとともに、有機薄膜６５のうちトレンチ７１ｂに露出している部分が除去される。こうして第１絶縁膜６４の表面の一部がトレンチ７１ｂの底面６４ａとなって露出する。ここで、このアッシング処理によっては第１絶縁膜６４は殆どダメージを受けることがないので、トレンチ７１ｂの底面６４ａを平滑な性状とすることができる。また、有機薄膜６５の所定部分の除去はレジスト膜６９の除去と同時に行われるために、有機薄膜６５の除去に特別な工程を必要とせず、従来のデュアルダマシン法による溝配線要素の形成工程と比べて工程数が多くなることがない。
【００４２】
ステップ１０が終了したウエハＷは、膜除去／洗浄処理装置１０４に搬送されてそこでポリマー残渣等の除去、洗浄処理が施された後に、再びプラズマエッチング／アッシング装置１０３に搬送されてそこで犠牲膜６８を除去するエッチング処理が行われる（ステップ１１）。これによりビアホール７１ａとトレンチ７１ｂとが連通した逆凸型の溝配線要素が形成される。図５（ｄ）はステップ１１の終了後の状態を示している。
【００４３】
さらにウエハＷには、絶縁膜６０のうちビアホール７１ａの下に位置する部分を除去するエッチング処理が施される。このエッチング処理によって下部配線６２が露出するために、この下部配線６２が酸化等されないようにエッチング残渣等の除去処理を行い、さらにビアホール７１ａとトレンチ７１ｂの内壁にＣＶＤ法等によりバリアメタル層を形成し、続いてＣＶＤ法等を用いてビアホール７１ａとトレンチ７１ｂに導電性材料を埋め込み、ＣＭＰ法等による平坦化処理を行えば、下部配線６２とビアホール７１ａとが導通したプラグを形成することができる。
【００４４】
次に、ウエハＷに形成された絶縁膜層にダマシン構造の溝配線要素を形成する別の方法について説明する。図６はダマシン構造の溝配線要素を形成する工程を示すフローチャートであり、図７および図８は溝配線要素の形成過程における絶縁膜等の形態の変化を示す説明図である。最初に、バリアメタル層６１を介して下部配線（例えば、銅配線）６２が形成されている絶縁膜６０を備え、絶縁膜６０の表面にストッパー膜（例えば、ＳｉＮ膜、ＳｉＣ膜）６３が形成されているウエハＷ（ウエハＷ自体は図示しない）を準備し、このストッパー膜６３上に第１絶縁膜３１を形成し（ステップ１Ａ）、さらに第１絶縁膜３１上に有機薄膜３２を形成する（ステップ２Ａ）。図７（ａ）はこのステップ２Ａが終了した状態を示している。
【００４５】
続いて、有機薄膜３２上に、エッチングマスクとなる、所定のパターンを有するレジスト膜３３を形成する（ステップ３Ａ）。図７（ｂ）はステップ３Ａが終了した状態を示している。次いで、ウエハＷに対してエッチング処理を施して第１絶縁膜３１と有機薄膜３２にレジスト膜３３のパターンにしたがったビアホール３７ａを形成し（ステップ４Ａ）、その後にレジスト膜３３を薬液等を用いて除去する（ステップ５Ａ）。図７（ｃ）はステップ５Ａが終了した状態を示している。
【００４６】
こうして形成されたビアホール３７ａに導電性材料、例えば、銅等の金属材料３４を埋め込み、ＣＭＰ法等によりその表面を平滑に処理する（ステップ６Ａ）。図７（ｄ）はこのステップ６Ａが終了した状態を示している。なお、ステップ５Ａにおいて、下部配線６２の上面が露出するようにストッパー膜６３を削ってビアホール３７ａを形成しておけば、金属材料３４と下部配線６２とを導通させることができる。
【００４７】
その後、有機薄膜３２上に第２絶縁膜３５を形成し（ステップ７Ａ）、さらに第２絶縁膜３５上に、エッチングマスクとなる、所定のパターンを有するレジスト膜３６を形成する（ステップ８Ａ）。図７（ｅ）はこのステップ８Ａが終了した状態を示している。なお、図７（ｅ）に示されるように、レジスト膜３６に形成された溝の幅は、ビアホール３７ａの幅よりも広くする。その後、ウエハＷに対してエッチング処理を施して第２絶縁膜３５にレジスト膜３６のパターンにしたがったトレンチ３７ｂを形成する（ステップ９Ａ）。図８（ａ）はステップ９Ａが終了した状態を示している。
【００４８】
トレンチ３７ｂが形成されたウエハＷには、レジスト膜３６と有機薄膜３２のうちトレンチ３７ｂに露出している部分とが除去されるアッシング処理が行われる（ステップ１０Ａ）。このようなアッシング処理によって、レジスト膜３６が除去されるとともに、有機薄膜３２のうちトレンチ３７ｂに露出している部分を除去することができる。こうして第１絶縁膜３１の表面の一部がトレンチ３７ｂの底面３１ａとなって露出するが、アッシング処理によっては第１絶縁膜３１は殆どダメージを受けることがないので、トレンチ３７ｂの底面３１ａを平滑な性状とすることができる。図８（ｂ）はステップ１０Ａが終了した状態を示している。
【００４９】
こうして形成されたトレンチ３７ｂに銅等の金属材料を埋め込み、ＣＭＰ法等によりその表面を平滑に処理する（ステップ１１Ａ）。これにより、トレンチ３７ｂに埋め込まれた金属と先にビアホール３７ａに設けられた金属材料３４とが導通したプラグ３８が形成される。図８（ｃ）はこのステップ１１Ａが終了した状態を示している。
【００５０】
以上、本発明の実施の形態について説明してきたが、本発明はこのような形態に限定されるものではない。例えば、図４に示した処理工程においては、レジスト膜６７の除去方法は薬液処理に限定されるものではなく、アッシング処理を用いることができる。また、犠牲膜６８の除去方法はエッチング処理に限られるものではなく、薬液処理を用いてもよい。
【００５１】
上記説明においては、有機薄膜が結果的に絶縁膜の間に挟まれた形態となる場合について説明したが、有機薄膜はストッパー膜と絶縁膜との間に設けられていてもよく、この場合には、有機薄膜によってストッパー膜の上面にエッチングによる荒れが生ずることが抑制される。上記説明においては、被処理基板として半導体ウエハを取り上げたが、被処理基板はこれに限定されるものではなく、種々のセラミック基板やガラス基板等であってもよい。
【００５２】
【発明の効果】
上述の通り、本発明によれば、第１の絶縁膜と第２の絶縁膜の間に有機薄膜を形成しておくことによって、トレンチの底面が平滑な半導体装置を得ることができる。有機薄膜の厚みが薄く、しかも比誘電率が小さいために、第１の絶縁膜と有機薄膜と第２の絶縁膜を合わせた積層膜全体の比誘電率の増加が抑制される。さらに有機薄膜においてトレンチが形成される部分の除去は、トレンチを形成するためのエッチング処理時に用いられるエッチングマスクの除去と同時に行うことができるために、従来の半導体装置の製造方法と比較して、新たな処理工程を設ける必要がないという利点がある。
【図面の簡単な説明】
【図１】ダマシン形成システムの概略構成を示す説明図。
【図２】本発明の実施に用いられるプラズマエッチング／アッシング装置の一例を示す断面図。
【図３】デュアルダマシン構造の溝配線要素を形成する工程を示すフローチャート。
【図４】図３のフローチャートにしたがった溝配線要素の形成過程における絶縁膜等の形態の変化を示す説明図。
【図５】図３のフローチャートにしたがった溝配線要素の形成過程における絶縁膜等の形態の変化を示す別の説明図。
【図６】ダマシン構造の溝配線要素を形成する別の工程を示すフローチャート。
【図７】図６のフローチャートにしたがった溝配線要素の形成過程における絶縁膜等の形態の変化を示す説明図。
【図８】図６のフローチャートにしたがった溝配線要素の形成過程における絶縁膜等の形態の変化を示す別の説明図。
【図９】従来のデュアルダマシン法による多層配線の形成工程の一例を示す説明図。
【図１０】従来のデュアルダマシン法による多層配線の形成工程の別の例を示す説明図。
【符号の説明】
６０；絶縁膜
６１；バリアメタル層
６２；下部配線
６３；ストッパー膜
６４；第１絶縁膜
６５；有機薄膜
６６；第２絶縁膜
６７；エッチングマスク
６８；犠牲膜
６９；エッチングマスク
７０；積層膜
７１ａ；ビアホール
７１ｂ；トレンチ
１００；成膜装置
１０１；レジスト塗布／現像処理装置
１０２；露光装置
１０３；プラズマエッチング／アッシング装置
１０４；膜除去／洗浄処理装置
Ｗ；半導体ウエハ
Claims (16)
- 被処理基板と、
前記被処理基板上の所定の位置に設けられ、ビアホールを有する第１の絶縁膜と、
前記ビアホールと連通したトレンチを有するように、前記第１の絶縁膜上に形成された有機薄膜および前記有機薄膜上に形成された第２の絶縁膜と、
を有することを特徴とする半導体装置。 - 前記第１の絶縁膜は多孔質であることを特徴とする請求項１に記載の半導体装置。
- 前記トレンチの下側に設けられた所定パターンの下部配線をさらに有し、
前記ビアホールに導電性材料を充填した際に、前記導電性材料が前記下部配線と導通するダマシン構造を有することを特徴とする請求項１または請求項２に記載の半導体装置。 - 前記有機薄膜の厚みは１０ｎｍ以上５０ｎｍ以下であることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
- 前記有機薄膜の比誘電率は３．５以下であることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
- 半導体装置の製造方法であって、
被処理基板の表面に有機薄膜を形成する工程と、
前記有機薄膜の一部が露出するように前記有機薄膜上に所定のパターンを有する膜を形成する工程と、
前記有機薄膜の露出部分を前記被処理基板から除去することによって前記有機薄膜の下地を露出させる工程と、
を有することを特徴とする半導体装置の製造方法。 - 半導体装置の製造方法であって、
被処理基板の表面に有機薄膜を形成する工程と、
前記有機薄膜上に絶縁膜を形成する工程と、
前記絶縁膜上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜のパターンにしたがって前記有機薄膜の上面に達する溝部と孔部の少なくとも一方を形成する工程と、
前記レジスト膜と前記有機薄膜のうち前記溝部と前記孔部の少なくとも一方に露出した部分を前記被処理基板から同時に除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - ダマシン構造の溝配線要素を備えた半導体装置の製造方法であって、
被処理基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機薄膜を形成する工程と、
前記第１の絶縁膜と前記有機薄膜を貫通するビアホールを形成する工程と、
前記ビアホールに導電性材料を埋め込む工程と、
前記有機薄膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に所定のパターンを有するエッチングマスクを形成する工程と、
前記エッチングマスクのパターンにしたがって前記有機薄膜の上面に達するトレンチを形成する工程と、
前記有機薄膜のうちトレンチに露出した部分を前記被処理基板から除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - ダマシン構造の溝配線要素を備えた半導体装置の製造方法であって、
被処理基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機薄膜を形成する工程と、
前記第１の絶縁膜と前記有機薄膜を貫通するビアホールを形成する工程と、
前記ビアホールに導電性材料を埋め込む工程と、
前記有機薄膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜のパターンにしたがって前記有機薄膜の上面に達するトレンチを形成する工程と、
前記レジスト膜と前記有機薄膜のうちトレンチに露出した部分を前記被処理基板から同時に除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - ダマシン構造の溝配線要素を備えた半導体装置の製造方法であって、
被処理基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機薄膜を形成する工程と、
前記有機薄膜上に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜と前記有機薄膜と前記第２の絶縁膜を貫通するビアホールを形成する工程と、
前記第２の絶縁膜上に前記ビアホールが埋められように犠牲膜を形成する工程と、
前記犠牲膜上に所定のパターンを有するエッチングマスクを形成する工程と、
前記エッチングマスクのパターンにしたがって前記有機薄膜の上面に達するトレンチを形成する工程と、
前記有機薄膜のうちトレンチに露出した部分を前記被処理基板から除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - ダマシン構造の溝配線要素を備えた半導体装置の製造方法であって、
被処理基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に有機薄膜を形成する工程と、
前記有機薄膜上に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜と前記有機薄膜と前記第２の絶縁膜を貫通するビアホールを形成する工程と、
前記第２の絶縁膜上に前記ビアホールが埋められように犠牲膜を形成する工程と、
前記犠牲膜上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜のパターンにしたがって前記有機薄膜の上面に達するトレンチを形成する工程と、
前記レジスト膜および前記有機薄膜のうちトレンチに露出した部分を前記被処理基板から同時に除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第１の絶縁膜は多孔質であることを特徴とする請求項８から請求項１１のいずれか１項に記載の半導体装置の製造方法。
- 前記有機薄膜のうちトレンチに露出した部分を除去する工程は、アッシングによって行われることを特徴とする請求項８から請求項１２のいずれか１項に記載の半導体装置の製造方法。
- 前記第１の絶縁膜を形成する工程前に、前記被処理基板の表面にパターニングされた下部配線を形成する工程を有し、
前記ビアホールは前記下部配線上に形成されることを特徴とする請求項８から請求項１３のいずれか１項に記載の半導体装置の製造方法。 - 前記有機薄膜の厚さを１０ｎｍ以上５０ｎｍ以下とすることを特徴とする請求項６から請求項１４のいずれか１項に記載の半導体装置の製造方法。
- 前記有機薄膜の比誘電率が３．５以下であることを特徴とする請求項６から請求項１５のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138389A JP2004342873A (ja) | 2003-05-16 | 2003-05-16 | 半導体装置およびその製造方法 |
| US10/845,581 US7119011B2 (en) | 2003-05-16 | 2004-05-14 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138389A JP2004342873A (ja) | 2003-05-16 | 2003-05-16 | 半導体装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010034198A Division JP2010153894A (ja) | 2010-02-19 | 2010-02-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004342873A true JP2004342873A (ja) | 2004-12-02 |
Family
ID=33516071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003138389A Pending JP2004342873A (ja) | 2003-05-16 | 2003-05-16 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7119011B2 (ja) |
| JP (1) | JP2004342873A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012074608A (ja) * | 2010-09-29 | 2012-04-12 | Tokyo Electron Ltd | 配線形成方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7341935B2 (en) * | 2004-06-25 | 2008-03-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Alternative interconnect structure for semiconductor devices |
| US7507638B2 (en) * | 2004-06-30 | 2009-03-24 | Freescale Semiconductor, Inc. | Ultra-thin die and method of fabricating same |
| US7705464B2 (en) * | 2004-09-13 | 2010-04-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connection structure for semiconductor devices |
| KR100711912B1 (ko) * | 2005-12-28 | 2007-04-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US7815815B2 (en) * | 2006-08-01 | 2010-10-19 | Sony Corporation | Method and apparatus for processing the peripheral and edge portions of a wafer after performance of a surface treatment thereon |
| DE102017123846B4 (de) * | 2017-10-13 | 2020-03-12 | Infineon Technologies Austria Ag | Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685070A (ja) * | 1992-09-07 | 1994-03-25 | Mitsubishi Electric Corp | 多層配線の形成方法 |
| JP2000150463A (ja) * | 1998-11-16 | 2000-05-30 | Canon Inc | 有機層間絶縁膜のエッチング処理方法 |
| JP2003133411A (ja) * | 2001-10-30 | 2003-05-09 | Nec Corp | 半導体装置およびその製造方法 |
| JP2004221498A (ja) * | 2003-01-17 | 2004-08-05 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3844413B2 (ja) | 1999-08-23 | 2006-11-15 | 東京エレクトロン株式会社 | エッチング方法 |
| US6498399B2 (en) * | 1999-09-08 | 2002-12-24 | Alliedsignal Inc. | Low dielectric-constant dielectric for etchstop in dual damascene backend of integrated circuits |
-
2003
- 2003-05-16 JP JP2003138389A patent/JP2004342873A/ja active Pending
-
2004
- 2004-05-14 US US10/845,581 patent/US7119011B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685070A (ja) * | 1992-09-07 | 1994-03-25 | Mitsubishi Electric Corp | 多層配線の形成方法 |
| JP2000150463A (ja) * | 1998-11-16 | 2000-05-30 | Canon Inc | 有機層間絶縁膜のエッチング処理方法 |
| JP2003133411A (ja) * | 2001-10-30 | 2003-05-09 | Nec Corp | 半導体装置およびその製造方法 |
| JP2004221498A (ja) * | 2003-01-17 | 2004-08-05 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012074608A (ja) * | 2010-09-29 | 2012-04-12 | Tokyo Electron Ltd | 配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040256726A1 (en) | 2004-12-23 |
| US7119011B2 (en) | 2006-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4187399B2 (ja) | 半導体素子の製造方法 | |
| US7115517B2 (en) | Method of fabricating a dual damascene interconnect structure | |
| JP5123924B2 (ja) | 半導体集積回路装置の製造方法 | |
| TWI423330B (zh) | 損壞之多重堆疊雙層膜的選擇性移除方法 | |
| JP6740472B2 (ja) | 超伝導デバイスの製造方法 | |
| JP2005072384A (ja) | 電子デバイスの製造方法 | |
| TWI240366B (en) | Method of manufacturing semiconductor device | |
| US6647994B1 (en) | Method of resist stripping over low-k dielectric material | |
| TWI236094B (en) | Method for forming multi-layer metal line of semiconductor device | |
| TWI499001B (zh) | Substrate processing methods and memory media | |
| JP2004342873A (ja) | 半導体装置およびその製造方法 | |
| JP5011782B2 (ja) | 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。 | |
| JP2004517470A (ja) | バイア形成工程において発生するエッチング残渣を除去する方法 | |
| JP5493165B2 (ja) | 半導体装置の製造方法 | |
| JP4343379B2 (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
| JPH10308447A (ja) | 半導体装置の製造方法 | |
| JP2004363447A (ja) | 半導体装置およびその製造方法 | |
| JP2010153894A (ja) | 半導体装置の製造方法 | |
| JP3717073B2 (ja) | 半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP4436606B2 (ja) | 半導体装置の製造方法 | |
| JP2004296835A (ja) | ダマシン構造を形成する方法 | |
| JP3722772B2 (ja) | 半導体装置の製造方法 | |
| KR101181271B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100641483B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100511 |