JP2012039022A - 半導体パッケージおよびその製造方法 - Google Patents

Abstract

【課題】複数のパッケージを一括で封止でき、タイクトタイムおよび製造コストを低減できる半導体パッケージおよびその製造方法を提供する。
【解決手段】この半導体パッケージの製造方法は、ベース基板１０のキャビティ１０Ａ、１０Ｂ、・・・内に電子部品２を搭載し、リッド２０を溶接して封止を行い、個々のパッケージに個片化する工程を備える半導体パッケージの製造方法であって、リッド２０は、上面にベース基板１０の各キャビティの周壁部１０Ａａ〜１０Ａｄ、・・・の位置に対応する矩形の枠状で同一高さの凸状部２０Ａａ〜２０Ａｄ、・・・が複数設けられ、前記溶接工程は、一対の電極３Ａ、３Ｂのそれぞれを、対向する二辺をなす凸状部の上端部に接触させながら通電して溶接を行う。
【選択図】図２

Description

本発明は、半導体パッケージおよびその製造方法に関し、さらに詳細には、ベース基板のキャビティ内に電子部品が搭載され、リッドが溶接されて当該キャビティが封止された半導体パッケージおよびその製造方法に関する。

従来から、半導体素子、水晶振動子等のチップが気密封止されたパッケージを製造する際に、パラレルシーム溶接（以下、「シーム溶接」という）による接合法が広く用いられている。
図１０は、従来からあるシールリング付きパッケージの断面図である。セラミック基板１０１に金属製シールリング１０２をろう接してなるパッケージ１０３の内部に半導体素子等のチップ１０４が収納され、当該チップ１０４はワイヤ１０５によってパッケージの外部電極１０６Ａと導通する内部電極１０６Ｂに電気的に接続されている。このパッケージ１０３の開口部にはコバール等からなるリッド１０７が位置決めされて載置され、シーム溶接により接合されている。

ここで、シーム溶接を行う装置の例として図１１に示す装置が知られている（特許文献１参照）。この装置は、同図１１に示すように、一対のテーパ付きのローラ電極１０８ａ、１０８ｂを備えて構成される。溶接方法の概略についてパッケージ１０３を例にとり説明する。先ず、リッド１０７の長辺側の２辺の一端縁部にローラ電極１０８ａ、１０８ｂを一定の加圧条件の下で接触させ、この状態でローラ電極１０８ａ、１０８ｂ（もしくはパッケージ１０３）を長辺と平行方向に移動させると同時にローラ電極１０８ａ、１０８ｂに通電を行い、この時発生するジュール熱により長辺を溶融しパッケージ１０３にシーム接合する。次いで、ローラ電極１０８ａ、１０８ｂを一旦上昇移動させて電極間隔を調整すると共にパッケージ１０３（もしくはローラ電極１０８ａ、１０８ｂ）を水平面内にて９０［°］回転させる。その後、再びローラ電極１０８ａ、１０８ｂを下降させて他の対向する二辺、すなわち短辺を同様にシーム接合し、チップ１０４の封止を完成させるというものである。

なお、上記のシールリング付きパッケージのほかに、近年ではシールリングのないパッケージを用いた封止構造が普及してきており、このシーム溶接方法は一般にシールリングレスシーム法あるいはダイレクトシーム法と称されている。
ダイレクトシーム法に用いるパッケージの開口部周縁には、シールリングを設けずにメタライズ層のみが形成され、このメタライズ層にもＮｉ下地のＡｕめっきが施されている。このメタライズ層は、セラミック製のパッケージ上に電極や配線パターンを形成する工程でこれらと同時に形成可能なものであって、シールリング付きパッケージにおいてもシールリングをパッケージにろう接するために形成されていたものである。

しかしながら、前述した溶接方法を単体の半導体パッケージ毎に実施することは、非常に効率が悪く、タクトタイムを増加させる一因となっていた。特に、真空環境下においてシーム溶接による封止を行わなければならない製品の場合には、タクトタイムの増加が著しく、生産効率の改善が課題となっていた。

ここで、上記の課題を解決する技術の例として、図１２、１３に示す半導体パッケージの製造方法が提案されている（特許文献２参照）。この製造方法は、複数のパッケージが形成されたセラミックシート２０１を個々のパッケージに分割することなくセラミックシート２０１の複数の凹所２０２に所定の収納物を収納し、前記セラミックシート２０１の複数の凹所２０２にリッド２０３を載置し、リッド２０３の主面の平坦部２０３Ａに一対のローラ電極２０４を接触させ、一対のローラ電極２０４を前記主面に転接させながら通電し、リッド２０３を前記複数の凹所２０２の周縁に接合したのちに個々のパッケージに分割する構成を備え、これにより、パッケージ封止の効率化を実現し、生産性を高めることができるというものである。

特開２００３−０４６０１１号公報 特開２００６−１７９７４０号公報

一般的なシーム溶接の場合、一対のローラ電極に通電を行って、この時発生するジュール熱によりリッドを溶融しパッケージに接合する際に、ローラ電極が摩耗するという課題がある。従来は、特許文献１に記載された技術のように、ローラ電極をテーパ形状に形成し、リッドの端部に接触させる方法によって、点接触（転接することで線接触となる）を可能とし、所定の電気抵抗値を保って必要なジュール熱の発生を確保すると共に、ローラ電極における接触位置を適宜移動させながら溶接することによって、当該ローラ電極において摩耗する箇所を分散させていた。
一方、特許文献２に記載された技術のように、複数のパッケージを一括封止する製造方法の場合には、図１２、１３に示すようにローラ電極における接触部となる先端部を尖った形状に形成することによって、点接触（転接することで線接触となる）を可能とし、所定の電気抵抗値を保って必要なジュール熱の発生を確保している。しかしながら、この場合、ローラ電極の接触位置は一点（先端部）で固定されることとなり、且つ尖った先端形状であるため、摩耗が著しく、点接触状態から面接触状態への移行が早いため、頻繁にローラ電極を交換しなければならないという課題が生ずる。すなわち、結果として、タクトタイムの増加、交換部品数の増加による製造コストの上昇を招いてしまうこととなる。

本発明は上記事情に鑑みてなされたものであり、複数のパッケージを一括で封止することができ、また、電極の交換サイクルを長くすることができることによって、タクトタイムが低減でき、製造コストを低減することが可能な半導体パッケージおよびその製造方法を提供することを目的とする。

一実施形態として、以下に開示するような解決手段により、前記課題を解決する。

開示の半導体パッケージの製造方法は、上面に開口部を有するキャビティが設けられたベース基板を準備する工程と、前記キャビティ内に電子部品を搭載する工程と、前記ベース基板の上面にリッドの溶接を行って、前記キャビティを封止する工程と、を備える半導体パッケージの製造方法であって、前記リッドは、上面に前記ベース基板のキャビティの周壁部の位置に対応する矩形の枠状であって且つ同一高さの凸状部が複数設けられており、前記溶接を行う工程は、一対の電極を用いて、該一対の電極のそれぞれを対向する二辺をなす凸状部の上端部に接触させながら、該一対の電極間に電流を流して溶接を行うことを要件とする。

開示の半導体パッケージの製造方法によれば、複数のパッケージを一括で封止することができる。これにより、パッケージ毎に封止を行う場合と比較して、タクトタイムが低減でき、製造コストを低減することが可能となる。また、複数のパッケージを一括で封止する際に、接触面が円筒形状のローラ電極を用いてシーム溶接を行うことができる。これにより、先端が尖ったローラ電極を用いてシーム溶接を行う場合と比較して、電極の交換サイクルを長くすることができ、製造コストを低減することが可能となる。

本発明の実施形態に係る半導体パッケージの例を示す概略図である。 本発明の実施形態に係る半導体パッケージの構造を説明するための説明図である。 本発明の実施形態に係る半導体パッケージのベース基板の例を示す概略図である。 本発明の実施形態に係る半導体パッケージのリッドの例を示す概略図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本発明の実施形態に係る半導体パッケージのリッドの凸状部の他の例を示す概略図である。 本発明の実施形態に係る半導体パッケージのリッドの凸状部の他の例を示す概略図である。 本発明の実施形態に係る半導体パッケージのベース基板の周壁部の他の例を示す概略図である。 本発明の実施形態に係る半導体パッケージのリッドの凸状部の他の例を示す概略図である。 従来の実施形態に係る半導体パッケージの例を示す概略図である。 従来の実施形態に係る半導体パッケージの製造装置を説明するための説明図である。 従来の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 従来の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。

本発明の実施形態に係る半導体パッケージ１について説明する。
図１は、半導体パッケージ１の例を示す概略図（断面図）である。なお、各図中において、説明の便宜上、実際の寸法・縮尺とは異なって図示されている部分がある。

半導体パッケージ１は、図２の説明図に示すように、上面に開口部を有して周壁部で仕切られたキャビティが設けられたベース基板１０を準備して、ベース基板１０に設けられた各キャビティ１０Ａ、１０Ｂ、・・・内に電子部品（一例として、半導体チップ）２をそれぞれ搭載して、ベース基板１０の上面１０ｙにリッド２０が電極（一例として、ローラ電極）３Ａ、３Ｂを用いて溶接法（一例として、シーム溶接法）により溶接されて、各キャビティ１０Ａ、１０Ｂ、・・・が封止されて形成される。
なお、電子部品２として半導体チップを例に挙げて説明するが、これに限定されるものではなく、ＭＥＭＳ（Micro Electro Mechanical Systems）素子、受動部品等であってもよい。

配線構造の具体例として、図１に示すように、キャビティ１０Ａの底面１０Ａｅに内部端子３１が設けられ、ベース基板１０の下面１０ｘに外部端子３２が設けられ、内部端子３１と外部端子３２とがベース基板１０を貫通する配線３３によって接続されている。
一例として、配線３３を設けるための貫通孔は、セラミック材料からなるベース基板を焼成する前に形成する方法が知られており、内部端子３１および外部端子３２は、スクリーン印刷法により形成する方法が知られている。

なお、本実施形態における半導体パッケージ１は、後述の製造方法を用いて、複数のパッケージを個片化することにより製造することを想定しているが、単体のパッケージとして製造してもよい。当該半導体パッケージ１の構造上の特徴およびその作用効果については、以下の製造方法の説明において合わせて詳述する。

続いて、本発明の実施形態に係る半導体パッケージ１の製造方法について説明する。
先ず、半導体チップ２を搭載するためのベース基板１０を準備する工程を実施する（図５（ａ）参照）。ベース基板１０は、同図５（ａ）ならびに図２および図３（部分拡大図）に示すように、上面１０ｙに開口部が配設されて四方が周壁部で仕切られた水平断面が矩形状のキャビティ１０Ａ、１０Ｂ、・・・がマトリクス状に複数設けられている。
なお、図５〜図９については、説明の便宜上、個片化される前の複数の半導体パッケージ１Ａとして、同図の断面方向に隣接する半導体パッケージが二つの場合を図示している。

当該ベース基板１０は、一例として、セラミックを用いて形成され、ベース基板１０における各キャビティの周壁部１０Ａａ〜１０Ａｄ、１０Ｂａ〜１０Ｂｄ、・・・の上面にメタライズ層（以下、「第三のメタライズ層」という）Ｍ３が設けられている。なお、第三のメタライズ層Ｍ３は、例えば、ニッケル（Ｎｉ）層と金（Ａｕ）層との二層構造からなり、電解めっき法等を用いて形成される。
これによれば、例えば、セラミックからなるベース基板とセラミックからなるリッドとを直接接合する場合と比較して、プラズマ処理等による封止前処理が不要となるため、製品へのダメージをなくすことができる。
なお、ベース基板１０の形成材料はセラミックに限定されるものではなく、コバール（鉄（Ｆｅ）にニッケル（Ｎｉ）、コバルト（Ｃｏ）を配合した合金）等を用いてもよい。

なお、本実施形態におけるベース基板１０は、隣接する一のキャビティの周壁部と他のキャビティの周壁部との間に、有底のスリット部１５が設けられている。
これによれば、後述のパッケージを個片化する工程において、切断作業を容易化できると共に、製品へのダメージを軽減することができる。

次いで、各キャビティ内に半導体チップを搭載する工程を実施する（図５（ｂ）参照）。一例として、各キャビティ１０Ａ、１０Ｂ、・・・の底面１０Ａｅ、１０Ｂｅ、・・・に半導体チップ２、２、・・・を載置して内部端子３１、３１、・・・との間でワイヤボンディング接続を行う。

次いで、ベース基板１０の上面１０ｙ（すなわちキャビティの周壁部の上面でもある）にリッド２０をシーム溶接により溶接を行って、各キャビティ１０Ａ、１０Ｂ、・・・を封止する工程を実施する（図５（ｃ）参照）。

ここで、本実施形態におけるリッド２０は、同図５（ｃ）ならびに図２および図４（部分拡大図）に示すように、上面２０ｙに前記ベース基板１０の周壁部１０Ａａ〜１０Ａｄ、１０Ｂａ〜１０Ｂｄ、・・・の位置に対応する矩形の枠状であって且つ同一高さの凸状部２０Ａａ〜２０Ａｄ、２０Ｂａ〜２０Ｂｄ、・・・が設けられている。
本実施形態におけるシーム溶接による溶接方法は、一対の電極（一例として、接触面となる外周面３Ａａ、３Ｂａがそれぞれ軸方向において同径である円筒状に形成された一対のローラ電極３Ａ、３Ｂ）を用いて、該一対の電極（ローラ電極）３Ａ、３Ｂをそれぞれ対向する二辺をなす凸状部の上端部に接触させながら、該一対の電極間に電流を流して溶接を行うことを特徴とする（溶接方法の詳細については後述する）。
なお、該一対の電極は、リッド２０に形成された凸状部２０Ａａ〜２０Ａｄ、２０Ｂａ〜２０Ｂｄ、・・・に対して一定の面積を有する範囲で任意の形状を有していてもよい。

一例として、リッド２０の凸状部２０Ａａ〜２０Ａｄ、２０Ｂａ〜２０Ｂｄ、・・・は、当該リッド２０の上面２０ｙと直交方向の断面における外周形状が、上方に向かって先細り状に突起する三角形状（図５（ｃ）参照）もしくは円弧形状（図６参照）であることが好適である。それらの形状には、略三角形、略円弧状等の複合形状も当然に含まれる。
これによれば、接触面となる外周面３Ａａ、３Ｂａが軸方向において同径である円筒状に形成された一対のローラ電極３Ａ、３Ｂに対して、点接触（転接することで線接触となる）が可能となる。したがって、当該接触箇所における電気抵抗値を所要の高い値に設定でき、必要なジュール熱の発生を確保することが可能となる。
なお、リッド２０の凸状部の変形例として、図７に示すような形状のものも考えられる（図７中の符号２０Ａ１、２０Ａ２、２０ＡＢ１、２０ＡＢ２、２０ＡＢ３、２０Ｃ１、２０Ｃ２）。

本実施形態におけるリッド２０は、セラミックを用いて形成され、リッド２０の上面２０ｙにメタライズ層（以下、「第一のメタライズ層」という）Ｍ１が設けられ、該リッド２０の下面２０ｘにメタライズ層（以下、「第二のメタライズ層」という）Ｍ２が設けられている。したがって、本実施形態の場合、上記のローラ電極３Ａ、３Ｂが転接する部位は、凸状部の上端部に形成されている第一のメタライズ層Ｍ１ということになる。すなわち、第一のメタライズ層Ｍ１を通じて、ローラ電極３Ａ、３Ｂ間に通電が行われる。
なお、リッド２０の形成材料はセラミックに限定されるものではなく、コバール等を用いてもよい。

さらに、本実施形態では、リッド２０の上面２０ｙにおける第一のメタライズ層Ｍ１の下層に、絶縁層２２が設けられている。これによって、後述するように第一のメタライズ層Ｍ１を不連続に形成することによる作用効果が確実に奏されることとなる。一例として、絶縁層２２は、二酸化ケイ素（ＳｉＯ_２）等を用いて形成される。

ここで、本実施形態におけるシーム溶接による溶接方法の例について詳しく説明する。例えば図２に示すように、先ず、リッド２０の凸状部の対向する二辺２０Ａａ、２０Ａｃの上端部にローラ電極３Ａ、３Ｂを一定の加圧条件の下で接触させ、この状態でローラ電極３Ａ、３Ｂを転接させながら当該二辺２０Ａａ、２０Ａｃと平行方向に移動させる（もしくは、仮固定されたリッド２０およびベース基板１０を移動させてもよい）と同時にローラ電極３Ａ、３Ｂ間に通電を行い、この時発生するジュール熱によって、二辺２０Ａａ、２０Ａｃに対応する位置のリッド２０の下面２０ｘの第二のメタライズ層を溶融して、ベース基板１０のキャビティの周壁部１０Ａａ、１０Ａｃの上面の第三のメタライズ層に対してシーム接合を行う。同様にして、隣接する凸状部の対向する二辺２０Ｅａ、２０Ｅｃ、次いで、隣接する凸状部の対向する二辺２０Ｉａ、２０Ｉｃというように、順次、シーム接合を行う。このようにして、例えば一方向の凸状部の接合を連続して行う。
次いで、ローラ電極３Ａ、３Ｂを一旦上昇移動させて電極間隔を調整すると共に個片化される前の複数の半導体パッケージ１Ａを水平面内にて９０［°］回転させる（もしくはローラ電極３Ａ、３Ｂを回転させてもよい）。その後、再びローラ電極３Ａ、３Ｂを下降させて、凸状部の対向する二辺２０Ａｂ、２０Ａｄ、次いで、隣接する凸状部の対向する二辺２０Ｂｂ、２０Ｂｄ、次いで、隣接する凸状部の対向する二辺２０Ｃｂ、２０Ｃｄ、次いで、隣接する凸状部の対向する二辺２０Ｄｂ、２０Ｄｄ、という順で、同様にシーム接合を行う。このようにして、例えば前記一方向と直交する他方向の凸状部の接合を連続して行う。

上記のように、本実施形態においては、接触面となる外周面３Ａａ、３Ｂａがそれぞれ軸方向において同径である円筒状に形成された一対のローラ電極３Ａ、３Ｂを用いることができるため、複数のパッケージの一括封止を行う際に、ローラ電極３Ａ、３Ｂにおけるリッド２０（ここでは各凸状部）との接触位置を所定のタイミングで少しずつ軸方向に移動させながら使用することができる。その結果、ローラ電極３Ａ、３Ｂの摩耗する箇所を分散できることにより、ローラ電極３Ａ、３Ｂの局所的な摩耗を防止でき、従来の先端部が尖ったローラ電極（図１２、１３参照）と比較して、ローラ電極３Ａ、３Ｂの交換サイクルを長くすることができる。

ここで、リッド２０の第一のメタライズ層Ｍ１は、隣接する一のキャビティの周壁部に対応する位置の凸状部と、他のキャビティの周壁部に対応する位置の凸状部との間が、不連続に形成されている（なお、不連続箇所はＵとして図示し、図２、図４においてはハッチング表示している）。

例えば、隣接する凸状部同士（例えば、図４における凸状部２０Ａｃと凸状部２０Ｂａ）の間隔に対して、ローラ電極３Ａ、３Ｂ（ここでは、ローラ電極３Ｂとする）の軸方向長さが長い場合には、凸状部２０Ａｃをシーム溶接しようとする際に、凸状部２０Ｂａにもローラ電極３Ｂが接触してしまう状態となり、そのままでは電流が凸状部２０Ａｃと凸状部２０Ｂａとに分散され、凸状部２０Ａｃにおいて電流値の低下により必要なジュール熱の発生が確保できない課題が生じ得る。 しかし、上記構成によれば、隣接する凸状部同士（例えば、図４における凸状部２０Ａｃと凸状部２０Ｂａ）の間において、第一のメタライズ層Ｍ１が不連続に形成されているため、凸状部２０Ａｃにのみ電流を流すことができ（対向する凸状部２０Ａａにも通電される）、当該課題の解決が可能となる。

次いで、隣接するキャビティ間を切断することによって、一つのキャビティに一つの半導体チップ２が搭載され封止された個々の半導体パッケージ１として個片化する工程を実施する。

前述の通り、本実施形態におけるベース基板１０は、隣接する一のキャビティの周壁部（例えば、図５（ｃ）における周壁部１０Ａｃ）と他のキャビティの周壁部（例えば、図５（ｃ）における周壁部１０Ｂａ）との間に、有底のスリット部１５が設けられているため、当該スリット部の位置でダイシングを行うことによって、切断作業を容易化できると共に、製品へのダメージを軽減することができる。

なお、ベース基板１０の形状はスリット部を有するものに限定される訳ではなく、図８に示すように、隣接する周壁部を一体に形成する形状としてもよい（図８中の符号１０ＡＢ）。この場合には、周壁部を切断して個片化を行う。
さらに、その変形例として、リッド２０の形状についても、図９に示すように、隣接する凸状部を一体に形成する形状としてもよい（図９中の符号２０ＡＢ）。

上記の工程を備えて、本実施形態に係る半導体パッケージ１の製造が行われる。

以上の通り、開示の半導体パッケージおよびその製造方法によれば、複数のパッケージを一括で封止することができるため、タクトタイムが低減できる。

さらに、接触面が円筒形状のローラ電極を用いることができるため、先端が尖ったローラ電極のように、先端部が局所的に摩耗してしまうことがなく、ローラ電極の交換サイクルを長くすることができる。

したがって、タクトタイムが低減でき、製造装置の部品（ローラ電極）の交換サイクルを長くすることができるため、半導体パッケージの製造コストを大幅に低減することが可能となる。

なお、本発明は、以上説明した実施例に限定されることなく、本発明を逸脱しない範囲において種々変更可能であることは言うまでもない。特に、ベース基板へ搭載する電子部品として半導体チップを例に挙げて説明したが、これに限定されるものではない。

１ 半導体パッケージ
２ 電子部品
３Ａ、３Ｂ ローラ電極
１０ ベース基板
１５ スリット部
２０ リッド
３１ 内部端子
３２ 外部端子
３３ 配線

Claims (9)

1. 上面に開口部を有するキャビティが設けられたベース基板を準備する工程と、
   前記キャビティ内に電子部品を搭載する工程と、
   前記ベース基板の上面にリッドの溶接を行って、前記キャビティを封止する工程と、を備える半導体パッケージの製造方法であって、
   前記リッドは、上面に前記ベース基板のキャビティの周壁部の位置に対応する矩形の枠状であって且つ同一高さの凸状部が複数設けられており、
   前記溶接を行う工程は、一対の電極を用いて、該一対の電極のそれぞれを対向する二辺をなす凸状部の上端部に接触させながら、該一対の電極間に電流を流して溶接を行うこと
   を特徴とする半導体パッケージの製造方法。
2. 前記リッドの凸状部は、該リッドの上面と直交方向の断面における外周形状が、上方に向かって先細り状に突起する三角形状もしくは円弧形状であること
   を特徴とする請求項１記載の半導体パッケージの製造方法。
3. 前記リッドは、該リッドの上面に第一のメタライズ層が設けられ、該リッドの下面に第二のメタライズ層が設けられ、該ベース基板における前記キャビティの周壁部の上面に第三のメタライズ層が設けられていること
   を特徴とする請求項１または請求項２記載の半導体パッケージの製造方法。
4. 前記リッドの第一のメタライズ層は、隣接する一の前記キャビティの周壁部に対応する位置の凸状部と、他の前記キャビティの周壁部に対応する位置の凸状部との間が、不連続に形成されていること
   を特徴とする請求項１〜３のいずれか一項記載の半導体パッケージの製造方法。
5. 前記一対の電極は、接触面が円筒形状を有するローラ電極であること
   を特徴とする請求項１〜４のいずれか一項記載の半導体パッケージの製造方法。
6. 前記ベース基板には複数の前記キャビティが形成されており、
   隣接する前記キャビティ間を切断することによって、一つの前記キャビティに一つの前記電子部品が搭載され封止された個々のパッケージとして個片化すること
   を特徴とする請求項１〜５のいずれか一項記載の半導体パッケージの製造方法。
7. 上面に開口部を有するキャビティが設けられたベース基板と、前記キャビティ内に搭載された電子部品とを備え、前記ベース基板の上面にリッドが溶接されて、前記キャビティが封止された半導体パッケージであって、
   前記リッドは、上面に前記ベース基板のキャビティの周壁部の位置に対応する矩形の枠状であって且つ同一高さの凸状部が設けられていること
   を特徴とする半導体パッケージ。
8. 前記リッドの凸状部は、該リッドの上面と直交方向の断面における外周形状が、上方に向かって先細り状に突起する三角形状もしくは円弧形状であること
   を特徴とする請求項７記載の半導体パッケージ。
9. 前記リッドは、該リッドの上面に第一のメタライズ層が設けられ、該リッドの下面に第二のメタライズ層が設けられ、該ベース基板における前記キャビティの周壁部の上面に第三のメタライズ層が設けられていること
   を特徴とする請求項７または請求項８記載の半導体パッケージ。

Images