JP2012023314A - Iii族窒化物エピタキシャル基板 - Google Patents

Iii族窒化物エピタキシャル基板 Download PDF

Info

Publication number
JP2012023314A
JP2012023314A JP2010162151A JP2010162151A JP2012023314A JP 2012023314 A JP2012023314 A JP 2012023314A JP 2010162151 A JP2010162151 A JP 2010162151A JP 2010162151 A JP2010162151 A JP 2010162151A JP 2012023314 A JP2012023314 A JP 2012023314A
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
substrate
nitride epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010162151A
Other languages
English (en)
Other versions
JP5543866B2 (ja
Inventor
Tetsuya Ikuta
哲也 生田
Daisuke Hino
大輔 日野
Tomohiko Shibata
智彦 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2010162151A priority Critical patent/JP5543866B2/ja
Publication of JP2012023314A publication Critical patent/JP2012023314A/ja
Application granted granted Critical
Publication of JP5543866B2 publication Critical patent/JP5543866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】従来よりも反りの値を低減させたIII族窒化物エピタキシャル基板を提供することを目的とする。
【解決手段】Si基板と、上記Si基板上に形成された超格子積層体と、上記超格子積層体上にエピタキシャル成長されたIII族窒化物積層体とを具え、上記超格子積層体が、上記Si基板側からAlN材料を含む第1層、AlxGa1-xN(0<x<1)材料を含む第2層、およびAlyGa1−yN(0≦y<1)材料を含む第3層(但し、第2層のAl組成xおよび第3層のAl組成yは、y<xの関係を有する)を順に有する積層体を複数組そなえることを特徴とする。
【選択図】図3

Description

本発明は、III族窒化物エピタキシャル基板、特に、HEMT用のIII族窒化物エピタキシャル基板に関する。
近年、IC用デバイス等の高速化に伴い、高速の電界効果トランジスタ(FET: Field effect transistor)として、高電子移動度トランジスタ(HEMT: High electron mobility transistor)が広く用いられるようになっている。このような電界効果型のトランジスタは、例えば図1に模式的に示されるように、絶縁性基板21上にチャネル層22および電子供給層23を積層し、この電子供給層23の表面にソース電極24、ドレイン電極25およびゲート電極26を配設することにより形成されるのが一般的である。デバイスの動作時には、ソース電極24、電子供給層23、チャネル層22、電子供給層23およびドレイン電極25の順に電子が移動して横方向を主電流導通方向とし、この横方向の電子の移動は、ゲート電極26に印加される電圧により制御される。HEMTにおいて、バンドギャップの異なる電子供給層23およびチャネル層22の接合界面に生じる電子は、通常の半導体内と比較して高速で移動することができる。
このようなHEMT等の電子デバイスの活性材料としては、III族元素と窒素との化合物から成るIII族窒化物半導体が注目されている。また、絶縁性基板としては、低価格で放熱性に優れるという理由から、Si基板が好ましい。
ところが、III族窒化物半導体とSi基板とでは、格子定数や熱膨張係数が大きく異なるため、Si基板上に直接III族窒化物半導体を成長させた場合、成長したIII族窒化物半導体には、歪を緩和するためのクラックや反りが発生し、反りはデバイスプロセスの段階で吸着不良や露光不良が生じる原因となっていた。
そこで、従来は、Si基板とIII族窒化物半導体との間にバッファ層を配置し、上述したクラックや反りを低減させるのが通常であった。このようなバッファ層の例としては、一般に、AlN層およびGaN層を交互に複数積層した超格子状の多層膜が提案されている。
また、特許文献1には、上述した多層膜を介して形成される窒化物半導体の表面の平坦性およびクラック発生の防止を両立する最適な条件について検討した結果、基板と窒化物半導体層との間に、例えばAlNからなる第1のバッファ層と、AlGaNからなる第2のバッファ層とを交互に各々複数層を積層して形成されたAlN系超格子バッファ層を配置することにより、従来よりもクラックの発生を抑制した技術が開示されている。
しかしながら、上記の技術をもってしても、近年における反りやクラックの一層の低減という要求対して十分に応えることができず、さらなる技術の向上が求められていた。
特開2007−67077号公報
本発明は、上記の現状に鑑み開発されたもので、クラックの発生を無くすのは勿論のこと、従来よりも反りを軽減させたIII族窒化物エピタキシャル基板を提供することを目的とする。
本発明者らは、従来よりも反りを軽減させたIII族窒化物エピタキシャル基板を得るために鋭意検討を行ったところ、上述した従来のAlNからなる第1のバッファ層とAlGaNからなる第2のバッファ層に加え、さらに別のバッファ層を介在させることを試みた。この別のバッファ層の配設位置としては、第1のバッファ層と第2のバッファ層との間、もしくは、第2のバッファ層上が考えられるので、この点についてさらに検討を行った。その結果、第2のバッファ層上に所定の組成を有する第3のバッファ層を配設し、これら第1、第2および第3バッファ層を繰返し積層させたところ、反りを効果的に低減できることの知見を得た。
ここで、本発明で言う「反りの値」とは、図2に示される「SORI」によって定義される。SORIとは、非吸着状態の板の主表面上で、ベストフィット基準面上部の最も高い段差を持つ場所の値(最大値A)の絶対値と、ベストフィット基準面下部の最も低い段差を持つ場所の値(最小値B)の絶対値と和(|A|+|B|)をいう。また、本願では、ウェハ中心位置がベストフィット面よりも低い位置にある場合を下凹と定義する。
本発明は、上記の知見に立脚するもので、その要旨構成は以下の通りである。
(1)Si基板と、上記Si基板上に形成された超格子積層体と、上記超格子積層体上にエピタキシャル成長されたIII族窒化物積層体とをそなえ、上記超格子積層体が、上記Si基板側からAlN材料を含む第1層、AlxGa1-xN(0<x<1)材料を含む第2層、およびAlyGa1-yN(0≦y<1)材料を含む第3層(但し、第2層のAl組成xおよび第3層のAl組成yは、y<xの関係を有する)を順次有する積層体を複数組そなえることを特徴とするIII族窒化物エピタキシャル基板。
(2)前記第3層の厚みが、前記第2層の厚みよりも薄い上記(1)に記載のIII族窒化物エピタキシャル基板。
(3)前記第3層の厚みが、0.25〜20nmの範囲である上記(1)または(2)に記載のIII族窒化物エピタキシャル基板。
(4)前記超格子積層体の不純物濃度が、1×1018/cm3以上である上記(1)、(2)または(3)に記載のIII族窒化物エピタキシャル基板。
(5)前記積層体の組数が50〜300の範囲である上記(1)〜(4)のいずれか一に記載のIII族窒化物エピタキシャル基板。
本発明に従い、Si基板とIII族窒化物積層体との間に、Si基板側からAlN材料を含む第1層、AlxGa1-xN(0<x<1)材料を含む第2層、およびAlyGa1-yN(0≦y<1)材料を含む第3層(但し、第2層のAl組成xおよび第3層のAl組成yは、y<xの関係を有する)を順に有する積層体を複数組そなえる超格子積層体を配置することにより、従来よりも反りを軽減させたIII族窒化物エピタキシャル基板を提供することができる。
一般的な電界効果トランジスタを示す模式的断面図である。 「SORI」を説明するための模式図である。 本発明に従うIII族窒化物エピタキシャル基板の模式的断面図である。
以下に、本発明のIII族窒化物エピタキシャル基板の実施形態について図面を参照しながら説明する。図3は、本発明に従うIII族窒化物エピタキシャル基板の断面構造を模式的に示したものである。
図3に示すように、本発明に従うIII族窒化物エピタキシャル基板1は、Si基板2と、Si基板2上に形成された超格子積層体3と、超格子積層体3上にエピタキシャル成長されたIII族窒化物積層体4とをそなえ、超格子積層体3が、Si基板2側からAlN材料を含む第1層3a、AlxGa1-xN(0<x<1)材料を含む第2層3b、およびAlyGa1-yN(0≦y<1)材料を含む第3層3c(但し、第2層のAl組成xおよび第3層のAl組成yは、y<xの関係を有する)を順に有する積層体3Sを複数組そなえる。本発明は、かかる構成とすることにより、従来よりも反りの値を大幅に低減させることができるという顕著な効果を奏するものである。なお、不等号で示される第2層のAl組成xと、第1層および第3層とのAl組成差は、0.01以上とする。
また、AlN、AlGaN、GaNは、本発明の効果を妨げることのない程度にBやInを所定の比率で含むものとしてもよい。
ここに、第1層3aの厚みは、クラックの発生を抑制するために、0.25〜10nmとすることが好ましく、第2層3bの厚みは、同様の理由により、10〜50nmとすることが好ましい。また、第1層3aは、Al組成が1のAlN層であるのが最も好ましいが、本発明において、Al組成が0.9以上のものは実質的にAlN層であるものとみなす。また、第2層3bのAl組成は、横方向及び縦方向の耐圧を向上するため、Alを0.05より多く含むことがのぞましく、超格子のひずみ緩衝効果を引き出しクラックを抑制するには0.5以下が好ましい。さらに、転位の低減効果を引き出すためには、AlN層との組成差が大きいほうが望ましく、0.2以下がより好ましい。
さて、第3層3cは、本発明において特に重要な層である。第3層3cを配置することによって、反りの軽減が達成されるのである。ここに、第3層3cのAl組成は0.05以下が好ましく、例えばGaNが好ましい。第1層、第2層とのAl組成の関係により反りの低減効果をもたらすと共に、横方向成長を促進し、ピットの発生を抑制するからである。第3層3cの厚みは、0.25〜20nmであるのが好ましい。原子層が一層以上あれば効果が確認できるため、一層分の厚みにほぼ対応する0.25nm未満だと、反りの軽減効果に乏しい。一方、上限は格子緩和をせずに成長できる臨界膜厚以下であれば特に限定されるものではないが、20nmを超えると二次元電子ガスが発生し、電流リークの源となるおそれがあるためである。
このように、第3層3cを配設することにより、超格子層内に、圧縮応力を印加することができるので、従来よりも引張応力を抑制でき、反りの値を低減させることができるのである。
加えて、本発明では、図には示されないが、第3層上に、第4層として、第2層とAl組成の近いAlzGa1-zN(y<z<1)材料を含む層をさらに有する積層体を複数組そなえる超格子積層体とすることもできる。
また、積層体3Sの組数は、50〜300の範囲とするのが好ましい。組数を増やせば増やすほど縦方向のリーク電流の抑制及び耐圧向上を図ることができる。しかしながら、組数があまりに多くなると、クラックが発生するという問題が生じるため、組数は300組以下であるのが好ましい。なお、本発明の効果を妨げない程度であれば、第1層3a、第2層3bおよび第3層3c以外の層を挿入したり、界面の組成を傾斜させたりしてもよい。
さらに、超格子積層体3の不純物濃度は、1×1018/cm3以上とするのが好ましい。というのは、濃度が1×1018/cm3に満たないと、バンド不連続に起因したキャリアが発生し、バッファの耐圧が劣化するおそれがあるためである。
不純物元素としてはCやFe等を用いるのが好ましい。濃度の上限は特に指定されるものではないが、III族窒化物積層体4でのピットの発生を抑制する観点から、1×1020/cm3以下とすることが好ましい。
なお、Si基板2の厚みやサイズは、用途に応じて適宜選択することができる。また、Si基板2の面は特に特定されるものでなく、(111),(100),(110)面など、各面の適用が可能であるが、(111)面を用いるのが好ましい。(111)面を用いた場合、III族窒化物の(0001)面が容易に成長でき、表面平坦性が向上できるからである。
また、Si基板2の裏面に他の材料の基板を貼り合わせたり、酸化膜、窒化膜等の保護膜を付けたりすることも可能である。
さらに、Si基板2と超格子積層体3との間には、原料起因のGaとSi基板の反応を防ぐため、AlN材料からなる初期成長層5を設けるのが好ましい。
さらに、III族窒化物積層体4は、例えばGaN材料を含むチャネル層4aおよびAlGaN系材料を含む電子供給層4bを有することができるが、用途に応じて適宜変更可能である。
なお、図3は、代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではない。
(実施例1)
Si基板(直径:150mm(6インチ)、厚さ:625μm、結晶面(111))を、水素および窒素混合雰囲気中で1050℃に加熱した後、MOCVD法を用いて、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、NH3の供給量を調整することにより、初期成長層(AlN材料、厚さ:100nm)を形成した。その後、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、NH3の供給量を調整することにより、上記初期成長層上に、超格子積層体として、第1層(AlN材料、厚さ:4nm)と第2層(Al0.1Ga0.9N材料、厚さ:22nm)と第3層(GaN材料、厚さ:10nm)とを順に成長させ、この積層体を55組形成した。SIMSにて測定した結果、この超格子積層体の平均不純物(C)濃度は1×1019/cm3であった。さらにその上に、横方向電流導電層として機能する、チャネル層(GaN材料、厚さ:1.2μm)と電子供給層(Al0.25Ga0.75N材料、厚さ:30nm)を積層し、III族窒化物エピタキシャル基板を得た。
(比較例1)
超格子積層体として、第1層(AlN材料、厚さ:4nm)と第2層(Al0.1Ga0.9N材料、厚さ:22nm)とを順に成長させ、この積層体を55組形成したこと以外は、実施例1と同様にしてIII族窒化物エピタキシャル基板を得た。
(比較例2)
超格子積層体として、第1層(AlN材料、厚さ:4nm)と第2層(GaN材料、厚さ:22nm)とを順に成長させ、この積層体を55組形成したこと以外は、実施例1と同様にしてIII族窒化物エピタキシャル基板を得た。
(比較例3)
超格子積層体として、第1層(AlN材料、厚さ:4nm)と第2層(GaN材料、厚さ:10nm)と第3層(Al0.1Ga0.9N材料、厚さ:22nm)とを順に成長させ、この積層体を55組形成したこと以外は、実施例1と同様にしてIII族窒化物エピタキシャル基板を得た。
(評価)
実施例1および比較例1〜3の各III族窒化物エピタキシャル基板に対し、形状測定装置(FT-900:NIDEC製)を用いて、反りの値を測定した。結果を表1に示す。なお、測定は、III族窒化物層を積層した側を上にして行った。また、超格子積層体の各層厚さはTEMを用いて確認した。
Figure 2012023314
表1に示されるように、本発明に従う実施例1のIII族窒化物エピタキシャル基板は、比較例1〜3のIII族窒化物エピタキシャル基板と比較して、反りを大幅に低減することができた。
特に、第3層を設けなかった比較例1および2の反りの値がそれぞれ40μm、80μmであり、第3層を第1層と第2層との間に設けた比較例3の反りの値が40μmであるのに対し、第3層を適正に配置した実施例1のそりの値は15μmであり、反りを比較例1や3の半分以下(20μm以下)に大幅に低減できていることがわかる。
また、金属顕微鏡(倍率100倍)で観察すると、比較例2にはクラックの発生が見られたが、実施例1、比較例1および3にはクラックの発生は見られなかった。本実施例1はクラックの抑制と反りの低減の効果を共に得ることができる。
本発明によれば、Si基板とIII族窒化物積層体との間に、Si基板側からAlN材料を含む第1層、AlxGa1-xN(0<x<1)材料を含む第2層、およびAlyGa1-yN(0≦y<1)材料を含む第3層(但し、第2層のAl組成xおよび第3層のAl組成yは、y<xの関係を有する)を順に有する積層体を複数組そなえる超格子積層体を配置することにより、従来よりも反りの値を低減させたIII族窒化物エピタキシャル基板を提供することができる。
1 III族窒化物エピタキシャル基板
2 Si基板
3 超格子積層体
3a 第1層
3b 第2層
3c 第3層
3S 積層体
4 III族窒化物積層体
4a チャネル層
4b 電子供給層
5 初期成長層

Claims (5)

  1. Si基板と、上記Si基板上に形成された超格子積層体と、上記超格子積層体上にエピタキシャル成長されたIII族窒化物積層体とをそなえ、上記超格子積層体が、上記Si基板側から
    AlN材料を含む第1層、
    AlxGa1-xN(0<x<1)材料を含む第2層、および
    AlyGa1-yN(0≦y<1)材料を含む第3層(但し、第2層のAl組成xおよび第3層のAl組成yは、y<xの関係を有する)
    を順次有する積層体を複数組そなえることを特徴とするIII族窒化物エピタキシャル基板。
  2. 前記第3層の厚みが、前記第2層の厚みよりも薄い請求項1に記載のIII族窒化物エピタキシャル基板。
  3. 前記第3層の厚みが、0.25〜20nmの範囲である請求項1または2に記載のIII族窒化物エピタキシャル基板。
  4. 前記超格子積層体の不純物濃度が、1×1018/cm3以上である請求項1、2または3に記載のIII族窒化物エピタキシャル基板。
  5. 前記積層体の組数が50〜300の範囲である請求項1〜4のいずれか一項に記載のIII族窒化物エピタキシャル基板。
JP2010162151A 2010-07-16 2010-07-16 Iii族窒化物エピタキシャル基板 Active JP5543866B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010162151A JP5543866B2 (ja) 2010-07-16 2010-07-16 Iii族窒化物エピタキシャル基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010162151A JP5543866B2 (ja) 2010-07-16 2010-07-16 Iii族窒化物エピタキシャル基板

Publications (2)

Publication Number Publication Date
JP2012023314A true JP2012023314A (ja) 2012-02-02
JP5543866B2 JP5543866B2 (ja) 2014-07-09

Family

ID=45777298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010162151A Active JP5543866B2 (ja) 2010-07-16 2010-07-16 Iii族窒化物エピタキシャル基板

Country Status (1)

Country Link
JP (1) JP5543866B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197645A (ja) * 2013-03-29 2014-10-16 富士通株式会社 化合物半導体装置及びその製造方法
KR20150012119A (ko) * 2013-07-24 2015-02-03 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
US9184241B2 (en) 2012-09-28 2015-11-10 Fujitsu Limited Semiconductor apparatus
US9269799B2 (en) 2012-09-28 2016-02-23 Fujitsu Limited Semiconductor apparatus
US9287369B2 (en) 2012-03-08 2016-03-15 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer
CN109817698A (zh) * 2017-11-20 2019-05-28 Imec 非营利协会 形成用于氮化镓沟道器件的半导体结构的方法
WO2023223375A1 (ja) * 2022-05-16 2023-11-23 日本電信電話株式会社 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602248B (zh) * 2016-08-31 2017-10-11 聯鈞光電股份有限公司 氮化物半導體結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077835A (ja) * 2001-09-06 2003-03-14 Ngk Insulators Ltd Iii族窒化物素子及びiii族窒化物エピタキシャル基板
JP2005158889A (ja) * 2003-11-21 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2010153817A (ja) * 2008-11-27 2010-07-08 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077835A (ja) * 2001-09-06 2003-03-14 Ngk Insulators Ltd Iii族窒化物素子及びiii族窒化物エピタキシャル基板
JP2005158889A (ja) * 2003-11-21 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2010153817A (ja) * 2008-11-27 2010-07-08 Dowa Electronics Materials Co Ltd 電子デバイス用エピタキシャル基板およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
柴田知己他: "傾斜組成多層膜バッファ層と中間層を用いたSi(111)基板上クラックフリーGaN薄膜の成長", 第50回応用物理学関係連合講演会講演予稿集, vol. 第1分冊, JPN6009024655, 27 March 2003 (2003-03-27), JP, pages 410, ISSN: 0002736957 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287369B2 (en) 2012-03-08 2016-03-15 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer
US9508804B2 (en) 2012-03-08 2016-11-29 Kabushiki Kaisha Toshiba Nitride semiconductor element and nitride semiconductor wafer
US9184241B2 (en) 2012-09-28 2015-11-10 Fujitsu Limited Semiconductor apparatus
US9269799B2 (en) 2012-09-28 2016-02-23 Fujitsu Limited Semiconductor apparatus
JP2014197645A (ja) * 2013-03-29 2014-10-16 富士通株式会社 化合物半導体装置及びその製造方法
US9312341B2 (en) 2013-03-29 2016-04-12 Fujitsu Limited Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same
KR20150012119A (ko) * 2013-07-24 2015-02-03 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
KR102077674B1 (ko) * 2013-07-24 2020-02-14 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
CN109817698A (zh) * 2017-11-20 2019-05-28 Imec 非营利协会 形成用于氮化镓沟道器件的半导体结构的方法
WO2023223375A1 (ja) * 2022-05-16 2023-11-23 日本電信電話株式会社 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法

Also Published As

Publication number Publication date
JP5543866B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
JP5543866B2 (ja) Iii族窒化物エピタキシャル基板
KR101205020B1 (ko) 전자 디바이스용 에피택셜 기판 및 그 제조 방법
JP5781292B2 (ja) 窒化物半導体素子および窒化物半導体パッケージ
US10727303B2 (en) Group III nitride epitaxial substrate and method for manufacturing the same
US8426893B2 (en) Epitaxial substrate for electronic device and method of producing the same
US8946863B2 (en) Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing
JP5689245B2 (ja) 窒化物半導体素子
US11335780B2 (en) Epitaxial structure
JP6883007B2 (ja) 窒化物半導体装置
US11664426B2 (en) Semiconductor device with strain relaxed layer
WO2015045412A1 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP5546301B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
KR20210045835A (ko) 반도체 박막 구조체 및 이를 포함하는 전자 소자
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
US11616135B2 (en) High electron mobility transistor and method of forming the same
TWI441331B (zh) A epitaxial substrate for electronic components and a method for manufacturing the same
JP6404738B2 (ja) 電子デバイス用エピタキシャル基板および高電子移動度トランジスタならびにそれらの製造方法
KR20160100182A (ko) 반도체 장치
JP2016167473A (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140509

R150 Certificate of patent or registration of utility model

Ref document number: 5543866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250