JP2012019550A - 半導体装置 - Google Patents

Abstract

【課題】ダイオード内蔵ＩＧＢＴを備えた半導体装置において、ダイオード素子とＩＧＢＴ素子のゲート信号との干渉を回避してダイオードの順方向損失増加を防止する。
【解決手段】メイン用のダイオード素子２２ａに流れる電流を電流検出用のダイオードセンス素子２２ｂおよびセンス抵抗３０にて検出する。他方、フィードバック回路部４０にてセンス抵抗３０の両端の電位差Ｖｓがモニタされると共に、当該電位差Ｖｓに基づいてダイオード素子２２ａに電流が流れているか否かが判定される。そして、ダイオード素子２２ａに電流が流れていると判定された場合、フィードバック回路部４０からＩＧＢＴ素子２１ａの駆動を停止させる停止信号がＡＮＤ回路１０に入力され、ＡＮＤ回路１０にてＩＧＢＴ素子２１ａの駆動が停止される。
【選択図】図１

Description

本発明は、ダイオード内蔵ＩＧＢＴ素子を備えた半導体装置に関し、特にダイオード素子とＩＧＢＴ素子とが干渉しないようにしたものに関する。

従来より、ダイオード素子とＩＧＢＴ素子とが同一の半導体基板に設けられたダイオード内蔵ＩＧＢＴ素子が提案されている（例えば特許文献１参照）。このダイオード内蔵ＩＧＢＴ素子は、ダイオード素子のアノード電極とＩＧＢＴ素子のエミッタ電極とが共通電極とされ、ダイオード素子のカソード電極とＩＧＢＴ素子のコレクタ電極とが共通電極とされる構造になっている。このダイオード内蔵ＩＧＢＴ素子は例えばインバータ回路に組み入れられ、負荷をＰＷＭ制御するものとして用いられる。

特開平６−３５１２２６号公報

しかしながら、上記従来のダイオード内蔵ＩＧＢＴ素子をインバータ回路に組み入れた場合、ＩＧＢＴ素子のゲート信号は原則、上下アームに位相反転した信号となるため、例えば、ダイオード素子がフリーホイール動作するタイミングでもＩＧＢＴ素子にゲート信号が入力される。つまり、ダイオード素子の動作とＩＧＢＴ素子の動作とが同時に起こる。なお、ＩＧＢＴ素子の動作とは、より詳しくはＩＧＢＴ素子にゲート信号が入力されることを指す。

このように、ダイオード素子の動作とＩＧＢＴ素子の動作とが同時に起こると、上記のように各電極が共通とされているため、ＩＧＢＴ素子のチャネルがオンするとダイオード素子のアノードとカソードとが同電位になろうとする。これにより、ＩＧＢＴ素子のゲート電位によってボディーダイオードが順方向動作しにくくなる。その結果、ダイオード素子の順方向電圧Ｖｆが増加し、ダイオード素子の順方向損失が増加してしまうという問題があった。

このような問題をデバイス構造で回避する方法として、例えばProceedings of 2004 International Symposium on Power Semiconductor Devices & ICs, pp261-264に示されるように、ＩＧＢＴセルのボディーダイオードとは別にダイオード専用域、すなわちゲートが存在しない領域を設けることも考えられる。しかし、ＩＧＢＴ素子として動作しない領域、つまりダイオード動作のみを行う領域が増えてしまう。このため、チップサイズを維持してダイオード専用域を設けると、ＩＧＢＴ素子のオン電圧が増加してしまう。なお、ダイオード素子のオン電圧を固定すると、チップサイズが増加してしまう。

本発明は、上記点に鑑み、ダイオード内蔵ＩＧＢＴ素子を備えた半導体装置において、ダイオード素子の動作とＩＧＢＴ素子の動作との干渉を回避してダイオードの順方向損失増加を防止することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、ゲートに入力される駆動信号によって駆動されるＩＧＢＴ素子（２１ａ）と、ダイオード素子（２２ａ）とダイオード素子（２２ａ）に流れる電流に比例した電流が流れるダイオードセンス素子（２２ｂ）とを有するダイオード部（２２）とを備え、ＩＧＢＴ素子（２１ａ）とダイオード部（２２）とが同一の半導体基板に設けられてなるダイオード内蔵ＩＧＢＴ素子（２０）と、ダイオードセンス素子（２２ｂ）に接続されるセンス抵抗（３０）と、外部から入力した駆動信号を通過させてＩＧＢＴ素子（２１ａ）のゲートに入力するものであって、ダイオード素子（２２ａ）に流れる電流を検出し、ダイオード素子（２２ａ）に電流が流れていない場合、外部から入力される駆動信号の通過を許可する一方、ダイオード素子（２２ａ）に電流が流れている場合、駆動信号の通過を停止するフィードバック手段（１０、４０）とを備えていることを特徴とする。

これにより、ダイオード素子（２２ａ）に電流が流れている場合、ＩＧＢＴ素子（２１ａ）の駆動を停止させることができる。すなわち、ダイオード素子（２２ａ）に電流が流れている場合、ＩＧＢＴ素子（２１ａ）に当該ＩＧＢＴ素子（２１ａ）を駆動させるためのゲート信号が入力されないようにしているため、ダイオード素子（２２ａ）の動作とＩＧＢＴ素子（２１ａ）の動作との干渉を回避することができる。

したがって、ダイオード素子（２２ａ）とＩＧＢＴ素子（２１ａ）とが同時にオンするために、ＩＧＢＴ素子（２１ａ）と同一の半導体基板に形成されたダイオード素子（２２ａ）が順方向動作しにくくなることで起こるダイオード素子（２２ａ）の順方向電圧の増加を回避することができる。こうして、ダイオード素子（２２ａ）の順方向電圧の損失増加を防止することができる。

また、請求項１に記載の発明では、ダイオード内蔵ＩＧＢＴ素子（２０）は、第１導電型の層（９１）を含む半導体基板と、半導体基板の表面側に形成された第２導電型ウェル（９２）と、第２導電型ウェル（９２）の表層部に形成された第１導電型エミッタ領域（９３）と、第１導電型エミッタ領域（９３）および第２導電型ウェル（９２）を貫通して第１導電型の層（９１）に達すると共に第２導電型ウェル（９２）の一部を囲むように形成されたトレンチと、トレンチの壁面に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極とにより構成された複数のトレンチゲート構造（９４）と、半導体基板の裏面側に該裏面の面方向に交互に繰り返し形成された第１導電型領域（９５）および第２導電型領域（９６）とを備えて構成されており、半導体基板において第１導電型領域（９５）に対応した部位がダイオード素子（２２ａ）として動作し、半導体基板において第２導電型領域（９６）に対応した部位がＩＧＢＴ素子（２１ａ）として動作するようになっており、半導体基板において第１導電型領域（９５）の反対側に設けられた第２導電型ウェル（９２）のうち、トレンチゲート構造（９４）によって囲まれた領域がＩＧＢＴ素子（２１ａ）のエミッタに電気的に接続されていることを特徴とする。

このように、ダイオード素子（２２ａ）のカソードとなる第１導電型領域（９５）上の第２導電型ウェル（９２）がエミッタに接続されるため、ダイオード面積を増加させることができる。これにより、ダイオード素子（２２ａ）の順方向電圧を低減することができる。

請求項２に記載の発明では、第１導電型領域（９５）に対応した第２導電型ウェル（９２）のうち第１導電型領域（９５）と第２導電型領域（９６）との境界からもっとも離れた中央部（９７）には第２導電型ウェル（９２）のみが形成され、トレンチゲート構造（９４）は境界と中央部（９７）との間に設けられていることを特徴とする。

これにより、ＩＧＢＴ素子（２１ａ）の動作への影響を小さくすることができ、さらにダイオード素子（２２ａ）の有効面積を広げることができる。このため、ダイオード素子（２２ａ）の特性や順方向電圧のみをより下げることができる。

請求項３に記載の発明では、ダイオード内蔵ＩＧＢＴ素子（２０）は、ＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）を備え、ＩＧＢＴセンス素子（２１ｂ）はセンス抵抗（３０）に接続されており、フィードバック手段（１０、４０）は、ＩＧＢＴ素子（２１ａ）に過剰電流が流れていることを示す過電流検知閾値（Ｖｔｈ２）を有しており、電位差（Ｖｓ）と過電流検知閾値（Ｖｔｈ２）とを比較し、電位差（Ｖｓ）が過電流検知閾値（Ｖｔｈ２）よりも小さいとき、駆動信号の通過を許可してＩＧＢＴ素子（２１ａ）をオンする一方、電位差（Ｖｓ）が過電流検知閾値（Ｖｔｈ２）よりも大きいとき、駆動信号の通過を停止してＩＧＢＴ素子（２１ａ）をオフするようになっていることを特徴とする。

このように、ＩＧＢＴ素子（２１ａ）に流れる電流をセンシングするＩＧＢＴセンス素子（２１ｂ）を設けることで、ＩＧＢＴ素子（２１ａ）に過剰電流が流れている場合、ＩＧＢＴ素子（２１ａ）の駆動を停止することができる。これにより、ＩＧＢＴ素子（２１ａ）の破壊を防止することができる。
（補正後の請求項１＋α；太字は記載不備回避のための追加部分）
請求項４に記載の発明では、ダイオード内蔵ＩＧＢＴ素子（２０）は、ＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）を備え、ダイオード素子（２２ａ）と同一の構造であると共にダイオード素子（２２ａ）に流れる電流に比例した電流が流れるダイオードセンス素子（２２ｂ）と、ＩＧＢＴ素子（２１ａ）と同一の構造であると共にＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）と、が１つの電流センス素子（６１）として構成されており、フィードバック手段（１０、４０）は、外部から入力した駆動信号を通過させてＩＧＢＴ素子（２１ａ）のゲートに入力するものであって、ダイオード素子（２２ａ）に電流が流れていることを示す第１ダイオード電流検知閾値（Ｖｔｈ１）を有しており、センス抵抗（３０）の両端の電位差（Ｖｓ）を入力してこの電位差（Ｖｓ）と第１ダイオード電流検知閾値（Ｖｔｈ１）とを比較し、電位差（Ｖｓ）が第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きいとき、駆動信号の通過を許可してＩＧＢＴ素子（２１ａ）をオンする一方、電位差（Ｖｓ）が第１ダイオード電流検知閾値（Ｖｔｈ１）よりも小さいとき、駆動信号の通過を停止してＩＧＢＴ素子（２１ａ）をオフするようになっており、ＩＧＢＴセンス素子（２１ｂ）はセンス抵抗（３０）に接続されており、フィードバック手段（１０、４０）は、ＩＧＢＴ素子（２１ａ）に過剰電流が流れていることを示す過電流検知閾値（Ｖｔｈ２）を有しており、電位差（Ｖｓ）と過電流検知閾値（Ｖｔｈ２）とを比較し、電位差（Ｖｓ）が過電流検知閾値（Ｖｔｈ２）よりも小さいとき、駆動信号の通過を許可してＩＧＢＴ素子（２１ａ）をオンする一方、電位差（Ｖｓ）が過電流検知閾値（Ｖｔｈ２）よりも大きいとき、駆動信号の通過を停止してＩＧＢＴ素子（２１ａ）をオフするようになっていることを特徴とする。

請求項５に記載の発明では、ダイオード内蔵ＩＧＢＴ素子（２０）が作動することにより発生する熱の温度に応じた順方向電圧（Ｖｍ）を出力する感温ダイオード素子（５０）を備えており、フィードバック手段（１０、４０）は、第１ダイオード電流検知閾値（Ｖｔｈ１）と、第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい第２ダイオード電流検知閾値（Ｖｔｈ１’）とを有しており、感温ダイオード素子（５０）から入力した順方向電圧（Ｖｍ）がダイオード内蔵ＩＧＢＴ素子（２０）の高温状態を示す温度閾値を超えるとき、センス抵抗（３０）の両端の電位差（Ｖｓ）と第２ダイオード電流検知閾値（Ｖｔｈ１’）とを比較するようになっていることを特徴とする。

これによると、ダイオード内蔵ＩＧＢＴ素子（２０）が高温状態になった場合、ダイオード素子（２２ａ）に流れる電流が微少であっても、ダイオード素子（２２ａ）に電流が流れていることを判定することができる。これにより、ダイオード内蔵ＩＧＢＴ素子（２０）が高温状態であってダイオード素子（２２ａ）に小電流が流れたとき、ＩＧＢＴ素子（２１ａ）の駆動を停止することができるため、ダイオード内蔵ＩＧＢＴ素子（２０）が高温によって破壊されてしまうことを防止することができる。

請求項６に記載の発明では、ダイオード内蔵ＩＧＢＴ素子（２０）が作動することにより発生する熱の温度に応じた順方向電圧（Ｖｍ）を出力する感温ダイオード素子（５０）を備えており、フィードバック手段（１０、４０）は、ダイオード内蔵ＩＧＢＴ素子（２０）の高温状態を示す温度閾値を有し、感温ダイオード素子（５０）から入力した順方向電圧（Ｖｍ）が温度閾値を超えないときには、電位差（Ｖｓ）に関わらず駆動信号の通過を許可して駆動信号に従ってＩＧＢＴ素子（２１ａ）を駆動し、順方向電圧（Ｖｍ）が温度閾値を超えるときには、電位差（Ｖｓ）を用いたフィードバック制御を行うことを特徴とする。

これにより、ダイオード内蔵ＩＧＢＴ素子（２０）が高温になったときにのみフィードバック制御を行うようにすることができる。これにより、ダイオード内蔵ＩＧＢＴ素子（２０）が高温によって破壊されてしまうことを防止することができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態に係る半導体装置の回路図である。 第１実施形態において、センス抵抗の両端の電位差Ｖｓ、ダイオード電流検知閾値Ｖｔｈ１、過電流検知閾値Ｖｔｈ２、およびフィードバック回路の出力の関係を示した図である。 本発明の第２実施形態に係る半導体装置の回路図である。 第２実施形態において、センス抵抗の両端の電位差Ｖｓ、第１ダイオード電流検知閾値Ｖｔｈ１、第２ダイオード電流検知閾値Ｖｔｈ１’、過電流検知閾値Ｖｔｈ２、およびフィードバック回路の出力の関係を示した図である。 （ａ）は第３実施形態に係る半導体チップの全体模式図、（ｂ）は（ａ）に収納される半導体装置の回路図である。 （ａ）は、第４実施形態に係る半導体チップの全体模式図、（ｂ）は（ａ）に示される半導体チップの裏面構造を示した図である。 本発明の第５実施形態に係る半導体装置の回路図である。 ダイオード素子に流れる電流とセンス抵抗の両端に生じる電位差Ｖｓとの関係を示した図である。 （ａ）はＡＮＤ回路から出力されるゲート電位Ｖｇに対する第１フィードバック回路の出力を示した図であり、（ｂ）は電位差Ｖｓに対する第２フィードバック回路の出力を示した図である。 本発明の第６実施形態に係る半導体装置の回路図である。 （ａ）は電位差Ｖｓに対するＩＧＢＴフィードバック回路の出力を示した図であり、（ｂ）は電位差Ｖｓに対するダイオードシュミット回路の出力を示した図である。 本発明の第７実施形態に係る半導体装置の回路図である。 （ａ）は電位差Ｖｓ１に対するＩＧＢＴセンスフィードバック回路の出力を示した図であり、（ｂ）は電位差Ｖｓ２に対するダイオードセンスシュミット回路の出力を示した図である。 第８実施形態に係る半導体チップの平面図である。 （ａ）は第９実施形態に係るＩＧＢＴ素子のコレクタ電流とセンス抵抗の両端に生じる電位差Ｖｓとの実際の関係を示した図であり、（ｂ）は（ａ）に対する理想の関係を示した図である。 本発明の第１１実施形態に係るダイオード内蔵ＩＧＢＴ素子の断面図である。 本発明の第１２実施形態に係るダイオード内蔵ＩＧＢＴ素子の断面図である。 本発明の第１３実施形態に係るダイオード内蔵ＩＧＢＴ素子の断面図である。 本発明の第１４実施形態に係るダイオード内蔵ＩＧＢＴ素子の断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるＮ型、Ｎ−型、Ｎ＋型は本発明の第１導電型に対応し、Ｐ型、Ｐ＋型は本発明の第２導電型に対応している。

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えば、ＥＨＶ用インバータモジュールに使われるパワースイッチング素子（以下、ダイオード内蔵ＩＧＢＴ素子という）として用いられる。

図１は、本実施形態に係る半導体装置の回路図である。この図に示されるように、半導体装置は、ＡＮＤ回路１０と、ダイオード内蔵ＩＧＢＴ素子２０と、センス抵抗３０と、フィードバック回路４０とを備えて構成されている。

ＡＮＤ回路１０は、入力されるすべての信号がＨｉレベルのとき、Ｈｉレベルの信号を出力するロジック回路であり、いわゆるＡＮＤ回路である。このＡＮＤ回路１０には、ダイオード内蔵ＩＧＢＴ素子２０を駆動するための外部からのＰＷＭゲート信号とフィードバック回路４０の出力とが入力されるようになっている。なお、ＰＷＭゲート信号は外部のＰＷＭ信号発生回路等で生成され、ＡＮＤ回路１０の入力端子に入力されるようになっている。また、ＰＷＭゲート信号は本発明の駆動信号に相当する。

ダイオード内蔵ＩＧＢＴ素子２０は、ＩＧＢＴ部２１とダイオード部２２とにより構成されたものである。このようなダイオード内蔵ＩＧＢＴ素子２０は、ＩＧＢＴ部２１とダイオード部２２とが同一の半導体基板に形成されたものである。

ＩＧＢＴ部２１は、負荷等に接続されるメイン用のＩＧＢＴ素子２１ａと、メイン用のＩＧＢＴ素子２１ａに流れる電流を検出するために用いられる電流検出用のＩＧＢＴセンス素子２１ｂとを備えている。これらＩＧＢＴ素子２１ａおよびＩＧＢＴセンス素子２１ｂはそれぞれ同一の構造に形成される。ＩＧＢＴセンス素子２１ｂには、ＩＧＢＴ素子２１ａに流れる電流に比例した電流が流れるようになっている。これらＩＧＢＴ素子２１ａおよびＩＧＢＴセンス素子２１ｂは、例えばトレンチゲート構造により構成されるものであり、ゲートはそれぞれ共通化されている。

なお、ＩＧＢＴ素子２１ａおよびＩＧＢＴセンス素子２１ｂとして、例えば、Ｎ−型ドリフト層の表層部に、チャネル領域を設定するＰ型ベース領域が形成され、Ｐ型ベース領域の表層部にＮ＋型ソース領域が形成されており、Ｎ＋型ソース領域およびＰ型ベース領域を貫通してＮ−型ドリフト層に達するようにトレンチが形成され、さらにトレンチの内壁にＳｉＯ_２で構成されたゲート絶縁膜とＰｏｌｙＳｉで構成されたゲート電極とが順に形成され、これらトレンチ、ゲート絶縁膜、ゲート電極からなるトレンチゲート構造が構成されているものを採用することができる。

これらメイン用のＩＧＢＴ素子２１ａおよび電流検出用のＩＧＢＴセンス素子２１ｂにおけるゲート電圧の制御は、ＡＮＤ回路１０を通過したＰＷＭゲート信号によって行われるようになっている。すなわち、例えば、ＡＮＤ回路１０の通過を許可されたＰＷＭゲート信号がＨｉレベルの信号であればＩＧＢＴ素子２１ａをオンして駆動することができ、ＰＷＭゲート信号がＬｏｗレベルの信号であればＩＧＢＴ素子２１ａをオフして駆動を停止させることができる。他方、ＰＷＭゲート信号がＡＮＤ回路１０の通過を停止された場合、ＩＧＢＴ素子２１ａおよびＩＧＢＴセンス素子２１ｂは駆動されない。

また、ＩＧＢＴ素子２１ａのコレクタに図示しない負荷や電源等が接続され、ＩＧＢＴ素子２１ａのコレクタ−エミッタ間にメイン電流が流れる。電流検出セル側のＩＧＢＴセンス素子２１ｂのコレクタは、メインセル側のＩＧＢＴ素子２１ａのコレクタと共通化されており、電流検出セル側のＩＧＢＴセンス素子２１ｂのエミッタはセンス抵抗３０の一端に接続されている。センス抵抗３０の他端はＩＧＢＴ素子２１ａのエミッタに接続されている。これにより、電流検出セル側のＩＧＢＴセンス素子２１ｂのエミッタから流れる電流検出用のセンス電流、すなわちメイン用のＩＧＢＴ素子２１ａに流れる電流に比例する電流がセンス抵抗３０を流れ、センス抵抗３０の両端の電位差Ｖｓがフィードバック回路４０にフィードバックされるようになっている。

ダイオード部２２はＩＧＢＴ素子２１ａに流れる負荷電流を転流させるためのものであり、ＩＧＢＴ素子２１ａに接続されるメイン用のダイオード素子２２ａと、メイン用のダイオード素子２２ａに流れる電流を検出するために用いられる電流検出用のダイオードセンス素子２２ｂとを備えている。これらメイン用のダイオード素子２２ａと電流検出用のダイオードセンス素子２２ｂとの各カソードは共通化されている。

ダイオード部２２のうちダイオード素子２２ａのアノードはＩＧＢＴ素子２１ａのエミッタに接続され、ダイオードセンス素子２２ｂのアノードはセンス抵抗３０の一端に接続されている。また、ダイオード素子２２ａおよびダイオードセンス素子２２ｂのカソードはＩＧＢＴ素子２１ａのコレクタに接続されている。

なお、ダイオード素子２２ａおよびダイオードセンス素子２２ｂとして、例えば、半導体基板の表層部にＩＧＢＴ部２１と同様のトレンチゲート構造が多数形成されていると共に、Ｎ型シリコン基板の裏面上にＮ＋型領域が設けられた構造を採用することができる。このような構成において、ＩＧＢＴ部２１を構成するＰ型ベース領域とＮ−型ドリフト層とをＰＮダイオードとして機能させることができる。

フィードバック回路４０は、ダイオード素子２２ａに電流が流れているか否か、ＩＧＢＴ素子２１ａに過剰電流が流れているか否かを判定し、判定結果に従ってＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を許可または停止させるものである。このため、フィードバック回路４０は、ダイオード素子２２ａに電流が流れていることを判定するために用いるダイオード電流検知閾値Ｖｔｈ１と、ＩＧＢＴ素子２１ａに過剰電流が流れていることを判定するために用いる過電流検知閾値Ｖｔｈ２とを有している。なお、本実施形態では、これらダイオード電流検知閾値Ｖｔｈ１や過電流検知閾値Ｖｔｈ２は電圧値になっている。

ＩＧＢＴ素子２１ａが正常に駆動される場合、すなわちダイオード素子２２ａに電流が流れない場合、ＩＧＢＴセンス素子２１ｂからセンス抵抗３０に電流が流れる。このため、ＩＧＢＴ素子２１ａのエミッタの電位を基準とするとセンス抵抗３０の両端の電位差Ｖｓは正の値となる。逆に、ダイオード素子２２ａに電流が流れる場合、センス抵抗３０からダイオードセンス素子２２ｂに電流が流れる。このため、ＩＧＢＴ素子２１ａのエミッタを基準とするとセンス抵抗３０の両端の電位差Ｖｓは負となる。したがって、ダイオード素子２２ａに電流が流れていることを検出するため、ダイオード電流検知閾値Ｖｔｈ１を負の値とする。

他方、ＩＧＢＴ素子２１ａが正常に駆動される場合、上記のように、センス抵抗３０の両端の電位差Ｖｓは正の値となる。しかし、ＩＧＢＴ素子２１ａに過剰電流が流れる場合、ＩＧＢＴセンス素子２１ｂからセンス抵抗３０に流れるセンス電流の値は大きくなるため、過電流検知閾値Ｖｔｈ２を正の値とする。

このようなフィードバック回路４０は、ＩＧＢＴ素子２１ａを駆動する場合、ＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を許可する出力をする一方、センス抵抗３０の両端の電位差Ｖｓを入力し、当該電位差Ｖｓがダイオード電流検知閾値Ｖｔｈ１よりも小さい場合もしくは過電流検知閾値Ｖｔｈ２よりも大きい場合、ＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を停止させる出力をする。また、フィードバック回路４０は、例えばオペアンプ等の回路が組み合わされて構成されるものである。以上が、本実施形態に係る半導体装置の全体構成である。

なお、上記のＡＮＤ回路１０およびフィードバック回路４０は、本発明のフィードバック手段に相当する。

次に、上記半導体装置の作動について、図２を参照して説明する。図２は、センス抵抗３０の両端の電位差Ｖｓ、ダイオード電流検知閾値Ｖｔｈ１、過電流検知閾値Ｖｔｈ２、およびフィードバック回路４０の出力の関係を示した図である。まず、半導体装置の通常の作動について説明する。

ＰＷＭ信号発生回路等の外部回路にて半導体装置のＩＧＢＴ素子２１ａを駆動するための駆動信号としてＰＷＭゲート信号が生成され、ＡＮＤ回路１０に入力される。他方、ダイオード素子２２ａはオフになっており、ダイオードセンス素子２２ｂにも電流は流れない。このため、センス抵抗３０のうちＩＧＢＴセンス素子２１ｂに接続される一端側の電位がＩＧＢＴ素子２１ａのエミッタに接続される他端側よりも高くなり、ＩＧＢＴ素子２１ａのエミッタを基準とするセンス抵抗３０の両端の電位差Ｖｓは正の値となる。

したがって、図２に示されるように、電位差Ｖｓは負のダイオード電流検知閾値Ｖｔｈ１よりも大きいため、フィードバック回路４０にてダイオード素子２２ａに電流が流れていないと判定される。これにより、フィードバック回路４０の出力は、図２に示されるようなＨｉレベルとされ、ＡＮＤ回路１０に入力される。そして、ＡＮＤ回路１０にＨｉレベルのＰＷＭゲート信号およびフィードバック回路４０の出力が入力されると、ＰＷＭゲート信号はＡＮＤ回路１０の通過が許可されてＩＧＢＴ部２１に入力され、ＩＧＢＴ部２１がオンする。こうして、ＩＧＢＴ素子２１ａが駆動され、ＩＧＢＴ素子２１ａのコレクタもしくはエミッタに接続された図示しない負荷に電流が流れる。

ダイオード素子２２ａに電流が流れる場合、センス抵抗３０のうちＩＧＢＴ素子２１ａのエミッタに接続された他端がＩＧＢＴセンス素子２１ｂのエミッタに接続された一端よりも電位が高くなるため、ＩＧＢＴ素子２１ａのエミッタを基準とするセンス抵抗３０の両端の電位差Ｖｓは負となる。

このため、電位差Ｖｓがダイオード電流検知閾値Ｖｔｈ１よりも小さくなった場合、フィードバック回路４０にてダイオード素子２２ａに電流が流れていると判定される。これにより、フィードバック回路４０の出力はＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を停止する出力とされ、ＡＮＤ回路１０に入力される。

したがって、ＡＮＤ回路１０からＩＧＢＴ部２１を駆動する信号が入力されないため、ＩＧＢＴ素子２１ａの駆動が停止される。つまり、ダイオード素子２２ａの順方向動作時にＩＧＢＴ素子２１ａは動作しない。

これによると、ＩＧＢＴ素子２１ａとダイオード素子２２ａとが同一の半導体基板に形成されることにより、ダイオード素子２２ａが順方向動作する際にＩＧＢＴ素子２１ａのチャネルがオンすることで、ダイオード素子２２ａのアノードとカソードとが同電位になろうとすることはなく、ＩＧＢＴ素子２１ａのゲート電位によってダイオード素子２２ａが順方向動作しにくくなることはない。すなわち、ダイオード素子２２ａの動作とＩＧＢＴ素子２１ａの動作、より詳しくはダイオード素子２２ａとＩＧＢＴ素子２１ａのゲート信号との干渉を回避することができる。これにより、ダイオード素子２２ａの順方向電圧の増加を回避することができるので、ダイオード素子２２ａの順方向電圧の損失増加を防止することができる。

他方、ＩＧＢＴ素子２１ａに過剰電流が流れる場合、ＩＧＢＴセンス素子２１ｂからセンス抵抗３０に流れるセンス電流も過剰電流に比例して大きくなる。当該電位差ＶｓはＩＧＢＴ素子２１ａが正常に動作する際にＩＧＢＴ素子２１ａに電流が流れる場合の電位差Ｖｓよりも高くなる。

したがって、電位差Ｖｓが過電流検知閾値Ｖｔｈ２よりも大きくなった場合、フィードバック回路４０にてＩＧＢＴ素子２１ａに過剰電流が流れていると判定される。これにより、上記と同様に、フィードバック回路４０の出力によってＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過が停止され、ＩＧＢＴ素子２１ａの駆動が停止される。こうして、ＩＧＢＴ素子２１ａに流れる過剰電流によってＩＧＢＴ素子２１ａが破壊されてしまうことを防止することができる。

上記のように、本実施形態では、ダイオード電流検知閾値Ｖｔｈ１および過電流検知閾値Ｖｔｈ２を設けている。これにより、ＩＧＢＴ素子２１ａのエミッタを基準としたときのセンス抵抗３０の両端の電位差Ｖｓがダイオード電流検知閾値Ｖｔｈ１以上、かつ、過電流検知閾値Ｖｔｈ２以下の場合、フィードバック回路４０の出力はＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を許可する出力となる。

以上説明したように、本実施形態では、ダイオード素子２２ａに流れる電流を、ダイオードセンス素子２２ｂおよびセンス抵抗３０にてセンシングすることが特徴となっている。すなわち、ＩＧＢＴセンス素子２１ｂに接続されたセンス抵抗３０の両端の電位差Ｖｓをモニタすることにより、ダイオード素子２２ａに電流が流れているかを判定し、当該判定結果に従って、フィードバック回路４０の出力によって、ＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を許可または停止することを特徴としている。

これによると、ダイオード素子２２ａに電流が流れる場合、ＩＧＢＴ素子２１ａの駆動が停止される、すなわちＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過が停止され、ＩＧＢＴ素子２１ａの動作が停止される。このため、ＩＧＢＴ素子２１ａの動作とダイオード素子２２ａの動作とが干渉しないようにすることができる。これにより、ダイオード素子２２ａが動作する際にＩＧＢＴ素子２１ａが動作することで生じるダイオード素子２２ａの順方向電圧Ｖｆの増加を防止でき、ひいてはダイオード素子２２ａの順方向電圧Ｖｆの増加に伴う順方向損失の増加を防止することができる。

また、フィードバック回路４０は、センス抵抗３０に流れる電流をセンシングすることで、ＩＧＢＴ素子２１ａに過剰電流が流れているかを判定している。そして、フィードバック回路４０にてＩＧＢＴ素子２１ａに過剰電流が流れていると判定されると、ＩＧＢＴ素子２１ａの駆動を停止することができる。これにより、ＩＧＢＴ素子２１ａの破壊を防止することができる。

さらに、ＡＮＤ回路１０、センス抵抗３０、フィードバック回路４０を採用した半導体装置を構成することで、ダイオード内蔵ＩＧＢＴ素子２０の素子構造を変更する必要もなく、チップサイズを増加させる必要もない。

（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、半導体装置の温度検出を行い、当該温度検出に従ってダイオード電流検知閾値Ｖｔｈ１を変更することが特徴となっている。

図３は、本実施形態に係る半導体装置の回路図である。この図に示されるように、本実施形態に係る半導体装置は、図１に示される構成に感温ダイオード素子５０が備えられた構成となっている。

感温ダイオード素子５０は、半導体装置の温度、より詳しくはダイオード内蔵ＩＧＢＴ素子２０の温度を測定するために用いられるものである。この感温ダイオード素子５０は、温度に応じた電圧を出力するもの、すなわち順方向電圧の値が変化するものであり、ダイオード内蔵ＩＧＢＴ素子２０が作動することにより発生する熱に応じた順方向電圧を出力するものである。

このような感温ダイオード素子５０は、例えば、半導体基板上に形成された絶縁膜上に多結晶ＳｉがＮ型層、Ｐ型層としてそれぞれ形成されることで構成される。図３に示されるように、本実施形態では４つの感温ダイオード素子５０が直列に接続され、グランドに対する感温ダイオード素子５０のトータルの順方向電圧Ｖｍがフィードバック回路４０に入力される回路形態になっている。

感温ダイオード素子５０にはフィードバック回路４０から一定電流が流されるようになっている。そして、上述のように、温度に応じて変化した感温ダイオード素子５０の順方向電圧Ｖｍがフィードバック回路４０に入力される。

また、本実施形態では、フィードバック回路４０は２つのダイオード電流検知閾値Ｖｔｈ１、Ｖｔｈ１’を有している。以下では、Ｖｔｈ１を第１ダイオード電流検知閾値とし、Ｖｔｈ１’を第２ダイオード電流検知閾値とする。第２ダイオード電流検知閾値Ｖｔｈ１’は、第１ダイオード電流検知閾値Ｖｔｈ１よりも大きい値になっている。

さらに、フィードバック回路４０は、感温ダイオード素子５０から入力される順方向電圧Ｖｍがダイオード内蔵ＩＧＢＴ素子２０の高温状態を示す温度閾値を超えると判定した場合、第１ダイオード電流検知閾値Ｖｔｈ１ではなく第２ダイオード電流検知閾値Ｖｔｈ１’とセンス抵抗３０の両端の電位差Ｖｓとを比較する。

すなわち、フィードバック回路４０は、ダイオード内蔵ＩＧＢＴ素子２０が高温状態になっている場合、ダイオード素子２２ａに流れる電流が微少であっても、ダイオード素子２２ａに電流が流れていることを判定しやすくする。これにより、フィードバック回路４０は、ダイオード素子２２ａに微少電流が流れた場合でもＩＧＢＴ素子２１ａの駆動を停止し、ダイオード内蔵ＩＧＢＴ素子２０の発熱を抑制する。

次に、ダイオード内蔵ＩＧＢＴ素子２０が高温状態の場合における半導体装置の作動について、図４を参照して説明する。図４は、センス抵抗３０の両端の電位差Ｖｓ、第１ダイオード電流検知閾値Ｖｔｈ１、第２ダイオード電流検知閾値Ｖｔｈ１’、過電流検知閾値Ｖｔｈ２、およびフィードバック回路４０の出力の関係を示した図である。

第１実施形態と同様に、ＡＮＤ回路１０にＰＷＭゲート信号とフィードバック回路４０の出力とが入力されることで、ＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過が許可され、ＩＧＢＴ素子２１ａが駆動される。この場合、感温ダイオード素子５０にてダイオード内蔵ＩＧＢＴ素子２０の温度に応じた順方向電圧Ｖｍが検出され、当該順方向電圧Ｖｍがフィードバック回路４０に入力される。

また、フィードバック回路４０では、感温ダイオード素子５０から入力される順方向電圧Ｖｍが温度閾値を超えると判定された場合、図４に示されるように第１ダイオード電流検知閾値Ｖｔｈ１が第２ダイオード電流検知閾値Ｖｔｈ１’に変更される。

これにより、電位差Ｖｓが第１ダイオード電流検知閾値Ｖｔｈ１と比較される場合よりも、センス抵抗３０に流れるセンス電流が小さくても、ダイオード素子２２ａに電流が流れていることを判定できるようになる。

そして、センス抵抗３０の両端の電位差Ｖｓが第２ダイオード電流検知閾値Ｖｔｈ１’よりも小さくなった場合、フィードバック回路４０にてダイオード素子２２ａに電流が流れていると判定され、第１実施形態と同様に、ＩＧＢＴ素子２１ａの駆動が停止される。

以上のように、ダイオード内蔵ＩＧＢＴ素子２０が高温になった場合、ダイオード素子２２ａに流れる電流の有無の判定基準を変更することで、ダイオード素子２２ａに電流が流れているか否かを判定しやすくすることができる。これにより、ダイオード素子２２ａに流れる電流が小電流域の値であっても、ＩＧＢＴ素子２１ａのゲート信号とダイオード素子２２ａとの電位干渉を防止することができ、さらにＩＧＢＴ素子２１ａの駆動を停止することでダイオード内蔵ＩＧＢＴ素子２０の発熱を抑制することができる。

（第３実施形態）
本実施形態では、第２実施形態と異なる部分についてのみ説明する。第２実施形態では、各構成要素を別々の部品として構成していたが、本実施形態では、第２実施形態で示された各構成要素を１つのチップに作り込んだことを特徴としている。

図５（ａ）は、本実施形態に係る半導体チップ６０の全体模式図である。また、図５（ｂ）は半導体チップ６０に備えられる回路の回路図であり、図３に示される回路図と同じものである。図５（ａ）に示されるように、半導体チップ６０は、ダイオード内蔵ＩＧＢＴ素子２０と、感温ダイオード素子５０と、処理回路部７０と、電流センス素子６１と、ゲートパッド６２と、ガードリング６３とを備えている。

図５（ａ）に示される処理回路部７０は、図５（ｂ）に示されるフィードバック回路４０、ＡＮＤ回路１０、センス抵抗３０によって構成されるものである。フィードバック回路４０は、例えば薄膜トランジスタ回路によって構成される。

また、電流センス素子６１は、ＩＧＢＴ素子２１ａおよびダイオード素子２２ａに流れる電流をセンシングするものであり、ダイオードセンス素子２２ｂおよびＩＧＢＴセンス素子２１ｂが備えられたものである。本実施形態では、ダイオード内蔵ＩＧＢＴ素子２０にダイオードセンス素子２２ｂは備えられておらず、電流センス素子６１にてダイオード素子２１ａに流れる電流が検出される。なお、本実施形態では、電流センス素子６１はＩＧＢＴ素子２１ａおよびダイオード素子２２ａ両方をセンシングする兼用のものとして構成されている。「兼用」とは、ダイオード素子２２ａに流れる電流およびＩＧＢＴ素子２１ａに流れる電流の両方を検出できることを意味している。

感温ダイオード素子５０は、例えば半導体チップ６０の中心部に配置されている。半導体チップ６０が作動することによって発生する熱が半導体チップ６０の中心部に集中することでもっとも高くなることが知られていることから、感温ダイオード素子５０は半導体チップ６０の中心部に配置される。

ゲートパッド６２は、ＡＮＤ回路１０の入力端子に接続されるものであり、外部からＰＷＭゲート信号が入力される電極である。

そして、ダイオード内蔵ＩＧＢＴ素子２０、感温ダイオード素子５０、処理回路部７０、電流センス素子６１、ゲートパッド６２を囲むガードリング６３が半導体チップ６０の外縁部に設けられている。このガードリング６３は半導体チップ６０の耐圧を確保する役割を果たすものである。

以上のように、半導体装置を半導体チップ６０に内蔵することで、ＩＧＢＴ部２１を駆動するためのＰＷＭ制御回路として汎用回路を用いることができるようにすることができる。

（第４実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。図６（ａ）は、本実施形態に係る半導体チップ６０の全体模式図である。また、図６（ｂ）は図６（ａ）に示される半導体チップ６０の裏面構造を示した図である。なお、図６（ａ）に示される半導体チップ６０には、第３実施形態と同様に、図５（ｂ）の回路図に示される半導体装置が備えられている。

図６（ａ）に示されるように、本実施形態では、第３実施形態と異なり、半導体チップ６０にダイオードセンス素子２２ｂとＩＧＢＴセンス素子２１ｂとがそれぞれ別個に設けられている。

また、図６（ｂ）に示されるように、半導体チップ６０はＮ型基板８０に形成されたものであり、半導体チップ６０の裏面にはＩＧＢＴ部２１を構成するＰ＋型領域８１とダイオード部２２を構成するＮ＋型領域８２とが交互に繰り返し配置された構成になっている。

通常、ＩＧＢＴセンス素子２１ｂについてはチップ裏面がＰ＋型領域８１のみであるため、ＩＧＢＴセンス素子２１ｂの電流は流れるが、ダイオードセンス素子２２ｂの電流は流れにくい。しかしながら、本実施形態では、チップ裏面にＰ＋型領域８１と共にＮ＋型領域８２を配置（両面アライメント）するので、ダイオードセンス素子２２ｂの出力を大きくすることができ、ひいては電流検出感度を大きくすることができる。

（第５実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図７は、本実施形態に係る半導体装置の回路図である。この図に示されるように、図１に示される回路に対し、第１フィードバック回路４１と第２フィードバック回路４２とが設けられた回路構成になっている。

第１フィードバック回路４１は、ＡＮＤ回路１０の出力端子と第２フィードバック回路４２との間に接続されている。この第１フィードバック回路４１は、ＡＮＤ回路１０から出力されるゲート信号（ゲート電位Ｖｇ）がＩＧＢＴ素子２１ａをオンするものであるか、またはオフするものであるかを判定し、その結果を第２フィードバック回路４２に出力するものである。

具体的には、第１フィードバック回路４１はゲート信号（ゲート電位Ｖｇ）に対する判定閾値Ｈ０を有し、ＡＮＤ回路１０から出力されたゲート信号が判定閾値Ｈ０を超えるときにＩＧＢＴ素子２１ａがオンしていることを示す第１ダイオード電流検知閾値Ｈ１を第２フィードバック回路４２に出力し、ゲート信号が判定閾値Ｈ０を超えないときに第１ダイオード電流検知閾値Ｈ１よりも大きい値であってＩＧＢＴ素子２１ａがオフしていることを示す第２ダイオード電流検知閾値Ｈ２を第２フィードバック回路４２に出力する。各閾値Ｈ１、Ｈ２は負の値である。

第２フィードバック回路４２は、第１フィードバック回路４１から入力される各閾値Ｈ１、Ｈ２と電位差Ｖｓとを比較し、その結果に従ってＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を許可または停止させるものである。また、第２フィードバック回路４２は、第１実施形態で示された過電流検知閾値Ｖｔｈ２を有している。

このように、第２フィードバック回路４２は、ゲート信号に応じて異なる閾値Ｈ１、Ｈ２と電位差Ｖｓとを比較するのは、ＩＧＢＴ素子２１ａがオンしている場合とオフしている場合とでダイオード素子２２ａ（ＦＷＤ）に流れる電流の大きさが異なるためである。

図８は、ダイオード素子２２ａに流れる電流とセンス抵抗３０の両端に生じる電位差Ｖｓとの関係を示したものである。この図に示されるように、ダイオード素子２２ａに流れる電流Ｉと電位差Ｖｓとが両者ともに正の場合では両者は比例の関係になるが、ダイオード素子２２ａに流れる電流が負になる、すなわちダイオード素子２２ａが動作すると、ＩＧＢＴ素子２１ａがオンしている場合（Ｖｇ＝ＯＮ）とオフしている場合（Ｖｇ＝ＯＦＦ）とで電流に対する電位差Ｖｓが異なる値となる。つまり、図８においてＦＷＤ動作域に点線で示された理想的な電流波形に対して、ゲート電位Ｖｇに応じて電流波形が分かれてしまう。

なお、図８において、グラフの横軸となる電流Ｉは、「ダイオード素子２２ａに流れる電流」と表現したが、半導体基板の裏側から表側に流れる電流に相当する。したがって、該電流Ｉは、ＩＧＢＴ素子２１ａのコレクタ電流にも相当する電流である。

具体的には、ダイオード素子２２ａに電流が流れている際にＩＧＢＴ素子２１ａがオンすると、ＩＧＢＴセンス素子２１ｂからもセンス抵抗３０に電流が流れ込むため、センス抵抗３０の両端の電位差Ｖｓは大きくなる。逆に、ダイオード素子２２ａに電流が流れている際にＩＧＢＴ素子２１ａがオフすると、センス抵抗３０にはダイオード素子２２ａに流れる電流に応じた電流が流れるため、ＩＧＢＴ素子２１ａがオンする場合よりも電位差Ｖｓは小さくなる。

したがって、ダイオード素子２２ａに電流が流れている際にＩＧＢＴ素子２１ａがオンする場合とオフする場合とで異なる閾値Ｈ１、Ｈ２を設けることにより、より安定してＩＧＢＴ素子２１ａを制御できる。すなわち、第２フィードバック回路４２は、第１フィードバック回路４１から入力される閾値Ｈ１、Ｈ２に従って、ＩＧＢＴ素子２１ａがオンしている場合には第１ダイオード電流検知閾値Ｈ１と電位差Ｖｓとを比較し、ＩＧＢＴ素子２１ａがオフしている場合には第１ダイオード電流検知閾値Ｈ１より小さい第２ダイオード電流検知閾値Ｈ２と電位差Ｖｓとを比較することとなる。

なお、図８において、ＩＧＢＴ動作域では、電位差ＶｓがＶｔｈ３のときにダイオード素子２２ａに電流Ｉｍａｘが流れるようになっている。

具体的に、図９を参照して説明する。図９（ａ）はＡＮＤ回路１０から出力されるゲート電位Ｖｇに対する第１フィードバック回路４１の出力、図９（ｂ）は電位差Ｖｓに対する第２フィードバック回路４２の出力を示したものである。なお、図９（ａ）では縦軸に負の値を取り、図９（ｂ）では縦軸に正の値を取っている。

図９（ａ）に示されるように、第１フィードバック回路４１は、ＡＮＤ回路１０から出力されたゲート電位Ｖｇと判定閾値Ｈ０とを比較し、ゲート電位ＶｇがＩＧＢＴ素子２１ａを駆動する値であるか否かを判定する。そして、ゲート電位Ｖｇが判定閾値Ｈ０を超えると第１フィードバック回路４１は第１ダイオード電流検知閾値Ｈ１を出力し、ゲート電位Ｖｇが判定閾値Ｈ０を下回ると第１フィードバック回路４１は第２ダイオード電流検知閾値Ｈ２を出力する。

この後、図９（ｂ）に示されるように、第２フィードバック回路４２は、第１フィードバック回路４１から入力した第１ダイオード電流検知閾値Ｈ１または第２ダイオード電流検知閾値Ｈ２のいずれか一方と電位差Ｖｓとを比較する。そして、電位差Ｖｓがマイナス側からプラス側に増加する場合では、第２フィードバック回路４２は電位差Ｖｓが第２ダイオード電流検知閾値Ｈ２を超えると外部からＡＮＤ回路１０に入力されるＰＷＭゲート信号がＡＮＤ回路１０を通過することを許可する。一方、電位差Ｖｓがプラス側からマイナス側に減少する場合では、第２フィードバック回路４２は電位差Ｖｓが第１ダイオード電流検知閾値Ｈ１を下回ると外部からＡＮＤ回路１０に入力されるＰＷＭゲート信号がＡＮＤ回路１０を通過することを許可しない。このように、第２フィードバック回路４２は、ＩＧＢＴ素子２１ａのゲート電位Ｖｇに応じて、ヒステリシス特性をもって、ＡＮＤ回路１０におけるＰＷＭゲート信号の通過を制御している。

また、第１実施形態と同様に、第２フィードバック回路４２は、センス抵抗３０の両端の電位差Ｖｓが過電流検知閾値Ｖｔｈ２よりも大きい場合、ＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を停止することで、過剰電流によるＩＧＢＴ素子２１ａの破壊を防止する。

以上、説明したように、本実施形態では、ＩＧＢＴ素子２１ａのオン／オフの情報をＡＮＤ回路１０にフィードバックしてＩＧＢＴ素子２１ａの駆動を制御することが特徴となっている。すなわち、ゲート電位Ｖｇに応じてＩＧＢＴ素子２１ａの駆動にヒステリシスを持たせることにより、ＩＧＢＴ素子２１ａがオフの場合にはダイオード素子２２ａに電流が流れやすいので、小さい第２ダイオード電流検知閾値Ｈ２と電位差Ｖｓとを比較することにより、ダイオード素子２２ａに電流が流れるタイミングでＩＧＢＴ素子２１ａをオフできる。また、ＩＧＢＴ素子２１ａがオンの場合にはダイオード素子２２ａに電流が流れにくいので、大きい第１ダイオード電流検知閾値Ｈ１と電位差Ｖｓとを比較することにより、ダイオード素子２２ａに電流が流れないときにはＩＧＢＴ素子２１ａをオンできる。

したがって、ダイオード素子２２ａの動作とＩＧＢＴ素子２１ａの動作との干渉を回避してダイオード部２２の順方向損失増加を防止できることに加え、ＩＧＢＴ素子２１ａのチャタリングのない、つまり振動のない安定したＩＧＢＴ素子２１ａの制御を行うことができる。

なお、第１フィードバック回路４１は本発明の第１フィードバック手段に相当し、ＡＮＤ回路１０および第２フィードバック回路４２は本発明の第２フィードバック手段に相当する。

（第６実施形態）
本実施形態では、第５実施形態と異なる部分についてのみ説明する。第５実施形態では、ＩＧＢＴ素子２１ａのオン／オフを判定すべく、ＡＮＤ回路１０の出力（ゲート電位Ｖｇ）を第１フィードバック回路４１に入力していたが、本実施形態ではもともとヒステリシス特性を持つ回路を用いることで、ゲート電位Ｖｇを検知することなく第５実施形態で示された半導体装置と同じ作動を行うことが特徴となっている。

図１０は、本実施形態に係る半導体装置の回路図である。この図に示されるように、センス抵抗３０の電位差ＶｓがＩＧＢＴフィードバック回路４３とダイオードシュミット回路４４とに入力されるようになっている。また、外部からのＰＷＭゲート信号とＩＧＢＴフィードバック回路４３の出力とがＡＮＤ回路１１に入力され、外部からのＰＷＭゲート信号とダイオードシュミット回路４４の出力とがＡＮＤ回路１２に入力される。さらに、各ＡＮＤ回路１１、１２の出力がＯＲ回路１３に入力され、該ＯＲ回路１３の出力がゲート電位ＶｇとしてＩＧＢＴ素子２１ａに入力されるようになっている。

ＩＧＢＴフィードバック回路４３は、ＩＧＢＴ素子２１ａに流れる過電流を検出するものであり、過電流検知閾値Ｖｔｈ２を有している。そして、ＩＧＢＴフィードバック回路４３はセンス抵抗３０の両端の電位差Ｖｓを入力して該過電流検知閾値Ｖｔｈ２と比較し、図１１（ａ）に示されるように、電位差Ｖｓが過電流検知閾値Ｖｔｈ２を超える場合にはＩＧＢＴ素子２１ａをオフする信号を出力する。

また、ダイオードシュミット回路４４は、ダイオード素子２２ａに流れる電流を検知するものであり、第５実施形態で示された各閾値Ｈ１、Ｈ２を有している。そして、ダイオードシュミット回路４４はセンス抵抗３０の両端の電位差Ｖｓを入力して各閾値Ｈ１、Ｈ２と比較し、図１１（ｂ）に示されるように、電位差Ｖｓがマイナス側からプラス側に増加する場合に第２ダイオード電流検知閾値Ｈ２を超えるとＩＧＢＴ素子２１ａをオンする信号を出力し、電位差Ｖｓがプラス側からマイナス側に減少する場合に第１ダイオード電流検知閾値Ｈ１を下回るとＩＧＢＴ素子２１ａをオフする信号を出力する。

そして、ＡＮＤ回路１１はＰＷＭゲート信号とＩＧＢＴフィードバック回路４３の出力とが共にＨｉの場合にＨｉの信号を出力する。一方、ＡＮＤ回路１２はＰＷＭゲート信号とダイオードシュミット回路４４の出力とが共にＨｉの場合にＨｉの信号を出力する。

ＯＲ回路１３は各ＡＮＤ回路１１、１２のいずれかからＨｉの信号を入力すると、ＩＧＢＴ素子２１ａをオンする信号を出力してＩＧＢＴ素子２１ａをオンする。一方、各ＡＮＤ回路１１、１２からＨｉの信号が入力されなければ、ＯＲ回路１３からＩＧＢＴ素子２１ａをオンする信号は出力されず、ＩＧＢＴ素子２１ａはオフされる。

以上のように、ＩＧＢＴ素子２１ａの過電流を検知してフィードバック制御するためのＩＧＢＴフィードバック回路４３とダイオード電流を検知してフィードバック制御するためのダイオードシュミット回路４４とを独立に設け、各回路４３、４４の出力をＰＷＭゲート信号とＡＮＤ合成した後、ＯＲ回路１３で合成することにより、第５実施形態と同様にＩＧＢＴ素子２１ａの駆動にヒステリシス特性をもたせた制御を行うことができる。

なお、ＩＧＢＴフィードバック回路４３、ＡＮＤ回路１１、およびＯＲ回路１３はＩＧＢＴフィードバック手段に相当し、ダイオードシュミット回路４４、ＡＮＤ回路１２、およびＯＲ回路１３は本発明のダイオードシュミット手段に相当する。

（第７実施形態）
本実施形態では、第５、第６実施形態と異なる部分についてのみ説明する。本実施形態では、ＩＧＢＴセンス素子２１ｂ専用のセンス抵抗を設け、ダイオードセンス素子２２ｂ専用のセンス抵抗を設けたことが特徴となっている。

図１２は、本実施形態に係る半導体装置の回路図である。この図に示されるように、ＩＧＢＴセンス素子２１ｂに第１センス抵抗３１が接続され、該第１センス抵抗３１の両端の第１電位差Ｖｓ１がＩＧＢＴセンスシュミット回路４５に入力されるようになっている。また、ダイオードセンス素子２２ｂに第２センス抵抗３２が接続され、該第２センス抵抗３２の両端の第２電位差Ｖｓ２がダイオードセンスシュミット回路４６に入力されるようになっている。

ＩＧＢＴセンスシュミット回路４５は、ＩＧＢＴ素子２１ａに流れる過電流を検出するものであり、第１電位差Ｖｓ１に対して第１過電流検知閾値Ｖｔｈ２とこの第１過電流検知閾値Ｖｔｈ２よりも小さい第２過電流検知閾値Ｖｔｈ２’とを有している。そして、ＩＧＢＴセンスシュミット回路４５は第１センス抵抗３１の両端の第１電位差Ｖｓ１を入力して各閾値Ｖｔｈ２、Ｖｔｈ２’と比較し、図１３（ａ）に示されるように、電位差Ｖｓ１がマイナス側からプラス側に増加する場合に第１過電流検知閾値Ｖｔｈ２を超えるとＩＧＢＴ素子２１ａをオフする信号を出力し、第１電位差Ｖｓ１がプラス側からマイナス側に減少する場合に第２過電流検知閾値Ｖｔｈ２’を下回るとＩＧＢＴ素子２１ａをオンする信号を出力する。

ダイオードセンスシュミット回路４６は第６実施形態で示されたダイオードシュミット回路４４と同じものである。したがって、図１３（ｂ）に示されるように、第２電位差Ｖｓ２がマイナス側からプラス側に増加する場合に第２ダイオード電流検知閾値Ｈ２を超えるとＩＧＢＴ素子２１ａをオンする信号を出力し、第２電位差Ｖｓ２がプラス側からマイナス側に減少する場合に第１ダイオード電流検知閾値Ｈ１を下回るとＩＧＢＴ素子２１ａをオフする信号を出力する。

そして、第６実施形態と同様に各ＡＮＤ回路１１、１２およびＯＲ回路１３が作動することにより、ＩＧＢＴ素子２１ａが駆動される。

以上のように、ＩＧＢＴセンス素子２１ｂ、ダイオードセンス素子２２ｂごとにセンス抵抗３１、３２を設けることで、ＩＧＢＴセンス素子２１ｂ、ダイオードセンス素子２２ｂの出力特性に合わせて各閾値Ｈ１、Ｈ２、Ｖｔｈ２、Ｖｔｈ２’をそれぞれ最適な値となるように設定することができ、設計の自由度を上げることができる。

なお、ＩＧＢＴセンスシュミット回路４５、ＡＮＤ回路１１、およびＯＲ回路１３はＩＧＢＴセンスシュミット手段に相当し、ダイオードセンスシュミット回路４６、ＡＮＤ回路１２、およびＯＲ回路１３は本発明のダイオードセンスシュミット手段に相当する。

（第８実施形態）
本実施形態では、第５〜第７実施形態と異なる部分についてのみ説明する。本実施形態では、図１２に示される半導体装置に図３で示された感温ダイオード５０を備えたものを半導体チップ６０にまとめたものについて説明する。

図１４は、本実施形態に係る半導体チップ６０の平面図である。図１４に示されるように、半導体チップ６０は、ダイオード内蔵ＩＧＢＴ素子２１ａと、感温ダイオード素子５０と、処理回路部７１と、電流センス素子６１と、ゲートパッド６２と、ガードリング６３、エミッタパッド６４と、電源パッド６５とを備えている。

処理回路部７１は、図１０に示されるＩＧＢＴフィードバック回路４３、ダイオードシュミット回路４４、センス抵抗３０、各ＡＮＤ回路１１、１２、およびＯＲ回路１３をひとまとめにした回路部である。

エミッタパッド６４は負荷に接続される電極である。また、電源パッド６５は電源からＩＧＢＴフィードバック回路４３およびダイオードシュミット回路４４に電圧を印加するための電極である。なお、半導体チップ６０のうち図１４に示される面を表面とすると、コレクタパッドは半導体チップ６０の裏面に配置されている。

以上のように、半導体装置を半導体チップ６０にチップ化することができる。これにより、汎用性を向上させることができる。

（第９実施形態）
本実施形態では、第５実施形態と異なる部分についてのみ説明する。本実施形態では、図７に示される半導体装置において、ＩＧＢＴ素子２１ａのゲート駆動、停止の判定閾値を、ゲート干渉を考慮して設定することにより、ＩＧＢＴ素子２１ａの発振などの誤動作を防止することが特徴となっている。

図１５（ａ）は、ＩＧＢＴ素子２１ａのコレクタに流れるコレクタ電流Ｉｃとセンス抵抗３０の両端に生じる電位差Ｖｓとの関係を示したものであり、図８に対応した図である。この図に示されるように、コレクタ電流Ｉｃが正の場合、ＩＧＢＴ素子２１ａがオンしていれば（Ｖｇ＝ＯＮ）、コレクタ電流Ｉｃと電位差Ｖｓとは正の相関関係になる。また、コレクタ電流Ｉｃが負の場合では、ＩＧＢＴ素子２１ａがオンの場合（Ｖｇ＝ＯＮ）とオフの場合（Ｖｇ＝ＯＦＦ）とでコレクタ電流Ｉｃに対する電位差Ｖｓが異なる特性となる。

なお、図１５（ａ）のＩＧＢＴ動作域では、電位差ＶｓがＶｔｈ３のときにダイオード素子２２ａに電流Ｉｃ１が流れ、電位差ＶｓがＶｔｈ３よりも小さいＶｔｈ４のときにダイオード素子２２ａに電流Ｉｃ１よりも小さいＩｃ２が流れるようになっている。

一方、図１５（ｂ）は、コレクタ電流Ｉｃと電位差Ｖｓとの理想的な関係を示したものである。この図に示されるように、ＦＷＤ動作域においては、ＩＧＢＴ素子２１ａのオンのときの特性とオフのときの特性がほぼ同じになる。ゲート干渉の影響を受ける素子構造では、図１５（ｂ）に示されるような理想の特性は得られず、図１５（ａ）に示された特性となる。

本実施形態では、第１フィードバック回路４１は、図１５（ａ）に示されたＦＷＤ動作域の特性に基づき、ＩＧＢＴ素子２１ａに流れるコレクタ電流が第１コレクタ電流値Ｉｆ１であるときの電位差Ｖｓに相当する第１ダイオード電流検知閾値Ｈ１を有している。さらに、第１フィードバック回路４１は、コレクタ電流が第１コレクタ電流値Ｉｆ１よりも大きい第２コレクタ電流値Ｉｆ２であるときの電位差Ｖｓに相当すると共に第１ダイオード電流検知閾値Ｈ１よりも大きい第２ダイオード電流検知閾値Ｈ２を有している。

第１ダイオード電流検知閾値Ｈ１および第２ダイオード電流検知閾値Ｈ２は以下のように設定される。まず、図１５（ａ）に示される関係が測定により取得される。続いて、図１５（ａ）に示された関係において、第１コレクタ電流値Ｉｆ１が決められ、この第１コレクタ電流値Ｉｆ１よりも大きい第２コレクタ電流値Ｉｆ２が決められる。そして、第１コレクタ電流値Ｉｆ１のときの電位差Ｖｓが第１ダイオード電流検知閾値Ｈ１に設定され、第２コレクタ電流値Ｉｆ２のときの電位差Ｖｓが第２ダイオード電流検知閾値Ｈ２に設定される。このようにして設定された第１ダイオード電流検知閾値Ｈ１および第２ダイオード電流検知閾値Ｈ２が第１フィードバック回路４１に備えられている。

ここで、第１コレクタ電流値Ｉｆ１および第２コレクタ電流値Ｉｆ２の各値は共に負の生の値であるので、大小関係はＩｆ１＜Ｉｆ２となっている。これを絶対値として表現すると、｜Ｉｆ１｜＞｜Ｉｆ２｜となる。また、第１ダイオード電流検知閾値Ｈ１および第２ダイオード電流検知閾値Ｈ２も共に負の生の値であるので、大小関係はＨ１＜Ｈ２となっている。これを絶対値として表現すると、｜Ｈ１｜＞｜Ｈ２｜となる。

そして、第１フィードバック回路４１は、ゲート電位Ｖｇと判定閾値Ｈ０とを比較し、ゲート電位Ｖｇが判定閾値Ｈ０を超えるときに第１コレクタ電流値Ｉｆ１に対応した第１ダイオード電流検知閾値Ｈ１を出力する。一方、第１フィードバック回路４１は、ゲート電位Ｖｇが判定閾値Ｈ０を超えないと判定したときに第２コレクタ電流値Ｉｆ２に対応した第２ダイオード電流検知閾値Ｈ２を出力する。

上述のように、各閾値Ｈ１、Ｈ２は第１コレクタ電流値Ｉｆ１および第２コレクタ電流値Ｉｆ２からそれぞれ導かれたものである。したがって、第２フィードバック回路４２は、Ｈ１＜Ｈ２（｜Ｈ１｜＞｜Ｈ２｜）、かつ、Ｉｆ１＜Ｉｆ２（｜Ｉｆ１｜＞｜Ｉｆ２｜）の条件に基づいてＩＧＢＴ素子２１ａに対するフィードバック制御を行うこととなる。

この場合、図９（ｂ）に示されるように、第２フィードバック回路４２は、第１フィードバック回路４１から入力した第１ダイオード電流検知閾値Ｈ１または第２ダイオード電流検知閾値Ｈ２のいずれか一方と電位差Ｖｓとを比較する。図９（ｂ）に示されるように、電位差Ｖｓの値が負側に変化する場合、第２フィードバック回路４２は第１ダイオード電流検知閾値Ｈ１とセンス抵抗３０の両端に生じた電位差Ｖｓとを比較してＩＧＢＴ素子２１ａの駆動を許可するか否かを判定する。そして、該電位差Ｖｓが第１ダイオード電流検知閾値Ｈ１よりも大きいときには、第２フィードバック回路４２はＩＧＢＴ素子２１ａの駆動を許可する。また、該電位差Ｖｓが第１ダイオード電流検知閾値Ｈ１よりも小さいときには、第２フィードバック回路４２はＩＧＢＴ素子２１ａの駆動を停止する。

一方、電位差Ｖｓの値が正側に変化する場合、第２フィードバック回路４２は第２ダイオード電流検知閾値Ｈ２とセンス抵抗３０の両端に生じた電位差Ｖｓとを比較してＩＧＢＴ素子２１ａの駆動を許可するか否かを判定する。そして、該電位差Ｖｓが第２ダイオード電流検知閾値Ｈ２よりも大きいときには、第２フィードバック回路４２はＩＧＢＴ素子２１ａの駆動を許可する。また、該電位差Ｖｓが第２ダイオード電流検知閾値Ｈ２よりも小さいときには、第２フィードバック回路４２はＩＧＢＴ素子２１ａの駆動を停止する。

なお、「電位差Ｖｓの値が負側に変化する」とは、電位差Ｖｓの値が小さくなるように変化する場合であってマイナス側に値が大きくなっていくことを指す。同様に、「電位差Ｖｓの値が正側に変化する」とは、電位差Ｖｓの値が大きくなるように変化する場合であってプラス側に値が大きくなっていくことを指す。

上記のような第２フィードバック回路４２の制御において、図９（ｂ）に示されるように、電位差Ｖｓが負側に変化し、第１ダイオード電流検知閾値Ｈ１を超えて第２フィードバック回路４２の出力がＬｏｗになり、ＩＧＢＴ素子２１ａがオフになる。これにより、図１５（ａ）に示されるように、電位差ＶｓはＶｇ＝ＯＦＦの特性となり、電位差Ｖｓの値が大きくなる。なお、電位差Ｖｓは負の値であるため、「電位差Ｖｓの値が大きくなる」とは「電位差Ｖｓの絶対値は小さくなる」ことと同意である。

このように、ＩＧＢＴ素子２１ａがオフして電位差Ｖｓの値が大きくなっても、電位差Ｖｓは第１ダイオード電流検知閾値Ｈ１に対応した第１コレクタ電流値Ｉｆ１と図１５（ａ）に示されるＶｇ＝ＯＦＦの波形とが交わった値となる。この値は、第２ダイオード電流検知閾値Ｈ２と第１ダイオード電流検知閾値Ｈ１との間の値であり、第２ダイオード電流検知閾値Ｈ２を上回る値とはならない。上回ってしまうと、図９（ｂ）に示されるように第２フィードバック回路４２の出力はＨｉとなり、上記のようにＩＧＢＴ素子２１ａがオフしたにも関わらず再びオンしてしまう。しかし、上述のように、電位差Ｖｓは第２ダイオード電流検知閾値Ｈ２を上回ることはないため、ＩＧＢＴ素子２１ａが再びオンされることはなく、オフの状態が維持される。したがって、ＩＧＢＴ素子２１ａのゲートが遮断、復帰を繰り返す発振を防止することができる。

上記では、ＩＧＢＴ素子２１ａがオンからオフに切り替わったときに、再びオンしないことについて説明したが、ＩＧＢＴ素子２１ａがオフからオンに切り替わる際についても同様である。この場合、図１５（ａ）に示されるように、ＩＧＢＴ素子２１ａがオフからオンに切り替わると電位差Ｖｓの値が小さくなる。しかし、電位差Ｖｓは第１ダイオード電流検知閾値Ｈ１よりも小さくなることはない。つまり、図１５（ａ）に示されるように、第２コレクタ電流値Ｉｆ２において、電位差Ｖｓが第１ダイオード電流検知閾値Ｈ１よりも小さくなって第２フィードバック回路４２の出力がＬｏｗになるということはなく、ＩＧＢＴ素子２１ａのオンの状態が維持される。

以上のように、本実施形態では、第１コレクタ電流値Ｉｆ１に対する第１ダイオード電流検知閾値Ｈ１の値を設定し、第１コレクタ電流値Ｉｆ１よりも大きい第２コレクタ電流値Ｉｆ２に対する第２ダイオード電流検知閾値Ｈ２を設定している。これにより、ＩＧＢＴ素子２１ａのオン／オフの切り替え時に、オンしたときにオフになることはなく、オフしたときにオンすることもない。すなわち、ＩＧＢＴ素子２１ａのゲートがオン／オフを繰り返す発振を防止することができる。

例えば、特開２００８−７２８４８号公報では、本実施形態と同じくＲＣ−ＩＧＢＴ素子のフィードバック制御が提案されているが、フィードバック制御に必要なダイオードのセンス特性や閾値の設定方法については言及されていない。また、フィードバック制御時にＩＧＢＴ素子に発振等の不具合が起きることが記載されているが、その原因、根本対策については言及していない。しかし、本実施形態では、第１コレクタ電流値Ｉｆ１および第２コレクタ電流値Ｉｆ２から第１ダイオード電流検知閾値Ｈ１および第２ダイオード電流検知閾値Ｈ２を導き、これらの閾値に従ってＩＧＢＴ素子２１ａのフィードバック制御を行っている。このため、上述のように、ＩＧＢＴ素子２１ａの発振を防止できるという従来にはない効果が得られる。

（第１０実施形態）
本実施形態では、第９実施形態と異なる部分についてのみ説明する。本実施形態では、第９実施形態で示された図７の半導体装置に図５に示された感温ダイオード素子５０が備えられている。これにより、ダイオード内蔵ＤＭＯＳ素子２０が作動することにより発生する熱の温度に応じた順方向電圧Ｖｍが第１フィードバック回路４１に入力されるようになっている。

また、第１フィードバック回路４１は、ダイオード内蔵ＩＧＢＴ素子２０が高温になったことを示す温度閾値を有している。そして、第１フィードバック回路４１は、感温ダイオード素子５０から入力した順方向電圧Ｖｍと温度閾値とを比較し、順方向電圧Ｖｍが温度閾値を超えたときにゲート電位Ｖｇと判定閾値Ｈ０との比較を行ってその結果を出力する。順方向電圧Ｖｍが温度閾値を超えないときには、第１フィードバック回路４１はゲート電位Ｖｇと判定閾値Ｈ０との比較結果を出力しない。

一方、第２フィードバック回路４２は、第１フィードバック回路４１から比較結果が入力されないときには、ＡＮＤ回路１０における駆動信号の通過を許可して駆動信号に従ってＩＧＢＴ素子２１ａを駆動する。また、第２フィードバック回路４２は、第１フィードバック回路４１から比較結果が入力されたときには、電位差Ｖｓを用いたＩＧＢＴ素子２１ａのフィードバック制御を行う。

以上のように、ダイオード内蔵ＩＧＢＴ素子２０の高温動作時以外のときには、ＩＧＢＴ素子２１ａに対するフィードバック制御を行わずに、駆動信号によるダイオード内蔵ＩＧＢＴ素子２０の駆動を行うことができる。また、ダイオード内蔵ＩＧＢＴ素子２０の高温動作時には、第１フィードバック回路４１および第２フィードバック回路４２によるＩＧＢＴ素子２１ａのフィードバック制御を行うことができる。このように、ダイオード内蔵ＩＧＢＴ素子２０の高温時のみにフィードバック制御を行うことで、ダイオード内蔵ＩＧＢＴ素子２０が高温によって破壊されてしまうことを防止することができる。

（第１１実施形態）
本実施形態では、第９、第１０実施形態と異なる部分についてのみ説明する。図１６は、本実施形態に係るダイオード内蔵ＩＧＢＴ素子２０の断面構造を示した図である。

この図に示されるように、Ｎ型層９０とこのＮ型層９０の上に形成されたドリフト層として機能するＮ−型の層９１とにより半導体基板が構成されている。該半導体基板の表面側にはＰ型ウェル９２が形成されている。また、Ｐ型ウェル９２の表層部にはＮ＋型エミッタ領域９３が形成されている。

なお、上記の半導体基板の構成は一例であり、半導体基板にＮ−型の層９１が含まれた構成になっていれば良い。

そして、Ｎ＋型エミッタ領域９３およびＰ型ウェル９２を貫通してＮ−型の層９１に達するトレンチと、トレンチの壁面に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極とにより構成されたトレンチゲート構造９４が複数設けられている。

トレンチゲート構造９４を構成するトレンチは、図示しないが、Ｐ型ウェル９２の一部を囲むように形成されている。このため、トレンチゲート構造９４で囲まれたＰ型ウェル９２、詳しくはトレンチで囲まれたＰ型ウェル９２は、電気的に浮遊したフロート領域になっている。

また、上記のＮ＋型エミッタ領域９３は、隣同士のトレンチの間に配置されたＰ型ウェル９２の表層部に形成されている。したがって、図１６に示されるように、Ｎ＋型エミッタ領域９３は２つのトレンチゲート構造９４の間に設けられている。そして、トレンチゲート構造９４およびＮ−型の層９１によって縦型の素子構造が構成されている。

一方、半導体基板の裏面側に該裏面の面方向にＮ＋型領域９５およびＰ＋型領域９６が交互に繰り返し形成されている。このような半導体基板において、Ｎ＋型領域９５に対応した部位がダイオード素子２２ａとして動作し、半導体基板においてＰ＋型領域９６に対応した部位がＩＧＢＴ素子２１ａとして動作する。

なお、Ｎ＋型領域９５およびＰ＋型領域９６の上には、図示しないコレクタ電極が形成されている。これにより、エミッタ電極とコレクタ電極との間の素子構造に電流が流れる構成になっている。

そして、本実施形態では、半導体基板においてＮ＋型領域９５の反対側に設けられたＰ型ウェル９２のうちトレンチゲート構造９４に囲まれた領域がＩＧＢＴ素子２１ａのエミッタに電気的に接続されている。

これによると、Ｎ＋型領域９５に対応したＰ型ウェル９２がエミッタに電気的に接続されているので、ダイオード面積が増え、順方向電圧をより低くすることができる。さらに、エミッタに接続されなければフロート領域だったＰ型ウェル９２が動作することになるので、ゲート干渉が小さくなり、ダイオードセンス特性をより図１５（ｂ）に示された理想の特性に近づけることができる。これにより、閾値の設定が容易になり、半導体装置の誤動作を防止できる。

一方、Ｎ＋型領域９５に対応したＰ型ウェル９２に設けられたトレンチゲート構造９４についても、Ｐ＋型領域９６に対応したＰ型ウェル９２に設けられたトレンチゲート構造９４と同様にバイアス動作する。つまり、ダイオード素子２２ａとして機能する領域がＩＧＢＴ素子２１ａとしても動作することができるので、ＩＧＢＴ素子２１ａのオン電圧が犠牲にならないようにすることができる。

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、Ｎ−型の層９１が特許請求の範囲の第１導電型の層に対応し、Ｐ型ウェルが特許請求の範囲の第２導電型ウェルに対応する。また、Ｎ＋型エミッタ領域９３が特許請求の範囲の第１導電型エミッタ領域に対応し、Ｎ＋型領域９５が特許請求の範囲の第１導電型領域に対応する。さらに、Ｐ＋型領域９６が特許請求の範囲の第２導電型領域に対応する。

（第１２実施形態）
本実施形態では、第１１実施形態と異なる部分についてのみ説明する。図１７は、本実施形態に係るダイオード内蔵ＩＧＢＴ素子２０の断面構造を示した図である。

図１７に示されるように、Ｎ＋型領域９５に対応したＰ型ウェル９２のうちＮ＋型領域９５とＰ＋型領域９６との境界からもっとも離れた中央部９７にはＰ型ウェル９２のみが形成されている。すなわち、該中央部９７にはトレンチゲート構造９４は形成されていない。Ｎ＋型領域９５に対応したＰ型ウェル９２においては、トレンチゲート構造９４は、該境界と中央部９７との間に設けられている。

このように、コレクタとして機能するＰ＋型領域９６からもっと遠い場所である中央部９７のトレンチゲート構造９４を無くすことにより、ＩＧＢＴ動作への影響を小さくすることができ、かつ、ダイオード素子２２ａの有効面積を広げることができる。これにより、ダイオード特性が向上し、順方向電圧をより下げることができる。このため、ゲート干渉もより防止することができ、図１５（ａ）に示された特性が改善されてより図１５（ｂ）に示された理想の特性に近づけられるのでフィードバック制御しやすくすることができる。

（第１３実施形態）
本実施形態では、第１１、第１２実施形態と異なる部分についてのみ説明する。図１８は、本実施形態に係るダイオード内蔵ＩＧＢＴ素子２０の断面構造を示した図である。この図に示されるように、半導体基板においてＩＧＢＴ素子２１ａのコレクタとなるＰ＋型領域９６の反対側に設けられたＰ型ウェル９２のうち、トレンチゲート構造９４で囲まれフロート電位とされたＰ型ウェル９２の幅はそれぞれＷ１になっている。

一方、半導体基板においてダイオード素子２２のカソードとなるＮ＋型領域９５の反対側に設けられたＰ型ウェル９２のうち、トレンチゲート構造９４で囲まれエミッタ電位とされたＰ型ウェル９２の幅はそれぞれＷ１よりも大きいＷ２になっている。

このように、Ｐ型ウェル９２の幅をＷ１＜Ｗ２と規定したことにより、ダイオード内蔵ＩＧＢＴ素子２０におけるＩＧＢＴ動作への影響を小さくしたまま、ダイオード素子２２ａの順方向電圧Ｖｆをより小さく、さらにゲート干渉の影響度合いを小さくできる。したがって、損失低減、センス特性改善によりフィードバック制御がし易くなるという利点がある。

（第１４実施形態）
本実施形態では、第１３実施形態と異なる部分についてのみ説明する。図１９は、本実施形態に係るダイオード内蔵ＩＧＢＴ素子２０の断面構造を示した図である。この図に示されるように、ＩＧＢＴ素子２１ａのコレクタとなるＰ＋型領域９６に対応したＰ型ウェル９２のうち、トレンチゲート構造９４で囲まれたＰ型ウェル９２の幅はすべてＷ１になっている。

一方、半導体基板においてダイオード素子２２ａのカソードとなるＮ＋型領域９５に対応したＰ型ウェル９２のうち、もっともＮ＋型領域９５とＰ＋型領域９６との境界側のＰ型ウェル９２の幅がＷ１よりも大きいＷ２になっている。そして、Ｎ＋型領域９５に対応したＰ型ウェル９２において、該境界から離れるほどトレンチゲート構造９４で囲まれたＰ型ウェル９２の幅がＷ２よりも大きいＷ３、Ｗ３よりも大きいＷ４というように大きくなっている。このように、Ｎ＋型領域９５に対応したＰ型ウェル９２では、トレンチゲート構造９４に囲まれたＰ型ウェル９２の幅が該境界から離れるほど広くなっていく。

以上のように、本実施形態では、Ｐ型ウェル９２の幅Ｗ１、Ｗ２、Ｗ３、Ｗ４・・・の関係がＷ１＜Ｗ２＜Ｗ３＜Ｗ４・・・となるように規定している。このため、ダイオード内蔵ＩＧＢＴ素子２０におけるＩＧＢＴ動作への影響を小さくしたまま、ダイオード素子２２ａの順方向電圧Ｖｆをより小さく、さらにゲート干渉の影響度合いを小さくできる。したがって、損失低減、センス特性改善によりフィードバック制御がし易くなるという利点がある。

（他の実施形態）
上記各実施形態では、ＩＧＢＴ部２１をＰＷＭ制御する場合について説明したが、これは制御の一例を示したものであり、例えばＩＧＢＴ素子２１ａをフルオン駆動しても良い。

上記各実施形態では、フィードバック回路４０はダイオード素子２２ａに流れる電流およびＩＧＢＴ素子２１ａに流れる過剰電流の両方の判定を行うものであるが、半導体装置はフィードバック回路４０がダイオード部２２に流れる電流の判定のみを行うように構成されたものであっても良い。この場合、ＩＧＢＴ部２１にＩＧＢＴセンス素子２１ｂを備える必要はなく、半導体装置においてダイオード内蔵ＩＧＢＴ素子２０としてＩＧＢＴ素子２１ａとダイオード部２２とを備えた構成とすることができる。なお、ダイオード素子２１ａに流れる電流成分を検出するものとしてホール素子を用いても良い。また、第１フィードバック回路４１、第２フィードバック回路４２、ＩＧＢＴフィードバック回路４３、ダイオードシュミット回路４４、ＩＧＢＴセンスシュミット回路４５、ダイオードセンスシュミット回路４６についても同様である。

また、ダイオードセンス素子２２ｂを用いずに、ダイオード素子２２ａに流れる電流を直接検出する回路構成をとっても良い。この場合、半導体装置として、ダイオード内蔵ＩＧＢＴ素子２０と、ダイオード素子２２ａに流れる電流を検出し、ダイオード素子２２ａに電流が流れていない場合、外部から入力されるＰＷＭゲート信号の通過を許可する一方、ダイオード素子２２ａに電流が流れている場合、ＰＷＭゲート信号の通過を停止する手段（例えばＡＮＤ回路１０、センス抵抗３０、フィードバック回路４０）を備えた構成とすれば良い。この場合、ＰＷＭゲート信号の通過を許可・停止する手段にセンス抵抗３０を設けた回路構成とすることもできる。さらに、ダイオードセンス素子２２ｂに流れる電流がセンス抵抗３０に流れる回路構成としても良い。もちろん、このような回路構成に感温ダイオード素子５０を設けた回路構成も可能である。

上記各実施形態では、ダイオード電流検知閾値Ｖｔｈ１、Ｖｔｈ１’、閾値Ｈ１、Ｈ２が負の値とされ、過電流検知閾値Ｖｔｈ２、Ｖｔｈ２’が正の値とされているが、これは一例を示すものであって、これらに限定されるわけではない。また、ダイオード電流検知閾値Ｖｔｈ１、Ｖｔｈ１’、Ｈ１、Ｈ２や過電流検知閾値Ｖｔｈ２、Ｖｔｈ２’は電圧値になっているが、ＡＮＤ回路１０、センス抵抗３０、フィードバック回路４０等で構成されるフィードバック手段がダイオード素子２２ａに電流が流れていることを検出する場合では、上記各閾値が電流値とされる。

第２実施形態では、図３に示されるように、４つの感温ダイオード素子５０が直接に接続された回路形態が示されているが、感温ダイオード素子５０の数は一例であって、複数であっても一つでも良い。

上記第２実施形態では、感温ダイオード素子５０の順方向電圧Ｖｍが温度閾値を超えるとき、第１ダイオード電流検知閾値Ｖｔｈ１よりも大きい第２ダイオード電流検知閾値Ｖｔｈ１’と電位差Ｖｓとの比較によってフィードバック制御を行っていた。しかしながら、順方向電圧Ｖｍが温度閾値を超えないときには、フィードバック回路４０がＩＧＢＴ素子２１ａのフィードバック制御を行わないようにしても良い。

すなわち、順方向電圧Ｖｍが温度閾値を超えないときには、フィードバック回路４０は電位差Ｖｓに関わらずＡＮＤ回路１０における駆動信号の通過を許可して駆動信号に従ってＩＧＢＴ素子２１ａを駆動する。一方、順方向電圧Ｖｍが温度閾値を超えるときには、フィードバック回路４０は電位差Ｖｓを用いたＩＧＢＴ素子２１ａのフィードバック制御を行う。このように、順方向電圧Ｖｍが温度閾値を超えるか否かによって、ＩＧＢＴ素子２１ａのフィードバック制御そのものを行うか否かを決定しても良い。

第５〜７実施形態に示された半導体装置に第２実施形態で示された感温ダイオード５０を設けても良い。これにより、図４に示されるように、各閾値Ｈ１、Ｈ２は、これら各閾値Ｈ１、Ｈ２よりも大きい例えば閾値Ｈ１’、Ｈ２’とされ、電位差Ｖｓ、Ｖｓ２と比較される。

１０ ＡＮＤ回路
２０ ダイオード内蔵ＩＧＢＴ素子
２１ ＩＧＢＴ部
２１ａ ＩＧＢＴ素子
２１ｂ ＩＧＢＴセンス素子
２２ ダイオード部
２２ａ ダイオード素子
２２ｂ ダイオードセンス素子
３０ センス抵抗
４０ フィードバック回路部
５０ 感温ダイオード素子
６２ ゲートパッド
６３ ガードリング

Claims (6)

1. ゲートに入力される駆動信号によって駆動されるＩＧＢＴ素子（２１ａ）と、ダイオード素子（２２ａ）と前記ダイオード素子（２２ａ）に流れる電流に比例した電流が流れるダイオードセンス素子（２２ｂ）とを有するダイオード部（２２）とを備え、前記ＩＧＢＴ素子（２１ａ）と前記ダイオード部（２２）とが同一の半導体基板に設けられてなるダイオード内蔵ＩＧＢＴ素子（２０）と、
   前記ダイオードセンス素子（２２ｂ）に接続されるセンス抵抗（３０）と、
   外部から入力した前記駆動信号を通過させて前記ＩＧＢＴ素子（２１ａ）のゲートに入力するものであって、前記ダイオード素子（２２ａ）に流れる電流を検出し、前記ダイオード素子（２２ａ）に電流が流れていない場合、外部から入力される前記駆動信号の通過を許可する一方、前記ダイオード素子（２２ａ）に電流が流れている場合、前記駆動信号の通過を停止するフィードバック手段（１０、４０）とを備え、
   前記ダイオード内蔵ＩＧＢＴ素子（２０）は、
   第１導電型の層（９１）を含む半導体基板と、
   前記半導体基板の表面側に形成された第２導電型ウェル（９２）と、
   前記第２導電型ウェル（９２）の表層部に形成された第１導電型エミッタ領域（９３）と、
   前記第１導電型エミッタ領域（９３）および前記第２導電型ウェル（９２）を貫通して前記第１導電型の層（９１）に達すると共に前記第２導電型ウェル（９２）の一部を囲むように形成されたトレンチと、前記トレンチの壁面に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極とにより構成された複数のトレンチゲート構造（９４）と、
   前記半導体基板の裏面側に該裏面の面方向に交互に繰り返し形成された第１導電型領域（９５）および第２導電型領域（９６）とを備えて構成されており、
   前記半導体基板において前記第１導電型領域（９５）に対応した部位が前記ダイオード素子（２２ａ）として動作し、前記半導体基板において前記第２導電型領域（９６）に対応した部位が前記ＩＧＢＴ素子（２１ａ）として動作するようになっており、
   前記半導体基板において前記第１導電型領域（９５）の反対側に設けられた前記第２導電型ウェル（９２）のうち、前記トレンチゲート構造（９４）によって囲まれた領域が前記ＩＧＢＴ素子（２１ａ）のエミッタに電気的に接続されていることを特徴とする半導体装置。
2. 前記第１導電型領域（９５）に対応した前記第２導電型ウェル（９２）のうち前記第１導電型領域（９５）と前記第２導電型領域（９６）との境界からもっとも離れた中央部（９７）には前記第２導電型ウェル（９２）のみが形成され、前記トレンチゲート構造（９４）は前記境界と前記中央部（９７）との間に設けられていることを特徴とする請求項１に記載の半導体装置。
3. 前記ダイオード内蔵ＩＧＢＴ素子（２０）は、前記ＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）を備え、
   前記ＩＧＢＴセンス素子（２１ｂ）は前記センス抵抗（３０）に接続されており、
   前記フィードバック手段（１０、４０）は、前記ＩＧＢＴ素子（２１ａ）に過剰電流が流れていることを示す過電流検知閾値（Ｖｔｈ２）を有しており、前記電位差（Ｖｓ）と前記過電流検知閾値（Ｖｔｈ２）とを比較し、前記電位差（Ｖｓ）が前記過電流検知閾値（Ｖｔｈ２）よりも小さいとき、前記駆動信号の通過を許可して前記ＩＧＢＴ素子（２１ａ）をオンする一方、前記電位差（Ｖｓ）が前記過電流検知閾値（Ｖｔｈ２）よりも大きいとき、前記駆動信号の通過を停止して前記ＩＧＢＴ素子（２１ａ）をオフするようになっていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記ダイオード内蔵ＩＧＢＴ素子（２０）は、前記ＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）を備え、
   前記ダイオード素子（２２ａ）と同一の構造であると共に前記ダイオード素子（２２ａ）に流れる電流に比例した電流が流れるダイオードセンス素子（２２ｂ）と、前記ＩＧＢＴ素子（２１ａ）と同一の構造であると共に前記ＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）と、が１つの電流センス素子（６１）として構成されており、
   前記フィードバック手段（１０、４０）は、外部から入力した前記駆動信号を通過させて前記ＩＧＢＴ素子（２１ａ）のゲートに入力するものであって、前記ダイオード素子（２２ａ）に電流が流れていることを示す第１ダイオード電流検知閾値（Ｖｔｈ１）を有しており、前記センス抵抗（３０）の両端の電位差（Ｖｓ）を入力してこの電位差（Ｖｓ）と前記第１ダイオード電流検知閾値（Ｖｔｈ１）とを比較し、前記電位差（Ｖｓ）が前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きいとき、前記駆動信号の通過を許可して前記ＩＧＢＴ素子（２１ａ）をオンする一方、前記電位差（Ｖｓ）が前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも小さいとき、前記駆動信号の通過を停止して前記ＩＧＢＴ素子（２１ａ）をオフするようになっており、
   前記ＩＧＢＴセンス素子（２１ｂ）は前記センス抵抗（３０）に接続されており、
   前記フィードバック手段（１０、４０）は、前記ＩＧＢＴ素子（２１ａ）に過剰電流が流れていることを示す過電流検知閾値（Ｖｔｈ２）を有しており、前記電位差（Ｖｓ）と前記過電流検知閾値（Ｖｔｈ２）とを比較し、前記電位差（Ｖｓ）が前記過電流検知閾値（Ｖｔｈ２）よりも小さいとき、前記駆動信号の通過を許可して前記ＩＧＢＴ素子（２１ａ）をオンする一方、前記電位差（Ｖｓ）が前記過電流検知閾値（Ｖｔｈ２）よりも大きいとき、前記駆動信号の通過を停止して前記ＩＧＢＴ素子（２１ａ）をオフするようになっていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
5. 前記ダイオード内蔵ＩＧＢＴ素子（２０）が作動することにより発生する熱の温度に応じた順方向電圧（Ｖｍ）を出力する感温ダイオード素子（５０）を備えており、
   前記フィードバック手段（１０、４０）は、前記第１ダイオード電流検知閾値（Ｖｔｈ１）と、前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい第２ダイオード電流検知閾値（Ｖｔｈ１’）とを有しており、前記感温ダイオード素子（５０）から入力した前記順方向電圧（Ｖｍ）が前記ダイオード内蔵ＩＧＢＴ素子（２０）の高温状態を示す温度閾値を超えるとき、前記センス抵抗（３０）の両端の電位差（Ｖｓ）と前記第２ダイオード電流検知閾値（Ｖｔｈ１’）とを比較するようになっていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
6. 前記ダイオード内蔵ＩＧＢＴ素子（２０）が作動することにより発生する熱の温度に応じた順方向電圧（Ｖｍ）を出力する感温ダイオード素子（５０）を備えており、
   前記フィードバック手段（１０、４０）は、前記ダイオード内蔵ＩＧＢＴ素子（２０）の高温状態を示す温度閾値を有し、前記感温ダイオード素子（５０）から入力した前記順方向電圧（Ｖｍ）が前記温度閾値を超えないときには、前記電位差（Ｖｓ）に関わらず前記駆動信号の通過を許可して前記駆動信号に従って前記ＩＧＢＴ素子（２１ａ）を駆動し、前記順方向電圧（Ｖｍ）が前記温度閾値を超えるときには、前記電位差（Ｖｓ）を用いたフィードバック制御を行うことを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。

Images