JP2012004545A - 固体撮像素子及び撮像装置 - Google Patents

Abstract

【課題】高感度かつ広ダイナミックレンジを実現することのできる固体撮像素子を提供する。
【解決手段】基板１０１上方に形成された光電変換層と、光電変換層で発生した正孔に応じた信号を読み出す読出し回路１１６とを有する。読出し回路１１６は、光電変換層と電気的に接続されたフローティングディフュージョンＦＤと、ＦＤの電位をリセット電位にリセットするリセットトランジスタ２０４と、ＦＤの電位に応じた信号を出力する出力トランジスタ２０５とを含む。トランジスタ２０４，２０５はｎＭＯＳ型である。全ての電位の基準となる電位をＧＮＤとし、ＭＯＳトランジスタ回路の電源電圧をＶｄｄとし、リセット電位をＶｓとし、リセットトランジスタ２０４がオン状態でのＦＤ電位とリセットトランジスタ２０４がオン状態からオフ状態になった直後のＦＤ電位との差をΔＶ２としたとき、ＧＮＤ＜Ｖｓ＜ＧＮＤ＋ΔＶ２＋（Ｖｄｄ／５）の関係が成り立つ。
【選択図】図１

Description

本発明は、固体撮像素子及び撮像装置に関する。

特許文献１には、シリコン基板内のフォトダイオードでＢ光（青色光）とＲ光（赤色光）を検出し、シリコン基板上方の光電変換素子でＧ光（緑色光）を検出する固体撮像素子が開示されている。

この固体撮像素子は、シリコン基板上方の光電変換素子については、光電変換層で発生した電荷のうちの正孔を画素電極に蓄積し、蓄積した正孔に応じた信号をｎチャネルＭＯＳトランジスタからなる信号読み出し回路によって読み出す。また、この固体撮像素子は、シリコン基板内のフォトダイオードについては、ここで発生した電荷のうち電子を蓄積し、当該電子に応じた信号をｎチャネルＭＯＳトランジスタからなる信号読み出し回路によって読み出す。

この固体撮像素子によれば、シリコン基板上方の光電変換素子については、光電変換層で発生した正孔を信号読み出し用の電荷とすることで、光電変換層で発生した電荷が光電変換層内を移動中に消滅してしまう確率やトラップ準位に捕獲される確率を低くして、Ｇ光の感度を向上させることができる。

一方、シリコン基板内のフォトダイオードについては、シリコン基板内で電荷を処理する必要があるため、正孔よりも移動度が大きい電子を信号読み出し用の電荷としている。これにより、Ｂ光、Ｒ光に応じて発生した電子が移動中に消滅してしまう確率を低くすることができ、Ｒ光、Ｂ光の感度低下も防ぐことができる。

特開２００７−１０３７８６号公報

特許文献１に記載の固体撮像素子も含めて、一般に、固体撮像素子にはダイナミックレンジの拡大が求められる。しかし、特許文献１にはダイナミックレンジ拡大のことについては記載されていない。特に、特許文献１に記載の固体撮像素子のように、シリコン基板上方の光電変換素子から信号電荷として正孔を取り出す光電変換層積層型の固体撮像素子では、信号電荷として電子を取り出す一般的なシリコン基板中のフォトダイオードを用いた固体撮像素子とは異なる信号読み出し回路を有する。このため、ダイナミックレンジ拡大のための新たな工夫が必要となる。

本発明の目的は、高感度かつ広ダイナミックレンジを実現することのできる光電変換層積層型の固体撮像素子及び撮像装置を提供することにある。

本発明の固体撮像素子は、半導体基板上方に形成された光電変換層と、前記光電変換層で発生して捕集された電荷に応じた信号を読み出す前記半導体基板に形成されたＭＯＳトランジスタ回路とを有する固体撮像素子であって、前記ＭＯＳトランジスタ回路は、前記光電変換層と電気的に接続された電荷蓄積部と、前記電荷蓄積部の電位をリセット電位にリセットするリセットトランジスタと、前記電荷蓄積部の電位に応じた信号を出力する出力トランジスタとを含み、前記リセットトランジスタ及び前記出力トランジスタは、キャリアの極性が前記光電変換層で発生して捕集された電荷と逆極性となっており、全ての電位の基準となる電位ＧＮＤ、前記リセットトランジスタのリセット電圧Ｖｓ、前記ＭＯＳトランジスタ回路の電源電圧Ｖｄｄ、及び前記リセットトランジスタがオン状態における前記電荷蓄積部の電位を表わす第一の電位と前記リセットトランジスタがオン状態からオフ状態になった直後の前記電荷蓄積部の電位を表す第二の電位との差ΔＶ２が、ＧＮＤ＜Ｖｓ＜ＧＮＤ＋ΔＶ２＋（Ｖｄｄ／５）の関係を満たすものである。

本発明の撮像装置は、前記固体撮像素子を備えるものである。

本発明によれば、高感度かつ広ダイナミックレンジを実現することのできる固体撮像素子及び撮像装置を提供することができる。

本発明の一実施形態である固体撮像素子の概略構成を示す断面模式図 図１に示した固体撮像素子の周辺回路を含む全体構成例を示す図 図１に示す固体撮像素子における読出し回路の構成を示す図 図１に示した固体撮像素子における読出し回路の動作を説明するためのポテンシャル図 図１に示した固体撮像素子において画素電極で電子を捕集する構成にしたときの読出し回路の動作を説明するためのポテンシャル図 図３に示す回路に保護手段としてのトランジスタを追加した図 図３に示す回路に保護手段としてのダイオードを追加した図 図１に示す固体撮像素子における画素の変形例を示す図 図８に示した画素における読出し回路の動作を説明するためのポテンシャル図

以下、本発明の一実施形態である固体撮像素子１００について図面を参照して説明する。固体撮像素子１００は、デジタルカメラ及びデジタルビデオカメラ等の撮像装置、電子内視鏡及びカメラ付携帯電話機等に搭載される撮像モジュール等に搭載して用いられる。

図１に示す固体撮像素子１００は、基板１０１と、絶縁層１０２と、接続電極１０３と、画素電極１０４と、接続部１０５と、接続部１０６と、有機層１０７と、対向電極１０８と、緩衝層１０９と、封止層１１０と、カラーフィルタ１１１と、隔壁１１２と、遮光層１１３と、保護層１１４と、対向電極電圧供給部１１５と、読出し回路１１６とを備える。

基板１０１は、シリコン等の半導体基板である。基板１０１上には絶縁層１０２が形成されている。絶縁層１０２の表面には複数の画素電極１０４と複数の接続電極１０３が形成されている。

有機層１０７は、光電変換層を少なくとも含んで構成されている。光電変換層は、受光した光に応じて電荷を発生する光電変換材料で構成された層である。有機層１０７は、複数の画素電極１０４の上にこれらを覆って設けられている。

有機層１０７は、画素電極１０４の上では一定の膜厚となっているが、画素部以外（有効画素領域外）では膜厚が変化していても問題ない。なお、有機層１０７は、有機材料のみからなる層で構成されたものだけでなく、一部の層が無機材料を含む構成であるものであってもよい。

対向電極１０８は、画素電極１０４と対向する電極であり、有機層１０７上にこれを覆って設けられている。対向電極１０８は、有機層１０７に光を入射させるため、入射光に対して透明な導電性材料で構成されている。対向電極１０８は、有機層１０７よりも外側に配置された接続電極１０３の上にまで形成されており、接続電極１０３と電気的に接続されている。

接続部１０６は、絶縁層１０２に埋設されており、接続電極１０３と対向電極電圧供給部１１５とを電気的に接続するためのプラグ等である。対向電極電圧供給部１１５は、基板１０１に形成され、接続部１０６及び接続電極１０３を介して対向電極１０８に所定の電圧を印加する。対向電極１０８に印加すべき電圧が固体撮像素子１００の電源電圧Ｖｄｄよりも高い場合は、チャージポンプ等の昇圧回路によって電源電圧Ｖｄｄを昇圧して上記所定の電圧を供給する。

画素電極１０４は、画素電極１０４とそれに対向する対向電極１０８との間にある有機層１０７で発生した電荷を捕集するための電荷捕集用の電極である。

読出し回路１１６は、複数の画素電極１０４の各々に対応して基板１０１に設けられており、対応する画素電極１０４で捕集された電荷に応じた信号を読出すものである。

読出し回路１１６は、基板１０１に形成されたＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを含む回路で構成されており、絶縁層１０２内に配置された図示しない遮光層によって遮光されている。読出し回路１１６の詳細については後述する。

緩衝層１０９は、対向電極１０８上に、対向電極１０８を覆って形成されている。封止層１１０は、緩衝層１０９上に、緩衝層１０９を覆って形成されている。カラーフィルタ１１１は、封止層１１０上の各画素電極１０４と対向する位置に形成されている。隔壁１１２は、カラーフィルタ１１１同士の間に設けられており、カラーフィルタ１１１の集光効率を向上させるためのものである。

遮光層１１３は、封止層１１０上のカラーフィルタ１１１及び隔壁１１２を設けた領域以外に形成されており、有効画素領域以外に形成された有機層１０７に光が入射する事を防止する。

保護層１１４は、カラーフィルタ１１１、隔壁１１２、及び遮光層１１３上に形成されており、固体撮像素子１００全体を保護する。

なお、図１の例では、画素電極１０４及び接続電極１０３が、絶縁層１０２の表面部に埋設された形となっているが、これらは絶縁層１０２の上に形成されてあっても良い。また、接続電極１０３、接続部１０６、及び対向電極電圧供給部１１５のセットが複数設けられているが、これは１組のみであっても良い。図１の例のように、対向電極１０８の両端部から対向電極１０８へ電圧を供給することで、対向電極１０８での電圧降下を抑制することができる。このセットの数は、素子のチップ面積を勘案して、適宜増減すれば良い。

固体撮像素子１００は、複数の画素部を有する。複数の画素部は、基板１０１を光の入射側から平面視した状態で、２次元状に配列されている。画素部は、画素電極１０４と、該画素電極１０４と対向する対向電極１０８と、これらの画素電極１０４及び対向電極１０８に挟まれた有機層１０７とを含む光電変換素子と、カラーフィルタ１１１と、読出し回路１１６とを含む。

次に、周辺回路の構成例について説明する。

図２は、図１に示した固体撮像素子１００の周辺回路を含む全体構成例を示す図である。図２に示したように、固体撮像素子１００には、図１に示した構成の他に、垂直ドライバ１２１と、タイミングジェネレータ１２２と、信号処理回路１２３と、水平ドライバ１２４と、ＬＶＤＳ１２５と、シリアル変換部１２６と、パッド１２７とを備える。

図２に示した画素領域内の各ブロックは読出し回路１１６を示している。この固体撮像素子１００の周辺回路は、一般的なＭＯＳ型イメージセンサに用いられる周辺回路とほぼ同じものを採用することができる。

パッド１２７は、外部との入出力に用いるインターフェースである。

タイミングジェネレータ１２２は、固体撮像素子１００を駆動するためのタイミング信号を供給し、間引き読出しや部分読出し等の読出し制御も行なう。

信号処理回路１２３は、読出し回路１１６の各列に対応して設けられている。信号処理回路１２３は、対応する列から出力された信号に対し、相関二重サンプリング（ＣＤＳ）処理を行ない、処理後の信号をデジタル信号に変換する。信号処理回路１２３で処理後の信号は、列毎に設けられたメモリに記憶される。

垂直ドライバ１２１は、読出し回路１１６から信号を読出す制御等を行なう。

水平ドライバ１２４は、信号処理回路１２３のメモリに記憶された１行分の信号を順次読出してＬＶＤＳ１２５に出力する制御を行なう。

ＬＶＤＳ１２５は、ＬＶＤＳ（ｌｏｗ ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ）に従ってデジタル信号を伝送する。

シリアル変換部１２６は、入力されるパラレルのデジタル信号をシリアルに変換して出力する。

次に、光電変換層の好ましい構成例について説明する。

光電変換層は、ｐ型有機半導体とｎ型有機半導体とを含む。ｐ型有機半導体とｎ型有機半導体を接合させてドナ‐アクセプタ界面を形成することにより励起子解離効率を増加させることができる。このために、ｐ型有機半導体とｎ型有機半導体を接合させた構成の光電変換層は高い光電変換効率を発現する。特に、ｐ型有機半導体とｎ型有機半導体を混合した光電変換層は、接合界面が増大して光電変換効率が向上するので好ましい。

ｐ型有機半導体（化合物）は、ドナ性有機半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。さらに詳しくは２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナ性有機化合物は、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体等を用いることができる。なお、これに限らず、上記したように、ｎ型（アクセプタ性）化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナ性有機半導体として用いてよい。

ｎ型有機半導体（化合物）は、アクセプタ性有機半導体であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。さらに詳しくは、ｎ型有機半導体とは、２つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプタ性有機化合物は、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５〜７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などが挙げられる。なお、これに限らず、上記したように、ｐ型（ドナ性）化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプタ性有機半導体として用いてよい。

ｐ型有機半導体、又はｎ型有機半導体としては、いかなる有機色素を用いても良いが、好ましくは、シアニン色素、スチリル色素、ヘミシアニン色素、メロシアニン色素（ゼロメチンメロシアニン（シンプルメロシアニン）を含む）、３核メロシアニン色素、４核メロシアニン色素、ロダシアニン色素、コンプレックスシアニン色素、コンプレックスメロシアニン色素、アロポーラー色素、オキソノール色素、ヘミオキソノール色素、スクアリウム色素、クロコニウム色素、アザメチン色素、クマリン色素、アリーリデン色素、アントラキノン色素、トリフェニルメタン色素、アゾ色素、アゾメチン色素、スピロ化合物、メタロセン色素、フルオレノン色素、フルギド色素、ペリレン色素、ペリノン色素、フェナジン色素、フェノチアジン色素、キノン色素、ジフェニルメタン色素、ポリエン色素、アクリジン色素、アクリジノン色素、ジフェニルアミン色素、キナクリドン色素、キノフタロン色素、フェノキサジン色素、フタロペリレン色素、ジケトピロロピロール色素、ジオキサン色素、ポルフィリン色素、クロロフィル色素、フタロシアニン色素、金属錯体色素、縮合芳香族炭素環系色素（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）が挙げられる。

ｎ型有機半導体として、電子輸送性に優れた、フラーレン又はフラーレン誘導体を用いることが特に好ましい。フラーレンとは、フラーレンＣ_６０、フラーレンＣ_７０、フラーレンＣ_７６、フラーレンＣ_７８、フラーレンＣ_８０、フラーレンＣ_８２、フラーレンＣ_８４、フラーレンＣ_９０、フラーレンＣ_９６、フラーレンＣ_２４０、フラーレン_５４０、ミックスドフラーレン、フラーレンナノチューブを表し、フラーレン誘導体とはこれらに置換基が付加された化合物のことを表す。

フラーレン誘導体の置換基として好ましくは、アルキル基、アリール基、又は複素環基である。アルキル基として更に好ましくは、炭素数１〜１２までのアルキル基であり、アリール基、及び複素環基として好ましくは、ベンゼン環、ナフタレン環、アントラセン環、フェナントレン環、フルオレン環、トリフェニレン環、ナフタセン環、ビフェニル環、ピロール環、フラン環、チオフェン環、イミダゾール環、オキサゾール環、チアゾール環、ピリジン環、ピラジン環、ピリミジン環、ピリダジン環、インドリジン環、インドール環、ベンゾフラン環、ベンゾチオフェン環、イソベンゾフラン環、ベンズイミダゾール環、イミダゾピリジン環、キノリジン環、キノリン環、フタラジン環、ナフチリジン環、キノキサリン環、キノキサゾリン環、イソキノリン環、カルバゾール環、フェナントリジン環、アクリジン環、フェナントロリン環、チアントレン環、クロメン環、キサンテン環、フェノキサチイン環、フェノチアジン環、またはフェナジン環であり、さらに好ましくは、ベンゼン環、ナフタレン環、アントラセン環、フェナントレン環、ピリジン環、イミダゾール環、オキサゾール環、またはチアゾール環であり、特に好ましくはベンゼン環、ナフタレン環、またはピリジン環である。これらはさらに置換基を有していてもよく、その置換基は可能な限り結合して環を形成してもよい。なお、複数の置換基を有しても良く、それらは同一であっても異なっていても良い。また、複数の置換基は可能な限り結合して環を形成してもよい。

光電変換層がフラーレン又はフラーレン誘導体を含むことで、フラーレン分子またはフラーレン誘導体分子を経由して、光電変換により発生した電荷を画素電極１０４又は対向電極１０８まで早く輸送できる。フラーレン分子またはフラーレン誘導体分子が連なった状態になって電荷の経路が形成されていると、電荷輸送性が向上して光電変換素子の高速応答性が実現可能となる。このためにはフラーレン又はフラーレン誘導体が光電変換層に４０％以上含まれていることが好ましい。もっとも、フラーレン又はフラーレン誘導体が多すぎるとｐ型有機半導体が少なくなって接合界面が小さくなり励起子解離効率が低下してしまう。

光電変換層において、フラーレン又はフラーレン誘導体と共に混合されるｐ型有機半導体として、特許第４２１３８３２号公報等に記載されたトリアリールアミン化合物を用いると光電変換素子の高ＳＮ比が発現可能になり、特に好ましい。光電変換層内のフラーレン又はフラーレン誘導体の比率が大きすぎると該トリアリールアミン化合物が少なくなって入射光の吸収量が低下する。これにより光電変換効率が減少するので、光電変換層に含まれるフラーレン又はフラーレン誘導体は８５％以下の組成であることが好ましい。

次に、読出し回路１１６の構成について説明する。

図３は、図１に示す固体撮像素子１００における読出し回路１１６の構成を示す図である。

読出し回路１１６は、周知の３トランジスタ又は回路保護用のトランジスタを有する４トランジスタ構成のＭＯＳトランジスタ回路であればよい。例えば、図３の例では、読出し回路１１６は、電荷蓄積部であるフローティングディフュージョンＦＤと、リセットトランジスタ２０４と、出力トランジスタ２０５と、選択トランジスタ２０６と、フローティングディフュージョンＦＤの電位が上昇しすぎるのを抑制するための保護回路３００とを備える。リセットトランジスタ２０４、出力トランジスタ２０５、及び選択トランジスタ２０６は、それぞれｎチャネルＭＯＳトランジスタ（ｎＭＯＳトランジスタ）で構成されている。

フローティングディフュージョンＦＤは、画素電極１０４と電気的に接続されており、その電位が画素電極１０４の電位に応じて変化する。図３の例では、有機層１０７内において、露光期間中、対向電極１０８から画素電極１０４に向かって信号電流Ｉｓｉｇが流れるように（換言すると、正孔が画素電極１０４で捕集されるように）、対向電極１０８に印加する電圧ＶＰＸを設定している。このため、露光期間中は、Ｉｓｉｇが画素電極１０４に流れることで、画素電極１０４の電位が上昇し、これに伴ってフローティングディフュージョンＦＤの電位も上昇することになる。

リセットトランジスタ２０４は、フローティングディフュージョンＦＤの電位をリセット電位にリセットするためのものである。リセットトランジスタ２０４は、そのドレイン端子がフローティングディフュージョンＦＤに電気的に接続され、そのソース端子には図示しないリセット電源が接続されて、ここから電圧Ｖｓが供給されている。リセットトランジスタ２０４のゲート端子に印加されるリセットパルスＲＧがハイレベルになると、リセットトランジスタ２０４がオンし、リセットトランジスタ２０４のソースからドレインに電子が注入される。この電子により、フローティングディフュージョンＦＤの電位が降下して、フローティングディフュージョンＦＤの電位がリセット電位にリセットされる。

出力トランジスタ２０５は、フローティングディフュージョンＦＤの電位を電圧信号に変換して出力するものである。出力トランジスタ２０５は、そのゲート端子がフローティングディフュージョンＦＤに電気的に接続され、そのドレイン端子には固体撮像素子１００の電源が接続され、この電源から、読み出し回路１１６に供給される電圧の最大値である電源電圧Ｖｄｄが供給されている。また、出力トランジスタ２０５のソース端子は選択トランジスタ２０６のドレイン端子に接続されている。

選択トランジスタ２０６は、出力トランジスタ２０５の出力信号を信号線に選択的に出力するためのものである。選択トランジスタ２０６は、そのソース端子が信号線に接続されている。選択トランジスタ２０６のゲート端子に印加される選択パルスＲＷがハイレベルになると、選択トランジスタ２０６はオンし、出力トランジスタ２０５で変換された電圧信号が信号線に出力される。

保護回路３００は、フローティングディフュージョンＦＤに接続されている。保護回路３００は、フローティングディフュージョンＦＤの電位が、電源電圧Ｖｄｄよりも高くなるのを防ぐためのダイオードやトランジスタにより構成される。

読出し回路１１６は、このような回路構成により、画素電極１０４で捕集された電荷（正孔）に応じた信号を信号線に読出すことができる。

次に、読出し回路１１６の動作を、リセットトランジスタ２０４のドレイン領域に接続されたフローティングディフュージョンＦＤ、リセットトランジスタ２０４のソース領域ＲＳ、リセットトランジスタ２０４のゲート電極下方の基板１０１の領域であるリセットトランジスタ２０４のチャネル領域ＲＣの各ポテンシャルを参照して説明する。

図４は、図１に示した固体撮像素子１００における読出し回路１１６の動作を説明するためのポテンシャル図である。図４に示す電位は、基準電位ＧＮＤ（例えば接地電位）を基準にしたときの値である。

ＦＩＧ４Ａは、リセットトランジスタ２０４をオン状態にしたときのフローティングディフュージョンＦＤ、チャネル領域ＲＣ、及びソース領域ＲＳの断面ポテンシャルを示した図である。

ＦＩＧ４Ｂは、リセットトランジスタ２０４をオン状態からオフ状態にした直後のフローティングディフュージョンＦＤ、チャネル領域ＲＣ、及びソース領域ＲＳの断面ポテンシャルを示した図である。

ＦＩＧ４Ｃは、リセットトランジスタ２０４をオフ状態にしてから有機層１０７の光電変換層で発生した電荷をフローティングディフュージョンＦＤに蓄積しているときのフローティングディフュージョンＦＤ、チャネル領域ＲＣ、及びソース領域ＲＳの断面ポテンシャルを示した図である。

ＦＩＧ４Ｄは、ＦＩＧ４Ｃの状態からフローティングディフュージョンＦＤへの電荷の蓄積が進み、電荷をこれ以上蓄積できない飽和状態になったときのフローティングディフュージョンＦＤ、チャネル領域ＲＣ、及びソース領域ＲＳの断面ポテンシャルを示した図である。各図で右上から左下に向かう斜めハッチングを示した部分は、電子が溜まっている領域であることを示す。

まず、露光開始前に、垂直ドライバ１２１によってリセットトランジスタ２０４のゲート電極にリセットパルスが供給され、リセットトランジスタ２０４がオン状態になる。

ＦＩＧ４Ａに示すように、リセットトランジスタ２０４がオン状態になると、チャネル領域ＲＣの電位がソース領域ＲＳの電位Ｖｓよりも高い電位Ｖｒｇ２になり、この結果、フローティングディフュージョンＦＤの電位がソース領域ＲＳの電位Ｖｓと同じになり、フローティングディフュージョンＦＤがリセット電位Ｖｓにリセットされる。

次に、リセットパルスの供給が停止されると、リセットトランジスタ２０４はオフ状態になる。リセットトランジスタ２０４がオフ状態になった直後のポテンシャルはＦＩＧ４Ｂに示したようになる。

ＦＩＧ４Ｂに示すように、チャネル領域ＲＣの電位は電位Ｖｒｇ２から電位Ｖｒｇ１まで下降する。このとき、フローティングディフュージョンＦＤとリセットトランジスタ２０４との寄生容量に起因して、フローティングディフュージョンＦＤの電位が、リセット電位ＶｓよりもΔＶ２だけ下降する。

リセットパルスの供給停止をもって露光が開始されると、光電変換層で発生した電荷のうちの正孔がフローティングディフュージョンＦＤに蓄積される。フローティングディフュージョンＦＤには多数の電子が存在するため、蓄積された正孔はすぐに電子と結合し消失する。これにより、フローティングディフュージョンＦＤの電位が変化する。ＦＩＧ４Ｃに示すように、蓄積される正孔ｈが増えるにしたがって、フローティングディフュージョンＦＤの電位が上昇する。

そして、ＦＩＧ４Ｄに示すように、フローティングディフュージョンＦＤの電位が出力トランジスタ２０５に供給される電源電圧Ｖｄｄ近傍に達した時点で、飽和状態になる。なお、ここで、フローティングディフュージョンＦＤの電位が出力トランジスタ２０５に供給される電源電圧Ｖｄｄ近傍に達した時点で飽和状態にしているのは、フローティングディフュージョンＦＤの電位が電源電圧Ｖｄｄを超えると、フローティングディフュージョンＦＤに過大な電圧が印加されるために故障するおそれがあるためである。

この固体撮像素子１００の信号電圧のダイナミックレンジは、正孔ｈが蓄積することによって変化するフローティングディフュージョンＦＤの電圧振幅によって決まる。すなわち、ＦＩＧ４Ｂの正孔ｈが蓄積していない状態と、ＦＩＧ４Ｄの正孔ｈが蓄積して飽和した状態とにおけるフローティングディフュージョンＦＤの電位差が大きいほど、フローティングディフュージョンＦＤの電位振幅が大きく、ダイナミックレンジが広い。ＦＩＧ４Ｄでの飽和状態におけるフローティングディフュージョンＦＤの電位は電源電圧Ｖｄｄ（例えば３．３Ｖ）である。このため、ＦＩＧ４Ｂに示した状態でのフローティングディフュージョンＦＤの電位を出来る限り基準電位ＧＮＤ（例えば０Ｖ）に近づけることで、ダイナミックレンジを拡大することができる。

リセットトランジスタ２０４をオフ状態にした直後のフローティングディフュージョンＦＤの電位Ｖｆｄ（Ｒｅｓｅｔ）は、下記式（１）によって決まる。

Ｖｆｄ（Ｒｅｓｅｔ）＝Ｖｓ−ΔＶ２・・・（１）

上述したように、この固体撮像素子１００では、式（１）のＶｆｄ（Ｒｅｓｅｔ）が基準電位ＧＮＤに一致する場合に最大ダイナミックレンジを得られる。すなわち、式（１）のＶｆｄ（Ｒｅｓｅｔ）に基準電位ＧＮＤを代入して変形した下記式（２）を満たすようにリセット電位Ｖｓを決めることで、最大ダイナミックレンジを実現することができる。

Ｖｓ＝ＧＮＤ＋ΔＶ２・・・（２）

ただし、固体撮像素子１００においては、実際には画素毎に供給される電圧にバラツキがある。このバラツキも考慮した上で、全ての画素においてＶｆｄ（Ｒｅｓｅｔ）がＧＮＤにできる限り近づくように電位Ｖｓを設定することが必要である。前述したように、ダイナミックレンジを広げるには、Ｖｆｄ（Ｒｅｓｅｔ）をＧＮＤに近づけるように小さくするほど好ましい。一方、Ｖｆｄ（Ｒｅｓｅｔ）がＧＮＤよりも小さくなってしまうと、基板１０１に電荷がリークしてしまい、画質を大きく損なうことになる。このため、全ての画素でＶｆｄ（Ｒｅｓｅｔ）がＧＮＤよりも決して小さくはならないように注意したうえで、Ｖｆｄ（Ｒｅｓｅｔ）をＧＮＤに近づけるようにＶｓを設定することが必要である。

発明者が鋭意検討した結果、固体撮像素子１００においては、一般的なＩＣ同様に、供給電圧のバラツキが、最大で電源電圧Ｖｄｄの±１０％程度であることが分かった。よって、固体撮像素子１００においては、供給電圧が最も高い画素と最も低い画素とでは、供給電圧が最大で電源電圧Ｖｄｄの２０％程度（Ｖｄｄ／５）異なる可能性がある。したがって、このバラツキも含めて電位Ｖｆｄ（Ｒｅｓｅｔ）が基準電圧ＧＮＤよりも小さくならないように考慮すると、式（２）は、
ＧＮＤ＜Ｖｓ＜ＧＮＤ＋ΔＶ２＋（Ｖｄｄ／５）・・・（２）’
となる。この条件を満たすことにより、ダイナミックレンジを最大化することが可能である。

一方、ＦＩＧ４Ｂのように、リセットオフ後のフローティングディフュージョンＦＤの電位を浅くすると、フローティングディフュージョンＦＤとリセットトランジスタ２０４のソース領域ＲＳとの間でリークが発生しやすくなる。このため、ＦＩＧ４Ｂの状態で、フローティングディフュージョンＦＤに蓄積されてくる正孔が、チャネル領域ＲＣの電位を超えてソース領域ＲＳに漏れ出さないように工夫することが必要である。発明者が鋭意検討した結果、この電荷の漏れ出しを抑制するには、リセットトランジスタがオフ時のチャネル領域ＲＣの電位Ｖｒｇ１と電位Ｖｆｄ（Ｒｅｓｅｔ）との関係が重要であることが分かった。具体的には、リセットトランジスタ２０４のオフ状態においてフローティングディフュージョンＦＤからリセットトランジスタ２０４の電源（ソース領域ＲＳ）への電荷の漏れ出しが発生しない、電位Ｖｆｄ（Ｒｅｓｅｔ）と電位Ｖｒｇ１との差の臨界値をΔＶ１とすると、下記式（３）を満たすように電位Ｖｒｇ１と電位Ｖｆｄ（Ｒｅｓｅｔ）を決めることが重要である。

Ｖｆｄ（Ｒｅｓｅｔ）＞（Ｖｒｇ１＋ΔＶ１）・・・（３）

なお、電位Ｖｒｇ１は、リセットトランジスタ２０４の閾値電圧Ｖｔｈ＿ｒｓ及び変調度ｍとリセットトランジスタ２０４のオフ状態のときにゲート電極に印加される電圧（本実施形態ではＧＮＤとしている）を用いて、以下の式（４）によって表すことができる。

Ｖｒｇ１＝（ＧＮＤ−Ｖｔｈ＿ｒｓ）×ｍ・・・（４）

一方、固体撮像素子１００において残像が発生しないためには、ＦＩＧ４Ａの状態で、フローティングディフュージョンＦＤとリセットトランジスタ２０４のソース領域ＲＳとが同電位になるように完全にリセットすることが必要である。このためには、リセットトランジスタ２０４がオン時のチャネル領域ＲＣの電位Ｖｒｇ２とソース領域ＲＳの電位Ｖｓとの関係が重要である。具体的には、下記式（５）を満たすように電位Ｖｒｇ２と電位Ｖｓとが決められている。

Ｖｒｇ２＞Ｖｓ・・・（５）

なお、電位Ｖｒｇ２は、リセットトランジスタ２０４の閾値電圧Ｖｔｈ＿ｒｓ及び変調度ｍとリセットトランジスタ２０４のオン状態のときにゲート電極に印加される電圧（本実施形態ではＶｄｄとしている）を用いて、下記式（６）によって表すことができる。

Ｖｒｇ２＝（Ｖｄｄ−Ｖｔｈ＿ｒｓ）×ｍ・・・（６）

式（３）〜（６）より、リセットトランジスタ２０４の閾値電圧Ｖｔｈ＿ｒｓが満たすべき範囲が、下記のように求まる。

式（５）を、式（６）を用いて変形すると、下記式（７）が得られる。

｛Ｖｄｄ−（Ｖｓ／ｍ）｝＞Ｖｔｈ＿ｒｓ・・・（７）

また、式（３）を、式（１）、式（４）を用いて変形すると、次の式（８）が得られる。

Ｖｔｈ＿ｒｓ＞｛ＧＮＤ＋（ΔＶ１＋ΔＶ２−Ｖｓ）／ｍ｝・・・（８）

式（７）と式（８）に式（２）を代入してＶｓを消すと、次の式（９）が得られる。

｛ＧＮＤ＋（ΔＶ１−ＧＮＤ）／ｍ｝＜Ｖｔｈ＿ｒｓ＜｛Ｖｄｄ−（ΔＶ２＋ＧＮＤ）／ｍ｝・・・（９）

このように、固体撮像素子１００では、Ｖｔｈ＿ｒｓが式（９）の関係を満たしている。Ｖｔｈ＿ｒｓは画素ごとにバラツキがあるため、全ての画素で式（９）の関係を満たすことが必要である。式（９）の関係を満たすことで、最大ダイナミックレンジを実現しながら、リセットトランジスタ２０４による完全リセットを実現し、さらに、リセット後から飽和状態になるまでの間にフローティングディフュージョンＦＤからソース領域ＲＳに電荷が漏れ出すことによるリークの発生を防ぐことができる。

式（９）に、一般的なＭＯＳ型イメージセンサで用いられている値（ＧＮＤ＝０Ｖ、Ｖｄｄ＝３．３Ｖ、ｍ＝０．９）を代入し、更に、ΔＶ１＝ΔＶ２＝０．５Ｖとすると、０．５５＜Ｖｔｈ＿ｒｓ＜２．７５となり、この範囲であれば、最大ダイナミックレンジを実現しながら、固体撮像素子１００を電荷漏れによるリークを発生させることなく、問題なく動作させることができる。

次に、比較のために、固体撮像素子１００において画素電極１０４で電子を捕集し、読出し回路１１６でこの電子の量に応じた信号を読み出す一般的な構成の動作について説明する。この構成では、出来る限りダイナミックレンジを広くするため、一般的に、リセットトランジスタ２０４のソース領域ＲＳ（この構成の場合は、これがドレイン領域となるが、名称はそのままとしている）の電位Ｖｓを電源電圧Ｖｄｄとしており、以下でも、Ｖｓ＝Ｖｄｄとして説明する。

また、画素電極１０４で電子を捕集する場合にも、画素電極１０４で正孔を捕集する場合と同様に供給電圧が画素毎にばらつく。しかし、ここでは、比較しやすくするために、供給電圧のばらつきは無いものとして説明する。

図５は、図１に示した固体撮像素子１００において画素電極１０４で電子を捕集する構成にしたときの読出し回路１１６の動作を説明するためのポテンシャル図である。

ＦＩＧ５Ａは、リセットトランジスタ２０４をオン状態にしたときのフローティングディフュージョンＦＤ、チャネル領域ＲＣ、及びソース領域ＲＳの断面ポテンシャルを示した図である。

ＦＩＧ５Ｂは、リセットトランジスタ２０４をオン状態からオフ状態にした直後のフローティングディフュージョンＦＤ、チャネル領域ＲＣ、及びソース領域ＲＳの断面ポテンシャルを示した図である。

ＦＩＧ５Ｃは、リセットトランジスタ２０４をオフ状態にしてから有機層１０７の光電変換層で発生した電子をフローティングディフュージョンＦＤに蓄積しているときのフローティングディフュージョンＦＤ、チャネル領域ＲＣ、及びソース領域ＲＳの断面ポテンシャルを示した図である。

ＦＩＧ５Ｄは、ＦＩＧ５Ｃの状態からフローティングディフュージョンＦＤへの電子の蓄積が進み、電子をこれ以上蓄積できない（蓄積しても、信号出力としては飽和する）飽和状態になったときのフローティングディフュージョンＦＤ、チャネル領域ＲＣ、及びソース領域ＲＳの断面ポテンシャルを示した図である。

まず、露光開始前に、垂直ドライバ１２１によってリセットトランジスタ２０４のゲート電極にリセットパルスが供給され、リセットトランジスタ２０４がオン状態になる。

ＦＩＧ５Ａに示すように、リセットトランジスタ２０４がオン状態になると、チャネル領域ＲＣの電位がソース領域ＲＳの電位Ｖｄｄよりも高い電位になり、この結果、フローティングディフュージョンＦＤの電位がソース領域ＲＳの電位Ｖｄｄと同じになり、フローティングディフュージョンＦＤがリセット電位Ｖｄｄにリセットされる。

次に、リセットパルスの供給が停止されると、リセットトランジスタ２０４はオフ状態になる。リセットトランジスタ２０４がオフ状態になった直後のポテンシャルはＦＩＧ５Ｂに示したようになる。

ＦＩＧ５Ｂに示すように、チャネル領域ＲＣの電位は電位Ｖｒｇ１まで下降する。このとき、フローティングディフュージョンＦＤとリセットトランジスタ２０４との寄生容量に起因して、フローティングディフュージョンＦＤの電位はリセット電位ＶｄｄよりもΔＶ２だけ下降する。

リセットパルスの供給停止をもって露光が開始されると、光電変換層で発生した電荷のうちの電子がフローティングディフュージョンＦＤに蓄積される。電子がフローティングディフュージョンＦＤに蓄積されると、ＦＩＧ５Ｃに示すように、フローティングディフュージョンＦＤの電位は、そこに蓄積される電子が増えるにしたがって下降する。

そして、ＦＩＧ５Ｄに示すように、フローティングディフュージョンＦＤの電位が、電位Ｖｒｇ１にΔＶ１を加算した電位に達した時点で、飽和状態になる。飽和状態になってからは、電子が蓄積されても、その蓄積された電子はソース領域ＲＳに漏れ出していくため、信号量は変化しない。なお、フローティングディフュージョンＦＤの電位がＧＮＤよりも小さい場合には基板中に信号電荷がリークしてしまうため、飽和状態でのフローティングディフュージョンＦＤの電位は最小でもＧＮＤである。

画素電極１０４で電子を捕集する構成にした場合のダイナミックレンジは、ＦＩＧ５ＢにおけるフローティングディフュージョンＦＤの電位と、ＦＩＧ５ＤにおけるフローティングディフュージョンＦＤの電位との差によって決まる。つまり、ＦＩＧ５Ｂに示した状態でのフローティングディフュージョンＦＤの電位を高くするほど、ダイナミックレンジが広くなる。そして、ＦＩＧ５Ｂに示した状態でのフローティングディフュージョンＦＤの電位を電源電圧Ｖｄｄにできれば、最大ダイナミックレンジを実現することができる。

リセットトランジスタ２０４をオフ状態にした直後のフローティングディフュージョンＦＤの電位をＶｄｄにするには、ソース領域ＲＳの電位Ｖｓを電源電圧Ｖｄｄよりも高い（Ｖｄｄ＋ΔＶ２）にする必要がある。しかし、これを実現するには、ソース領域ＲＳに電源電圧Ｖｄｄよりも高い電圧を印加できるように、ソース領域ＲＳの耐圧を高くする必要がある。このため、全ての画素のソース領域ＲＳに特別なウエルを設けることが必要になる。このような特別なウエルを画素毎に設けることは、画素サイズの増大や製造工程数の増大を招くため、画素数低下やコスト増に繋がってしまう。

これに対し、画素電極１０４で正孔を捕集する前述してきた構成によれば、最大ダイナミックレンジを実現するために、式（２）’を満たすように電位Ｖｓを決めている。ΔＶ２は、設計によっても変わるが、Ｖｄｄよりも大きくなることはない。このため、ソース領域ＲＳは標準的な不純物領域でよく、標準的な工程で作成することができる。したがって、画素サイズの縮小及び製造コストの削減が可能である。したがって、固体撮像素子１００によれば、画素サイズ縮小による画素数増、コスト減を実現しながら、最大ダイナミックレンジを実現することができる。

次に、フローティングディフュージョンＦＤの電位がＶｄｄを超えないようにする保護回路３００の構成例について説明する。

図６は、図３における保護回路３００の構成例を示す図である。図６に示す保護回路３００は、ｎＭＯＳ型のトランジスタ２０７により構成されている。トランジスタ２０７は、そのゲート端子とドレイン端子が画素電極１０４及びフローティングディフュージョンＦＤと電気的に接続され、そのソース端子には電圧ＶＬＭＴが供給されている。

このトランジスタ２０７により、フローティングディフュージョンＦＤの電位が、ＶＬＭＴにトランジスタ２０７の閾値電圧Ｖｔｈを加えた値（ＶＬＭＴ＋Ｖｔｈ）以上まで上がってしまうのを防止することができる。（ＶＬＭＴ＋Ｖｔｈ）をＶｄｄ近傍とすることで、フローティングディフュージョンＦＤの電位がＶｄｄ以上になるのを防ぐことができる。

図７は、図３における保護回路３００の別の構成例を示す図である。図７に示す保護回路３００は、ダイオード２０８により構成されている。ダイオード２０８は、そのカソードが画素電極１０４及びフローティングディフュージョンＦＤと電気的に接続され、そのアノードには電圧ＶＬＭＴが供給されている。

このダイオード２０８により、フローティングディフュージョンＦＤの電位が、ＶＬＭＴにダイオード２０８のブレークダウン電圧Ｖｂを加えた値（ＶＬＭＴ＋Ｖｂ）以上まで上がってしまうのを防止することができる。（ＶＬＭＴ＋Ｖｂ）をＶｄｄ近傍とすることで、フローティングディフュージョンＦＤの電位がＶｄｄ以上になるのを防ぐことができる。

なお、最大ダイナミックレンジを実現するという目的から言えば、図３に示した読み出し回路１１６において保護回路３００は省略してもよい。保護回路３００を省略した場合には、信号蓄積期間中、フローティングディフュージョンＦＤの電位が電源電圧Ｖｄｄを超えて上昇を続ける。ただし、この場合にも、フローティングディフュージョンＦＤの電位が電源電圧Ｖｄｄを超えた範囲においては、この範囲が後段の回路の動作領域から外れているため、信号を外部へ読み出せない。このため、保護回路３００を省略した場合にも、保護回路３００がある場合と同様に、フローティングディフュージョンＦＤの信号電位はＶｄｄで飽和するとして扱えば良い。

ここまでは、フローティングディフュージョンＦＤの電位振幅についてのみ説明してきた。最大ダイナミックレンジを実現するためには、フローティングディフュージョンＦＤの電位が信号線に出力できるように、出力トランジスタ２０５が動作する電位範囲も適切に設定する必要がある。出力トランジスタ２０５が出力できるフローティングディフュージョンＦＤの電圧範囲は、出力トランジスタ２０５の閾値電圧Ｖｔｈ＿ＳＦを用いて、
Ｖｔｈ＿ＳＦ＜フローティングディフュージョンＦＤの電圧＜（Ｖｄｄ＋Ｖｔｈ＿ＳＦ）で示される。したがって、ＦＩＧ４Ｂの状態におけるフローティングディフュージョンＦＤの電位を信号として出力できるようにするためには、出力トランジスタ２０５の閾値電圧Ｖｔｈ＿ＳＦが下記式（１０）の関係を満たしていることが好ましい。

（Ｖｒｇ１＋ΔＶ１−Ｖｄｄ）＜Ｖｔｈ＿ＳＦ＜（Ｖｒｇ１＋ΔＶ１）・・・（１０）

式（１０）を満たすことにより、フローティングディフュージョンＦＤに信号電荷が蓄積されていない状態であっても、適切な信号出力を黒レベルとして信号線に出力することができる。なお、出力トランジスタ２０５のダイナミックレンジを広げるため、式（１０）の範囲内で、Ｖｔｈ＿ＳＦはできる限り大きいことが望ましい。

なお、図３に示した回路において、全てのトランジスタをｐチャネルＭＯＳトランジスタとし、画素電極１０４で電子を捕集し、その電子の量に応じた信号を、ｐＭＯＳトランジスタで構成された読出し回路１１６で読み出す構成（図８参照）としてもよい。

図８は、図３に示した読み出し回路の変形例を示す図である。図８に示した読み出し回路は、リセットトランジスタ２０４、出力トランジスタ２０５、及び選択トランジスタ２０６がｐチャネルＭＯＳ型に変更された点、保護回路３００が、フローティングディフュージョンＦＤの電位が基準電位ＧＮＤを下回らないようにするための回路に変更されている点、読み出し回路が形成されているｎウエル（図示せず）が電源電圧Ｖｄｄにバイアスされている点、を除いては図３に示した読み出し回路と同じ構成である。なお、図３に示す読み出し回路の半導体領域（フローティングディフュージョンＦＤ、各トランジスタ及び保護回路の半導体領域）は、ｐウエルに形成されている。

図８において、対向電極１０８には基準電圧ＧＮＤよりも低い値（例えば−１０Ｖ）が印加される。また、出力トランジスタ２０５のドレインには基準電圧ＧＮＤが印加される。そして、リセットトランジスタ２０４のオン時のポテンシャル、リセットトランジスタ２０４のオフ直後のポテンシャル、信号電荷蓄積中のポテンシャル、信号電荷がこれ以上蓄積されない飽和状態におけるポテンシャルは、図９に示すようなものになる。

図９は、図中の下から上に向かって電位が高くなっている点、電位ＧＮＤと電位Ｖｄｄの位置が逆転している点を除いては、図４に示したものと同じである。

以下、図９について説明する。

ＦＩＧ９Ａに示すように、リセットトランジスタ２０４がオン状態になると、チャネル領域ＲＣの電位がソース領域ＲＳの電位Ｖｓよりも低い電位Ｖｒｇ２になり、この結果、フローティングディフュージョンＦＤの電位がソース領域ＲＳの電位Ｖｓと同じになり、フローティングディフュージョンＦＤがリセット電位Ｖｓにリセットされる。

次に、リセットパルスの供給が停止されると、リセットトランジスタ２０４はオフ状態になる。リセットトランジスタ２０４がオフ状態になった直後のポテンシャルはＦＩＧ９Ｂに示したようになる。

ＦＩＧ９Ｂに示すように、チャネル領域ＲＣの電位は電位Ｖｒｇ２から電位Ｖｒｇ１まで上昇する。このとき、フローティングディフュージョンＦＤとリセットトランジスタ２０４との寄生容量に起因して、フローティングディフュージョンＦＤの電位が、リセット電位ＶｓよりもΔＶ２だけ上昇する。ＦＩＧ９ＢにおけるフローティングディフュージョンＦＤの電位と、チャネル領域ＲＣの電位との差であるΔＶ１は、フローティングディフュージョンＦＤに蓄積されてくる電子がリセットトランジスタ２０４のソース領域ＲＳに漏れ出さないような最小の値になっている。

リセットパルスの供給停止をもって露光が開始されると、光電変換層で発生した電荷のうちの電子がフローティングディフュージョンＦＤに蓄積される。ＦＩＧ９Ｃに示すように、フローティングディフュージョンＦＤに蓄積される電子ｅが増えるにしたがって、フローティングディフュージョンＦＤの電位が下降する。

そして、ＦＩＧ９Ｄに示すように、フローティングディフュージョンＦＤの電位が出力トランジスタ２０５に供給される基準電圧ＧＮＤ近傍に達した時点で、飽和状態になる。このように、フローティングディフュージョンＦＤの電位が基準電圧ＧＮＤを下回らないように、読み出し回路には保護回路３００が設けられている。

また、この構成の場合、式（１）、（２）、（２）’、（３）〜（１０）を、以下の式（１ａ）、（２ａ）、（２ａ）’、（３ａ）〜（１０ａ）のように変形する。

Ｖｆｄ（Ｒｅｓｅｔ）＝Ｖｓ＋ΔＶ２・・・（１ａ）
Ｖｓ＝Ｖｄｄ−ΔＶ２・・・（２ａ）
Ｖｄｄ−ΔＶ２−（Ｖｄｄ／５）＜Ｖｓ＜Ｖｄｄ・・・（２ａ）’
Ｖｆｄ（Ｒｅｓｅｔ）＜（Ｖｒｇ１−ΔＶ１）・・・（３ａ）
Ｖｒｇ１＝（Ｖｄｄ−Ｖｔｈ＿ｒｓ）×ｍ・・・（４ａ）
Ｖｒｇ２＜Ｖｓ・・・（５ａ）
Ｖｒｇ２＝（ＧＮＤ−Ｖｔｈ＿ｒｓ）×ｍ・・・（６ａ）
｛ＧＮＤ−（Ｖｓ／ｍ）｝＜Ｖｔｈ＿ｒｓ・・・（７ａ）
Ｖｔｈ＿ｒｓ＜｛Ｖｄｄ−（ΔＶ１＋ΔＶ２＋Ｖｓ）／ｍ｝・・・（８ａ）
｛ＧＮＤ−（Ｖｄｄ−ΔＶ２）／ｍ｝＜Ｖｔｈ＿ｒｓ＜｛Ｖｄｄ−（Ｖｄｄ＋ΔＶ１）／ｍ｝・・・（９ａ）
（Ｖｒｇ１−ΔＶ１−Ｖｄｄ×２）＜Ｖｔｈ＿ＳＦ＜（Ｖｒｇ１−ΔＶ１−Ｖｄｄ）・・・（１０ａ）

以上のように、図８に示した回路構成であっても、式（２ａ’）の関係を満たすことで、画素サイズ縮小による画素数増、コスト減を実現しながら、最大ダイナミックレンジを実現することができる。

なお、図８に示した読み出し回路においても、保護回路３００は省略することができる。保護回路３００を省略する場合は、出力トランジスタ２０５が、基準電位ＧＮＤを下回る電位を信号として読み出さないようにすればよい。

以上説明してきたように、本明細書には次の事項が開示されている。

開示された固体撮像素子は、半導体基板上方に形成された光電変換層と、前記光電変換層で発生して捕集された電荷に応じた信号を読み出す前記半導体基板に形成されたＭＯＳトランジスタ回路とを有する固体撮像素子であって、前記ＭＯＳトランジスタ回路は、前記光電変換層と電気的に接続された電荷蓄積部と、前記電荷蓄積部の電位をリセット電位にリセットするリセットトランジスタと、前記電荷蓄積部の電位に応じた信号を出力する出力トランジスタとを含み、前記リセットトランジスタ及び前記出力トランジスタは、キャリアの極性が前記光電変換層で発生して捕集された電荷と逆極性となっており、前記リセットトランジスタのリセット電位Ｖｓ、全ての電位の基準となる電位ＧＮＤ、前記ＭＯＳトランジスタ回路の電源電圧Ｖｄｄ、及び前記リセットトランジスタがオン状態における前記電荷蓄積部の電位を表す第一の電位と前記リセットトランジスタがオン状態からオフ状態になった直後の前記電荷蓄積部の電位を表す第二の電位との差ΔＶ２が、ＧＮＤ＜Ｖｓ＜ＧＮＤ＋ΔＶ２＋（Ｖｄｄ／５）・・・（１１）の関係を満たすものである。

開示された固体撮像素子は、前記リセットトランジスタがオフ状態のときの前記リセットトランジスタのゲート電極下方にある前記半導体基板の領域の電位Ｖｒｇ１、前記第二の電位Ｖｆｄ、及び前記オフ状態において前記電荷蓄積部から前記リセットトランジスタのリセット電源への電荷の漏れ出しが発生しない前記第二の電位Ｖｆｄと前記電位Ｖｒｇ１との差の臨界値を表す電位ΔＶ１が、Ｖｆｄ＞（Ｖｒｇ１＋ΔＶ１）・・・（１２）の関係を満たすものである。

開示された固体撮像素子は、前記リセットトランジスタがオン状態のときの前記リセットトランジスタのゲート電極下方にある前記半導体基板の領域の電位Ｖｒｇ２が、Ｖｒｇ２＞Ｖｓ・・・（１３）の関係を満たし、前記リセットトランジスタの閾値電圧が、（１１）、（１２）、（１３）の関係を満たす範囲内にあるものである。

開示された固体撮像素子は、前記出力トランジスタの電源電圧Ｖｄｄ、及び、前記出力トランジスタの閾値電圧Ｖｔｈが、（Ｖｒｇ１＋ΔＶ１−Ｖｄｄ）＜Ｖｔｈ＜（Ｖｒｇ１＋ΔＶ１）の関係を満たすものである。

開示された撮像装置は、前記固体撮像素子を備えるものである。

１０１ 基板
１１６ 読出し回路
２０４ リセットトランジスタ
２０５ 出力トランジスタ

Claims (5)

1. 半導体基板上方に形成された光電変換層と、前記光電変換層で発生して捕集された電荷に応じた信号を読み出す前記半導体基板に形成されたＭＯＳトランジスタ回路とを有する固体撮像素子であって、
   前記ＭＯＳトランジスタ回路は、前記光電変換層と電気的に接続された電荷蓄積部と、前記電荷蓄積部の電位をリセット電位にリセットするリセットトランジスタと、前記電荷蓄積部の電位に応じた信号を出力する出力トランジスタとを含み、
   前記リセットトランジスタ及び前記出力トランジスタは、キャリアの極性が前記光電変換層で発生して捕集された電荷と逆極性となっており、
   前記リセットトランジスタのリセット電位Ｖｓ、全ての電位の基準となる電位ＧＮＤ、前記ＭＯＳトランジスタ回路の電源電圧Ｖｄｄ、及び前記リセットトランジスタがオン状態における前記電荷蓄積部の電位を表す第一の電位と前記リセットトランジスタがオン状態からオフ状態になった直後の前記電荷蓄積部の電位を表す第二の電位との差ΔＶ２が、
   ＧＮＤ＜Ｖｓ＜ＧＮＤ＋ΔＶ２＋（Ｖｄｄ／５）・・・（１）
   の関係を満たす固体撮像素子。
2. 請求項１記載の固体撮像素子であって、
   前記リセットトランジスタがオフ状態のときの前記リセットトランジスタのゲート電極下方にある前記半導体基板の領域の電位Ｖｒｇ１、前記第二の電位Ｖｆｄ、及び前記オフ状態において前記電荷蓄積部から前記リセットトランジスタのリセット電源への電荷の漏れ出しが発生しない前記第二の電位Ｖｆｄと前記電位Ｖｒｇ１との差の臨界値を表す電位ΔＶ１は、
   Ｖｆｄ＞（Ｖｒｇ１＋ΔＶ１）・・・（２）
   の関係を満たす固体撮像素子。
3. 請求項２記載の固体撮像素子であって、
   前記リセットトランジスタがオン状態のときの前記リセットトランジスタのゲート電極下方にある前記半導体基板の領域の電位Ｖｒｇ２が、
   Ｖｒｇ２＞Ｖｓ・・・（３）
   の関係を満たし、前記リセットトランジスタの閾値電圧が、（１）、（２）、（３）を満たす範囲内にある固体撮像素子。
4. 請求項２又は３記載の固体撮像素子であって、
   前記出力トランジスタの電源電圧Ｖｄｄ、及び、前記出力トランジスタの閾値電圧Ｖｔｈが、
   （Ｖｒｇ１＋ΔＶ１−Ｖｄｄ）＜Ｖｔｈ＜（Ｖｒｇ１＋ΔＶ１）
   の関係を満たす固体撮像素子。
5. 請求項１〜４のいずれか１項記載の固体撮像素子を備える撮像装置。

Images