JP2012004250A - 低温ポリシリコン膜の形成装置及び方法 - Google Patents

低温ポリシリコン膜の形成装置及び方法 Download PDF

Info

Publication number
JP2012004250A
JP2012004250A JP2010136595A JP2010136595A JP2012004250A JP 2012004250 A JP2012004250 A JP 2012004250A JP 2010136595 A JP2010136595 A JP 2010136595A JP 2010136595 A JP2010136595 A JP 2010136595A JP 2012004250 A JP2012004250 A JP 2012004250A
Authority
JP
Japan
Prior art keywords
region
laser light
microlens
mask
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010136595A
Other languages
English (en)
Inventor
Kuniyuki Hamano
邦幸 濱野
Koichi Kajiyama
康一 梶山
Michinobu Mizumura
通伸 水村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2010136595A priority Critical patent/JP2012004250A/ja
Priority to PCT/JP2011/061772 priority patent/WO2011158612A1/ja
Priority to TW100120959A priority patent/TW201205680A/zh
Publication of JP2012004250A publication Critical patent/JP2012004250A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】結晶粒の成長方向を多結晶化すべき位置に応じて任意に調整することができ、その位置において、結晶粒の成長方向が一定の方向に揃った低温ポリシリコン膜を得る。
【解決手段】マスク３には、一方向に延びるレーザ光の遮光領域３１と透過領域３２とが、前記一方向に垂直の方向に隣接するように設けられている。このマスク３を介してマイクロレンズ５によりレーザ光をチャネル領域形成予定領域７に照射する。透過領域３２を透過したレーザ光が、ａ−Ｓｉ：Ｈ膜に照射されてこの部分をアニールして多結晶化する。次に、マスク３を取り外して、予定領域７の全体にレーザ光を照射すると、既に多結晶化している領域は融点が上昇していて溶融せず、アモルファスのままの領域が溶融凝固して多結晶化する。
【選択図】図２

Description

本発明は、アモルファスシリコン膜（以下、ａ−Ｓｉ膜という）にレーザ光を照射してアニールすることにより、ａ−Ｓｉを多結晶シリコン（以下、ポリシリコンという）に結晶化させる低温ポリシリコン膜の形成装置及び方法に関する。
逆スタガ構造の薄膜トランジスタとしては、絶縁性基板上にＣｒ又はＡｌ等の金属層によりゲート電極を形成し、次いで、このゲート電極を含む基板上にゲート絶縁膜として例えばＳｉＮ膜を形成し、その後、全面に水素化アモルファスシリコン（以下、ａ−Ｓｉ：Ｈと記載する）膜を形成し、このａ−Ｓｉ：Ｈ膜をゲート電極上の所定領域にアイランド状にパターニングし、更に、金属層によりソース・ドレイン電極を形成したアモルファスシリコントランジスタがある。
しかしながら、このアモルファスシリコントランジスタは、ａ−Ｓｉ：Ｈ膜をチャネル領域に使用しているので、チャネル領域における電荷の移動度が小さいという難点がある。このため、アモルファスシリコントランジスタは、例えば、液晶表示装置の画素部の画素トランジスタとしては使用可能であるが、高速の書き換えが要求される周辺駆動回路の駆動トランジスタとしては、チャネル領域の電荷移動度が小さすぎて、使用することが困難である。
一方、多結晶シリコン膜を直接基板上に形成しようとすると、ＬＰＣＶＤ（減圧化学気相成長）法により形成することになるが、これは１５００℃程度の高温プロセスになるため、液晶表示装置のようなガラス基板（軟化点が４００〜５００℃）上に多結晶シリコン膜を直接形成することはできない。
そこで、一旦、チャネル領域にａ−Ｓｉ：Ｈ膜を形成し、その後、このａ−Ｓｉ：Ｈ膜にＹＡＧエキシマレーザ等のレーザ光を照射してレーザアニールすることにより、極短時間での溶融凝固の相転移により、ａ−Ｓｉ：Ｈ膜をポリシリコン膜に結晶化させる低温ポリシリコンプロセスが採用されるようになっている。これにより、ガラス基板上のチャネル領域を電荷移動度が高くトランジスタ動作の高速化が可能なポリシリコン膜により形成することが可能になる（特許文献１）。
特開平５−６３１９６号公報
しかしながら、上述の従来の低温ポリシリコン膜の形成方法は、液晶表示装置のガラス基板上に形成したアモルファスシリコン膜の全体にレーザ光を走査させながら、レーザアニールすることによりアモルファスシリコン膜の溶融凝固により多結晶化しているので、表示部の画素トランジスタのように、高速化が必要ではないトランジスタを形成する領域も、多結晶化しているため、処理に無駄がある。
また、レーザアニールにより形成されたポリシリコン膜の特性が局部的に変動するという問題点があり、これが実用化への障害となっている。このような低温ポリシリコン膜の特性の局部的変動は、液晶表示装置の画面の表示むらを生じさせる。
ａ−Ｓｉ膜の特性が局部的に変動する要因としては、結晶化したＳｉの結晶粒の大きさが局部的に変動し、ポリシリコン膜内の電気伝導度が結晶粒界の密度又は状態により変動し、ポリシリコン膜全体の電気伝導度が変動してしまうことにある。仮に、液晶表示装置の周辺回路の部分のみ多結晶化したとしても、結晶粒の成長方向との関係で、周辺回路の駆動電流が流れる方向について、結晶粒界が出現する割合が局所的に異なる。このため、電流の易導度が、そのトランジスタが形成される場所により異なってしまい、トランジスタの速度が異なることになり、周辺回路のトランジスタの設計が困難となる。
本発明はかかる問題点に鑑みてなされたものであって、結晶粒の成長方向を多結晶化すべき位置に応じて任意に調整することができ、また、その位置において、結晶粒の成長方向が一定の方向に揃った低温ポリシリコン膜を得ることができる低温ポリシリコン膜の形成装置及び方法を提供することを目的とする。
本発明に係る低温ポリシリコン膜の形成装置は、１次元又は２次元的に配置された複数個のマイクロレンズと、レーザ光の発生源と、この発生源からのレーザ光を前記マイクロレンズに導き前記マイクロレンズにより前記レーザ光をアモルファスシリコン膜に集光させる導光部と、各マイクロレンズ毎に配置された複数個のマスクと、を有し、前記各マスクには、前記レーザ光を遮光する遮光領域と前記レーザ光を透過する透過領域とがいずれも一方向に延びるように且つ前記一方向に垂直の方向に隣接するように設けられていることを特徴とする。
この低温ポリシリコン膜の形成装置において、例えば、前記遮光領域及び前記透過領域は各マスクについて複数個設けられており、これらの遮光領域及び透過領域は、交互に配置されている。また、例えば、前記各マイクロレンズを通過したレーザ光によりアモルファスシリコン膜をアニールして形成された各ポリシリコン膜には、１又は複数個のトランジスタが形成されるものである。
本発明に係る第１の低温ポリシリコン膜の形成方法は、上述のいずれかの低温ポリシリコン膜の形成装置を使用し、先ず、前記マスクを介して前記マイクロレンズによりレーザ光をアモルファスシリコン膜に照射することにより前記透過領域を透過したレーザ光を前記アモルファスシリコン膜に照射してポリシリコン領域を形成する第１の工程と、次いで、前記マスクを使用しないで前記マイクロレンズによりレーザ光をアモルファスシリコン膜に照射することにより前記ポリシリコン膜を結晶の核として残部のアモルファスシリコン膜を多結晶化する第２の工程とを有することを特徴とする。
この第１の低温ポリシリコン膜の形成方法において、例えば、前記第１の工程と前記第２の工程とは、前記レーザ光源によるレーザ光の発光条件は同一であるように構成することができる。
本発明に係る第２の低温ポリシリコン膜の形成方法は、上述のいずれかの低温ポリシリコン膜の形成装置を使用し、前記マスクを介して、前記マイクロレンズによりレーザ光をアモルファスシリコン膜に照射する工程を有し、前記レーザ光の照射条件は、前記遮光領域に対応するアモルファスシリコン膜の部分が溶融して多結晶化するに十分なものであり、多結晶化に際し、前記アモルファスシリコン膜における前記遮光領域に対応する部分と前記透過領域に対応する部分とで温度差が存在するものであることを特徴とする。
これらの低温ポリシリコン膜の形成方法は、液晶表示装置の周辺回路における低温ポリシリコン膜の形成方法に適用できる。この場合の本発明方法は、上述のいずれかの低温ポリシリコン膜の形成装置を使用し、例えば、前記周辺回路の１又は複数個のトランジスタからなるトランジスタ群毎に、夫々マイクロレンズを対応させ、前記マスクの前記一方向をそのトランジスタ群に合わせて決めることにより、そのトランジスタ群のアモルファスシリコン膜の結晶化方向（結晶粒の主たる成長方向）を調整することを特徴とする。
本発明によれば、各マイクロレンズに夫々マスクが設けられており、この各マスクには、遮光領域と透過領域とがいずれも一方向に延びるように且つ前記一方向に垂直の方向に隣接するように設けられている。このため、このマスクを使用して前記マイクロレンズによりレーザ光をアモルファスシリコン膜に照射すると、前記遮光領域に対応するアモルファスシリコン膜の部分（以下、第１部分）は、レーザ光が照射されないか、又は照射量が少なくて、与えられたエネルギが小さく、前記透過領域に対応するアモルファスシリコン膜の部分（以下、第２部分）は、レーザ光が照射されて、与えられたエネルギが大きい。
そして、本発明の第１の低温ポリシリコン膜の形成方法においては、第１の工程で、前記マスクを使用してレーザ光が照射されて、アモルファスシリコン膜の第２部分が加熱されて溶融した後凝固することにより結晶化し、このアモルファスシリコン膜の第２部分がポリシリコン化される。次いで、第２の工程で、前記マスクを使用せずにレーザ光が照射されて、アモルファスシリコン膜の全体が加熱される。しかし、第１の工程で形成されたポリシリコンの部分（第２部分）は、融点が高いので、第２の工程では溶融せず、第１の工程でアモルファスのまま残存した部分（第１部分）が溶融凝固して、結晶化する。この第１部分が結晶化する際、既に結晶化している第２部分を核として凝固が進行するので、結晶粒は、第２部分が延びる方向（マスクの透過領域が延びる方向）に垂直の方向、即ち、第２部分から第１部分を挟んで対向する他の第２部分に向けて成長する。よって、相対する２個の第２部分から結晶粒が成長して第１部分が凝固し、結晶化する。これにより、結晶粒の主たる成長方向が一方向に垂直の方向に揃った低温ポリシリコン膜が得られる。
本発明の第２の低温ポリシリコン膜の形成方法においては、レーザ光を照射する条件が、前記遮光領域に対応するアモルファスシリコン膜の部分（第１部分）が溶融して多結晶化するに十分なものである。このとき、前記透過領域に対応するアモルファスシリコン膜の部分（第２部分）は、この透過領域を透過したレーザ光が照射されるので、前記第１部分よりも大きなエネルギで加熱され、第１部分よりも温度が高い。これにより、アモルファスシリコン膜の多結晶化に際し、前記アモルファスシリコン膜における前記遮光領域に対応する第１部分と前記透過領域に対応する第２部分とで温度差が存在する。よって、第１部分から凝固が開始され、第１部分から、第２部分を挟んで対向する他の第１部分に向けて、凝固が進行する。これにより、第１部分が延びる前記一方向に垂直の方向に結晶粒が延び、前記一方向に垂直の方向に結晶粒が揃った低温ポリシリコン膜が得られる。
上記本発明方法を、液晶表示装置の周辺回路のトランジスタのチャネル領域の形成に使用することができる。この場合に、前記一方向を、トランジスタ群毎に適切な方向に決めることにより、そのトランジスタの構造から決まる駆動電流が流れる方向を結晶粒の主たる成長方向に合わせることができ、周辺回路の駆動電流が流れる方向に結晶粒の成長方向が揃うため、駆動電流が交差する結晶粒界の数が少ない。これにより、駆動電流が流れる方向の抵抗を小さくすることができ、低消費電流化及び高速化が可能である。また、各マイクロレンズに対応するマスクの遮光領域及び透過領域が延びる一方向を、各マイクロレンズが照射する位置に応じて設定することにより、各マイクロレンズに対応するレーザ光の照射領域毎に、適切な結晶粒の成長方向を設定することができる。
本発明に係る第３の低温ポリシリコン膜の形成方法は、１次元又は２次元的に配置された複数個のマイクロレンズと、レーザ光の発生源と、この発生源からのレーザ光を前記マイクロレンズに導き前記マイクロレンズにより前記レーザ光をアモルファスシリコン膜に集光させる導光部と、各マイクロレンズ毎に配置された複数個のマスクと、を有し、前記各マスクは、前記レーザ光を遮光する遮光領域の中に、前記レーザ光を透過する一方向に延びる線状の１個の透過領域が設けられているものである低温ポリシリコン膜の形成装置を使用し、前記マスクが前記マイクロレンズにより投影されるアモルファスシリコン膜上の投影領域において、前記透過領域を透過した線状のレーザ光が前記投影領域を前記一方向に垂直の方向に走査することを特徴とする。
このように、マスクを透過したレーザ光のアモルファスシリコン膜上の線状の照射領域を、マスクが投影されるアモルファスシリコン膜上の投影領域内で走査することにより、レーザ光が照射されることにより溶融する線状の領域がこの線に垂直の方向に移動する。そうすると、レーザ光の照射により溶融した領域がレーザ光が離れていくことにより冷却されて凝固し、多結晶化すると共に、この結晶粒は加熱冷却の熱の流れが前記一方向に垂直の方向のもとで形成されるので、結晶粒の成長方向は前記一方向に垂直の方向、即ち、前記レーザ光の走査方向になる。これにより、本発明においても、ポリシリコン膜の結晶成長方向が、各マイクロレンズに対応する微小領域において、一定の均一な方向になる。
この低温ポリシリコン膜の形成方法において、例えば、前記低温ポリシリコン形成装置の前記マイクロレンズ及び前記マスクを含むレーザ光の照射系と前記アモルファスシリコン膜が形成された基板とを、相対的に移動させることにより、前記レーザ光を前記投影領域で走査することができる。
本発明によれば、マイクロレンズを使用して微小領域を結晶化する際に、各マイクロレンズについて、一方向に延びる透過領域と遮光領域とが前記一方向に垂直の方向に隣接するように設けられたマスクを使用するから、アモルファスシリコンに対するレーザ光の照射による溶融凝固により結晶粒が成長するときに、結晶粒の成長方向が揃ったポリシリコン膜が得られる。そして、この結晶粒の成長方向は、マスクの配置位置を前記一方向が所定の方向を向くように設定するだけで、任意に調整することができる。よって、本発明により、結晶粒の成長方向を、その位置における電流の方向に容易に合わせることができ、トランジスタの設計が容易になるとともに、トランジスタの低消費電力化及び駆動の高速化が可能となる。
本発明の第１実施形態に係る低温ポリシリコン膜の形成装置を示す模式的斜視図である。 この実施形態において、その１個のマイクロレンズ及び対応するマスクを示す模式的拡大斜視図である。 マイクロレンズを使用したレーザ照射装置を示す図である。 本実施形態の動作を示す模式図である。 レーザ照射装置の変形例を示す図である。 液晶表示装置の表示部及び周辺回路部を示す模式的平面図である。 （ａ）、（ｂ）は結晶粒成長方向と電流が流れる方向との関係を示す模式図である。 本発明の第２実施形態に係る低温ポリシリコン膜の形成装置において使用するマスクを示す模式的拡大斜視図である。 本実施形態の動作を示す模式図である。 本発明の第３実施形態に係る低温ポリシリコン膜の形成方法に使用するマイクロレンズによるレーザ照射装置を示す図である。 この実施形態において、その１個のマイクロレンズ及び対応するマスクを示す模式的拡大斜視図である。 本実施形態の動作を示す模式図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図１は、本発明の実施形態に係る低温ポリシリコン膜の形成装置を示す模式的斜視図、図２は、その１個のマイクロレンズ及び対応するマスクを示す模式的拡大斜視図、図３は、マイクロレンズを使用したレーザ照射装置を示す図である。図３に示すレーザ照射装置は、逆スタガ構造の薄膜トランジスタのような半導体装置の製造工程において、例えば、そのチャネル領域形成予定領域のみにレーザ光を照射してアニールし、このチャネル領域形成予定領域を多結晶化して、ポリシリコン膜を形成するための装置である。このマイクロレンズを使用したレーザアニール装置は、光源１から出射されたレーザ光を、レンズ群２により平行ビームに整形し、多数のマイクロレンズ５からなるマイクロレンズアレイを介して被照射体６に照射する。レーザ光源１は、例えば、波長が３０８ｎｍ又は３５３ｎｍのレーザ光を例えば５０Ｈｚの繰り返し周期で放射するエキシマレーザである。マイクロレンズアレイは、透明基板４ａの下面に多数のマイクロレンズ５が配置されたものであり、レーザ光を被照射体６としての薄膜トランジスタ基板に設定された薄膜トランジスタ形成予定領域に集光させるものである。透明基板４ａは被照射体６に平行に配置され、マイクロレンズ５は、トランジスタ形成予定領域に対応して所定のピッチで配置されている。本実施形態の被照射体６は、例えば、液晶表示装置のガラス基板上に一様に形成されたａ−Ｓｉ膜であり、本実施形態の低温ポリシリコン膜の形成装置は、このａ−Ｓｉ膜の周辺回路におけるトランジスタのチャネル領域形成予定領域にレーザ光を照射して、ポリシリコンチャネル領域を形成する。
マイクロレンズ５は、透明基板４ａの下面にその焦点位置を下方にして設けられており、透明基板４ａの上面には、各マイクロレンズ５に対応して遮光部材８が設けられている。遮光部材８はチャネル形成予定領域のみにレーザ光を照射するための開口部を有するものであり、この遮光部材８の開口部は各マイクロレンズ５の上方に配置され、この遮光部材８により、ポリシリコンからなるチャネル領域が画定される。そして、透明基板４ａの上方には、透明基板４ｃが透明基板４ａに平行に配置されており、この透明基板４ｃの下面には、各マイクロレンズ５に対応する位置に、後述するマスク３が形成されている。
例えば、液晶表示装置の周辺回路として、画素の駆動トランジスタを形成する場合、ガラス基板上にＡｌ等の金属膜からなるゲート電極を、スパッタによりパターン形成する。そして、シラン、ＮＨ３及びＨ２ガスを原料ガスとし、２５０〜３００℃の低温プラズマＣＶＤ法により、全面にＳｉＮ膜からなるゲート絶縁膜を形成する。その後、ゲート絶縁膜上に、例えば、プラズマＣＶＤ法によりａ−Ｓｉ：Ｈ膜を形成する。このａ−Ｓｉ：Ｈ膜はシランとＨ２ガスを混合したガスを原料ガスとして成膜する。このａ−Ｓｉ：Ｈ膜のゲート電極上の領域をチャネル形成予定領域として、各チャネル領域に１個のマイクロレンズ５を配置して、このチャネル形成予定領域のみにレーザ光を照射してアニールし、このチャネル形成予定領域を多結晶化してポリシリコンチャネル領域を形成する。なお、図３（ａ）及び図１には、マイクロレンズ５が１次元に配列されている状態しか示されていないが、これは、図示の簡略化のためであり、実際は、図３（ｂ）に平面図を示すように、マイクロレンズ５は２次元的に配列されている。但し、このマイクロレンズ５は多結晶化すべき領域の配置に合わせて１次元的に配列してもよい。
而して、本実施形態においては、図１及び図２並びに図３（ａ）に示すように、各マイクロレンズ５の上方に、各マイクロレンズ５毎に１個のマスク３が設けられている。このマスク３は、例えば、全体で矩形をなし、線状をなす複数個のレーザ光の遮光領域３１が一方向に延びるようにして設けられている。この線状の遮光領域３１は適長間隔をおいて配置されており、その遮光領域３１間はレーザ光の透過領域３２となっている。よって、遮光領域３１と透過領域３２とがいずれも一方向に延びており、この一方向に垂直の方向に、遮光領域３１と透過領域３２とが隣接している。なお、遮光領域３１は各マスク３について少なくとも１個設けられる。また、遮光領域３１の幅及び透過領域３２の幅は、後述する結晶成長方向を制御するために任意に決めることができる。このマスク３を介してレーザ光をマイクロレンズ５により被照射体６に照射することにより、ａ−Ｓｉ：Ｈ膜には、そのチャネル領域形成予定領域７に対応してレーザ光の照射領域が形成される。この予定領域７におけるレーザ光の照射パターンは、マスク３の透過領域３２のパターンに対応するものである。
なお、マイクロレンズ５と遮光部材８が形成された透明基板４ａと、マスク３が形成された透明基板４ｃとは、図５に示すように、両者の間に透明基板４ｂを配置して、透明基板４ａ，４ｂ、４ｃを相互に接着することにより、一体化してもよい。
次に、上述のごとく構成された形成装置を使用した低温ポリシリコン膜の形成方法について説明する。図６に示すように、液晶表示装置１０は、表示部１１にマトリクス状に画素トランジスタを形成し、各画素トランジスタのゲートに信号を出力する駆動部１２と、各画素トランジスタにドレイン信号を出力する駆動部１３とが、表示部１１の周辺部に設けられていて、周辺回路を形成している。このドレイン信号及びゲート信号を走査することにより、各画素トランジスタが動作して、バックライトからの光の透光及び遮光を制御する。
従来は、液晶表示装置のガラス基板上に形成されたアモルファスシリコン膜に対し、レーザ光の線状光源を一方向に走査することにより、アモルファスシリコン膜を溶融凝固させて多結晶化している。このため、図７（ａ）、（ｂ）に示すように、結晶粒の成長方向は、ガラス基板上のいずれの位置においても、同一方向を向いており、結晶粒は、この結晶成長方向に偏平した形状を有している。従って、周辺回路の例えばドレイン信号の駆動部１３が形成された領域では、信号電流ｉ１が図７（ａ）に示すように、結晶成長方向に通流する結果、電流ｉ１が通過する結晶粒界の数が少なく、電流の易導度が高く、低抵抗である。しかし、トランジスタの形成位置が例えばゲート信号の駆動部１２が形成された領域では、信号電流ｉ２が図７（ｂ）に示すように、結晶成長方向に垂直の方向に通流する結果、電流ｉ２が通過する結晶粒界の数が多く、電流の易導度が低く、高抵抗である。
これに対し、本実施形態においては、結晶粒の成長方向を、局所的に制御することができ、ガラス基板上のいずれの位置でも、電流が流れる方向に結晶粒の成長方向を調整することができる。先ず、本実施形態の結晶粒の成長方向を制御する動作について説明する。第１工程において、マスク３を使用して、レーザ光を被照射体６に照射する。レーザ光の平行ビームは、マスク３を透過した後、各マイクロレンズ５により集光されて、被照射体６のａ−Ｓｉ：Ｈ膜におけるチャネル形成予定領域７に照射される。このとき、レーザ光は、マスク３の遮光領域３１においては遮光され、透過領域３２を透過した部分のみが、予定領域７に照射され、マスク３と同様の格子状パターンにレーザ光の照射領域が形成される。そして、この予定領域７において、レーザ光が照射された部分のみが溶融凝固して結晶化し、この部分がポリシリコンに相変態する。このポリシリコン部分は、マスク３の透過領域３２がマイクロレンズ５により縮小投影された部分であり、この縮小投影された部分にしかレーザ光が照射されないので、図４に示すように、多結晶化したポリシリコンの部分３ａは、透過領域３２に対応して線状になる。
次いで、第２工程においては、マスク３を取り外し、その後、レーザ光を被照射体６に照射することにより、各チャネル領域形成予定領域７毎に、その予定領域７の全体にレーザ光を照射する。そうすると、ポリシリコンの部分３ａは、アモルファスシリコンの部分よりも融点が高いので、第１工程において多結晶化した部分が再溶融することはない。そして、第１工程において、ａ−Ｓｉ：Ｈ膜におけるマスク３の遮光領域３１に対応する部分がアモルファスのまま残存しているので、このアモルファスの部分が、第２工程におけるレーザ照射により、溶融凝固して多結晶化する。この第２工程において多結晶化する部分は、ａ−Ｓｉ：Ｈ膜における遮光領域３１が縮小投影された部分であるので、この第２工程において多結晶化したポリシリコン部分３ｂは、遮光領域３１に対応して線状になる。
このようにして、チャネル形成予定領域７においては、先ず、部分３ａが多結晶化してポリシリコン部分となり、その後、部分３ｂが遅れて多結晶化するが、この際、部分３ｂのアモルファスシリコン膜は、部分３ａのポリシリコン膜を核として結晶化する。このため、部分３ｂにおいては、部分３ａから、部分３ｂを挟んで対向する他の部分３ａに向けて結晶粒が成長し、この結晶粒の成長は、２個の部分３ａ間の中間部分まで進行する。よって、第２工程の終了後、図４に示すように、チャネル形成予定領域７において、一定の方向に結晶粒９の成長方向（偏平な方向）が揃ったポリシリコン膜が得られる。このため、他のチャネル形成予定領域７においては、マスク３の遮光領域３１及び透過領域３２の延びる方向を変更することにより、結晶粒の成長方向が図４とは異なるポリシリコン膜を得ることができる。つまり、図１に示すように、マイクロレンズ５毎に設けられた多数のマスク３の遮光領域３１及び透過領域３２の延びる方向を、適宜、その場所に合わせたものに設定することにより、チャネル形成予定領域７毎に、結晶粒の成長方向（偏平方向）を任意に調整することができる。よって、図７（ｂ）に示す場合と異なり、周辺回路に形成される全てのトランジスタにおいて、電流が流れる方向に結晶粒９の成長方向を合わせることができ、全てのトランジスタについて、低抵抗化及び高速化することができるとともに、そのトランジスタ特性を均一にすることができる。なお、各マイクロレンズを透過してレーザ光が照射されてアニールされたチャネル形成領域においては、１個のトランジスタを形成してもよいし、同一方向に電流が流れる複数個のトランジスタを形成することもできる。即ち、１個のマイクロレンズにより形成された１個の低温ポリシリコンのアイランドに、１個又は複数個のトランジスタを形成することができる。
なお、マスク３の透過領域３２を透過したレーザ光は、チャネル形成予定領域７において、縮小投影の比率で厳密に縮小された幅で照射されるものではない。また、この透過領域３２を透過して予定領域７に照射されたレーザ光の照射幅で厳密に多結晶化した領域が形成されるものではない。アモルファスシリコン膜において、レーザ光が照射された部分から照射されなかった部分への熱伝導と、レーザ光が照射された部分におけるエネルギ密度の不均一性が存在し、縮小投影系における誤差等も存在する。しかし、本実施形態においては、ポリシリコン部分３ａの厳密な幅は別として、一旦、線状にポリシリコン部分３ａを形成した後、このポリシリコン部分３ａを核として次順の結晶化が進行するので、次順の結晶化においては、一定の方向の結晶粒の偏平方向が揃ったポリシリコン部分３ｂが得られる。
以上の実施形態において、レーザ光の発光条件、即ちａ−Ｓｉ：Ｈ膜を加熱する条件は、第１工程と第２工程とで同一とすることができる。この発光条件は、レーザ光の照射によりアモルファスシリコン膜を溶融凝固させることができるものである。また、上記実施形態において、部分３ａは部分３ｂにおける多結晶化の際の核となるものであるから、結晶粒が揃った領域を可及的に広くするためには、通常、部分３ａは部分３ｂよりも幅が狭いものとする。また、部分３ａ同士の間隔は、薄膜トランジスタの大きさが１辺長で１０数μｍ〜数十μｍ程度であるので、チャネルポリシリコン領域の結晶粒の偏平方向の大きさが１μｍ以下となるようなものとすることが好ましい。この程度の微小な結晶粒（偏平方向についても）であれば、より十分に安定したトランジスタ特性を得ることができる。従って、マスク３の透過領域３２の間隔は、被照射体６に縮小投影された領域において、偏平の結晶粒の長寸が１μｍ以下程度になるようにすることが好ましい。
なお、この第１実施形態において、マスク３の形状は、図２に示すように、矩形のものに限るものではなく、円形等種々の形状にすることができる。また、遮光領域３１及び透過領域３２が延びる方向も矩形のマスク４の辺に平行に限らず、傾斜していてもよい。この遮光領域３１及び透過領域３２が延びる方向は、マスク３毎に変更してもよい。
また、上記実施形態においては、第２工程にて、チャネル領域を画定する遮光領域以外のマスクを使用しないものであったが、第２工程においても、マスクを使用し、第１工程において、遮光領域であった部分を透過領域とし、透過領域であった部分を遮光領域として、ａ−Ｓｉ：Ｈ膜において第１工程でアモルファスのまま残存した部分のみにレーザ光を照射してこの部分をアニールすることとしてもよい。また、この場合に、第２工程における透過領域の幅を、第１工程における遮光領域の幅よりも大きくして、第１工程のレーザ光照射領域よりも、第２工程のレーザ光照射領域の方を大きくして、一部で重なるようにしてもよい。これにより、第２工程において、アモルファスシリコン領域が多結晶化するときに、アモルファスシリコンとして残存している領域の全部を確実に加熱することができ、第１工程で既に多結晶化しているポリシリコン部分３ａを起点とする結晶成長を促進することができる。
次に、本発明の第２実施形態について説明する。この実施形態は、レーザ光の照射を１回の工程で行うものである。本実施形態は、図８に示すマスク１４を使用する。このマスク１４は、第１実施形態のマスク３と基本的には同様の構成であるが、本実施形態のマスク１４は、遮光領域１４１の幅が狭く、透過領域１４２の幅が広いものであり、各領域の幅の広狭の関係がマスク３と逆である。そして、本実施形態においては、レーザ光の照射条件を、図９に示すように、遮光領域１４１に対応するアモルファスシリコン膜の部分１４ｂが溶融して多結晶化するのに十分なものとする。遮光領域１４１に対応するチャネル形成予定領域７の部分１４ａは、遮光領域１４１の幅と同様に狭幅であり、透過領域１４２に対応するチャネル形成予定領域７の部分１４ｂは、透過領域１４２の幅と同様に広幅である。そして、部分１４ａは基本的にはレーザ光の照射を受けず、部分１４ｂはレーザ光の照射を受ける。これにより、アモルファスシリコン膜における遮光領域１４１に対応する部分１４ａと透過領域１４２に対応する部分１４ｂとで温度差が発生する。しかし、このレーザ光の照射を受けない部分１４ａも、レーザ光の照射を受けた部分１４ｂが加熱されて溶融したときに、この部分１４ｂの熱が部分１４ａにも伝達され、部分１４ａも昇温して溶融する。
本実施形態においては、レーザ光の照射を受けた部分１４ｂの中央から、この部分１４ｂを挟んで対向する２個のレーザ光の照射を受けない部分１４ａに向けて熱が伝達される。この伝達熱により部分１４ａが溶融し、凝固して多結晶化するが、この部分１４ａは最も温度が低いので、部分１４ａから先ず凝固して、多結晶化し、その後、凝固線が部分１４ｂの中央に向けて順次移動する。この場合に、部分１４ａが最も低く、部分１４ｂの中央が最も高い温度勾配のもとで、凝固が進行する。よって、図９に示すように、凝固して多結晶化した後に、その結晶粒は、部分１４ａから部分１４ｂの中央に向けて偏平した形状となり、第１実施形態と同様に、結晶粒の成長方向が揃ったポリシリコン膜が得られる。
上述の第１及び第２実施形態においては、マスク３又はマスク１４を使用することにより、各マスクに対応する各チャネル形成予定領域７においては、その結晶粒の成長方向を一定の方向にすることができ、結晶粒が一定の方向に偏平したポリシリコン膜を得ることができる。このため、マスク３，１４及びマイクロレンズ５を各トランジスタ毎に設けることにより、そのマスクにおける遮光領域及び透過領域の方向をマスク毎に適切に設定することによって、液晶表示装置のガラス基板上におけるポリシリコンチャネル領域の位置に応じて、結晶粒の成長方向を任意に設定することができる。従って、液晶表示装置の周辺回路において、各トランジスタのチャネル領域におけるチャネル電流が流れる方向に、結晶粒の成長方向を揃えることができ、周辺回路の全てのトランジスタについて、低抵抗化及び高速化が可能となるとともに、トランジスタ特性を均一化することができる。
このとき、各トランジスタと各マイクロレンズ及びマスクとを１：１に対応させるのではなく、１又は複数個のトランジスタと、１組のマイクロレンズ及びマスクとを対応させることができる。つまり、１組のマイクロレンズ及びマスクにより決まるポリシリコンの結晶粒の延びる方向に、複数個のトランジスタの駆動電流が流れる方向を合わせることができる。このように、周辺回路における駆動電流が流れる方向に結晶粒の成長方向が揃うため、駆動電流が交差する結晶粒界の数を少なくすることができ、これにより、駆動電流が流れる方向の抵抗を小さくすることができ、低消費電流化及び高速化が可能である。また、各マイクロレンズに対応するマスクの遮光領域及び透過領域が延びる一方向を、各マイクロレンズが照射する位置に合わせて個別に設定することにより、各チャネル領域毎に結晶粒の成長方向を制御することができ、各チャネル領域のチャネル電流が流れる方向に結晶粒の成長方向を確実に合わせることができる。
次に、本発明の第３実施形態について説明する。本実施形態においては、図１０及び図１１に示すように、各マイクロレンズ５に対応するマスク３は、全体がレーザ光の遮光領域３１であり、この遮光領域３１の中に、一方向に延びる線状の１個の透光領域３２が形成されたものである。このため、アモルファスシリコン膜、即ち、被照射体６における各マイクロレンズ５に対応するマスク３の投影領域においては、１本の線状のレーザ光照射領域が形成される。
そして、図１２に示すように、この線状の照射領域３ｃを、線が延びる前記一方向に垂直の方向に走査する。これは、例えば、レーザ照射装置のマイクロレンズ５及びマスク３を含むレーザ光の照射系を固定して、アモルファスシリコン膜が形成された基板（被照射体６）を前記一方向に垂直の方向に移動させてもよいし、また、前記基板を固定して、前記レーザ光の照射系を前記一方向に垂直の方向に移動させてもよい。
そうすると、レーザ光の照射領域３ｃにて、アモルファスシリコン膜が溶融し、その後、照射領域３ｃが走査により移動して図中矢印方向に移動していくと、熱源が去っていくので、一旦溶融した部分が急冷され、凝固して結晶化する。これにより、レーザ光の線状の照射領域３ｃが走査により移動していく後方には、前記一方向に垂直の方向に成長した結晶粒９が形成される。
従って、本実施形態においても、被照射体６における各マイクロレンズに対応する微小領域（例えば、１トランジスタの形成予定領域）において、結晶粒の成長方向が一定の方向に均一化される。
なお、本発明は、１個のマイクロレンズが１個のトランジスタ形成予定領域のチャネル領域に対応するものに限らず、１個のマイクロレンズが複数個のトランジスタ形成予定領域に対応するように、レーザ光を照射してもよい。
本発明は、安定したトランジスタ特性の半導体装置の製造に有益である。
１：レーザ光源
３、１４：マスク
３ａ：（多結晶）部分
３ｂ：（アモルファス）部分
３ｃ：レーザ光照射領域
４ａ、４ｂ、４ｃ：透明基板
５：マイクロレンズ
６：被照射体
７：チャネル領域形成予定領域
８：透過部材
９：結晶粒
３１、１４１：遮光領域
３２、１４２：透過領域

Claims (9)

  1. １次元又は２次元的に配置された複数個のマイクロレンズと、レーザ光の発生源と、この発生源からのレーザ光を前記マイクロレンズに導き前記マイクロレンズにより前記レーザ光をアモルファスシリコン膜に集光させる導光部と、各マイクロレンズ毎に配置された複数個のマスクと、を有し、前記各マスクには、前記レーザ光を遮光する遮光領域と前記レーザ光を透過する透過領域とがいずれも一方向に延びるように且つ前記一方向に垂直の方向に隣接するように設けられていることを特徴とする低温ポリシリコン膜の形成装置。
  2. 前記遮光領域及び前記透過領域は各マスクについて複数個設けられており、これらの遮光領域及び透過領域は、交互に配置されていることを特徴とする請求項１に記載の低温ポリシリコン膜の形成装置。
  3. 前記各マイクロレンズを通過したレーザ光によりアモルファスシリコン膜をアニールして形成された各ポリシリコン膜には、１又は複数個のトランジスタが形成されるものであることを特徴とする請求項１又は２に記載の低温ポリシリコン膜の形成装置。
  4. 前記請求項１乃至３のいずれか１項に記載の低温ポリシリコン膜の形成装置を使用し、先ず、前記マスクを介して前記マイクロレンズによりレーザ光をアモルファスシリコン膜に照射することにより前記透過領域を透過したレーザ光を前記アモルファスシリコン膜に照射してポリシリコン領域を形成する第１の工程と、次いで、前記マスクを使用しないで前記マイクロレンズによりレーザ光をアモルファスシリコン膜に照射することにより前記ポリシリコン膜を結晶の核として残部のアモルファスシリコン膜を多結晶化する第２の工程とを有することを特徴とする低温ポリシリコン膜の形成方法。
  5. 前記第１の工程と前記第２の工程とは、前記レーザ光源によるレーザ光の発光条件は同一であることを特徴とする請求項４に記載の低温ポリシリコン膜の形成方法。
  6. 前記請求項１乃至３のいずれか１項に記載の低温ポリシリコン膜の形成装置を使用し、前記マスクを介して、前記マイクロレンズによりレーザ光をアモルファスシリコン膜に照射する工程を有し、前記レーザ光の照射条件は、前記遮光領域に対応するアモルファスシリコン膜の部分が溶融して多結晶化するに十分なものであり、多結晶化に際し、前記アモルファスシリコン膜における前記遮光領域に対応する部分と前記透過領域に対応する部分とで温度差が存在するものであることを特徴とする低温ポリシリコン膜の形成方法。
  7. 液晶表示装置の周辺回路における低温ポリシリコン膜の形成方法であって、前記周辺回路の１又は複数個のトランジスタからなるトランジスタ群毎に、夫々マイクロレンズを対応させ、前記マスクの前記一方向をそのトランジスタ群に合わせて決めることにより、そのトランジスタ群のアモルファスシリコン膜の結晶化方向を調整することを特徴とする請求項４乃至６のいずれか１項に記載の低温ポリシリコン膜の形成方法。
  8. １次元又は２次元的に配置された複数個のマイクロレンズと、レーザ光の発生源と、この発生源からのレーザ光を前記マイクロレンズに導き前記マイクロレンズにより前記レーザ光をアモルファスシリコン膜に集光させる導光部と、各マイクロレンズ毎に配置された複数個のマスクと、を有し、前記各マスクは、前記レーザ光を遮光する遮光領域の中に、前記レーザ光を透過する一方向に延びる線状の１個の透過領域が設けられているものである低温ポリシリコン膜の形成装置を使用し、前記マスクが前記マイクロレンズにより投影されるアモルファスシリコン膜上の投影領域において、前記透過領域を透過した線状のレーザ光が前記投影領域を前記一方向に垂直の方向に走査することを特徴とする低温ポリシリコン膜の形成方法。
  9. 前記低温ポリシリコン形成装置の前記マイクロレンズ及び前記マスクを含むレーザ光の照射系と前記アモルファスシリコン膜が形成された基板とを、相対的に移動させることにより、前記レーザ光を前記投影領域で走査することを特徴とする請求項８に記載の低温ポリシリコン膜の形成方法。
JP2010136595A 2010-06-15 2010-06-15 低温ポリシリコン膜の形成装置及び方法 Pending JP2012004250A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010136595A JP2012004250A (ja) 2010-06-15 2010-06-15 低温ポリシリコン膜の形成装置及び方法
PCT/JP2011/061772 WO2011158612A1 (ja) 2010-06-15 2011-05-23 低温ポリシリコン膜の形成装置及び方法
TW100120959A TW201205680A (en) 2010-06-15 2011-06-15 Apparatus to form low temperature polysilicon film and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010136595A JP2012004250A (ja) 2010-06-15 2010-06-15 低温ポリシリコン膜の形成装置及び方法

Publications (1)

Publication Number Publication Date
JP2012004250A true JP2012004250A (ja) 2012-01-05

Family

ID=45348021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010136595A Pending JP2012004250A (ja) 2010-06-15 2010-06-15 低温ポリシリコン膜の形成装置及び方法

Country Status (3)

Country Link
JP (1) JP2012004250A (ja)
TW (1) TW201205680A (ja)
WO (1) WO2011158612A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157549A (ja) * 2012-01-31 2013-08-15 V Technology Co Ltd レーザアニール装置及びレーザアニール方法
WO2016186043A1 (ja) * 2015-05-19 2016-11-24 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置及び薄膜トランジスタの製造方法
WO2017145519A1 (ja) * 2016-02-23 2017-08-31 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置及び薄膜トランジスタ基板
WO2017149767A1 (ja) * 2016-03-04 2017-09-08 堺ディスプレイプロダクト株式会社 レーザーアニール装置、マスク、薄膜トランジスタ及びレーザーアニール方法
WO2018101154A1 (ja) * 2016-11-30 2018-06-07 株式会社ブイ・テクノロジー レーザ照射装置および薄膜トランジスタの製造方法
WO2019230194A1 (ja) * 2018-06-01 2019-12-05 株式会社ブイ・テクノロジー 投影マスク、およびレーザ照射装置
US20200171601A1 (en) * 2017-08-15 2020-06-04 V Technology Co., Ltd. Laser irradiation device, method of manufacturing thin film transistor, program, and projection mask

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101884890B1 (ko) * 2011-08-12 2018-08-03 삼성디스플레이 주식회사 박막 트랜지스터 결정화 방법, 박막 트랜지스터 표시판 및 그 제조 방법
CN109801837A (zh) * 2019-02-02 2019-05-24 京东方科技集团股份有限公司 驱动背板的激光退火工艺及掩膜版

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04246819A (ja) * 1991-01-31 1992-09-02 Ricoh Co Ltd 半導体薄膜の製造方法
JP2001269789A (ja) * 2000-01-20 2001-10-02 Komatsu Ltd レーザ加工装置
JP2003109911A (ja) * 2001-10-01 2003-04-11 Sharp Corp 薄膜処理装置、薄膜処理方法および薄膜デバイス
JP2003203874A (ja) * 2002-01-10 2003-07-18 Sharp Corp レーザ照射装置
JP2004311906A (ja) * 2003-04-10 2004-11-04 Phoeton Corp レーザ処理装置及びレーザ処理方法
JP5110830B2 (ja) * 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157549A (ja) * 2012-01-31 2013-08-15 V Technology Co Ltd レーザアニール装置及びレーザアニール方法
US10651294B2 (en) 2015-05-19 2020-05-12 V Technology Co., Ltd. Laser annealing method, laser annealing apparatus, and manufacturing process for thin film transistor
JP2016219581A (ja) * 2015-05-19 2016-12-22 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置及び薄膜トランジスタの製造方法
WO2016186043A1 (ja) * 2015-05-19 2016-11-24 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置及び薄膜トランジスタの製造方法
US10644133B2 (en) 2015-05-19 2020-05-05 V Technology Co., Ltd. Laser annealing method, laser annealing apparatus, and manufacturing process for thin film transistor
US10312351B2 (en) 2015-05-19 2019-06-04 V Technology Co., Ltd. Laser annealing method, laser annealing apparatus, and manufacturing process for thin film transistor
CN107615451A (zh) * 2015-05-19 2018-01-19 株式会社V技术 激光退火方法、激光退火装置以及薄膜晶体管的制造方法
CN108701591A (zh) * 2016-02-23 2018-10-23 株式会社V技术 激光退火方法、激光退火装置及薄膜晶体管基板
TWI713091B (zh) * 2016-02-23 2020-12-11 日商Ｖ科技股份有限公司 雷射退火方法、雷射退火裝置及薄膜電晶體基板
US20180366327A1 (en) * 2016-02-23 2018-12-20 V Technology Co., Ltd. Laser annealing method, laser annealing apparatus, and thin film transistor substrate
US10950437B2 (en) 2016-02-23 2021-03-16 V Technology Co., Ltd. Laser annealing method, laser annealing apparatus, and thin film transistor substrate
WO2017145519A1 (ja) * 2016-02-23 2017-08-31 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置及び薄膜トランジスタ基板
JP2017152498A (ja) * 2016-02-23 2017-08-31 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置及び薄膜トランジスタ基板
US20200066517A1 (en) * 2016-02-23 2020-02-27 V Technology Co., Ltd. Laser annealing method, laser annealing apparatus, and thin film transistor substrate
US10971361B2 (en) 2016-02-23 2021-04-06 V Technology Co., Ltd. Laser annealing method, laser annealing apparatus, and thin film transistor substrate
WO2017149767A1 (ja) * 2016-03-04 2017-09-08 堺ディスプレイプロダクト株式会社 レーザーアニール装置、マスク、薄膜トランジスタ及びレーザーアニール方法
WO2018101154A1 (ja) * 2016-11-30 2018-06-07 株式会社ブイ・テクノロジー レーザ照射装置および薄膜トランジスタの製造方法
US20200171601A1 (en) * 2017-08-15 2020-06-04 V Technology Co., Ltd. Laser irradiation device, method of manufacturing thin film transistor, program, and projection mask
CN111758150A (zh) * 2018-06-01 2020-10-09 株式会社V技术 投影掩模及激光照射装置
JP2019212712A (ja) * 2018-06-01 2019-12-12 株式会社ブイ・テクノロジー 投影マスク、およびレーザ照射装置
WO2019230194A1 (ja) * 2018-06-01 2019-12-05 株式会社ブイ・テクノロジー 投影マスク、およびレーザ照射装置
JP7126244B2 (ja) 2018-06-01 2022-08-26 株式会社ブイ・テクノロジー 投影マスク、およびレーザ照射装置

Also Published As

Publication number Publication date
TW201205680A (en) 2012-02-01
WO2011158612A1 (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
KR101645770B1 (ko) 저온 폴리실리콘막의 형성 장치 및 방법
WO2011158612A1 (ja) 低温ポリシリコン膜の形成装置及び方法
JP4470395B2 (ja) 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
JP5495043B2 (ja) レーザアニール方法、装置及びマイクロレンズアレイ
JP4637410B2 (ja) 半導体基板の製造方法及び半導体装置
KR101037840B1 (ko) 결정화 반도체층의 형성방법 및 형성장치, 및반도체장치의 제조방법
KR20140018081A (ko) 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
JP5800292B2 (ja) レーザ処理装置
KR20070008929A (ko) 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법
JP6221088B2 (ja) レーザアニール装置及びレーザアニール方法
JP2008227077A (ja) レーザ光のマスク構造、レーザ加工方法、ｔｆｔ素子およびレーザ加工装置
KR20070080238A (ko) 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치
WO2006075568A1 (ja) 多結晶半導体薄膜の製造方法および製造装置
US10937651B2 (en) Laser annealing method
KR100713895B1 (ko) 다결정막의 형성방법
JP4365757B2 (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
JP2005276944A (ja) 半導体デバイス、その製造方法および製造装置
JP2003249448A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体膜の製造装置、および半導体装置
JP2004281771A (ja) 半導体薄膜の結晶成長方法および結晶成長装置ならびに薄膜トランジスタの製造方法
JP2007207896A (ja) レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置
JP4467276B2 (ja) 半導体薄膜を製造する方法と装置
JP2014060184A (ja) 低温ポリシリコン膜の形成方法及び薄膜トランジスタの製造方法
JP2005347380A (ja) 半導体薄膜の製造方法および製造装置
JP2020021787A (ja) レーザーアニール装置、表示パネル、レーザーアニール方法及びマスク
JP2008147236A (ja) 結晶化装置およびレーザ加工方法