JP2011526478A - 共振型電力コンバータ - Google Patents

Abstract

共振型電力コンバータは、オーバラップする伝導相および固定周波数を用いて動作するように適合された同期整流器を含む。

Description

分野
本発明は、直流電力についての共振型電力コンバータに関する。

背景
共振型電力コンバータは、低電力損失を示し、電磁力電流放出を減少し、そしてゼロ電圧スイッチング（ＺＶＳ）動作が可能であるので、直流から直流への電力変換に用いられる。しかしながら、共振型電力コンバータは、高負荷または低負荷のいずれかの場合においても電力効率の限界を有し、望ましくない出力電力特性を示す。さらに、共振型電力コンバータの製造は高価である。

たとえば、誘導出力を有する可変周波数並列負荷共振型コンバータは、全負荷において高いタンク電流を有し、そのために大きなおよび／または高価な電子部品が必要となる。そして、このコンバータは、軽負荷のときには非常に大きな電気的損失を有し、電気的負荷がないときには出力ダイオードに大きな電圧ストレスを生成する。並列負荷ＬＣＣ（インダクタ−キャパシタ−キャパシタ）共振型コンバータは、性能が向上されているが、（高い出力リプルのために）低電圧出力においては、その出力キャパシタに高電圧ストレスを典型的に発生し、共振よりも低い動作を防止するために位相検出が必要とされる。そして、出力ダイオードにおける多重共振のために望ましくない損失が生成される。

共振型電力コンバータは、構成の複雑さ、および高価な部品の使用を最小限に抑えつつ、できるだけ効率的とすることが望ましい。

そのため、上記で述べたことに対処するか、または少なくとも、ひとつの有用な代替案を提供することが望ましい。

要約
本発明によれば、オーバラップする伝導相（overlapping conduction phase）を用いて動作するように適合された同期整流器を含む共振型電力コンバータが提供される。

また、本発明は、固定周波数で動作する共振型電力コンバータを提供する。この共振型電力コンバータは、絶縁部の一次側にあり固定周波数において共振電圧を有する共振回路と、絶縁部の二次側にあり絶縁部によって共振回路と結合され、それぞれのオーバラップする伝導相の期間に導通するためのスイッチを含み、コンバータの出力において直流電圧を生成するための出力回路とを備える。

また、本発明は、固定周波数で動作する同期整流器を備えた共振型電力コンバータのための制御装置を提供する。この制御装置は、共振型電力コンバータにおいて、電力を検出するためのセンサ回路と、検出された電力に基づいて同期整流器を制御するための制御回路とを備える。そして、同期整流器は、オーバラップする伝導相を有するように制御される。

また、本発明は、出力同期整流器を有する、固定周波数共振型電力コンバータの動作方法を提供する。この動作方法は、オーバラップする伝導相を用いて動作するような整流器
の制御を含む。

図面の説明
本発明の好ましい実施の形態を、添付する図面を参照して以下に説明する。ただし、本実施の形態は単なる一例にすぎず、図面も縮尺通りではない。

オーバラップする伝導相を用いた電力コンバータの回路図である。 オーバラップする伝導相を用いた電力コンバータにより実行される、スイッチングプロセスのフローチャートである。 オーバラップする伝導相を用いた電力コンバータにおける、時間領域での電圧および電流波形を示す図である。 アクティブクランプ回路を含むコンバータの回路図である。 共振クランプ回路を含むコンバータの回路図である。 フルブリッジ構成の整流器を有するコンバータの回路図である。 タンク電流を検出する電流変圧器を有するコンバータの回路図である。 タンク電流を検出するための電圧検出回路を二次側に有するコンバータの回路図である。 フルブリッジ構成の同期整流器を有するコンバータの回路図である。

詳細な説明
固定周波数ＬＣ（インダクタ−キャパシタ）共振型電力コンバータ、または「ＦＦＬＣ」１００の形式の、オーバラップする伝導相を用いた電力コンバータを図１に示す。このコンバータは、入力電源（図示せず）と接続可能な共振回路を有する一次側１０２と、電気負荷（図示せず）と接続可能な出力回路を有する二次側１０４とを含む。一次側および二次側は、変圧器により結合される。また、コンバータは、制御装置１０８により制御される。

入力電源は、直流（ＤＣ）バスＶ_busを形成する直流入力電源を供給する入力電源の力率を補正するための、力率補正（ＰＦＣ）ユニット１１０を経由して、一次側１０２と接続可能である。直流入力電源は、（ＰＦＣユニット１１０を用いた）力率補正のような様々な技術によって、ブリッジ整流器および容量型フィルタを用いることによって、または直流電源装置からのＤＣバスへの直接給電によって引き出される。

ＦＦＬＣ１００は、一次側１０２において、固定周波数ｆ_ｒで駆動される一次側ＭＯＳＦＥＴ Ｆ４，Ｆ５により生成された固定共振周波数ｆ_ｒを使用する。一次側ＦＥＴ Ｆ４，Ｆ５はＤＣバスに直列に接続される。一次側ＦＥＴ Ｆ４，Ｆ５は、制御装置１０８によって、図１に示されるように、一次側ＦＥＴ Ｆ４，Ｆ５のゲートに接続された二次側巻線を有する一次制御トランス１１２を用いて一次側固定周波数ｆ_ｒで駆動される。一次側ＦＥＴ Ｆ４，Ｆ５は、図３ＡのＶ_ａ波形に示されるように、出力回路のノードＶ_ａにおいて、たとえば準方形波や準正弦波などの固定周波数波形を生成する。ノードＶ_ａにおける共振電圧は、図３ＢのＩ_ｔ波形に示されるように、一次側ＦＥＴ Ｆ５のソース−ドレインのノード間に直列接続された、阻止キャパシタＣ_ｂ、共振インダクタＬ_ｒおよび共振キャパシタＣ_ｒを含む共振タンク回路を流れる共振「タンク」電流Ｉ_ｔを生成する。

制御装置１０８は、（図１，および図４〜８に示されるように）一次側または二次側のどちらかに配置される。制御装置１０８は、絶縁機器（たとえば、図１，および図４〜８に示される変圧器１１２）により、他方側と結合される。

二次側１０４は、変圧器１０６によって共振キャパシタＣ_ｒと並列に接続される。そして、二次側のインピーダンスは、二次側ＭＯＳＦＥＴ Ｆ１，Ｆ２によってダイナミックに制御される。この二次側ＦＥＴ Ｆ１，Ｆ２は、制御装置１０８によって電子的に制御される。二次側ＦＥＴ Ｆ１，Ｆ２は、図３Ｄおよび図３Ｅに示されるように、オンとオフとの状態を切替えられる。これによって、図２に示されるような４つのモードが繰り替えされる。二次側ＦＥＴ Ｆ１，Ｆ２は、それぞれ正電圧および負電圧に分岐された変圧器１０６の二次巻線と、それぞれ直列に接続される。ダイオードが、二次側ＦＥＴ Ｆ１，Ｆ２にそれぞれ並列に接続される。このとき、ダイオードのアノードが二次側ＦＥＴ Ｆ１，Ｆ２のドレインに接続される。

共振周波数ｆ_ｒは、共振要素Ｌ_ｒおよびＣ_ｒによって設定される。制御装置１０８は、コンバータが５０％のデューティサイクルを確保できるようにし、「タンク」回路の自然共振周波数より高い周波数で動作する。これによって、図３Ｂに示されるような、準正弦波のタンク電流Ｉ_ｔを生成する。コンバータは、動作範囲に渡ってゼロ電圧スイッチングができるように、共振より上で動作する。そして、平衡動作のために５０％のデューティサイクルが選択される。これによって、タンク回路の共振周波数ｆ_ｒによりタンク回路の中央電圧Ｖ_ａがゼロに到達したときに一次側ＦＥＴ Ｆ４，Ｆ５がスイッチングされるように、一次側ＦＥＴ Ｆ４，Ｆ５の（スイッチング）タイミングが設定される。これによって、たとえば図３Ｂに示されるようなタンク電流Ｉ_ｔの周波数が決定される。

共振キャパシタＣ_ｒは、タンク電流Ｉ_ｔによって充電され、図３Ｃに示されるような、周期的なキャパシタ電圧Ｖ_ｃを生成する。二次側ＦＥＴ Ｆ１，Ｆ２は、キャパシタ電圧Ｖ_ｃがゼロのときにスイッチングが行なわれるように、キャパシタ電圧Ｖ_ｃと同期してスイッチングされる。これは、ゼロ電圧スイッチング（Zero Voltage Switching：ＺＶＳ）として知られており、二次側ＦＥＴ Ｆ１，Ｆ２を効率的にスイッチングを行なうことができるとともに、電圧ストレスを低くすることができるという利点がある。

制御装置１０８によって制御される二次側ＦＥＴ Ｆ１，Ｆ２は、図２に示されるような、反復的な４モードサイクルを含むコンバータ処理２００においてスイッチングが行なわれる。第１のモード（ステップ２０２）においては、共振キャパシタ電圧Ｖ_ｃがゼロに達したときに、すなわち図３Ｃにおけるポイント３０２において、タンク電流Ｉ_ｔによって駆動されて、ＦＥＴ Ｆ１がオンに切替えられる。第１のモードでは、ＦＥＴ Ｆ２もオンであり、これによって、２つの二次側ＦＥＴ Ｆ１，Ｆ２の伝導相がオーバラップする。しかしながら、共振キャパシタ電圧Ｖ_ｃは、二次側ＦＥＴ Ｆ１，Ｆ２にかかる電圧に比例し、ゼロとなるので、共振キャパシタ電圧Ｖ_ｃは「短絡」状態となり、この段階においては、タンク電流Ｉ_ｔは線形的に増加する。共振インダクタＬ_ｒの値は、損失に関してタンク電流Ｉ_ｔが最小となるように選択される。ＦＦＬＣ１００は、制御回路で設定される期間Ｔ_１の間は第１のモードのままである。たとえば、このＴ_１は、全体周期の０％〜２０％の間の持続時間である。

第１のモードに引き続いて、制御装置１０８によって活性化される第２のモード（ステップ２０４）においては、ＦＥＴ Ｆ２がオフに切替えられる。これにより、共振キャパシタＣ_ｒに電圧を発生させる。したがって、この共振キャパシタ電圧Ｖ_ｃは、共振的に動作する。すなわち、図３Ｃのポイント３０４および３０６の間で示されるように、概略正弦波の半波が継続される。変圧器１０６は、一次側の共振キャパシタ電圧Ｖ_ｃに応答して、ＦＥＴ Ｆ２に二次側電圧を発生する。これによって、図３Ｆのポイント３０８および３１０（Ｖ_ｃのポイント３０４および３０６に対応）の間で示されるように、出力電圧Ｖ_ｏｕｔおよび出力ダイオード負荷電流Ｉ_ｄが生成される。第２のモードは、タンク電流Ｉ_ｔの負相（negative phase）により共振キャパシタＣ_ｒが負に充電される（すなわち、タンク電流Ｉ_ｔがポイント３１２および３１４の間でゼロより小さくなる）ために、共振キ
ャパシタ電圧Ｖ_ｃがゼロに戻ってくるまで維持される。

第２のモードに引き続き、制御装置１０８によって第３のモードが活性化される（ステップ２０６）。この第３のモードにおいては、（図３Ｄに示され、ポイント３０６および３１０に対応する）ポイント３１６において、ＦＥＴ Ｆ２が再びオンに切替えられる。これにより、共振キャパシタにかかる電圧が再びショートされてゼロとなる。第３のモードは、共振キャパシタが、反対方向に流れるタンク電流Ｉ_ｔによって充電される点を除いては、第１のモードと同様である。第３のモードは、制御装置１０８によって、Ｔ（たとえば、全体周期１／ｆ_ｒの０％〜２０％の時間）とほぼ等しいＴ_３の持続時間の間、維持される。

第４のモードは、第３のモードに引き続き、制御装置１０８によって活性化される（ステップ２０８）。この第４のモードにおいては、ＦＥＴ Ｆ１がオンのまま、ＦＥＴ Ｆ２がオフに切替えられる。第４のモードは、共振キャパシタ電圧Ｖ_ｃが逆となる点を除いては、第２のモードと同様である。したがって、変圧器１０６の二次側がＦＥＴ Ｆ１よりはむしろＦＥＴ Ｆ２を経由して負荷と接続される。これによって、（図３Ｆには図示していないが）第２のモードの期間中に生成された負荷電流Ｉ_ｄと同じ方向の、負荷電流Ｉ_ｄの２番目のパルスが生成される。すなわち、負荷に対する直流電力が生成される。

第４のモードに引き続き、制御装置１０８によって第１のモードが再び活性化される。
ＦＦＬＣ１００の出力電流Ｉ_ｄは、第２のモードおよび第４のモードの期間中に生成される一連のパルスとして生成される。この正パルスは、制御装置１０８による第２のモードおよび第４のモードの持続時間の制御によって制御される持続時間を有する。第２のモードおよび第４のモードに対応する出力電流Ｉ_ｄの電流パルスは、第１のモードおよび第３のモードに対応するゼロ負荷電流の周期、すなわち二次側ＦＥＴ Ｆ１，Ｆ２の伝導相がオーバラップする期間によって分離される。したがって、制御装置１０８は、第１、第２、第３、および第４のモードの持続時間を制御することによって、出力電流の長期間平均を制御する。この長期間平均電圧制御の方法は、パルス幅変調（ＰＷＭ）による出力電力制御と類似している。

制御装置１０８は、第１、第２、第３、および第４のモードの間で二次側ＦＥＴ Ｆ１，Ｆ２を循環させるとともに、共振または「タンク」回路についての周期的電圧信号を生成するために一次側ＦＥＴ Ｆ４，Ｆ５をスイッチングするための、単純な周期的制御信号を生成する。制御装置１０８は、二次側出力ノード１１４から、（出力電圧Ｖ_ｏｕｔを表わす）出力電圧信号を受ける。図７に示されるような電流変圧器ＴＣＩＡ−Ｂを用いて、Ｃ_ｒを通過する電流を検出すること、もしくは図８に示されるような電圧検出回路８０２および電子増幅／フィルタ回路８０４を用いて、二次側ＦＥＴ Ｆ２，Ｆ１に係る電圧を検出することのどちらかによって、制御装置１０８は（タンク電流Ｉ_ｔを表わす）共振電圧信号を受ける。電圧検出回路８０２は、二次側ＦＥＴ Ｆ２，Ｆ１の各々にまたがる（並列接続される）共振クランプキャパシタと、二次側ＦＥＴ Ｆ１，Ｆ２の各々の１つの端子を増幅／フィルタ回路８０４へ接続する抵抗とを含む。共振電圧信号は、制御装置１０８によって、二次側ＦＥＴ Ｆ１，Ｆ２のゼロ電圧スイッチング（ＺＶＳ）の時間を予測するために用いられる。

第２のモードの期間中、二次巻線の漏れ「漂遊」インダクタンスに蓄えられるどのような過度のエネルギも、図４に示されるように、クランプ回路４０２を経由してＦＦＬＣ１００の出力に掃きだされる。クランプ回路４０２は、クランプダイオードＤ１，Ｄ２およびクランプＭＯＳＦＥＴ Ｆ３（ＰチャネルまたはＮチャネルのいずれか）を含み、「アクティブクランプ」として機能する。漂遊インダクタンスに蓄えられたエネルギは、二次側ＦＥＴ Ｆ１，Ｆ２がターンオフされる直前、すなわち第１のモードの終了直前および
第３のモードの終了直前に、クランプＦＥＴ Ｆ３をオンすることによって、出力をクランプする。したがって、二次側ＦＥＴ、すなわちＦ１またはＦ２のどちらかがターンオフされるときに、対応する二次側ＦＥＴにおける電圧の過渡現象を防止できる。このアクティブクランプによって、二次側ＦＥＴ Ｆ１，Ｆ２について、より低電圧のＦＥＴ部品を使用することが可能となる。このようなＦＥＴ部品は損失が少ないので、結果として導通損失をより低くすることができる。また、二次巻線の漏れ「漂遊」インダクタンスに蓄えられるどのような過度のエネルギも、図５に示されるような共振クランプ回路によって制御するようにしてもよい。この回路は、二次側ＦＥＴ Ｆ１，Ｆ２の各々をはさんで適合される追加のクランプキャパシタ５０２Ａ，５０２Ｂにより構成され、これらは全体の共振キャパシタンスＣ_ｒの一部を形成する。

伝導相がオーバラップする期間、すなわち第１および第３のモードの期間における共振タンク電流Ｉ_ｔは、第１、第２、第３、および第４のモードの間のＦＦＬＣ１００の全出力電流のほんの数％である。このことは、ＦＦＬＣ１００において、高い電力効率を可能にできるという利点を有する。

制御装置１０８は、ＦＦＬＣ１００を制御するように予めプログラムされたデジタル信号プロセッサを含む。一次側および二次側ＦＥＴ Ｆ４，Ｆ５，Ｆ１，Ｆ２に対する変調指令は、ＤＳＰに記憶されたデジタル制御プログラムに基づいて、制御装置１０８によって生成される。デジタル制御プログラムは、電子部品の特性値のわずかな変動に対して回路調整（circuit alignment）の機能を与える。たとえば、共振インダクタＬ_ｒ、共振抵抗Ｒ_ｃなどの要素の特性値の、選択された理想値からのわずかな変動があったとしても、ＦＦＬＣ１００の安定した動作が可能となる。

ＦＦＬＣ１００は、固定のまたは設定された共振周波数ｆ_ｒで動作されるので、共振インダクタＬ_ｒおよび共振キャパシタＣ_ｒを含む磁性要素は、特定の周波数ｆ_ｒにおいて動作されるように最適化された物理的デバイスによって与えられればよく、したがって、より広範な動作周波数について最適化される要素よりも、よりロバストであり、かつ／またはより安価とできる。特定の動作周波数ｆ_ｒは、ＦＦＬＣ１００の最終用途および全体の電力システム環境に応じて選択される。典型的には、共振周波数は、４００ｋＨｚから７００ｋＨｚの範囲で最適化される。たとえば高周波数ＦＦＬＣ１００が、最新の電磁的最適化されたパッケージに含まれるような、変圧器１０６の漏れインダクタンスで直列共振インダクタを置き換えることができる場合には、共振周波数ｆ_ｒを増加させてもよい。このような場合には、周波数は、典型的には、１ＭＨｚから２ＭＨｚの範囲で最適化される。

ＦＦＬＣ１００における共振変換は、生成される電磁妨害（electromagnetic interference：ＥＭＩ）を、結果として低くできるゼロ電圧スイッチング（ＺＶＳ）を含む利点がある。したがって、容易に電磁環境適合性（electromagnetic compatibility：ＥＭＣ）の要求を達成でき、高周波数動作が可能であるとともに、高効率かつ高電力密度を有するコンパクトな磁気設計が可能となる。最新の制御技術を有する制御装置１０８では、要素数を大幅に削減することが可能である。

ＦＦＬＣ１００は、５０Ｗ〜５ｋＷの電力範囲が必要とされる用途において使用することができる。

電気負荷が小さいとき、すなわち負荷が引き込む電流が低いときには、ＦＦＬＣ１００内での電力損失を低減するために、ＦＦＬＣ１００は、「バースト（burst）」モードで動作するように、制御装置１０８によって制御されてもよい。バーストモードにおいては、制御装置１０８は、出力電力に応じて、一次側１０２のパルスが欠落するように一次側
ＦＥＴ Ｆ４，Ｆ５を制御する。これによって、図３に示される波形においてサイクルの欠落が発生し、より大きな効率でより低い出力電力が生成される。バーストモード、または他のパルス間引き技術によって、電気負荷の低負荷時において、より高効率な動作が可能となる。

二次側ＦＥＴ Ｆ１，Ｆ２は、センタータップ構成に配置される。他のＦＦＬＣにおいては、図９に示されるように、同期整流器をフルブリッジ構成８００に配置してもよい。

ＦＦＬＣ１００は、二次側に並列負荷を有する。すなわち、二次側の出力回路負荷は、共振キャパシタＣ_ｒと並列接続される。他のＦＦＬＣにおいては、二次側は、共振タンク回路と直列接続されるような負荷としてもよい。すなわち、変圧器１０６は、共振要素Ｌ_ｒおよびＣ_ｒと直列に接続される。

ＦＦＬＣ１００内の要素は、低電圧ストレスに耐えることができる。二次側ダイオード電流Ｉ_ｄは、多重共振を有さない。二次側ダイオード電流Ｉ_ｄは、誘導性出力、すなわち出力インダクタＬ_outによって供給されるので、その値は低くなる。アクティブクランプ回路は、高電流スパイクを抑制する。軽負荷または無負荷においては、一次側タンク電流は、全負荷の場合の８０％である。そのため、結果として、このような負荷状態における従来回路と比較して、より低い電力損失となる。

容量性要素「Ｃ_out」は、大出力（bulk output）キャパシタンスのために用いられ、フィードバックループの安定性およびリプル電圧低減のために必要とされる。

非固定周波数電力コンバータと比較して、より小さいインダクタ要素が必要とされる。たとえば、インダクタのサイズは、非固定または可変共振周波数を有する並列負荷型可変周波数電力コンバータの５０％とすることができる。

オーバラップする伝導相、すなわち第１のモードおよび第３のモードにおいては、出力ダイオード電流Ｉ_ｄの特性を大幅に変更することなく、たとえばジッターなどのような、小さなタイミングのエラーの発生を許容することができる。

また、二次側の同期整流器Ｆ１およびＦ２の相互導通またはオーバラップする伝導相によって、ＦＦＬＣ１００の出力電力の連続的に可変かつ柔軟な制御を可能とする。各サイクル（すなわち、全モードを通過するサイクル）において、オーバラップする伝導相が存在する割合、すなわち第１および第３のモードの和の割合は、ＦＦＬＣ１００からの出力電力を制御するために、約０％〜約４０％の間で変化する。しかしながら、もし、０Ｖまでの出力電圧制御が必要とされる場合には、オーバラップは１００％まで拡大することができる。

この分野の技術に精通した当業者には、添付した図面を参照してここで説明したような本発明の範囲から逸脱することなく、多くの修正が明らかになるであろう。

Claims (32)

1. 固定周波数で動作する共振型電力コンバータであって、
   絶縁部の一次側にあり、前記固定周波数において共振電圧を有する共振回路と、
   前記絶縁部の二次側にあり、前記絶縁部によって前記共振回路と結合され、それぞれの伝導相がオーバラップする期間に導通するためのスイッチを含み、前記コンバータの出力において直流電圧を生成するための出力回路とを備える、共振型電力コンバータ。
2. 前記スイッチの切替は、前記共振電圧と同期され、
   前記スイッチは、前記スイッチにかかる電圧が実質的にゼロのときに切替えられる、請求項１に記載の共振型電力コンバータ。
3. 前記スイッチを制御するための制御装置をさらに備える、請求項１に記載の共振型電力コンバータ。
4. 前記制御装置は、前記絶縁部の前記二次側に配置され、制御絶縁機器によって前記一次側と結合される、請求項３に記載の共振型電力コンバータ。
5. 前記制御装置は、前記絶縁部の前記一次側に配置され、制御絶縁機器によって前記二次側と結合される、請求項３に記載の共振型電力コンバータ。
6. 前記制御絶縁機器は、制御変圧器である、請求項４または５に記載の共振型電力コンバータ。
7. 前記制御装置は、前記伝導相のオーバラップを調整するために、前記コンバータの出力電圧を表わす出力電圧信号を受ける、請求項３〜６のいずれか１項に記載の共振型電力コンバータ。
8. 前記制御装置は、前記共振電圧と同期するように前記スイッチを制御するために、前記共振電圧を表わす共振電圧信号を受ける、請求項３〜７のいずれか１項に記載の共振型電力コンバータ。
9. 前記制御装置は、前記共振回路の電流を検出することによって、前記共振電圧信号を受ける、請求項８に記載の共振型電力コンバータ。
10. 前記電流を検出するために、前記共振回路と直列接続された電流変圧器をさらに備える、請求項９に記載の共振型電力コンバータ。
11. 前記スイッチにかかる電圧を検出することによって、前記共振電圧信号を前記制御装置へ送信するための電圧センサをさらに含む、請求項８に記載の共振型電力コンバータ。
12. 前記電圧センサは、各スイッチのための、電圧検出回路および増幅器／フィルタを含む、請求項１１に記載の共振型電力コンバータ。
13. 前記制御装置は、前記コンバータを制御するための、デジタル信号プロセッサを含む、請求項３〜１２のいずれか１項に記載の共振型電力コンバータ。
14. 前記出力回路は、前記共振回路と並列に配置される、請求項１〜１３のいずれか１項に記載の共振型電力コンバータ。
15. 前記出力回路は、前記共振回路と直列に配置される、請求項１〜１３のいずれか１項に記載の共振型電力コンバータ。
16. 前記スイッチは、センタータップ構成に配置される、請求項１〜１５のいずれか１項に記載の共振型電力コンバータ。
17. 前記スイッチは、フルブリッジ構成に配置される、請求項１〜１５のいずれか１項に記載の共振型電力コンバータ。
18. 前記共振回路は、共振インダクタと、共振キャパシタとを含む、先行するいずれかの請求項に記載の共振型電力コンバータ。
19. 前記共振インダクタおよび前記共振キャパシタは並列接続される、請求項１８に記載の共振型電力コンバータ。
20. 前記共振インダクタおよび前記共振キャパシタは直列接続される、請求項１８に記載の共振型電力コンバータ。
21. 前記共振インダクタは、前記絶縁部の漏れインダクタンスによって与えられる、請求項１８〜２０のいずれか１項に記載の共振型電力コンバータ。
22. 前記共振回路は、阻止キャパシタをさらに含む、先行するいずれかの請求項に記載の共振型電力コンバータ。
23. 前記絶縁部の前記二次側の漂遊インダクタンスに蓄えられたエネルギを、前記コンバータの前記出力へ放出するためのクランプ回路をさらに含む、先行するいずれかの請求項に記載の共振型電力コンバータ。
24. 前記クランプ回路は、クランプダイオードを含むアクティブクランプ回路であり、
    各前記クランプダイオードは、各前記スイッチの１つの端子と、クランプスイッチを経由して前記出力とに接続される、請求項２３に記載の共振型電力コンバータ。
25. 前記クランプ回路は、各スイッチに並列接続されたクランプキャパシタをさらに含む、請求項２３に記載の共振型電力コンバータ。
26. 前記スイッチは、ダイオードと並列接続された、切替可能なトランジスタを含む、先行するいずれかの請求項に記載の共振型電力コンバータ。
27. 前記絶縁部は、一次巻線が前記一次側となり、二次巻線が前記二次側となる変圧器である、先行するいずれかの請求項に記載の共振型電力コンバータ。
28. 前記伝導相は、共振周波数の各周期の０〜４０％の間でオーバラップする、先行するいずれかの請求項に記載の共振型電力コンバータ。
29. 直流出力は可変である、先行するいずれかの請求項に記載の共振型電力コンバータ。
30. オーバラップする伝導相および固定周波数を用いて動作するように適合された同期整流器を含む、共振電力コンバータ。
31. 固定周波数で動作する同期整流器を含む共振型電力コンバータのための制御装置であっ
    て、
    前記共振型電力コンバータにおいて、電力を検出するためのセンサ回路と、
    検出された前記電力に基づいて、前記同期整流器を制御する制御回路とを備え、
    前記同期整流器は、オーバラップする伝導相を有するように制御される、制御装置。
32. 出力同期整流器を有する、固定周波数共振型電力コンバータの動作方法であって、
    オーバラップする伝導相を用いて動作するように、前記整流器を制御するステップを備える、動作方法。

Images