JP2011501454A - 導電性の機械的相互接続部材を作る方法 - Google Patents

導電性の機械的相互接続部材を作る方法 Download PDF

Info

Publication number
JP2011501454A
JP2011501454A JP2010530510A JP2010530510A JP2011501454A JP 2011501454 A JP2011501454 A JP 2011501454A JP 2010530510 A JP2010530510 A JP 2010530510A JP 2010530510 A JP2010530510 A JP 2010530510A JP 2011501454 A JP2011501454 A JP 2011501454A
Authority
JP
Japan
Prior art keywords
interconnect
wire
diameter
electronic device
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010530510A
Other languages
English (en)
Other versions
JP5374512B2 (ja
Inventor
パトリス シモン
ピエール−ルイ タベルナ
ティエリー レベー
ジャン パスカル カンブローネ
ヴァンサン ブレ
クオク フン ルアン
ジャン マリー タラスコン
Original Assignee
サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク
ユニヴェルシテ ポール サバティエ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク, ユニヴェルシテ ポール サバティエ filed Critical サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク
Publication of JP2011501454A publication Critical patent/JP2011501454A/ja
Application granted granted Critical
Publication of JP5374512B2 publication Critical patent/JP5374512B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/67—Structure, shape, material or disposition of the connectors prior to the connecting process of a plurality of connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/70—Structure, shape, material or disposition of the connectors after the connecting process of a plurality of connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining
    • Y10T29/49833—Punching, piercing or reaming part by surface of second part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Wire Bonding (AREA)

Abstract

本発明は導電性の機械的相互接続部材（１２）を作る方法に関する。この方法は、サブミクロン直径を有し、且つ金属から作られた基板（２）の表面から突出する複数の金属ワイヤ（２ａ）を含む構造を、電気化学的に堆積する第１の段階と、前記ワイヤの部分的溶解を制御して、それらワイヤの直径を低減する第２の段階とを含む。本発明はまた、機械的及び／又は電気的相互接続を作る方法にも関する。この方法は、前述された方法に従って２つの相互接続部材を作ることと、相互接続部材を対向させて配置し、これらを相互に対向して押圧して、前記部材の表面から突出するナノメトリックワイヤの貫入及び絡み合いを実行することとの各ステップを含む。本発明はまた、そのような相互接続部材によって機械的及び電気的に相互接続されたマイクロ電子チップのスタックを含む３次元電子デバイスにも関する。
【選択図】図３Ｂ

Description

本発明は、導電性の機械的相互接続要素を製造する方法、および機械的相互接続を作る方法に関する。
本発明は、特にエレクトロニクスの分野に適用される。
エレクトロニクスでは、導電性の機械的相互接続を作ることが常に必要である。これは、マイクロ電子チップのピンをプリント回路上のトラックまたは金属メッキ区域に接続して、エレクトロニクスカードを作る場合に特に当てはまる。
典型的には、そのような電気的および機械的接続は、はんだ付けまたは熱圧着によって作られる。それら従来の手法は、多くの欠点を提示する。第１に、それらは高温の使用を必要とし、これは壊れやすい電子部品を損傷し得る。第２に、それらは容易に分解されない。残念ながら、テスト、修理、および／または置換する目的のために、エレクトロニクスカードのチップを取り外して置換できることが、しばしば重要となる。
相互接続の問題は、例えばチップまたは小型プリント回路等の平面デバイスを積み重ねて相互接続することによって３次元集積を実行する電子部品の場合に、特に厳しい。一旦そのようなアセンブリが作られてしまうと、アセンブリを作り上げている平面要素を破壊することなくアセンブリを分解することは、一般的に不可能である。
欧州特許出願公開第１５８３１４６号明細書は、ナノ構造の相互接続要素を開示している。この相互接続要素は金属表面によって構成され、サブミクロン直径の伝導性ワイヤ（「ナノワイヤ」）がこの金属表面から突出している。機械的および電気的相互接続は、一方の前記表面を他方の表面へ圧着することによって作られる。これがナノワイヤを相互に絡ませ、これによって前記表面間に結合を作り出す。このようにして得られた相互接続は、単に十分な牽引力を加えることによって元に戻され、新しい圧着工程によって相互接続が再び確立され得る。
欧州特許出願公開第１５８３１４６号明細書は、そのような相互接続要素の製造を可能にする方法を詳細に記載しておらず、その内容は、単に先行文献である米国特許第６１８５９６１号明細書を引用しているに過ぎない。
この文献は、表面から突出する複数の金属ナノワイヤを製造する方法を記載しており、この方法は、ガラスから多孔質母材を製造するステップと、気化または噴霧によって貴金属の層を前記母材の１つの面上に堆積するステップと、母材の孔において電気化学的堆積によってナノワイヤを製造するステップと、母材を溶解して、得られるナノ構造金属要素を解放するステップとを含む。この方法は、非常に複雑で費用がかかる。特に、母材を製造および金属メッキするステップに関してそうである。更に、噴霧または気化によって導電性薄膜を堆積するステップの必要性が、使用可能な物質の範囲を限定する。例えば、銅だけでナノ構造を作ることが可能であるわけではない。
表面から突出する複数の伝導性ナノワイヤによって構成された構造を製造する他の方法は、従来技術で公知である。しかしながら、ナノワイヤを相互に絡ませることによって機械的相互接続を作るためには、これらの構造は不適切であることが見出されている。
例えば、Ｓ．Ｆｉｅｄｌｅｒらによる論文、「Ｅｖａｌｕａｔｉｏｎ ｏｆ ｍｅｔａｌｌｉｃ ｎａｎｏ−ｌａｗｎ ｓｔｒｕｃｔｕｒｅｓ ｆｏｒ ａｐｐｌｉｃａｔｉｏｎ ｉｎ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ｐａｃｋａｇｉｎｇ」は、電解方法によってそのようなナノ構造を製造する方法を記載しており、この方法は、米国特許第６１８５９６１号明細書に記載の方法と概ね類似するが、相違は、ガラス母材が高分子膜によって置換され、粒子を高分子膜へ衝突させることによって孔が形成されることにある。この方法の欠点は、そのようにして得られた孔（従って、孔に堆積されるナノワイヤ）が直線状ではなく、その配置がランダムであることである。その方法では、満足な相互接続を達成し得ないことを経験が示している。最良の場合、この方法は、マイクロ電子チップまたはプリント回路の金属メッキ区域上にナノ構造を作り出し、これによって、はんだ付けによるナノ構造の接続を一層容易にする。
国際公開２００６／１２３０４９号は、基板の表面から突出する複数の金属ナノワイヤによって構成されたナノ構造を製造する更に他の方法を開示している。この方法も同様に、電気化学的堆積によって、犠牲母材の孔にナノワイヤを形成することを提供する。この方法の独創性は、多孔性セラミック材料、更に具体的にはアルミナから作られた膜によって構成される母材を使用することにある。国際公開２００６／１２３０４９号に記載の方法は、アルミナ膜の孔が実質的に直線状であり、規則的配列として配列されているため、有利である。加えて、気化または噴霧によって前記した膜を金属メッキする事前のステップを進める必要はない。
しかしながら、本願発明者らは、市販の様々な多孔質アルミナ膜を用いて多くのテストを実行したにも拘わらず、そのようにして得られた構造が、ナノワイヤの相互貫入および絡み合いによる機械的相互接続をなし得ないことを観察した。国際公開２００６／１２３０４９号は、そのような応用を記載していない。
本発明の目的は、相互に貫入および絡み合う伝導性ナノワイヤに基づくタイプの機械的相互接続要素を作る簡単で安価な方法を提供するために、従来技術の上記欠点を是正することにある。
そのような目的は、導電性の機械的相互接続要素を製造する方法であって次のステップを含む方法によって達成され得る。即ち、その方法は、
ｉ）金属材料の前駆物質である化合物の電解液を電解セルに入れるステップと、
ｉｉ）直線状貫通孔の実質的に規則的な配列を提示する多孔質膜で被覆された少なくとも１つの面を有する伝導性基板を、前記電解液中に浸漬するステップと、
ｉｉｉ）前記または各々の多孔質膜に対向し、前記多孔質膜から間隔を空けて配置された電極を提供するステップと、
ｉｖ）前記基板を発電機の負の端子へ接続してカソードを構成し、前記電極を前記発電機の正の端子へ接続してアノードを構成し、前記膜の前記孔を介して前記基板の表面上で前記金属材料の電解堆積を実行するステップと、
ｖ）前記多孔質膜を溶解して、前記金属材料から作られて前記基板の表面から突出するサブミクロン直径の複数のワイヤを備える構造を解放するステップと、
を含み、
ｖｉ）２つの前記構造の一方が他方へ押圧された場合に、前記ワイヤが相互に貫入および絡み合う結果として、２つの前記構造間で作用する接着力が増加するように、前記ワイヤの部分的溶解を制御して前記ワイヤの直径を低減させる追加のステップを更に含むことを特徴とする。
本発明の具体的実施形態において、
前記多孔質膜は、セラミック材料、更に具体的には、アルミナから作られてよい。
前記多孔質膜は、１０７／ｃｍ２から１０１０／ｃｍ２の孔密度、好ましくは、約１０９／ｃｍ２の孔密度を提示する。
前記ステップｖｉ）の制御された部分的溶解の後、前記ワイヤは、５ｎｍから３００ｎｍの直径、好ましくは１０ｎｍから２００ｎｍの直径を提示し、および／または、２００ｎｍから２００μｍの長さ、好ましくは５００ｎｍから１００μｍの長さを提示する。
同様に、前記ステップｖｉ）の制御された部分的溶解の後、前記相互接続要素は０．５から０．９の多孔率を提示する。
前記金属材料は、次の中から選択されてよい：Ｃｕ、Ｓｎ、Ｃｏ、Ｆｅ、Ｐｂ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｄ、Ｐｔ、Ａｇ、Ｂｉ、Ｓｂ、Ａｌ、Ｓｉ、およびＬｉ、ならびにこれら金属の合金。好ましくは、前記金属材料は、単一の材料から作られた相互接続構造を得るために、前記伝導性基板を構成する材料と同じであってよい。
制御された部分的溶解の前記ステップは、電解溶解方法であってよい。
他の形態において、制御された部分的溶解の前記ステップは、前記金属材料を酸化させて酸化生成物を溶解させる溶液に前記構造を浸漬することによって実行されてよい。
前記伝導性基板は、マイクロ電子チップ上の金属メッキ区域によって、或いはプリント回路上のトラックまたは金属メッキ区域によって構成されてよい。特に、前記機械的相互接続要素は、電気接続も提供することができる。
本発明は、機械的相互接続を作る方法も提供する。この方法は、次のステップを含む。
上記の方法によって、２つの相互接続要素を製造するステップ、および、
前記相互接続要素を相互に対向させて配置して、一方の前記相互接続要素を他方の前記相互接続要素へ押圧して、前記要素の表面から突出する前記ナノメトリックワイヤが相互に貫入および絡み合うようにするステップ。有利には、前記相互接続要素は、２０メガパスカル（ＭＰａ）から１００ＭＰａの圧力で相互に対向して押圧されてよい。
本発明は、機械的および電気的に相互接続された複数のマイクロ電子チップのスタックによって構成された３次元マイクロ電子デバイスを製造する方法を更に提供する。この方法は、前記チップ間の少なくとも１つの機械的相互接続が、前述した方法に従って作られることを特徴とする。
特に有利な態様において、前記マイクロ電子チップを接続する機械的相互接続要素の少なくとも幾つかが協同して、冷却流体の循環で漏れを生じないチャネルを形成することができる。
本発明は、機械的および電気的に相互接続されたマイクロ電子チップのスタックを備える３次元電子デバイスを更に提供する。このデバイスは、前記スタック内の隣接するチップが、それらチップの対向する面において、金属メッキ区域およびこれらの区域から突出するサブミクロン直径の複数のワイヤを備えて対向する相互接続要素を提示することと、相互に貫入および絡み合う前記相互接続要素のワイヤによって前記チップが相互接続されることとを特徴とする。
本発明のデバイスの具体的実施形態において、
サブミクロン直径の前記ワイヤの密度は、１０７／ｃｍ２から１０１０／ｃｍ２にあり、好ましくは、約１０９／ｃｍ２である。
前記ワイヤは、５ｎｍから３００ｎｍの直径、好ましくは１０ｎｍから２００ｎｍの直径を提示し、および／または、２００ｎｍから２００μｍの長さ、好ましくは５００ｎｍから１００μｍの長さを提示することができる。
前記相互接続要素は、０．５から０．９の多孔率を提示することができる。
サブミクロン直径の前記ワイヤは、以下から選択された金属材料から作られてよい：Ｃｕ、Ｓｎ、Ｃｏ、Ｆｅ、Ｐｂ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｄ、Ｐｔ、Ａｇ、Ｂｉ、Ｓｂ、Ａｌ、Ｓｉ、およびＬｉ、ならびにこれら金属の合金。
有利には、前記相互接続要素の少なくとも幾つかが、並列ストリップの形態であって、このストリップは、必ずしも直線状ではなく、冷却流体を循環させる少なくとも１つの管を画定する漏れを生じない壁を構成するように、前記チップを一方の側から他方の側へ横断することができる。
本発明の他の特徴、詳細、および利点は、一例として与えられた添付の図面を参照して詳細な説明の記載を読むことによって明らかになる。
本発明の方法のステップｉ）からｖ）までを示す。 同方法のステップｖｉ）を示す。 本発明の方法に従って作られた相互接続要素の上方からの電子顕微鏡観察図である。 本発明の方法に従って作られた電気的および機械的相互接続の側面からの走査型電子顕微鏡観察図である。 本発明の方法によって得ることができる機械的相互接続を使用するマイクロ電子構造の具体例を示す。
本発明の導電性機械的相互接続要素を製造する方法は、２つの段階を備える。図１に図式的に示される第１の段階は、国際公開２００６／１２３０４９号に詳細に記載されている。
第１の段階は次のステップを含む。
ステップｉ）：金属材料の前駆物質である化合物の電解液１を電解セルＣＥに入れる。典型的には、溶液は１または複数種の金属塩の水溶液または有機溶液である。金属は、具体的には次のもの、即ち、Ｃｕ、Ｓｎ、Ｃｏ、Ｆｅ、Ｐｂ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｄ、Ｐｔ、Ａｇ、Ｂｉ、Ｓｂ、Ａｌ、Ｓｉ、およびＬｉから選択することができる。異なる金属の塩が使用されるとき、金属が合金中で結合できることを保証するために注意が必要である。具体的な例として、電解液は、ＣｕＳＯ４（１００ｇ／Ｌ（リットル））、（ＮａＨ４）２ＳＯ４（２０ｇ／Ｌ）、およびジエチレントリタミン（８０ｇ／Ｌ）の水溶液であってよい。
ステップｉｉ）：伝導性基板２を前記溶液１に浸漬する。基板は、少なくとも一方の面が多孔質膜３で被覆され、この多孔質膜３は、直線状貫通孔の実質上規則的な配列を提示する。伝導性基板２は、「裸の」マイクロ電子チップ上の金属メッキ区域によって、または集積回路のトラックによって構成することができる。膜は、好ましくはアルミナから作られ、数百ナノメートルから数十マイクロメートルの範囲の厚さを提示し、１０７から１０１０の実質上円筒形の孔（１０９が好ましい値である）を提示し、孔は、実質上均一で５０ｎｍから５００ｎｍの範囲の直径を有し、規則的な六角形配列として分布する。このタイプの膜は、供給者Ｗｈａｔｍａｎによって「Ａｎｏｄｉｓｃ」の名称で販売されている。
他の形態では、他の材料によって構成された膜が使用されてよい。最も重要な点は、それらの膜が直線状貫通孔の実質上規則的な配列を提示することである。現在の技術状態において、最良の結果はアルミナ膜を用いて得られる。他のセラミック材料、例えば、酸化チタンＴｉＯ２は、満足度が少なくなるにしても、許容可能な代替物を構成する。
ステップｉｉｉ）：前記または各々の多孔質膜に対向し、膜から間隔を空けて配置された電極５を提供する。例えば、電極は、透過性セルロースシート４によって膜３から間隔を空けて配置された銅板によって構成されていてよい。
ステップｉｖ）：前記基板２を発電機６の負の端子に接続してカソードを構成し、前記電極５を前記発電機６の正の端子に接続してアノードを構成し、これによって、前記金属材料を、前記膜内の孔を介して基板表面上に電解堆積させるようにする。堆積は、連続的または律動的に実行され得る。例えば、その方法を実現する１つの手順は、３０分にわたって、１ｍＡ／ｃｍ２の電流を２５０ミリ秒印加することと、２０ｍＡ／ｃｍ２の電流を５０ミリ秒印加することとを含むシーケンスを提供する。
ステップｖ）：前記多孔質膜３を溶解する。例えば、８０℃の水酸化ナトリウムの１モラー（Ｍ）溶液に３０秒間浸漬し、続いてＨ２ＳＯ４（１Ｍ）およびＣｕＳＯ４（１Ｍ）の水溶液中で１０秒間洗浄する。
膜３の溶解はブラシ状の構造１０を解放する。構造１０は、前記基板２の表面から突出するサブミクロン直径の複数の金属ワイヤ（「ナノワイヤ」）２ａによって構成される。ワイヤ２ａは、膜内の孔の痕跡を構成する。膜の特性は、結果として、ナノワイヤの直径、密度、および長さを決定する。
本願発明者らは、市販されている異なる多孔質アルミナ膜を使用して、様々なテストを実行した。どのような状況のもとでも、本願発明者らは、この方法により得られた２つの構造を対向して配置した後に共に押圧することによっては、十分な強度の電気および機械的相互接続を達成することができなかった。
意外なことに、本願発明者らは、制御された部分的溶解の追加ステップ（ステップｖｉ））によって、ナノワイヤが前もって薄くされるならば、良好な電気および機械特性を提示する相互接続を得ることができることを観察した。この部分溶解ステップの後の、これら「ブラシ」のより大きくなった多孔率が、ナノワイヤのより良好な相互貫入を可能とし、従って、一方の構造が他方の構造へ押圧される２つの構造間で、より密接な接触を達成するように思われる。
この制御された溶解は、様々な方法により、特に電流または強制バイアスを用いて或いは用いることなく実行することができる。「無電解」と呼ばれる電流または強制バイアスを用いない方法は、図２に示されるように、単に構造１０を溶液１１に浸漬することによって実行される。溶液１１は、ナノワイヤを構成する金属が、制御されたやり方で溶解されることを可能にする。溶液は、金属を酸化させなければならず、且つ、金属酸化の生産物を溶解できなければならない。例えば、溶液は、溶解されるべき金属よりも酸化力のある化合物と、酸との混合物であることができる。例えば、銅から作られるナノワイヤの場合、範囲０．０１Ｍから１Ｍ（好ましくは０．１Ｍに等しい）の濃度のＨ２ＳＯ４と、範囲０．３Ｍから０．００３Ｍ（好ましくは０．０３Ｍ）の濃度のＨ２Ｏ２との混合物を使用することができる。
例示する酸性溶液に代えて、塩基性溶液を使用してもよい。
印加されるべきアノード電位または電流を要求する他の方法も、ナノワイヤの部分制御溶解を可能にする。これらの方法のうち、定電流、定電位、または実際に直流もしくは交流電位或いは電流を使用するパルスバイアスに言及することができる。そのような状況において、堆積ステップｉｖ）で使用したのと同じ溶液１中で溶解を実行することができる。
制御された部分的溶解ステップｉｖ）の終わりに得られる相互接続要素は、典型的には、１平方センチメートル当たり１０７から１０１０のワイヤ数（ｗｉｒｅ・ｃｍ−２）（好ましくは１０９のオーダ）を提示する。これらワイヤは、概して範囲５ｎｍから３００ｎｍの、好ましくは１０ｎｍから２００ｎｍの直径、ならびに、概して範囲２００ｎｍから２００μｍの、好ましくは範囲５００ｎｍから１００μｍの長さを提示する。一般的に、ワイヤの長さは膜の厚さよりも小さいか等しい。
相互接続要素の多孔率（「ブラシ」の総容積に対する空の空間の容積の比として定義される）は、正確な測定が困難ではあるが、典型的には、０．５から０．９の範囲にあり、典型的には約０．７５である。
図３Ａは、本発明の方法によって作られた相互接続要素１２の電子顕微鏡観察図である。相互接続要素は銅基板２を備え、銅基板２はナノワイヤ２ａを有する。ナノワイヤ２ａは同じく銅から作られ、銅基板２の表面から突出する。これらナノワイヤは、約３μｍの長さおよび約２００ｎｍの直径を提示する。ナノワイヤの密度Ｆは、約１０９／ｃｍ２である。
図３Ｂは、図３Ａに示されるタイプの２つの同じ相互接続要素１２および１２’を相互に押圧することによって作られた相互接続の電子顕微鏡観察図である。機械的接続に関与するナノワイヤ２ａおよび２ａ’が、相互に貫入して絡み合っていることが分かるであろう。相互接続は５０ＭＰａの圧力を加えることによって行われ、要素１２と１２’との間に作用する結合力は、５Ｎ／ｃｍ２のオーダである。この相互接続は、明らかにナノワイヤを損傷することなく、単に牽引力を加えることによって切断され得る。結合力を著しく減少させることなく、相互接続の形成および切断の３つのサイクルを連続して実行することができる。
更に一般的には、相互接続を形成するために使用する圧力は、２０ＭＰａから１００ＭＰａの範囲にあり、結合力は３Ｎ／ｃｍ２から１０Ｎ／ｃｍ２の範囲にある。
本発明の相互接続要素は、フリップチップ電子アセンブリを作るために使用することができる。そのような状況において、チップおよび集積回路上の金属メッキ区域は、表面上にナノワイヤが電気化学的に堆積される基板として使用される。従来の電子アセンブリ手法と比較して、このタイプの相互接続の使用は、はんだ付け工程の間にチップが過熱される危険性を回避するのに役立つ。加えて、テスト、修理、または置換目的のために必要となり得るチップの取り外しが、かなり容易になる。
好ましくは、相互接続要素は、こうして電気接続および機械接続の双方を提供し、ときには熱接続も提供する。しかしながら、これらの機能は別々であってもよい。
本発明の特に有利な応用例は３次元集積にある。３次元集積は、例えばチップまたは小型プリント回路等の平面デバイスを積み重ねることから成る。従来技術で公知の１つの３次元集積手法が、欧州特許出願公開第０４９０７３９号明細書に記載されている。本発明の相互接続要素は、様々な平面デバイスの間に機械接続および電気接続の双方を提供することによって、そのような３次元デバイスの製作を簡易化することができる。このようにして製造された３次元デバイスは、分解可能であるという重要な利点を提示する。この利点は、従来技術の手法を使用するときには、ほとんど想像できない。
３次元集積は、熱放散の厳しい問題を提起する。本発明の相互接続要素は、図４Ａおよび図４Ｂで示されるように、この問題に対して独創的な解決法を提供し得る。
図４Ａに、集積回路の３次元スタックの一部分を形成するマイクロ電子チップ２００を示す。参照番号２１で示されるその上面および下面（図示されず）は、金属メッキ区域を基板として使用して、本発明の方法によって作られた相互接続要素を保有している。実質的に正方形形状の相互接続要素２２および２２’の２つのグループが見られる。これら相互接続要素は、電気信号を通すのに役立ち、チップ２００とその上下に置かれるべき他のチップ（図４Ｂの参照番号２１０および２２０）との間で、機械的結合を形成するのに貢献する。相互接続要素２３および２４は、直線状ストリップである必要はなく、チップ２００を一方の側から他方の側へ横断する並列ストリップの形態をしている。これら相互接続要素はチップから電気的に絶縁されている（相互接続要素の基板は、例えば、ＳｉＯ２から作られた絶縁層上に形成された金属メッキによって構成される）。同様に、ストリップ２３と２４との間にあるチップ表面領域２５は、不動態化されている。チップの底面は、並列ストリップ２６および２７の形態をした相互接続要素を同様に提示することが、図中で見られ得る。
対応する相互接続要素を提示する同じタイプの複数のチップが積み重ねられて相互に押圧される場合は、図４Ｂで示されるタイプの３次元構造が得られる。
図４Ｂに、ストリップ２３および２４の形態をした導体要素およびそれらのストリップ間に画定された領域２５が、隣接するチップ２１０の対応部分と協同して、チャネルまたは管３０を形成することを示す。相互接続要素２３および２４は、漏れのない壁を形成する。その結果、構造の電子回路によって放散された熱を除去するために、このチャネル（および、様々なチップ間のインタフェースで形成されたチャネルの全て）において冷却流体が流れるようにすることができる。

Claims (25)

  1. 導電性の機械的相互接続要素（１２）を製造する方法であって、
    ｉ）金属材料の前駆物質である化合物の電解液（１）を電解セル（ＣＥ）に入れるステップと、
    ｉｉ）直線状貫通孔の実質的に規則的な配列を提示する多孔質膜（３）で被覆された少なくとも１つの面を有する伝導性基板（２）を、前記電解液中に浸漬するステップと、
    ｉｉｉ）前記または各々の多孔質膜に対向し、前記多孔質膜から間隔を空けて配置された電極（５）を提供するステップと、
    ｉｖ）前記基板を発電機（６）の負の端子へ接続してカソードを構成し、前記電極を前記発電機の正の端子へ接続してアノードを構成し、前記膜の前記孔を介して前記基板の表面上で前記金属材料の電解堆積を実行するステップと、
    ｖ）前記多孔質膜を溶解して、前記金属材料から作られて前記基板（２）の表面から突出するサブミクロン直径の複数のワイヤ（２ａ）を備える構造（１０）を解放するステップと、から成る段階を含み、
    ｖｉ）２つの前記構造の一方が他方へ押圧された場合に、前記ワイヤが相互に貫入および絡み合う結果として、２つの前記構造間で作用する接着力が増加するように、前記ワイヤ（２ａ）の部分的溶解を制御して前記ワイヤの直径を低減する追加のステップを更に含むことを特徴とする方法。
  2. 前記多孔質膜（３）はセラミック材料から作られる、請求項１に記載の方法。
  3. 前記多孔質膜（３）はアルミナから作られる、請求項２に記載の方法。
  4. 前記多孔質膜（３）は、１０７／ｃｍ２から１０１０／ｃｍ２の孔密度、および好ましくは、約１０９／ｃｍ２の孔密度を提示する、請求項１〜３のいずれかに記載の方法。
  5. 前記ステップｖｉ）の制御された部分的溶解の後、前記ワイヤは、５ｎｍから３００ｎｍの直径、好ましくは１０ｎｍから２００ｎｍの直径を提示する、請求項１〜４のいずれかに記載の方法。
  6. 前記ステップｖｉ）の制御された部分的溶解の後、前記ワイヤ（２ａ）は、２００ｎｍから２００μｍの長さ、好ましくは５００ｎｍから１００μｍの長さを提示する、請求項１〜５のいずれかに記載の方法。
  7. 前記ステップｖｉ）の制御された部分的溶解の後、前記相互接続要素（１２）は０．５から０．９の多孔率を提示する、請求項１〜６のいずれかに記載の方法。
  8. 前記金属材料は、Ｃｕ、Ｓｎ、Ｃｏ、Ｆｅ、Ｐｂ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｄ、Ｐｔ、Ａｇ、Ｂｉ、Ｓｂ、Ａｌ、Ｓｉ、およびＬｉ、ならびにこれら金属の合金の中から選択される、請求項１〜７のいずれかに記載の方法。
  9. 前記金属材料は、単一の材料から作られた相互接続構造を得るために、前記伝導性基板（１）を構成する材料と同じである、請求項１〜８のいずれかに記載の方法。
  10. 制御された部分的溶解の前記ステップは電解溶解方法である、請求項１〜９のいずれかに記載の方法。
  11. 制御された部分的溶解の前記ステップを、前記金属材料を酸化させてその酸化生成物を溶解させる溶液に前記構造を浸漬することによって実行する、請求項１から９のいずれか一項に記載の方法。
  12. 前記伝導性基板（１）は、マイクロ電子チップ（２００）上の金属メッキ区域によって構成される、請求項１〜１１のいずれかに記載の方法。
  13. 前記伝導性基板（１）は、プリント回路上のトラックまたは金属メッキ区域によって構成される、請求項１２または１３に記載の方法。
  14. 前記機械的相互接続要素（１２）は、電気接続も提供する、請求項に記載の請求項１２および１３のいずれかに記載の方法。
  15. 機械的相互接続を作る方法であって、
    請求項１〜１４のいずれかに記載の方法によって、２つの相互接続要素（１２、１２’）を製造することと、
    前記要素の表面から突出する前記ナノメトリックワイヤが相互に貫入および絡み合うようにするために、前記相互接続要素を対向させて配置して、一方の前記要素を他方の前記要素へ押圧することと、
    から成るステップを含む方法。
  16. 前記相互接続要素（１２、１２’）が、２０ＭＰａから１００ＭＰａの圧力で相互に対向して押圧される、請求項１５に記載の方法。
  17. 機械的および電気的に相互接続された複数のマイクロ電子チップ（２００、２１０、２２０）のスタックによって構成された３次元マイクロ電子デバイスを製造する方法であって、前記チップ間の少なくとも１つの機械的相互接続が、請求項１５または１６に従って作られることを特徴とする方法。
  18. 前記マイクロ電子チップを接続する機械的相互接続要素（２３、２４、２５、２６）の少なくとも幾つかが協同して、冷却流体の循環で漏れを生じないチャネル（３０）を形成する、請求項１７に記載の方法。
  19. 機械的および電気的に相互接続されたマイクロ電子チップ（２００、２１０、２２０）のスタックを備える３次元電子デバイスであって、前記スタック内の隣接するチップが、それらチップの対向する面において、金属メッキ区域およびこれらの区域から突出するサブミクロン直径の複数のワイヤを備えて対向する相互接続要素（２２、２２’、２３、２４、２５、２６）を提示することと、相互に貫入および絡み合う前記相互接続要素のワイヤによって前記チップが相互接続されることとを特徴とする３次元電子デバイス。
  20. サブミクロン直径の前記ワイヤの密度は、１０７／ｃｍ２から１０１０／ｃｍ２にあり、好ましくは約１０９／ｃｍ２である、請求項１９に記載の３次元電子デバイス。
  21. 前記ワイヤは、５ｎｍから３００ｎｍの直径、好ましくは１０ｎｍから２００ｎｍの直径を提示する、請求項１９または２０に記載の３次元電子デバイス。
  22. 前記ワイヤは、２００ｎｍから２００μｍの長さ、好ましくは５００ｎｍから１００μｍの長さを提示する、請求項１９から２１のいずれか一項に記載の３次元電子デバイス。
  23. 前記相互接続要素（１２）は、０．５から０．９の多孔率を提示する、請求項１９から２２のいずれか一項に記載の３次元電子デバイス。
  24. サブミクロン直径の前記ワイヤは、Ｃｕ、Ｓｎ、Ｃｏ、Ｆｅ、Ｐｂ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｄ、Ｐｔ、Ａｇ、Ｂｉ、Ｓｂ、Ａｌ、Ｓｉ、およびＬｉ、ならびにこれら金属の合金の中から選択された金属材料から作られる、請求項１９から２３のいずれか一項に記載の３次元電子デバイス。
  25. 前記相互接続要素（２３、２４、２５、２６）の少なくとも幾つかが、並列ストリップの形態であり、当該並列ストリップが、必ずしも直線状ではなく、冷却流体を循環させる少なくとも１つの管（３０）を画定する漏れを生じない壁を構成するように、前記チップを一方の側から他方の側へ横断する、請求項１９から２４のいずれか一項に記載の３次元電子デバイス。
JP2010530510A 2007-10-26 2008-10-24 導電性の機械的相互接続部材を作る方法 Expired - Fee Related JP5374512B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0707566 2007-10-26
FR0707566A FR2923078B1 (fr) 2007-10-26 2007-10-26 Procede de fabrication d'un element d'interconnexion mecanique conducteur d'electricite.
PCT/FR2008/001497 WO2009090349A2 (fr) 2007-10-26 2008-10-24 Procede de fabrication d'un element d'interconnexion mecanique conducteur d'electricite

Publications (2)

Publication Number Publication Date
JP2011501454A true JP2011501454A (ja) 2011-01-06
JP5374512B2 JP5374512B2 (ja) 2013-12-25

Family

ID=39456439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010530510A Expired - Fee Related JP5374512B2 (ja) 2007-10-26 2008-10-24 導電性の機械的相互接続部材を作る方法

Country Status (5)

Country Link
US (1) US8178416B2 (ja)
EP (1) EP2218102B1 (ja)
JP (1) JP5374512B2 (ja)
FR (1) FR2923078B1 (ja)
WO (1) WO2009090349A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009059304B4 (de) 2009-12-23 2014-07-03 CiS Forschungsinstitut für Mikrosensorik und Photovoltaik GmbH Siliziumchip mit einem daran befestigten Kabel und Verfahen zur Befestigung des Kabels
US8916959B2 (en) 2012-12-20 2014-12-23 International Business Machines Corporation Packaging structure
EP2871675A1 (en) * 2013-11-06 2015-05-13 Mitsubishi Electric R & D Centre Europe B.V. Pressure connection for a semiconductor die using flexible nanowires and corresponding manufacturing method
US9583410B2 (en) 2014-03-21 2017-02-28 International Business Machines Corporation Volumetric integrated circuit and volumetric integrated circuit manufacturing method
WO2018145968A1 (de) * 2017-02-09 2018-08-16 Siemens Aktiengesellschaft Leistungsmodul
DE102017104902A1 (de) 2017-03-08 2018-09-13 Olav Birlem Anordnung von Halbleiterchips und Verfahren zur Herstellung davon

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277689A (ja) * 1999-03-29 2000-10-06 Sony Corp 半導体装置及びその製造方法
JP2004502554A (ja) * 2000-03-22 2004-01-29 ユニバーシティー　オブ　マサチューセッツ ナノシリンダー・アレイ
JP2005294844A (ja) * 2004-04-01 2005-10-20 Lucent Technol Inc 高密度ナノ構造化相互接続
WO2006123049A2 (fr) * 2005-05-18 2006-11-23 Centre National De La Recherche Scientifique Elaboration par voie electrolytique d'elements nanocomposites conducteurs auto-supportes
JP2009523315A (ja) * 2005-12-22 2009-06-18 インテル コーポレイション ナノ構造をベースとしたパッケージの相互接続

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877069A (en) * 1996-09-16 1999-03-02 Micron Technology, Inc. Method for electrochemical local oxidation of silicon
DE69842001D1 (de) * 1997-04-04 2010-12-30 Univ Southern California Galvanisches verfahren zur herstellung einer mehrlagenstruktur
US6231744B1 (en) * 1997-04-24 2001-05-15 Massachusetts Institute Of Technology Process for fabricating an array of nanowires
EP1062501B1 (de) * 1998-03-10 2004-04-21 Micronas GmbH Referenzelektrode
US6417069B1 (en) * 1999-03-25 2002-07-09 Canon Kabushiki Kaisha Substrate processing method and manufacturing method, and anodizing apparatus
JP3445187B2 (ja) * 1999-08-03 2003-09-08 キヤノン株式会社 半導体素子の欠陥補償方法
US6741019B1 (en) * 1999-10-18 2004-05-25 Agere Systems, Inc. Article comprising aligned nanowires
AT408052B (de) * 1999-11-10 2001-08-27 Electrovac Verbindungssystem
EP1320111A1 (en) * 2001-12-11 2003-06-18 Abb Research Ltd. Carbon nanotube contact for MEMS
JP2004353061A (ja) * 2003-05-30 2004-12-16 Ebara Corp 電解処理方法及び装置
US7129567B2 (en) * 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
JP4823213B2 (ja) * 2005-03-17 2011-11-24 富士通株式会社 半導体パッケージ、およびその製造方法
US7967967B2 (en) * 2007-01-16 2011-06-28 Tesla Laboratories, LLC Apparatus and method for electrochemical modification of liquid streams
JP5358303B2 (ja) * 2008-06-30 2013-12-04 クロリンエンジニアズ株式会社 電解硫酸による洗浄方法及び半導体装置の製造方法
JP5320173B2 (ja) * 2008-06-30 2013-10-23 クロリンエンジニアズ株式会社 硫酸電解方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277689A (ja) * 1999-03-29 2000-10-06 Sony Corp 半導体装置及びその製造方法
JP2004502554A (ja) * 2000-03-22 2004-01-29 ユニバーシティー　オブ　マサチューセッツ ナノシリンダー・アレイ
JP2005294844A (ja) * 2004-04-01 2005-10-20 Lucent Technol Inc 高密度ナノ構造化相互接続
WO2006123049A2 (fr) * 2005-05-18 2006-11-23 Centre National De La Recherche Scientifique Elaboration par voie electrolytique d'elements nanocomposites conducteurs auto-supportes
JP2008545881A (ja) * 2005-05-18 2008-12-18 サントル ナスィオナル ド ラ ルシェルシュ スィアンティフィク 自立伝導性ナノ複合エレメントの電解製造法
JP2009523315A (ja) * 2005-12-22 2009-06-18 インテル コーポレイション ナノ構造をベースとしたパッケージの相互接続

Also Published As

Publication number Publication date
US8178416B2 (en) 2012-05-15
US20100308473A1 (en) 2010-12-09
WO2009090349A2 (fr) 2009-07-23
JP5374512B2 (ja) 2013-12-25
WO2009090349A3 (fr) 2009-09-17
EP2218102B1 (fr) 2016-02-10
EP2218102A2 (fr) 2010-08-18
FR2923078B1 (fr) 2017-09-01
FR2923078A1 (fr) 2009-05-01

Similar Documents

Publication Publication Date Title
JP5374512B2 (ja) 導電性の機械的相互接続部材を作る方法
KR101496494B1 (ko) 이방 도전성 접합 패키지의 제조방법
US20110043239A1 (en) Probe card
US7891090B2 (en) Method for manufacturing an interposer
TWI429581B (zh) 奈米碳管接觸結構
JP5143045B2 (ja) 微細構造体およびその製造方法
JP2009224146A (ja) 異方性導電性部材を有する積層板とその製造方法
TW201030913A (en) Manufacturing method for semiconductor devices
JP5253972B2 (ja) 構造体およびその製造方法
JP5816185B2 (ja) 積層体並びにそれらの製造方法
JP5824435B2 (ja) 異方導電性部材および多層配線基板
EP3966849A1 (en) Multilayered nanowire arrays with lateral interposers
JP2009244244A (ja) プローブカード
JP2013161931A (ja) ポーラスコンデンサ及びその製造方法
Luan et al. Nano copper wires interconnection for three—dimensional integration in power electronics
US20130162280A1 (en) Probe card and method of manufacturing the same
KR102469788B1 (ko) 복합 몰드, 금속 성형물 및 그 제조방법
Tunaboylu Performance of Ni-alloy MEMS-probes coated with PdCo films in semiconductor wafer test
US8603864B2 (en) Method of fabricating a semiconductor device
JP2013224880A (ja) 電気的接続部材及び電気的接続部材の製造方法
TW202240176A (zh) 導電接觸針以及其製造方法
TW202323828A (zh) 懸臂型探針
KR20230077866A (ko) 양극산화막 구조체
JP2011070828A (ja) 導電性基板、導電性基板アセンブリ、および導電性基板の製造方法
JP2009047565A (ja) シート状プローブおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130607

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130920

R150 Certificate of patent or registration of utility model

Ref document number: 5374512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees