JP2011233836A - Build-up type multilayer printed wiring board and method for manufacturing the same - Google Patents

Build-up type multilayer printed wiring board and method for manufacturing the same Download PDF

Info

Publication number
JP2011233836A
JP2011233836A JP2010105488A JP2010105488A JP2011233836A JP 2011233836 A JP2011233836 A JP 2011233836A JP 2010105488 A JP2010105488 A JP 2010105488A JP 2010105488 A JP2010105488 A JP 2010105488A JP 2011233836 A JP2011233836 A JP 2011233836A
Authority
JP
Japan
Prior art keywords
layer
build
circuit pattern
plating
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010105488A
Other languages
Japanese (ja)
Other versions
JP5313202B2 (en
Inventor
Fumihiko Matsuda
田 文 彦 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2010105488A priority Critical patent/JP5313202B2/en
Priority to CN201180001889XA priority patent/CN102415228B/en
Priority to PCT/JP2011/053459 priority patent/WO2011135900A1/en
Priority to TW100115105A priority patent/TWI481318B/en
Publication of JP2011233836A publication Critical patent/JP2011233836A/en
Application granted granted Critical
Publication of JP5313202B2 publication Critical patent/JP5313202B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for inexpensively and stably manufacturing a build-up type multilayer printed wiring board having a high-density mountable stack via structure.SOLUTION: The build-up type multilayer printed wiring board includes a double-sided core substrate 16 which includes: a flexible insulating base material 1; inner layer circuit patterns 11 A, 11B formed on both surfaces of the insulating base material 1; a built-in via 6 pierced through the insulating base material 1 and electrically connecting the inner layer circuit patterns 11 A, 11B; and a cover plating layer 9 which covers a receiving land part from which the built-in via 6 is exposed out of the inner layer circuit patterns 11 A, 11B and of which the surface layer is composed of gold, silver or nickel. Further, the build-up type multilayer printed wiring board includes a build-up layer laminated on the double-sided core substrate 16. The build-up layer includes: an outer layer circuit pattern 23 of a surface layer and a blind via 22 A for electrically connecting the outer circuit pattern 23 to the inner circuit pattern 11 A. The blind via 22 A constitutes a stack via structure together with the build-in via 6.

Description

本発明は、スタックビア構造を有するビルドアップ型多層プリント配線板、及びその製造方法に関する。   The present invention relates to a build-up type multilayer printed wiring board having a stacked via structure and a manufacturing method thereof.

近年、電子機器の小型化および高機能化がますます進展しており、プリント配線板に対する高密度実装の要求が高まっている。高密度実装が可能なプリント配線板を実現するために、微細な回路配線パターンを設けることが可能なビルドアップ型多層プリント配線板が知られている（例えば、特許文献１参照）。   In recent years, miniaturization and high functionality of electronic devices have been further advanced, and the demand for high-density mounting on printed wiring boards is increasing. In order to realize a printed wiring board capable of high-density mounting, a build-up type multilayer printed wiring board capable of providing a fine circuit wiring pattern is known (for example, see Patent Document 1).

ビルドアップ型多層プリント配線板は、一般的には、スルーホールを有する両面プリント配線板若しくは多層プリント配線板をコア基板とし、このコア基板の両面若しくは片面に１〜２層程度のビルドアップ層を設けたものである。このビルドアップ型多層プリント配線板は、コア基板上に設けられた回路（内層回路パターン）と、ビルドアップ層上に設けられた回路（外層回路パターン）とを電気的に接続する有底型の層間導通部（ブラインドビア）を備える。このブラインドビアは、ビルドアップ層を貫通し、底面に内層回路パターンの一部として設けられた受けランド部が露出した有底型のビアホール（ブラインドビアホール）の内壁に形成されためっき層から構成される層間導電路である。   A build-up type multilayer printed wiring board generally has a double-sided printed wiring board having a through hole or a multilayer printed wiring board as a core substrate, and about one or two build-up layers on both sides or one side of the core substrate. It is provided. This build-up type multilayer printed wiring board is a bottomed type that electrically connects a circuit (inner layer circuit pattern) provided on a core substrate and a circuit (outer layer circuit pattern) provided on a build-up layer. Interlayer conduction part (blind via) is provided. This blind via is composed of a plated layer formed on the inner wall of a bottomed via hole (blind via hole) that penetrates the build-up layer and exposes the receiving land portion provided as a part of the inner circuit pattern on the bottom surface. This is an interlayer conductive path.

しかし、ブラインドビアの深さが増すにつれて、次のような問題が生じる。まず、プリント配線板を構成する部材の各々が熱膨張することによって、ブラインドビアが破壊され易くなる。さらに、層間導通を得るために有底型のビアホールの内壁にめっき層を形成する際、めっき液がビアホールの底部に滞留し易くなるため、所望のめっき厚が得られない。このような理由から、ブラインドビアの深さが増すほど、その層間導電路としての信頼性を確保することが困難となる。   However, as the blind via depth increases, the following problems arise. First, each of the members constituting the printed wiring board is thermally expanded, so that the blind via is easily broken. Furthermore, when a plating layer is formed on the inner wall of a bottomed via hole to obtain interlayer conduction, the plating solution tends to stay at the bottom of the via hole, so that a desired plating thickness cannot be obtained. For this reason, as the depth of the blind via increases, it becomes more difficult to ensure the reliability as the interlayer conductive path.

上記の問題の対策として、有底型のビアホールの内壁に十分厚くめっき層を形成することが考えられる。しかし、有底型のビアホールの内壁に形成されるめっき層の厚みが増すと、それに応じて、ビルドアップ層上に形成される導体層の厚みも大きくなることが避けられない。外層回路パターンは、ビルドアップ層上の導体層を所望のパターンに従ってウェットエッチングすることにより形成される。このため、ビルドアップ層上の導体層の厚みが増すにつれて、外層回路パターンを微細化することが困難となる。その結果、高密度実装の要求を満足することが困難になるという問題がある。   As a countermeasure against the above problem, it is conceivable to form a plating layer sufficiently thick on the inner wall of the bottomed via hole. However, as the thickness of the plating layer formed on the inner wall of the bottomed via hole increases, the thickness of the conductor layer formed on the buildup layer inevitably increases accordingly. The outer layer circuit pattern is formed by wet etching the conductor layer on the build-up layer according to a desired pattern. For this reason, it becomes difficult to miniaturize the outer layer circuit pattern as the thickness of the conductor layer on the buildup layer increases. As a result, there is a problem that it becomes difficult to satisfy the demand for high-density mounting.

ところで、ビルドアップ型多層プリント配線板のうち、特に、スタックビア構造を有するビルドアップ型多層プリント配線板が、高密度化および設計自由度の向上の観点から求められている。ここで、スタックビア構造とは、コア基板の表面及び裏面に形成された内層回路パターン同士を電気的に接続する層間接続部の上に、外層回路パターンと内層回路パターンを電気的に接続する別の層間接続部を重ねて配置した構造をいう。従来、スタックビア構造を有するビルドアップ型多層プリント配線板の製造方法の一つとして、特許文献２に記載の方法が知られている。   By the way, among the build-up type multilayer printed wiring boards, in particular, a build-up type multilayer printed wiring board having a stack via structure is required from the viewpoint of increasing the density and improving the degree of design freedom. Here, the stack via structure is a structure that electrically connects the outer layer circuit pattern and the inner layer circuit pattern on the interlayer connection portion that electrically connects the inner layer circuit patterns formed on the front surface and the back surface of the core substrate. This is a structure in which the interlayer connection parts are stacked. Conventionally, a method described in Patent Document 2 is known as one of methods for manufacturing a build-up type multilayer printed wiring board having a stacked via structure.

次に、従来技術の問題点を明確にするために、図４を用いて、スタックビア構造を有する従来のビルドアップ型多層プリント配線板の製造方法を説明する。図４は、従来のビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。   Next, in order to clarify the problems of the prior art, a conventional method for manufacturing a build-up type multilayer printed wiring board having a stacked via structure will be described with reference to FIG. FIG. 4 is a process cross-sectional view illustrating a method for manufacturing a conventional build-up type multilayer printed wiring board.

（１）ポリイミドフィルムからなる可撓性絶縁ベース材１０１（２５μｍ厚）の両面に、銅箔１０２及び銅箔１０３（各々１２μｍ厚）を有する、可撓性の両面銅張積層板１０４を準備する。そして、図４（１）からわかるように、レーザ加工又はＮＣドリル等を用いて、この両面銅張積層板１０４を厚さ方向に貫通するスルーホール１０５（φ１００μｍ）を形成する。 (1) A flexible double-sided copper-clad laminate 104 having a copper foil 102 and a copper foil 103 (each 12 μm thick) on both sides of a flexible insulating base material 101 (25 μm thick) made of a polyimide film is prepared. . Then, as can be seen from FIG. 4A, through holes 105 (φ100 μm) penetrating through the double-sided copper-clad laminate 104 in the thickness direction are formed using laser processing or NC drills.

（２）次に、図４（１）からわかるように、スクリーン印刷法等によりスルーホール１０５の内部に導電性ペーストを充填し、その後、充填した導電性ペーストを硬化させて、埋め込みビア１０６を形成する。 (2) Next, as can be seen from FIG. 4 (1), a conductive paste is filled into the through hole 105 by screen printing or the like, and then the filled conductive paste is cured to form the embedded via 106. Form.

（３）次に、図４（１）からわかるように、電解銅めっき処理を施すことにより、露出したビア１０５とその周辺の銅箔１０２，１０３上に、銅めっき皮膜からなる蓋めっき層１０７（φ２００μｍ，１０μｍ厚）を形成する。この蓋めっき層１０７は、埋込みビア１０６と銅箔１０２，１０３との接触抵抗を低減し、埋込みビア１０６による層間接続の信頼性を確保するとともに、後のブラインドビアホールをレーザ加工する際に埋込みビア１０６を保護するために形成される。なお、蓋めっき層１０７の厚みは、後のブラインドビアホールを形成する際に照射されるレーザ光に対する耐性を考慮して決められる。即ち、蓋めっき層１０７は、レーザ加工時に貫通しない程度の厚みにする必要がある。 (3) Next, as can be seen from FIG. 4 (1), a lid plating layer 107 made of a copper plating film is formed on the exposed via 105 and the surrounding copper foils 102, 103 by performing an electrolytic copper plating process. (Φ200 μm, 10 μm thickness) is formed. The lid plating layer 107 reduces the contact resistance between the embedded via 106 and the copper foils 102 and 103, ensures the reliability of interlayer connection by the embedded via 106, and at the time of laser processing the blind via hole later. Formed to protect 106. Note that the thickness of the lid plating layer 107 is determined in consideration of the resistance to the laser beam irradiated when forming the subsequent blind via hole. That is, the lid plating layer 107 needs to have a thickness that does not penetrate during laser processing.

（４）次に、図４（１）からわかるように、フォトファブリケーション手法により銅箔１０２及び１０３を加工し、蓋めっき層１０７より大きい径の受けランド部１０８（φ３００μｍ）を有する内層回路パターンを、可撓性絶縁ベース材１０１の両面に形成する。ここで、フォトファブリケーション手法とは、被加工層（銅箔等）を所定のパターンにパターニングするための加工方法であり、被加工層上のレジスト層の形成、露光、現像、被加工層のエッチング及びレジスト層の剥離等の一連の工程からなる。なお、本工程において、蓋めっき層１０７がダメージを受けないように蓋めっき層１０７全体をレジスト層で覆う必要がある。このため、受けランド部１０８の径は蓋めっき層１０７の径よりも大きくならざるを得ない。このことは、内層回路パターンの高密度化を妨げる要因となる。 (4) Next, as can be seen from FIG. 4 (1), the copper foils 102 and 103 are processed by the photofabrication technique, and the inner layer circuit pattern having the receiving land portion 108 (φ300 μm) having a larger diameter than the lid plating layer 107. Are formed on both surfaces of the flexible insulating base material 101. Here, the photofabrication method is a processing method for patterning a processing layer (copper foil or the like) into a predetermined pattern. The formation of a resist layer on the processing layer, exposure, development, It consists of a series of processes such as etching and stripping of the resist layer. In this step, it is necessary to cover the entire lid plating layer 107 with a resist layer so that the lid plating layer 107 is not damaged. For this reason, the diameter of the receiving land portion 108 must be larger than the diameter of the lid plating layer 107. This becomes a factor that prevents the inner layer circuit pattern from being densified.

（５）次に、ビルドアップ層の積層に用いる接着材との密着性を向上させるために、内層回路パターンの表面に粗化処理を施す。この粗化処理によって銅表面における炭酸ガス（ＣＯ２）レーザ光（波長：約９．８μｍ）の吸収率が増加するため、蓋めっき層１０７のレーザ加工に対する耐性が低下してしまう。 (5) Next, in order to improve the adhesion with the adhesive used for laminating the build-up layer, the surface of the inner layer circuit pattern is roughened. This roughening treatment increases the absorption rate of carbon dioxide (CO 2 ) laser light (wavelength: about 9.8 μm) on the copper surface, so that the lid plating layer 107 is less resistant to laser processing.

（６）次に、図４（１）からわかるように、ポリイミドフィルム１０９（１２μｍ厚）を、接着材層１１０（２５μｍ厚）を介して、内層回路パターン上に接着して、カバーレイ１１１を形成する。ここで、接着材層１１０の厚さは、接着材層１１０が蓋めっき層１０７及び内層回路パターンを完全に充填できるように決められる。このため、蓋めっき層１０７の厚みが大きいほど、接着剤層１１０の厚みも大きくならざるを得ない。 (6) Next, as can be seen from FIG. 4 (1), the polyimide film 109 (12 μm thickness) is adhered onto the inner layer circuit pattern via the adhesive layer 110 (25 μm thickness), and the coverlay 111 is formed. Form. Here, the thickness of the adhesive layer 110 is determined so that the adhesive layer 110 can completely fill the lid plating layer 107 and the inner layer circuit pattern. For this reason, the greater the thickness of the lid plating layer 107, the greater the thickness of the adhesive layer 110.

ここまでの工程で、図４（１）に示す両面コア基板１１２を得る。   Up to this step, the double-sided core substrate 112 shown in FIG. 4A is obtained.

（７）次に、可撓性の片面銅張積層板１１３を準備する。そして、図４（２）からわかるように、この片面銅張積層板１１３の銅箔１１３ｂに対し、フォトファブリケーション手法を用いて、コンフォーマルマスクとなる開口部を形成する。ここで、片面銅張積層板１１３は、ポリイミドフィルム１１３ａ（厚さ２５μｍ）の片面に銅箔１１３ｂ（１２μｍ厚）を有するものである。 (7) Next, a flexible single-sided copper-clad laminate 113 is prepared. As can be seen from FIG. 4B, an opening serving as a conformal mask is formed on the copper foil 113b of the single-sided copper-clad laminate 113 using a photofabrication technique. Here, the single-sided copper clad laminate 113 has a copper foil 113b (12 μm thickness) on one side of a polyimide film 113a (thickness 25 μm).

（８）次に、図４（２）からわかるように、前工程で銅箔１１３ｂが加工された片面銅張積層板１１３を、接着剤層１１４を介して、両面コア基板１１２の両面に積層接着する。 (8) Next, as can be seen from FIG. 4 (2), the single-sided copper-clad laminate 113 in which the copper foil 113 b has been processed in the previous step is laminated on both sides of the double-sided core substrate 112 via the adhesive layer 114. Glue.

（９）次に、図４（２）に示すように、銅箔１１３ｂに形成したコンフォーマルマスクを用いてレーザ加工を行い、ブラインドビアホール（導通用孔）１１５Ａ，１１５Ｂを形成する。 (9) Next, as shown in FIG. 4B, laser processing is performed using a conformal mask formed on the copper foil 113b to form blind via holes (conduction holes) 115A and 115B.

本工程のレーザ加工は、生産性を考慮し、炭酸ガスレーザを用いる場合が多い。しかし、粗化処理された銅表面は、炭酸ガスレーザによる熱ダメージを受けやすいため、レーザ加工の条件（レーザ光のパルスエネルギーなど）に注意が必要となる。蓋めっき層１０７を貫通しないようにする方法として、２つの方法、即ち、レーザ光のパワーを低下する方法と、蓋めっき層１０７の厚みを大きくする方法がある。前者の方法は、加工速度が低下し生産性が低下してしまうため、採用できない。一方、後者の方法を用いる場合、後に詳述するように微細な外層回路パターンを形成することが困難となるため、プリント配線板の高密度実装の要求を満足することができない。   The laser processing in this step often uses a carbon dioxide laser in consideration of productivity. However, since the roughened copper surface is susceptible to thermal damage by a carbon dioxide laser, attention must be paid to laser processing conditions (such as pulse energy of laser light). There are two methods for preventing the cover plating layer 107 from penetrating, that is, a method for reducing the power of the laser beam and a method for increasing the thickness of the cover plating layer 107. The former method cannot be employed because the processing speed decreases and the productivity decreases. On the other hand, when the latter method is used, it is difficult to form a fine outer layer circuit pattern as will be described in detail later, so that the demand for high-density mounting of the printed wiring board cannot be satisfied.

（１０）次に、図４（３）からわかるように、導電化処理とそれに続く電解銅めっき処理を施すことにより、銅箔１１３ｂ上及びブラインドビアホール１１５Ａ，１１５Ｂの内壁に電解銅めっき皮膜を形成する。この電解銅めっき被膜の厚みは、層間導通を確保するために２５〜３０μｍ程度にする必要がある。本工程により、層間導電路として機能するブラインドビア１１６Ａ，１１６Ｂが形成される。ブラインドビア１１６Ａは、蓋めっき層１０７を介して、コア基板の埋め込みビア１０６上にスタックされており、スタックビア構造が形成されている。一方、ブラインドビア１１６Ｂはスタックビア構造を構成しない。 (10) Next, as can be seen from FIG. 4 (3), an electrolytic copper plating film is formed on the copper foil 113 b and the inner walls of the blind via holes 115 A and 115 B by conducting a conductive treatment and subsequent electrolytic copper plating treatment. To do. The thickness of this electrolytic copper plating film needs to be about 25-30 micrometers in order to ensure interlayer conduction. By this step, blind vias 116A and 116B that function as interlayer conductive paths are formed. The blind via 116A is stacked on the embedded via 106 of the core substrate via the lid plating layer 107, and a stacked via structure is formed. On the other hand, the blind via 116B does not constitute a stacked via structure.

（１１）次に、図４（３）に示すように、フォトファブリケーション手法を用いて、前工程で形成された電解銅めっき被膜を加工し、外層回路パターン１１７を形成する。図４（３）からわかるように、ビルドアップ型多層プリント配線板１１８は、両面コア基板１１２にビルドアップ層が積層された部品実装部１１８ａと、この部品実装部１１８ａから延伸する可撓性ケーブル部１１８ｂとを有する。この可撓性ケーブル部１１８ｂは、ビルドアップ層が設けられていない両面コア基板１１２の一部である。 (11) Next, as shown in FIG. 4 (3), the electrolytic copper plating film formed in the previous step is processed using a photofabrication technique to form an outer layer circuit pattern 117. As can be seen from FIG. 4 (3), the build-up type multilayer printed wiring board 118 includes a component mounting portion 118a in which a build-up layer is laminated on the double-sided core substrate 112, and a flexible cable extending from the component mounting portion 118a. Part 118b. The flexible cable portion 118b is a part of the double-sided core substrate 112 that is not provided with a build-up layer.

以上の工程を経て、ステップビア構造を有する従来のビルドアップ型多層プリント配線板１１８が製造される。   Through the above steps, a conventional build-up type multilayer printed wiring board 118 having a step via structure is manufactured.

特開２００４−２００２６０号公報JP 2004-200260 A 特開２０００−１５１１１８号公報JP 2000-151118 A

従来技術の問題点一つとして、前述のように、生産性を維持しながら、ブラインドビアホール１１５Ａ，１１５Ｂをレーザ加工で形成する際に蓋めっき層１０７が貫通しないようにするため、蓋めっき層１０７を厚くせざるを得ないことが挙げられる。蓋めっき層１０７が厚くなるにつれて、内層回路パターンを埋め込む接着材層１１０の厚みが大きくなるため、ブラインドビアホール１１５Ａ，１１５Ｂが深くなる。ブラインドビアホール１１５Ａ，１１５Ｂ及び銅箔１１３ｂ上に形成される電解銅めっき皮膜の厚みは、ブラインドビア１１６Ａ，１１６Ｂの接続信頼性を確保するために、上述のように２５〜３０μｍ程度にする必要がある。この場合、ビルドアップ層上の導体層（銅箔１１３ｂ及び電解銅めっき被膜）の厚みは、トータルで３７〜４２μｍにもなるため、例えばピッチ１００μｍ程度の微細な外層回路パターンを歩留まり良く形成することは実際上極めて困難となる。   As one of the problems of the prior art, as described above, in order to prevent the lid plating layer 107 from penetrating when forming the blind via holes 115A and 115B by laser processing while maintaining productivity, the lid plating layer 107 is used. It must be thickened. As the lid plating layer 107 becomes thicker, the thickness of the adhesive layer 110 that embeds the inner layer circuit pattern increases, so that the blind via holes 115A and 115B become deeper. The thickness of the electrolytic copper plating film formed on the blind via holes 115A and 115B and the copper foil 113b needs to be about 25 to 30 μm as described above in order to ensure the connection reliability of the blind vias 116A and 116B. . In this case, since the total thickness of the conductor layer (copper foil 113b and electrolytic copper plating film) on the build-up layer is 37 to 42 μm, a fine outer layer circuit pattern with a pitch of about 100 μm is formed with a high yield. Is extremely difficult in practice.

このように、ステップビア構造を有する従来のビルドアップ形多層プリント配線板では、高密度実装の要求を満足することができないという問題があった。   As described above, the conventional build-up type multilayer printed wiring board having the step via structure has a problem that it cannot satisfy the demand for high-density mounting.

本発明は、上記の技術的な認識に基づいてなされたものであり、高密度実装可能なスタックビア構造を有するビルドアップ型多層プリント配線板を提供すること、及び、このようなプリント配線板を安価かつ安定的に製造する方法を提供することを目的とする。   The present invention has been made based on the above technical recognition, and provides a build-up type multilayer printed wiring board having a stack via structure capable of high-density mounting, and such a printed wiring board. It aims at providing the method of manufacturing cheaply and stably.

本発明の一態様によれば、可撓性の絶縁ベース材と、前記絶縁ベース材の両面に設けられ、受けランド部を有する内層回路パターンと、前記絶縁ベース材及び前記受けランド部を貫通し、前記絶縁ベース材の表面及び裏面の前記内層回路パターンを電気的に接続する埋込みビアと、前記埋込みビアが露出した前記受けランド部を被覆し、且つ表層が前記内層回路パターンを構成する金属のエッチャントに対して耐性を有する材料からなる蓋めっき層とを有する、コア基板と、
前記コア基板の上に積層されたビルドアップ層であって、表層に設けられた外層回路パターンと、前記ビルドアップ層を厚さ方向に貫通し、底面に前記蓋めっき層が露出したブラインドビアホールの内壁に形成されためっき皮膜であって、前記内層回路パターンと前記外層回路パターンを電気的に接続するブラインドビアとを有する、ビルドアップ層と、を備えるビルドアップ型多層プリント配線板が提供される。 According to one aspect of the present invention, a flexible insulating base material, an inner layer circuit pattern provided on both surfaces of the insulating base material and having a receiving land portion, and penetrating the insulating base material and the receiving land portion. A buried via for electrically connecting the inner layer circuit patterns on the front and back surfaces of the insulating base material, the receiving land portion where the buried via is exposed, and a surface layer made of a metal constituting the inner layer circuit pattern. A core substrate having a lid plating layer made of a material resistant to an etchant;
A build-up layer laminated on the core substrate, the outer layer circuit pattern provided on the surface layer, the blind via hole penetrating the build-up layer in the thickness direction and exposing the lid plating layer on the bottom surface There is provided a build-up type multilayer printed wiring board comprising a build-up layer, which is a plating film formed on an inner wall and has a blind via electrically connecting the inner layer circuit pattern and the outer layer circuit pattern. .

本発明の別態様によれば、可撓性の絶縁ベース材と、その表面及び裏面にそれぞれ設けられた第１の銅箔及び第２の銅箔と、を有する両面銅張積層板を準備し、
前記両面銅張積層板を厚さ方向に貫通するスルーホールを形成し、
前記スルーホールの内部に導電性ペーストを充填した後、前記導電性ペーストを硬化させて、埋込みビアを形成し、
前記埋込みビアが露出している領域、及び前記埋込みビアが露出していなくともブラインドビアホールの受けランド部となる領域に、少なくとも表層が銀、金又はニッケルからなる蓋めっき層を形成し、
所定のパターンを有するレジスト層を前記第１の銅箔上に形成し、
前記レジスト層及び前記蓋めっき層をエッチングレジストとして用いて前記第１の銅箔をエッチングすることにより、前記蓋めっき層で覆われた受けランド部を有する内層回路パターンを形成し、
前記レジスト層を剥離し、前記内層回路パターンの表面に粗化処理を施した後、前記内層回路パターン及び前記蓋めっき層を充填する接着剤層を形成し、
表層に第３の銅箔を有するビルドアップ層を前記接着剤層の上に積層し、
前記ビルドアップ層の所定の位置に赤外レーザ光を照射することにより、前記ビルドアップ層を厚さ方向に貫通し、底面に前記蓋めっき層が露出した、ブラインドビアホールを形成し、
前記ブラインドビアホールの内壁及び前記第３の銅箔上にめっき皮膜を形成することにより、前記第３の銅箔及び前記めっき皮膜からなる導電膜と、前記内層回路パターンとを電気的に接続するブラインドビアを形成する、ビルドアップ型多層プリント配線板の製造方法が提供される。 According to another aspect of the present invention, there is provided a double-sided copper-clad laminate having a flexible insulating base material, and a first copper foil and a second copper foil provided on the front surface and the back surface, respectively. ,
Forming a through hole penetrating the double-sided copper-clad laminate in the thickness direction;
After filling the through hole with a conductive paste, the conductive paste is cured to form a buried via,
Forming a cover plating layer having at least a surface layer of silver, gold or nickel in a region where the embedded via is exposed and a region which is a receiving land portion of a blind via hole even if the embedded via is not exposed;
Forming a resist layer having a predetermined pattern on the first copper foil;
Etching the first copper foil using the resist layer and the lid plating layer as an etching resist to form an inner layer circuit pattern having a receiving land portion covered with the lid plating layer,
After peeling off the resist layer and subjecting the surface of the inner layer circuit pattern to a roughening treatment, an adhesive layer filling the inner layer circuit pattern and the lid plating layer is formed,
A build-up layer having a third copper foil on the surface layer is laminated on the adhesive layer,
By irradiating a predetermined position of the build-up layer with infrared laser light, penetrating the build-up layer in the thickness direction, the cover plating layer is exposed on the bottom, forming a blind via hole,
A blind for electrically connecting the conductive layer made of the third copper foil and the plating film and the inner layer circuit pattern by forming a plating film on the inner wall of the blind via hole and the third copper foil. A method of manufacturing a build-up type multilayer printed wiring board for forming a via is provided.

これらの特徴により、本発明は次のような効果を奏する。   Due to these features, the present invention has the following effects.

本発明に係るビルドアップ型多層プリント配線板は、ブラインドビアホールの受けランド部に、表層が内層回路パターンを構成する金属のエッチャントに対して耐性を有する材料からなる蓋めっき層を有する。この蓋めっき層は赤外レーザに対する耐性が高いため、蓋めっき層の厚みを大幅に低減することができる。これにより、内層回路パターン及び蓋めっき層を充填する接着材層の厚みを低減し、ビルドアップ層を貫通するブラインドビアホールを浅くすることができる。その結果、層間導通を確保するのに必要なめっき層の厚みを低減することができ、外層回路パターンを微細化することができる。よって、本発明に係るスタックビア構造を有するビルドアップ型多層プリント配線板は、高密度実装の要求を満たすことができる。   The build-up type multilayer printed wiring board according to the present invention has a cover plating layer made of a material whose surface layer is resistant to a metal etchant constituting an inner layer circuit pattern at a receiving land portion of a blind via hole. Since this lid plating layer has high resistance to infrared lasers, the thickness of the lid plating layer can be greatly reduced. Thereby, the thickness of the adhesive layer filling the inner layer circuit pattern and the lid plating layer can be reduced, and the blind via hole penetrating the buildup layer can be shallowed. As a result, the thickness of the plating layer necessary to ensure interlayer conduction can be reduced, and the outer circuit pattern can be miniaturized. Therefore, the build-up type multilayer printed wiring board having the stacked via structure according to the present invention can satisfy the demand for high-density mounting.

また、本発明に係るビルドアップ型多層プリント配線板の製造方法では、ビルドアップビアホールの受けランド部に、表層が内層回路パターンを構成する金属のエッチャントに対して耐性を有する材料からなる蓋めっき層を形成する。この蓋めっき層は、赤外レーザに対する耐性が高いため、大幅に薄く形成することができる。これにより、内層回路パターン及び蓋めっき層を充填する接着材層の厚みを低減することができ、ビルドアップ層を貫通するブラインドビアホールを浅くする形成することができる。その結果、層間導通を確保するのに必要なめっき層の厚みを低減し、微細な外層回路パターンを形成することができる。さらに、スタックビア構造用か否かに拘わらず、ブラインドビアホールを形成する際におけるレーザ加工の条件及びデスミア工程の条件を同一とすることができるため、生産性を向上させることができる。   Further, in the method for manufacturing a build-up type multilayer printed wiring board according to the present invention, a cover plating layer made of a material having resistance to a metal etchant whose surface layer constitutes an inner layer circuit pattern is formed on the receiving land portion of the build-up via hole. Form. Since this lid plating layer has high resistance to infrared lasers, it can be formed significantly thinner. Thereby, the thickness of the adhesive layer filling the inner layer circuit pattern and the lid plating layer can be reduced, and the blind via hole penetrating the build-up layer can be formed shallow. As a result, the thickness of the plating layer necessary to ensure interlayer conduction can be reduced, and a fine outer layer circuit pattern can be formed. Furthermore, regardless of whether it is for the stacked via structure or not, the laser processing conditions and the desmear process conditions when forming the blind via holes can be made the same, so that productivity can be improved.

本発明の第１の実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the buildup type multilayer printed wiring board which concerns on the 1st Embodiment of this invention. 図１Ａに続く、本発明の第１の実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。但し、（６）は（５）に対応する平面図である。It is process sectional drawing which shows the manufacturing method of the buildup type multilayer printed wiring board which concerns on the 1st Embodiment of this invention following FIG. 1A. However, (6) is a plan view corresponding to (5). 図１Ｂに続く、本発明の第１の実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the buildup type multilayer printed wiring board which concerns on the 1st Embodiment of this invention following FIG. 1B. 図１Ｃに続く、本発明の第１の実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the buildup type multilayer printed wiring board which concerns on the 1st Embodiment of this invention following FIG. 1C. 本発明の第２の実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the buildup type multilayer printed wiring board which concerns on the 2nd Embodiment of this invention. 図２Ａに続く、本発明の第２の実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the buildup type multilayer printed wiring board which concerns on the 2nd Embodiment of this invention following FIG. 2A. 図２Ｂに続く、本発明の第２の実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the buildup type multilayer printed wiring board which concerns on the 2nd Embodiment of this invention following FIG. 2B. 図２Ｃに続く、本発明の第２の実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the buildup type multilayer printed wiring board which concerns on the 2nd Embodiment of this invention following FIG. 2C. 本発明の第３の実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the buildup type multilayer printed wiring board which concerns on the 3rd Embodiment of this invention. 図３Ａに続く、本発明の第３の実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the buildup type multilayer printed wiring board concerning the 3rd Embodiment of this invention following FIG. 3A. 図３Ｂに続く、本発明の第３の実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the buildup type multilayer printed wiring board which concerns on the 3rd Embodiment of this invention following FIG. 3B. 従来技術による、スタックビア構造を有するビルドアップ型多層プリント配線板の製造方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the manufacturing method of the buildup type multilayer printed wiring board which has a stack via structure by a prior art.

以下、図面を参照しながら、本発明に係る３つの実施形態ついて説明する。   Hereinafter, three embodiments according to the present invention will be described with reference to the drawings.

なお、各図において同等の機能を有する構成要素には同一の符号を付し、同一符号の構成要素の詳しい説明は繰り返さない。実施形態の説明中の数値はいずれも例示的な値であり、本発明はそれらの値に限定されるものではない。また、図面は模式的なものであり、各実施形態に係る特徴部分を中心に示すものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。   In addition, in each figure, the component which has an equivalent function is attached | subjected the same code | symbol, and detailed description of the component of the same code | symbol is not repeated. The numerical values in the description of the embodiments are all exemplary values, and the present invention is not limited to these values. Further, the drawings are schematic and mainly show characteristic portions according to each embodiment, and the relationship between the thickness and the planar dimension, the ratio of the thickness of each layer, and the like are different from the actual ones.

（第１の実施形態）
図１Ａ〜図１Ｄを用いて、第１の実施形態に係るスタックビア構造を有するビルドアップ型多層プリント配線板の製造方法について説明する。図１Ａ〜図１Ｄは、本実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。 (First embodiment)
A method for manufacturing a build-up type multilayer printed wiring board having a stack via structure according to the first embodiment will be described with reference to FIGS. 1A to 1D are process cross-sectional views illustrating a method for manufacturing a build-up type multilayer printed wiring board according to the present embodiment.

（１）ポリイミドフィルム等の可撓性絶縁ベース材１（厚さ２５μｍ）の表面及び裏面にそれぞれ銅箔２及び銅箔３（各々１２μｍ厚）を有する、可撓性の両面銅張積層板４を準備する。そして、図１Ａ（１）に示すように、レーザ加工又はＮＣドリル等を用いて、この両面銅張積層板４を厚さ方向に貫通するスルーホール５（φ１００μｍ）を形成する。なお、スルーホール５をレーザ加工により形成する場合には、所定のパターンに加工された銅箔２，３をメタルマスクとするコンフォーマルレーザ加工法、又は、銅箔２，３及びその下の絶縁樹脂（可撓性絶縁ベース材１）をレーザ光で直接加工するダイレクトレーザ加工法を選択可能である。ここでは、生産性を考慮して、フォトファブリケーション手法による銅箔のエッチング工程が不要なダイレクトレーザ加工法を選択した。 (1) Flexible double-sided copper clad laminate 4 having copper foil 2 and copper foil 3 (each 12 μm thick) on the front and back surfaces of flexible insulating base material 1 (thickness 25 μm) such as polyimide film, respectively. Prepare. Then, as shown in FIG. 1A (1), through holes 5 (φ100 μm) penetrating through the double-sided copper-clad laminate 4 in the thickness direction are formed by using laser processing, NC drills, or the like. When the through hole 5 is formed by laser processing, the conformal laser processing method using the copper foils 2 and 3 processed into a predetermined pattern as a metal mask, or the copper foils 2 and 3 and the insulation below them. A direct laser processing method in which the resin (flexible insulating base material 1) is directly processed with a laser beam can be selected. Here, in consideration of productivity, a direct laser processing method that does not require a copper foil etching step by a photofabrication method was selected.

（２）次に、図１Ａ（２）に示すように、スクリーン印刷法等によりスルーホール５の内部に導電性ペースト６Ａを充填し、その後、充填した導電性ペースト６Ａを硬化させる。工程数の削減及び電気特性の観点から、この導電性ペースト６Ａは、体積抵抗率が低く、且つ、後述の蓋めっき層９を形成する際に導電化処理が不要であるものが好ましい。ここでは、タツタエレクトロニクス社製のＡＥ１２４４（体積抵抗率：５×１０−５Ω・ｃｍ）を用いた。本工程では、導電性ペーストの不足によってボイド等がスルーホール５内に発生しないように、図１Ａ（２）に示すように、スルーホール５の上部及び下部ともに、導電性ペースト６Ａが溢れるまで充填することが好ましい。なお、導電性ペーストはブラインドビアホールではなくスルーホールに充填されることから、本工程で用いる印刷機は、真空系のものである必要はなく、両面銅張積層板４を吸着する程度の差圧を発生可能な機構を備えるものであればよい。 (2) Next, as shown in FIG. 1A (2), the through-hole 5 is filled with the conductive paste 6A by screen printing or the like, and then the filled conductive paste 6A is cured. From the viewpoint of reduction in the number of steps and electrical characteristics, the conductive paste 6A preferably has a low volume resistivity and does not require a conductive treatment when a lid plating layer 9 described later is formed. Here, AE1244 (volume resistivity: 5 × 10 −5 Ω · cm) manufactured by Tatsuta Electronics Co., Ltd. was used. In this step, as shown in FIG. 1A (2), the upper and lower portions of the through-hole 5 are filled until the conductive paste 6A overflows so that voids or the like do not occur in the through-hole 5 due to the lack of the conductive paste. It is preferable to do. In addition, since the conductive paste is filled in the through hole instead of the blind via hole, the printing machine used in this process does not need to be a vacuum type and has a differential pressure enough to adsorb the double-sided copper clad laminate 4. As long as it has a mechanism capable of generating

（３）次に、図１Ａ（２）に示すスルーホール５内に導電性ペースト６Ａが充填された両面銅張積層板４の両面を、ベルトサンダー若しくはロールバフによる機械研磨、又は化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）等により研磨する。これにより、図１Ａ（３）に示すように、スルーホール５からはみ出した余分な導電ペースト６Ａが削られ、埋込みビア６が形成される。本工程の研磨によって銅箔２及び銅箔３も削られ、銅箔２及び銅箔３はそれぞれ約５μｍ厚の銅箔２ａ及び銅箔３ａとなる。 (3) Next, both surfaces of the double-sided copper clad laminate 4 in which the conductive paste 6A is filled in the through-hole 5 shown in FIG. 1A (2) are mechanically polished by a belt sander or a roll buff, or chemical mechanically polished (CMP : Polishing by Chemical Mechanical Polishing). As a result, as shown in FIG. 1A (3), the excess conductive paste 6A protruding from the through hole 5 is scraped, and the buried via 6 is formed. The copper foil 2 and the copper foil 3 are also shaved by polishing in this step, and the copper foil 2 and the copper foil 3 become a copper foil 2a and a copper foil 3a having a thickness of about 5 μm, respectively.

なお、本工程のように可撓性の薄い両面銅張積層板を研磨する場合には、研磨する前に、両面銅張積層板４を粘着性の接着シートを介して硬質基板（数ｍｍ厚）等へ張り合わせた後、研磨加工する。このようにすることで、硬質基板用の研磨装置を用いることができる。薄膜を研磨する他の方法として、両面銅張積層板４を平板に吸着させて保持した後、吸着面と反対側の面を研磨し、その後、両面銅張積層板４をひっくり返し、研磨済みの面を平板に吸着させて、未研磨の面を研磨するようにしてもよい。   When polishing a flexible thin double-sided copper-clad laminate as in this step, the double-sided copper-clad laminate 4 is bonded to a hard substrate (several mm thick) via an adhesive sheet before polishing. ) Etc. and then polishing. By doing in this way, the polisher for hard substrates can be used. As another method of polishing the thin film, the double-sided copper-clad laminate 4 is adsorbed and held on a flat plate, the surface opposite to the adsorption surface is polished, and then the double-sided copper-clad laminate 4 is turned over and polished. This surface may be adsorbed on a flat plate, and the unpolished surface may be polished.

（４）次に、図１Ａ（４）からわかるように、銅箔２ａ及び銅箔３ａ上にめっきレジスト層７をそれぞれ形成する。このめっきレジスト層７は、埋込みビア６が露出している領域に開口部８ａを有し、さらに、埋込みビア６がなくともブラインドビアホールの受けランド部となる領域に開口部８ｂを有する。なお、開口部８ａ，８ｂの直径は、ブラインドビアホールの直径と、ブラインドビアホールを形成する際の位置合わせ精度とを考慮して決めることが望ましい。ここでは、φ２００μｍとした。 (4) Next, as can be seen from FIG. 1A (4), a plating resist layer 7 is formed on each of the copper foil 2a and the copper foil 3a. This plating resist layer 7 has an opening 8a in a region where the embedded via 6 is exposed, and further has an opening 8b in a region which becomes a receiving land portion of a blind via hole without the embedded via 6. The diameters of the openings 8a and 8b are preferably determined in consideration of the diameter of the blind via hole and the alignment accuracy when forming the blind via hole. Here, it is set to φ200 μm.

（５）次に、図１Ａ（４）に示すように、めっきレジスト層７を用いて電解または無電解めっきを行うことにより、めっきレジスト層７の開口部８ａ及び８ｂに蓋めっき層９を形成する。より詳細には、蓋めっき層９は次のようにして形成される。まず、電解銅めっきを行い、厚さ２μｍの銅めっき層９ａを開口部８ａ及び８ｂの底面に形成する。その後、無電解銀めっきを行い、厚さ０．５μｍの銀めっき層９ｂを銅めっき層９ａの上に形成する。この一連のめっき処理は、めっきレジスト層７を残したままの状態で行う。 (5) Next, as shown in FIG. 1A (4), by performing electrolytic or electroless plating using the plating resist layer 7, the lid plating layer 9 is formed in the openings 8a and 8b of the plating resist layer 7. To do. More specifically, the lid plating layer 9 is formed as follows. First, electrolytic copper plating is performed to form a copper plating layer 9a having a thickness of 2 μm on the bottom surfaces of the openings 8a and 8b. Thereafter, electroless silver plating is performed to form a silver plating layer 9b having a thickness of 0.5 μm on the copper plating layer 9a. This series of plating processes is performed with the plating resist layer 7 left.

なお、蓋めっき層９は上記の構成に限られない。例えば、銅めっき層９ａの代わりに、無電解ニッケルめっきによるニッケルめっき層を形成してもよい。また、蓋めっき層９は、電解または無電解めっきを用いて、１層の銀めっき層又はニッケルめっき層として構成してもよい。   The lid plating layer 9 is not limited to the above configuration. For example, a nickel plating layer by electroless nickel plating may be formed instead of the copper plating layer 9a. Moreover, you may comprise the lid plating layer 9 as one silver plating layer or a nickel plating layer using electrolysis or electroless plating.

蓋めっき層９の表層を構成するめっき層は、銅のエッチャントに対する耐性（銅に対する選択エッチング性でもよい。）を有することが必要である。この条件を満たすめっき層として、銀めっき層９ｂに代えて、無電解金めっきによる金めっき層、又は無電解ニッケルめっきによるニッケルめっき層を形成してもよい。その他、銀メッキ層９ｂの代わりに、銅めっき層９ａの上に、ニッケルめっき層と金メッキ層を順次形成してもよい。このように、蓋めっき層９は、少なくとも表層が銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）などといった銅のエッチャントに対して耐性を有する材料からなるという条件下で、銀、金、ニッケル、銅等からなるめっき層を、単独もしくは複数組み合わせて構成することができる。これらいずれの場合であっても以降の工程を変更する必要はなく、銅めっき層９ａと銀めっき層９ｂからなる蓋めっき層９を形成した場合と同様の効果が得られる。蓋めっき層９の構成は、生産性及びコスト等を考慮して選択される。   The plating layer constituting the surface layer of the lid plating layer 9 needs to have resistance to copper etchant (may be selective etching with respect to copper). As a plating layer that satisfies this condition, a gold plating layer by electroless gold plating or a nickel plating layer by electroless nickel plating may be formed instead of the silver plating layer 9b. In addition, instead of the silver plating layer 9b, a nickel plating layer and a gold plating layer may be sequentially formed on the copper plating layer 9a. Thus, the cover plating layer 9 is made of silver, gold, under the condition that at least the surface layer is made of a material resistant to a copper etchant such as silver (Ag), gold (Au), nickel (Ni). A plating layer made of nickel, copper, or the like can be configured singly or in combination. In any of these cases, it is not necessary to change the subsequent steps, and the same effect as when the lid plating layer 9 composed of the copper plating layer 9a and the silver plating layer 9b is formed can be obtained. The configuration of the lid plating layer 9 is selected in consideration of productivity and cost.

（６）次に、めっきレジスト層７を剥離した後、図１Ｂ（５）及び（６）に示すように、後述の内層回路パターン１１Ａ，１１Ｂを形成するための、所定のパターンを有するエッチングレジスト層１０を、銅箔２ａ，２ｂ上に形成する。ここで、図１Ｂ（５）は、図１Ｂ（６）のＡ−Ａ’線に沿う断面図である。つまり、図１Ｂ（６）は、図１Ｂ（５）に示す基材を上面からみた図である。なお、エッチングレジスト層１０を形成するために、微細配線形成用のドライフィルムレジスト（約１０μｍ厚）を用いてもよい。この場合でも、前述のように蓋めっき層９の厚みは２．５μｍと薄いため、蓋めっき層９を充填することが可能である。 (6) Next, after the plating resist layer 7 is peeled off, as shown in FIGS. 1B (5) and (6), an etching resist having a predetermined pattern for forming inner layer circuit patterns 11A and 11B described later. The layer 10 is formed on the copper foils 2a and 2b. Here, FIG. 1B (5) is a cross-sectional view taken along the line A-A 'of FIG. 1B (6). That is, FIG. 1B (6) is a view of the base material shown in FIG. 1B (5) as viewed from above. In order to form the etching resist layer 10, a dry film resist (about 10 μm thick) for forming a fine wiring may be used. Even in this case, since the thickness of the lid plating layer 9 is as thin as 2.5 μm as described above, the lid plating layer 9 can be filled.

蓋めっき層９は、回路パターンエッチングの際にエッチングレジストとして機能するため、図１Ｂ（５）及び（６）に示すように、蓋めっき層９を保護するためのエッチングレジスト層を設ける必要はない。よって、高精度な位置合わせが可能な露光機を用いなくとも、蓋めっき層９の形状をそのままブラインドビアホールの受けランド部の形状とすることが可能である。このことは、生産性を向上させるとともに、安価なプリント配線板の製造に寄与する。   Since the lid plating layer 9 functions as an etching resist during circuit pattern etching, it is not necessary to provide an etching resist layer for protecting the lid plating layer 9 as shown in FIGS. 1B (5) and (6). . Therefore, the shape of the lid plating layer 9 can be used as it is as the shape of the receiving land portion of the blind via hole without using an exposure machine capable of highly accurate alignment. This improves productivity and contributes to the manufacture of an inexpensive printed wiring board.

（７）次に、図１Ｂ（７）からわかるように、エッチングレジスト層１０及び蓋めっき層９をエッチングレジストとして用いて、銅箔２ａ及び銅箔３ａのエッチングを行うことにより、可撓性絶縁ベース材１の表面及び裏面に内層回路パターン１１Ａ及び内層回路パターン１１Ｂをそれぞれ形成する。その後、エッチングレジスト層１０を剥離する。この内層回路パターン１１Ａ，１１Ｂは、蓋めっき層９で覆われた、ブラインドビアホールの受けランド部を有する。 (7) Next, as can be seen from FIG. 1B (7), the copper foil 2a and the copper foil 3a are etched using the etching resist layer 10 and the lid plating layer 9 as an etching resist, thereby providing flexible insulation. The inner layer circuit pattern 11A and the inner layer circuit pattern 11B are formed on the front surface and the back surface of the base material 1, respectively. Thereafter, the etching resist layer 10 is peeled off. The inner layer circuit patterns 11 </ b> A and 11 </ b> B have blind via hole receiving land portions covered with the cover plating layer 9.

本工程におけるエッチャントは、銅箔２ａ，３ａをエッチングする一方、蓋めっき層９（銀めっき層９ｂ）にはダメージを与えないものを用いる。例えば、このようなエッチャントとして、塩化第二銅又は塩化第二鉄を用いたエッチャントを用いることができる。   The etchant used in this step is one that etches the copper foils 2a and 3a but does not damage the lid plating layer 9 (silver plating layer 9b). For example, an etchant using cupric chloride or ferric chloride can be used as such an etchant.

なお、蓋めっき層９の表層をニッケルめっき層で構成した場合、本工程のエッチングは、例えばアンモニア系のアルカリエッチャントを用いて、選択エッチングとして行う。   When the surface layer of the lid plating layer 9 is composed of a nickel plating layer, the etching in this step is performed as selective etching using, for example, an ammonia-based alkali etchant.

ここまでの工程を経て、図１Ｂ（７）に示す両面回路基材１２を得る。両面回路基材１２には、受けランド部を有する内層回路パターン１１Ａ，１１Ｂが形成されており、埋込みビア６が内層回路パターン１１Ａと内層回路パターン１１Ｂを電気的に接続している。この蓋めっき層９は、埋込みビア６と銅箔２，３との接触抵抗を低減し、埋込みビア６の層間接続路としての信頼性を確保する機能も有する。   Through the steps so far, the double-sided circuit substrate 12 shown in FIG. 1B (7) is obtained. Inner layer circuit patterns 11A and 11B having receiving land portions are formed on the double-sided circuit substrate 12, and the embedded via 6 electrically connects the inner layer circuit pattern 11A and the inner layer circuit pattern 11B. The lid plating layer 9 also has a function of reducing the contact resistance between the embedded via 6 and the copper foils 2 and 3 and ensuring the reliability of the embedded via 6 as an interlayer connection path.

（８）次に、ビルドアップ層の積層に用いる接着材（後述の接着材層１４）との密着性を向上させるために、内層回路パターン１１Ａ，１１Ｂの表面に粗化処理を施す。ここでは、日本マクダーミッド（株）のマルチボンド１５０を用いて粗化処理を行った。その他、（株）荏原電産製のネオブラウンプロセスＮＢＤシリーズなどを用いて粗化処理を行ってもよい。 (8) Next, in order to improve adhesiveness with an adhesive (adhesive layer 14 described later) used for stacking the buildup layers, the surface of the inner layer circuit patterns 11A and 11B is subjected to a roughening treatment. Here, the roughening process was performed using the multi bond 150 of Nippon Macder Mid Co., Ltd. In addition, you may perform a roughening process using the neo-brown process NBD series etc. by Ebara Densan.

前述のように、粗化処理により銅箔２ａ，３ａと接着剤との密着性が向上する反面、銅箔２ａ，３ａにおける炭酸ガスレーザ光の吸収率が増加してしまう。しかし、本実施形態では、ブラインドビアホールの受けランド部を覆う蓋めっき層９の表層には、銅エッチャント耐性を有する銀めっき層９ｂが形成されている。このため、本工程の粗化処理によって、蓋めっき層９は粗化されず、受けランド部における炭酸ガスレーザ光の吸収率は増加しない。実際に、粗化処理の前後で炭酸ガスレーザ光の吸収率を測定したところ、吸収率は銅箔２ａ，３ａの表面では約２０％から約３０％に増加したが、銀めっき層９ｂの表面における吸収率の増加は認められなかった。また、炭酸ガスレーザ光の照射によって銀めっき層９ｂの下にある銅めっき層９ａ及び銅箔２ａ（３ａ）の厚みが減少しないことからも、レーザ加工に伴う熱ダメージに対する耐性は十分に確保されている。銀めっき層９ｂは本工程（粗化処理）前において殆ど赤外レーザ光を吸収しないことから、本工程の粗化処理後において赤外レーザ光に対する蓋めっき層９の耐性は十分高く維持される。   As described above, the roughening treatment improves the adhesion between the copper foils 2a and 3a and the adhesive, but increases the absorption rate of carbon dioxide laser light in the copper foils 2a and 3a. However, in this embodiment, a silver plating layer 9b having copper etchant resistance is formed on the surface layer of the lid plating layer 9 covering the receiving land portion of the blind via hole. For this reason, the lid plating layer 9 is not roughened by the roughening treatment in this step, and the absorption rate of the carbon dioxide laser light in the receiving land portion does not increase. Actually, when the absorption rate of the carbon dioxide laser beam was measured before and after the roughening treatment, the absorption rate increased from about 20% to about 30% on the surfaces of the copper foils 2a and 3a, but on the surface of the silver plating layer 9b. There was no increase in absorption. In addition, since the thickness of the copper plating layer 9a and the copper foil 2a (3a) under the silver plating layer 9b is not reduced by the irradiation of the carbon dioxide laser beam, the resistance to thermal damage caused by laser processing is sufficiently ensured. Yes. Since the silver plating layer 9b hardly absorbs infrared laser light before this step (roughening treatment), the resistance of the lid plating layer 9 to the infrared laser light is maintained sufficiently high after the roughening treatment in this step. .

（９）次に、図１Ｂ（８）に示すように、内層回路パターン１１Ａ，１１Ｂを覆うように、両面回路基材１２の表面および裏面にカバーレイ１５を形成する。より詳細には、内層回路パターンを構成１１Ａ，１１Ｂ及び蓋めっき層９を充填する接着剤層１４を形成した後、この接着剤層１４の上に例えばポリイミドフィルムからなる絶縁フィルム１３（１２μｍ厚）を形成することにより、カバーレイ１５を形成する。なお、接着材層１４は、例えばアクリル系又はエポキシ系の接着剤を硬化させたものである。 (9) Next, as shown in FIG. 1B (8), coverlays 15 are formed on the front and back surfaces of the double-sided circuit board 12 so as to cover the inner layer circuit patterns 11A and 11B. More specifically, after forming an adhesive layer 14 that fills the inner layer circuit pattern with the structures 11A and 11B and the lid plating layer 9, an insulating film 13 (12 μm thick) made of, for example, a polyimide film is formed on the adhesive layer 14. By forming the coverlay 15, the coverlay 15 is formed. The adhesive layer 14 is obtained by curing, for example, an acrylic or epoxy adhesive.

この接着材層１４の厚みは、内層回路パターン１１Ａ（１１Ｂ）及び蓋めっき層９を完全に充填できるように決められる。内層回路パターン１１Ａ（１１Ｂ）のうち最も厚い部分はブラインドビアホールの受けランド部である。この受けランド部の厚さは、蓋めっき層９の薄化により、７．５μｍ（銅箔２ａ（３ａ）：５μｍ、蓋めっき層９：２．５μｍ）と従来よりも小さい。したがって、接着剤層１４の厚みは従来よりも大幅に小さい値（８μｍ）とすることができる。   The thickness of the adhesive layer 14 is determined so that the inner layer circuit pattern 11A (11B) and the lid plating layer 9 can be completely filled. The thickest portion of the inner layer circuit pattern 11A (11B) is a receiving land portion of the blind via hole. The thickness of the receiving land portion is 7.5 μm (copper foil 2a (3a): 5 μm, lid plating layer 9: 2.5 μm), which is smaller than the conventional one due to the thinning of the lid plating layer 9. Therefore, the thickness of the adhesive layer 14 can be set to a value (8 μm) that is significantly smaller than the conventional one.

ここまでの工程を経て、図１Ｂ（８）に示す両面コア基板１６を得る。   Through the steps so far, the double-sided core substrate 16 shown in FIG. 1B (8) is obtained.

（１０）次に、図１Ｃ（９）からわかるように、可撓性絶縁ベース材１７ａ（例えば厚さ２５μｍのポリイミドフィルム）の片面に、銅箔１７ｂ（１２μｍ厚）を有する片面銅張積層板１７を準備する。そして、フォトファブリケーション手法を用いて、片面銅張積層板１７の銅箔１７ｂに、ブラインドビアホールを形成するためのコンフォーマルマスク１８（開口部）を形成する。 (10) Next, as can be seen from FIG. 1C (9), a single-sided copper-clad laminate having a copper foil 17b (12 μm thick) on one side of a flexible insulating base material 17a (for example, a polyimide film having a thickness of 25 μm). 17 is prepared. And the conformal mask 18 (opening part) for forming a blind via hole is formed in the copper foil 17b of the single-sided copper clad laminated board 17 using the photofabrication method.

（１１）次に、図１Ｃ（９）に示すように、コンフォーマルマスク１８が形成された片面銅張積層板１７を、ビルドアップするための接着剤からなる接着剤層１９を介して両面コア基板１６に積層接着する。ここで用いる接着材としては、接着剤が可撓性ケーブル部（片面銅張積層板１７で覆われない両面コア基板１６）に流れ出さないように、ローフロータイプのプリプレグやボンディングシート等といった流れ出しの少ないものが好ましい。なお、未加工の銅箔１７ｂを有する片面銅張積層板１７を、接着材層１９を介して両面コア基板１６に接着した後、銅箔１７ｂを加工し、コンフォーマルマスク１８を形成してもよい。 (11) Next, as shown in FIG. 1C (9), the single-sided copper-clad laminate 17 on which the conformal mask 18 is formed is bonded to the double-sided core via an adhesive layer 19 made of an adhesive for building up. The substrate 16 is laminated and adhered. The adhesive used here is a flow-out such as a low-flow type prepreg or a bonding sheet so that the adhesive does not flow out to the flexible cable portion (double-sided core substrate 16 not covered with the single-sided copper-clad laminate 17). Those with less are preferred. Even if the single-sided copper clad laminate 17 having the unprocessed copper foil 17b is bonded to the double-sided core substrate 16 through the adhesive layer 19, the copper foil 17b is processed to form the conformal mask 18. Good.

ここでは、コンフォーマルマスク１８の直径は、ブラインドビアホールの受けランド部（蓋めっき層９）の直径２００μｍに対して８０μｍ小さい値である１２０μｍとした。よって、コンフォーマルマスク１８は、±４０μｍの位置合わせ精度が得られる手法で形成すれば良い。この位置合わせの方法として、例えば次の２つの方法がある。   Here, the diameter of the conformal mask 18 was set to 120 μm, which is a value 80 μm smaller than the diameter 200 μm of the receiving land portion (lid plating layer 9) of the blind via hole. Therefore, the conformal mask 18 may be formed by a technique that can obtain an alignment accuracy of ± 40 μm. As this alignment method, for example, there are the following two methods.

１つめの方法は、コンフォーマルマスク１８を形成した後、片面銅張積層板１７を両面コア基板１６に積層する場合の方法である。この方法では、両面コア基板１６にターゲットマークを予め形成しておく。そして、このターゲットマークを用いて片面銅張積層板１７の位置合わせを行った後、片面銅張積層板１７を両面コア基板１６に積層する。   The first method is a method in which the single-sided copper-clad laminate 17 is laminated on the double-sided core substrate 16 after the conformal mask 18 is formed. In this method, target marks are formed in advance on the double-sided core substrate 16. Then, after aligning the single-sided copper-clad laminate 17 using this target mark, the single-sided copper-clad laminate 17 is laminated on the double-sided core substrate 16.

２つめの方法は、片面銅張積層板１７を両面コア基板１６に積層接着した後にコンフォーマルマスク１８を形成する場合の方法である。この方法では、まず、両面コア基板１６にターゲットマークを予め形成しておく。そして、片面銅張積層板１７を両面コア基板１６に積層接着し、銅箔１７ｂ上にレジスト層を形成する。その後、露光用のフォトマスクに設けられた基準位置を示すマークと、両面コア基板１６のターゲットマークを用いて、両面コア基板１６とフォトマスクの位置合わせを行う。そして、レジスト層への露光および現像を行い、銅箔１７ｂの所定の位置にコンフォーマルマスク１８を形成する。   The second method is a method in which the conformal mask 18 is formed after the single-sided copper-clad laminate 17 is laminated and bonded to the double-sided core substrate 16. In this method, first, target marks are formed in advance on the double-sided core substrate 16. Then, the single-sided copper-clad laminate 17 is laminated and bonded to the double-sided core substrate 16 to form a resist layer on the copper foil 17b. Thereafter, the double-sided core substrate 16 and the photomask are aligned using the mark indicating the reference position provided on the photomask for exposure and the target mark of the double-sided core substrate 16. Then, the resist layer is exposed and developed to form a conformal mask 18 at a predetermined position on the copper foil 17b.

（１２）次に、図１Ｃ（１０）に示すように、前工程で形成したコンフォーマルマスク１８を用いてレーザ加工を行い、底面に蓋めっき層９が露出したブラインドビアホール２０Ａ，２０Ｂ（導通用孔）を形成する。より詳細には、コンフォーマルマスク１８における可撓性絶縁ベース材１７ａ、接着剤層１９、絶縁フィルム１３及び接着剤層１４を除去する。本工程のレーザ加工法においては、加工速度が速く、生産性に優れた炭酸ガスレーザを用いることが好ましいが、より一般的には赤外レーザを用いることができる。 (12) Next, as shown in FIG. 1C (10), laser processing is performed using the conformal mask 18 formed in the previous step, and the blind via holes 20A and 20B with the cover plating layer 9 exposed on the bottom surface (for conduction) Hole). More specifically, the flexible insulating base material 17a, the adhesive layer 19, the insulating film 13, and the adhesive layer 14 in the conformal mask 18 are removed. In the laser processing method in this step, it is preferable to use a carbon dioxide laser having a high processing speed and excellent productivity, but more generally, an infrared laser can be used.

ここで、本工程におけるレーザ加工の詳細について説明する。炭酸ガスレーザ加工機としては、三菱電機（株）製のＭＬ６０５ＧＴＸIII−５１００Ｕ２を用いた。所定のアパーチャー等でレーザのビーム径を２００μｍに調整し、レーザ照射位置を調整した後、パルス幅１０μＳｅｃ，パルスエネルギー５ｍＪのレーザパルスを５ショット照射して、ブラインドビアホール２０Ａ，２０Ｂを形成した。蓋めっき層９の厚みは２．５μｍと薄いものの、銀めっき層９ｂの炭酸ガスレーザ光の吸収が少ないことから、レーザ光が蓋めっき層９を貫通したり、蓋めっき層９が埋込みビア６から剥離することなく、レーザ加工を行うことができる。   Here, the details of the laser processing in this step will be described. As the carbon dioxide laser processing machine, ML605GTXIII-5100U2 manufactured by Mitsubishi Electric Corporation was used. The laser beam diameter was adjusted to 200 μm with a predetermined aperture or the like, the laser irradiation position was adjusted, and then 5 shots of laser pulses with a pulse width of 10 μSec and a pulse energy of 5 mJ were irradiated to form blind via holes 20A and 20B. Although the thickness of the lid plating layer 9 is as thin as 2.5 μm, the absorption of the carbon dioxide laser beam of the silver plating layer 9 b is small, so that the laser beam penetrates the lid plating layer 9 or the lid plating layer 9 extends from the embedded via 6. Laser processing can be performed without peeling.

（１３）次に、ブラインドビアホール２０Ａ，２０Ｂを形成する際に生じた樹脂残渣を除去するために、デスミア工程を行う。 (13) Next, a desmear process is performed in order to remove the resin residue generated when the blind via holes 20A and 20B are formed.

（１４）次に、図１Ｄ（１１）に示すように、導電化処理とそれに続く電解銅めっき処理を施すことにより、ブラインドビアホール２０Ａ，２０Ｂの内壁（側面および底面）及び銅箔１７ｂ上に、電解銅めっき皮膜２１を形成する。この電解銅めっき皮膜２１の厚みは、層間導通を確保するために１５〜２０μｍ程度とした。これにより、外層の導電膜（銅箔１７ｂと電解銅めっき皮膜２１）と内層回路パターン１１Ａ，１１Ｂを電気的に接続し、層間導電路として機能するブラインドビア２２Ａ，２２Ｂが形成される。 (14) Next, as shown in FIG. 1D (11), by conducting a conductive treatment and subsequent electrolytic copper plating treatment, on the inner walls (side and bottom surfaces) of the blind via holes 20A and 20B and the copper foil 17b, An electrolytic copper plating film 21 is formed. The thickness of the electrolytic copper plating film 21 was about 15 to 20 μm in order to ensure interlayer conduction. As a result, the outer conductive film (copper foil 17b and electrolytic copper plating film 21) and the inner circuit patterns 11A and 11B are electrically connected to form blind vias 22A and 22B that function as interlayer conductive paths.

（１５）次に、図１Ｄ（１２）に示すように、フォトファブリケーション手法により、可撓性絶縁ベース材１７ａ上の導電層（銅箔１７ｂ及びその上の電解銅めっき被膜２１）を所定のパターンに加工して、外層回路パターン２３を形成する。 (15) Next, as shown in FIG. 1D (12), a conductive layer on the flexible insulating base material 17a (copper foil 17b and the electrolytic copper plating film 21 thereon) is formed in a predetermined manner by a photofabrication technique. The outer layer circuit pattern 23 is formed by processing into a pattern.

この後、図示しないが、必要に応じて、はんだ付けが不要な部分には保護用のフォトソルダーレジスト層を形成し、ランド部等の表面には半田めっき、ニッケルめっき、金めっき等の表面処理を施す。その後、金型による抜き打ち等により外形加工を行う。   After this, although not shown, if necessary, a protective photo solder resist layer is formed on the part where soldering is not required, and the surface of the land part or the like is subjected to surface treatment such as solder plating, nickel plating, or gold plating. Apply. Thereafter, the outer shape is processed by punching with a mold or the like.

以上の工程を経て、第１の実施形態に係るビルドアップ型多層プリント配線板２４を得る。ビルドアップ型多層プリント配線板２４の両面コア基板１６は、可撓性絶縁ベース材１と、可撓性絶縁ベース材１の両面に設けられ、受けランド部を有する内層回路パターン１１Ａ，１１Ｂと、可撓性絶縁ベース材１と受けランド部を貫通し、内層回路パターン１１Ａと内層回路パターン１１Ｂを電気的に接続する埋込みビア６を備える。また、埋込みビア６が露出した受けランド部を被覆し、且つ表層が内層回路パターン１１Ａ，１１Ｂを構成する金属のエッチャントに対して耐性を有する材料からなる蓋めっき層９を有する。   Through the above steps, the build-up type multilayer printed wiring board 24 according to the first embodiment is obtained. The double-sided core substrate 16 of the build-up type multilayer printed wiring board 24 includes a flexible insulating base material 1 and inner layer circuit patterns 11A and 11B provided on both surfaces of the flexible insulating base material 1 and having receiving land portions, An embedded via 6 that penetrates the flexible insulating base material 1 and the receiving land portion and electrically connects the inner layer circuit pattern 11A and the inner layer circuit pattern 11B is provided. Further, a cover plating layer 9 made of a material that covers the receiving land portion where the embedded via 6 is exposed and whose surface layer is resistant to the metal etchant constituting the inner layer circuit patterns 11A and 11B is provided.

両面コア基板１６の上には、接着剤層１９を介して、表層に外層回路パターン２３が設けられたビルドアップ層が積層されている。   On the double-sided core substrate 16, a build-up layer having an outer layer circuit pattern 23 provided on the surface layer is laminated via an adhesive layer 19.

ブラインドビア２２Ａ及び２２Ｂはビルドアップ層を厚さ方向に貫通し、底面に蓋めっき層９が露出したブラインドビアホール２０Ａ，２０Ｂの内壁に形成されためっき皮膜からなり、蓋めっき層９を介して内層回路パターン１１Ａ，１１Ｂと外層回路パターン２３を電気的に接続している。さらに、図１Ｄ（１２）に示すように、ブラインドビア２２Ａは蓋めっき層９を介して、埋込みビア６上に重なるように配置されている。このように、本実施形態に係るビルドアップ型多層プリント配線板２４は、埋込みビア６とブラインドビア２２Ａから構成されるスタックビア構造を有する。   The blind vias 22A and 22B are made of a plating film formed on the inner walls of the blind via holes 20A and 20B that penetrate the build-up layer in the thickness direction and the cover plating layer 9 is exposed on the bottom surface. The circuit patterns 11A and 11B and the outer layer circuit pattern 23 are electrically connected. Further, as shown in FIG. 1D (12), the blind via 22A is arranged so as to overlap the embedded via 6 with the lid plating layer 9 interposed therebetween. Thus, the build-up type multilayer printed wiring board 24 according to the present embodiment has a stacked via structure including the embedded via 6 and the blind via 22A.

図１Ｄ（１２）に示すように、ビルドアップ型多層プリント配線板２４は、両面コア基板１６にビルドアップ層が積層された部品実装部２４ａと、この部品実装部２４ａから延伸する可撓性ケーブル部２４ｂとを有する。この可撓性ケーブル部２４ｂは、ビルドアップ層が設けられていない両面コア基板１６の一部である。この可撓性ケーブル部２４ｂは必須の構成要素ではなく、設けられていなくともよい。   As shown in FIG. 1D (12), the build-up type multilayer printed wiring board 24 includes a component mounting portion 24a in which a build-up layer is laminated on the double-sided core substrate 16, and a flexible cable extending from the component mounting portion 24a. Part 24b. The flexible cable portion 24b is a part of the double-sided core substrate 16 where the buildup layer is not provided. The flexible cable portion 24b is not an essential component and may not be provided.

なお、本実施形態では、両面コア基板１６の表面および裏面にビルドアップ層を設けたが、片面にのみビルドアップ層を設けるようにしてもよい。   In the present embodiment, the build-up layers are provided on the front and back surfaces of the double-sided core substrate 16, but the build-up layers may be provided only on one side.

以上説明したように、本実施形態では、ビルドアップ層を貫通するブラインドビアホール２０Ａ，２０Ｂの受けランド部となる領域に、蓋めっき層９を形成しておく。この蓋めっき層９の表層は、銅のエッチャントに対して耐性があるめっき層（銀めっき層９ｂなど）で構成される。これにより、銅膜２ａ，３ａを粗化する際に蓋めっき層９は粗化されないため、ブラインドビアホール２０Ａ，２０Ｂをレーザ加工で形成する際、受けランド部（蓋めっき層９）の表面におけるレーザ光の吸収はほとんどなく、蓋めっき層９は薄い場合でもレーザ光による熱ダメージを受けない。したがって、蓋めっき層９を従来に比べて大幅に薄くすることができる。   As described above, in the present embodiment, the lid plating layer 9 is formed in the region that becomes the receiving land portion of the blind via holes 20A and 20B that penetrate the build-up layer. The surface layer of the lid plating layer 9 is composed of a plating layer (silver plating layer 9b or the like) resistant to a copper etchant. Thereby, since the lid plating layer 9 is not roughened when the copper films 2a and 3a are roughened, the laser on the surface of the receiving land portion (lid plating layer 9) is formed when the blind via holes 20A and 20B are formed by laser processing. There is almost no light absorption, and even when the lid plating layer 9 is thin, it is not damaged by the laser beam. Therefore, the lid plating layer 9 can be made much thinner than conventional.

蓋めっき層９の薄化により、カバーレイ１５の接着材層１４を薄くすることができる。これにより、ブラインドビアホール２０Ａ，２０Ｂを浅く形成することができる。例えば、従来に比べて１０μm程度小さくなる。これにより、ブラインドビアホール２０Ａ，２０Ｂの内壁に対する電解銅めっき皮膜２１の電着容易性が向上する。さらに、多層プリント配線板の構成部材が熱膨張することによる、ブラインドビア２２Ａ，２２Ｂへの影響が低減する。ビルドアップ型多層プリント配線板２４を構成する部材のうち、接着剤層１４を構成する接着剤は特に熱膨張率が大きいため、接着剤層１４が薄くなることによる効果は大きい。このため、歩留まりの向上及び接続信頼性を確保するのに必要な電解銅めっき皮膜２１の厚みを低減することができる。この結果、本実施形態によれば、微細な外層回路パターン２３を形成することが可能となり、高密度実装の要求を満たす、スタックビア構造を有するビルドアップ型多層プリント配線板２４を得ることができる。   By thinning the lid plating layer 9, the adhesive layer 14 of the coverlay 15 can be thinned. Thereby, the blind via holes 20A and 20B can be formed shallowly. For example, it is about 10 μm smaller than the conventional one. Thereby, the electrodeposition easiness of the electrolytic copper plating film | membrane 21 with respect to the inner wall of blind via-hole 20A, 20B improves. Furthermore, the influence on the blind vias 22A and 22B due to the thermal expansion of the constituent members of the multilayer printed wiring board is reduced. Of the members constituting the build-up type multilayer printed wiring board 24, the adhesive constituting the adhesive layer 14 has a particularly large coefficient of thermal expansion, so that the effect of making the adhesive layer 14 thinner is great. For this reason, it is possible to reduce the thickness of the electrolytic copper plating film 21 necessary for improving yield and ensuring connection reliability. As a result, according to the present embodiment, it is possible to form a fine outer layer circuit pattern 23, and it is possible to obtain a build-up type multilayer printed wiring board 24 having a stacked via structure that satisfies the requirements for high-density mounting. .

さらに、内層回路パターン１１を形成するために銅箔２ａ，３ａをエッチングの際、蓋めっき層９は銅エッチャント耐性を有するため、蓋めっき層９を保護するためのレジスト層を設ける必要がない。これにより、本発明によれば、蓋めっき層９で被覆された受けランド部（銅箔２ａ，３ａ）の径を蓋めっき層９と同じにすることができ、内層回路パターンの高密度化を図ることができる。また、高精度な位置合わせが可能な露光機を用いなくてもよいため、生産性を向上させるとともに、安価にプリント配線板を製造することができる。   Further, when the copper foils 2 a and 3 a are etched to form the inner layer circuit pattern 11, the lid plating layer 9 has copper etchant resistance, so that it is not necessary to provide a resist layer for protecting the lid plating layer 9. Thereby, according to this invention, the diameter of the receiving land part (copper foil 2a, 3a) coat | covered with the lid plating layer 9 can be made the same as the lid plating layer 9, and densification of an inner-layer circuit pattern can be carried out. Can be planned. In addition, since it is not necessary to use an exposure machine capable of highly accurate alignment, productivity can be improved and a printed wiring board can be manufactured at low cost.

さらに、スタックビア構造を構成しないブラインドビアホール２０Ｂについても、受けランド部に蓋めっき層９を設けている。このため、ブラインドビアホール２０Ｂの構造（ビアの深さ等）は、スタックビア構造用のブラインドビアホール２０Ａとほぼ同じになる。よって、スタックビア構造用か否かに拘わらず、ブラインドビアホールを形成する際のレーザ加工の条件及びデスミア工程の条件を同一とすることができる。その結果、本実施形態によれば、大きな加工マージンを確保することができるとともに、生産性を向上させることができる。   Further, the lid plating layer 9 is provided on the receiving land portion of the blind via hole 20B that does not constitute the stacked via structure. Therefore, the structure of the blind via hole 20B (via depth and the like) is substantially the same as the blind via hole 20A for the stacked via structure. Therefore, regardless of whether it is for the stacked via structure or not, the laser processing conditions and the desmear process conditions when forming the blind via holes can be made the same. As a result, according to the present embodiment, a large processing margin can be ensured and productivity can be improved.

（第２の実施形態）
次に、第２の実施形態に係るビルドアップ型多層プリント配線板について説明する。第２の実施形態と第１の実施形態の相違点の一つは、第２の実施形態に係るビルドアップ型多層プリント配線板は可撓性ケーブル部における可撓性絶縁ベース材上に内層端子を有し、この内層端子の表面を保護するめっき層を、埋込みビア及び受けランド部の上に形成する蓋めっき層と同じめっき工程で形成することである。これにより、工程数を削減し、生産性を向上させることができる。 (Second Embodiment)
Next, a build-up type multilayer printed wiring board according to the second embodiment will be described. One of the differences between the second embodiment and the first embodiment is that the build-up type multilayer printed wiring board according to the second embodiment has an inner layer terminal on the flexible insulating base material in the flexible cable portion. The plating layer that protects the surface of the inner layer terminal is formed in the same plating step as the lid plating layer formed on the embedded via and the receiving land portion. Thereby, the number of processes can be reduced and productivity can be improved.

図２Ａ〜図２Ｄを用いて、本実施形態に係るスタックビア構造を有するビルドアップ型多層プリント配線板の製造方法について説明する。図２Ａ〜図２Ｄは、本実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。   A method for manufacturing a build-up type multilayer printed wiring board having a stacked via structure according to the present embodiment will be described with reference to FIGS. 2A to 2D. 2A to 2D are process cross-sectional views illustrating a method for manufacturing a build-up type multilayer printed wiring board according to the present embodiment.

第１の実施形態の図１Ａ（３）に示す基材を得るまでの工程は、第１の実施形態と同じであるため、説明を省略し、それ以降の工程から説明する。   Since the process until obtaining the base material shown in FIG. 1A (3) of the first embodiment is the same as that of the first embodiment, the description thereof will be omitted and the subsequent processes will be described.

（１）図２Ａ（１）に示すように、基材の両面に電解銅めっき処理を施し、銅箔２ａ及び３ａと、露出した埋込みビア６の上に、電解銅めっき皮膜３１及び３２（各２μｍ厚）を形成する。 (1) As shown in FIG. 2A (1), electrolytic copper plating treatment is performed on both surfaces of the base material, and electrolytic copper plating films 31 and 32 (respectively on the copper foils 2a and 3a and the exposed embedded via 6) 2 μm thick).

（２）次に、図２Ａ（２）に示すように、後述の内層回路パターン３４Ａ，３４Ｂを形成するための、所定のパターンを有するエッチングレジスト層３３を、電解銅めっき皮膜３１及び３２の上に形成する。 (2) Next, as shown in FIG. 2A (2), an etching resist layer 33 having a predetermined pattern is formed on the electrolytic copper plating films 31 and 32 to form inner layer circuit patterns 34A and 34B described later. To form.

（３）次に、図２Ａ（３）に示すように、エッチングレジスト層３３を用いて、電解銅めっき皮膜３１，３２及び銅箔２ａ，３ａをエッチングし、それにより、ブラインドビアホールの受けランド部を有する内層回路パターン３４Ａ及び３４Ｂを形成する。その後、エッチングレジスト層３３を剥離する。本工程のエッチングでは、例えば、塩化第二銅又は塩化第二鉄を用いたエッチャントを用いることができる。 (3) Next, as shown in FIG. 2A (3), using the etching resist layer 33, the electrolytic copper plating films 31, 32 and the copper foils 2a, 3a are etched, thereby receiving blind via hole receiving land portions. Inner layer circuit patterns 34A and 34B are formed. Thereafter, the etching resist layer 33 is peeled off. In the etching in this step, for example, an etchant using cupric chloride or ferric chloride can be used.

（４）次に、図２Ｂ（４）からわかるように、前工程で得られた基材の両面にめっきレジスト層３５を形成する。このめっきレジスト層３５は、ブラインドビアホールの受けランド部に開口部３６ｂを有し、さらに、内層端子が形成される領域に開口部３６ｃを有する。なお、図２Ｂ（４）に示すように、めっきレジスト層３５は、埋込みビア６が露出している領域に開口部３６ａを有してもよい。この開口部３６ａを設けるか否かは任意である。 (4) Next, as can be seen from FIG. 2B (4), a plating resist layer 35 is formed on both surfaces of the base material obtained in the previous step. The plating resist layer 35 has an opening 36b in the receiving land portion of the blind via hole, and further has an opening 36c in a region where the inner layer terminal is formed. 2B (4), the plating resist layer 35 may have an opening 36a in a region where the embedded via 6 is exposed. Whether or not the opening 36a is provided is arbitrary.

（５）次に、図２Ｂ（４）に示すように、めっきレジスト層３５を用いて電解または無電解めっきを行うことにより、めっきレジスト層３５の開口部３６ａ，３６ｂ，３６ｃに露出した電解銅めっき皮膜３１及び３２上に、銀めっき層からなる蓋めっき層３７（０．５μｍ厚）を形成する。その後、めっきレジスト層３５を剥離する。なお、めっきリードが繋がらない部分が存在する場合、無電解めっきを行う。図２Ｂ（４）からわかるように、本工程のめっき処理により、開口部３６ｃに露出した内層端子となる内層回路パターンの一部にも、端子保護膜となる銀めっき層（蓋めっき層３７）が形成され、内層端子５０が完成する。 (5) Next, as shown in FIG. 2B (4), electrolytic copper exposed to the openings 36a, 36b, 36c of the plating resist layer 35 by performing electrolysis or electroless plating using the plating resist layer 35. A lid plating layer 37 (0.5 μm thickness) made of a silver plating layer is formed on the plating films 31 and 32. Thereafter, the plating resist layer 35 is peeled off. If there is a portion where the plating lead is not connected, electroless plating is performed. As can be seen from FIG. 2B (4), a silver plating layer (lid plating layer 37) serving as a terminal protective film is formed on a part of the inner layer circuit pattern serving as an inner layer terminal exposed to the opening 36c by the plating process in this step. Is formed, and the inner layer terminal 50 is completed.

蓋めっき層３７の表層を構成するめっき層は、後の粗化処理で用いられる銅エッチャントに対する耐性を有することが必要である。銀めっき層はこの条件を満たす。また、蓋めっき層３７として、銅めっき層の代わりに、無電解ニッケルめっきによるニッケルめっき層、又は無電解金めっきによる金めっき層を形成してもよい。他に、蓋めっき層３７として、無電解ニッケルめっきによるニッケルめっき層、及び無電解金めっきによる金めっき層を順次形成してもよい。このように、蓋めっき層３７は、少なくとも表層が銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）などといった銅のエッチャントに対して耐性を有する材料からなるという条件下で、銀、金、ニッケル等からなるめっき層を、単独もしくは複数組み合わせて構成することができる。これらいずれの場合であっても以降の工程を変更する必要はなく、銀めっき層を形成した場合と同様の効果が得られる。蓋めっき層３７の構成は、生産性及びコスト等のほか、内層端子への接続方式を考慮して選択される。   The plating layer constituting the surface layer of the lid plating layer 37 needs to have resistance to the copper etchant used in the subsequent roughening treatment. The silver plating layer satisfies this condition. Further, as the lid plating layer 37, a nickel plating layer by electroless nickel plating or a gold plating layer by electroless gold plating may be formed instead of the copper plating layer. In addition, as the lid plating layer 37, a nickel plating layer by electroless nickel plating and a gold plating layer by electroless gold plating may be sequentially formed. Thus, the lid plating layer 37 is made of silver, gold, under the condition that at least the surface layer is made of a material resistant to a copper etchant such as silver (Ag), gold (Au), nickel (Ni). The plating layer which consists of nickel etc. can be comprised individually or in combination. In any of these cases, it is not necessary to change the subsequent steps, and the same effect as when the silver plating layer is formed can be obtained. The configuration of the lid plating layer 37 is selected in consideration of productivity, cost, and the connection method to the inner layer terminal.

ここまでの工程を経て、図２Ｂ（５）に示す両面回路基材３８を得る。   Through the steps so far, a double-sided circuit base material 38 shown in FIG. 2B (5) is obtained.

（６）次に、ビルドアップ層の積層に用いる接着材（後述の接着材層４０）との密着性を向上させるために、内層回路パターン３４Ａ及び３４Ｂの表面に粗化処理を施す。この粗化処理は第１の実施形態で説明した方法と同様にして行うことができる。 (6) Next, in order to improve the adhesiveness with the adhesive (adhesive layer 40 described later) used for stacking the buildup layers, the surface of the inner layer circuit patterns 34A and 34B is roughened. This roughening process can be performed in the same manner as the method described in the first embodiment.

本実施形態においては、後にレーザ光を照射される受けランド部を被覆する蓋めっき層３７は、銅エッチャント耐性を有する銀めっき層で構成されている。このため、本工程の粗化処理によって、蓋めっき層３７は粗化されない。したがって、受けランド部における炭酸ガスレーザ光の吸収率は増加せず、低い吸収率が維持される。   In the present embodiment, the lid plating layer 37 that covers the receiving land portion to be irradiated with laser light later is composed of a silver plating layer having copper etchant resistance. For this reason, the lid plating layer 37 is not roughened by the roughening treatment in this step. Therefore, the absorption rate of the carbon dioxide laser beam in the receiving land portion does not increase, and a low absorption rate is maintained.

（７）次に、図２Ｂ（６）に示すように、部品実装部における内層回路パターン３４Ａ，３４Ｂを覆うように、両面回路基材３８の表面および裏面にカバーレイ４１を形成する。このカバーレイ４１は、例えばポリイミドフィルムからなる絶縁フィルム３９（１２μｍ厚）を、例えばアクリル系又はエポキシ系の接着剤からなる接着材層４０を介して両面回路基材３８に接着することにより形成する。 (7) Next, as shown in FIG. 2B (6), cover lays 41 are formed on the front and back surfaces of the double-sided circuit substrate 38 so as to cover the inner layer circuit patterns 34A and 34B in the component mounting portion. This cover lay 41 is formed by adhering an insulating film 39 (12 μm thick) made of, for example, a polyimide film to a double-sided circuit substrate 38 via an adhesive layer 40 made of, for example, an acrylic or epoxy adhesive. .

この接着材層４０の厚みは、内層回路パターン３４Ａ（３４Ｂ）及び蓋めっき層３７を完全に充填できるように決められる。内層回路パターン３４Ａ（３４Ｂ）のうち最も厚い受けランド部の厚さは、７．５μｍ（銅箔２ａ（３ａ）：５μｍ、電解銅めっき皮膜３１（３２）：２μｍ、蓋めっき層３７：０．５μｍ）である。したがって、接着剤層４０の厚みは従来よりも大幅に小さい値（８μｍ）とすることができる。   The thickness of the adhesive layer 40 is determined so that the inner layer circuit pattern 34A (34B) and the lid plating layer 37 can be completely filled. Among the inner layer circuit pattern 34A (34B), the thickness of the thickest receiving land portion is 7.5 μm (copper foil 2a (3a): 5 μm, electrolytic copper plating film 31 (32): 2 μm, lid plating layer 37: 0. 5 μm). Therefore, the thickness of the adhesive layer 40 can be set to a value (8 μm) that is significantly smaller than the conventional one.

ここまでの工程を経て、図２Ｂ（６）に示す両面コア基板４２を得る。   Through the steps so far, a double-sided core substrate 42 shown in FIG. 2B (6) is obtained.

（８）次に、図２Ｃ（７）からわかるように、可撓性絶縁ベース材４３ａ（例えば厚さ２５μｍのポリイミドフィルム）の片面に、銅箔４３ｂ（１２μｍ厚）を有する片面銅張積層板４３を準備する。そして、第１の実施形態と同様にして、フォトファブリケーション手法を用いて、片面銅張積層板４３の銅箔４３ｂに、ブラインドビアホールを形成するためのコンフォーマルマスク４４（開口部）を形成する。 (8) Next, as can be seen from FIG. 2C (7), a single-sided copper-clad laminate having a copper foil 43b (12 μm thick) on one side of a flexible insulating base material 43a (for example, a polyimide film having a thickness of 25 μm). Prepare 43. In the same manner as in the first embodiment, a conformal mask 44 (opening) for forming blind via holes is formed in the copper foil 43b of the single-sided copper-clad laminate 43 using a photofabrication technique. .

（９）次に、図２Ｃ（７）に示すように、第１の実施形態と同様にして、コンフォーマルマスク４４が形成された片面銅張積層板４３を、ビルドアップするための接着剤からなる接着剤層４５を介して両面コア基板４２の表面及び裏面に積層接着する。 (9) Next, as shown in FIG. 2C (7), in the same manner as in the first embodiment, the single-sided copper-clad laminate 43 on which the conformal mask 44 is formed is made of an adhesive for build-up. The adhesive layer 45 is laminated and adhered to the front and back surfaces of the double-sided core substrate 42.

（１０）次に、図２Ｃ（８）に示すように、第１の実施形態と同様にして、コンフォーマルマスク４４を用いてレーザ加工を行い、ブラインドビアホール４６Ａ，４６Ｂ（導通用孔）を形成する。
（１１）次に、ブラインドビアホール４６Ａ，４６Ｂを形成する際に生じた樹脂残渣を除去するために、デスミア工程を行う。 (10) Next, as shown in FIG. 2C (8), the blind via holes 46A and 46B (conduction holes) are formed by performing laser processing using the conformal mask 44 in the same manner as in the first embodiment. To do.
(11) Next, a desmear process is performed in order to remove the resin residue generated when the blind via holes 46A and 46B are formed.

（１２）次に、図２Ｄ（９）に示すように、導電化処理とそれに続く電解銅めっき処理を施すことにより、ブラインドビアホール４６Ａ，４６Ｂの内壁（側面および底面）及び蓋めっき層３７上に、電解銅めっき皮膜４７を形成する。この電解銅めっき皮膜４７の厚みは、層間導通を確保するために１５〜２０μｍ程度とした。これにより、層間導電路として機能するブラインドビア４８Ａ，４８Ｂが形成される。 (12) Next, as shown in FIG. 2D (9), by conducting a conductive treatment and a subsequent electrolytic copper plating treatment, the inner walls (side and bottom surfaces) of the blind via holes 46A and 46B and the lid plating layer 37 are formed. Then, an electrolytic copper plating film 47 is formed. The thickness of this electrolytic copper plating film 47 was about 15 to 20 μm in order to ensure interlayer conduction. Thereby, blind vias 48A and 48B functioning as interlayer conductive paths are formed.

（１３）次に、図２Ｄ（１０）に示すように、フォトファブリケーション手法により、ビルドアップ層状の導電層（銅箔４３ｂ及びその上の電解銅めっき被膜４７）を所定のパターンに加工して、外層回路パターン４９を形成する。 (13) Next, as shown in FIG. 2D (10), the conductive layer (copper foil 43b and the electrolytic copper plating film 47 thereon) is processed into a predetermined pattern by a photofabrication technique. Then, the outer layer circuit pattern 49 is formed.

この後、図示しないが、必要に応じて、はんだ付けが不要な部分には保護用のフォトソルダーレジスト層を形成し、ランド部等の表面には半田めっき、ニッケルめっき、金めっき等の表面処理を施す。その後、金型による抜き打ち等により外形加工を行う。   After this, although not shown, if necessary, a protective photo solder resist layer is formed on the part where soldering is not required, and the surface of the land part or the like is subjected to surface treatment such as solder plating, nickel plating, or gold plating. Apply. Thereafter, the outer shape is processed by punching with a mold or the like.

以上の工程を経て、第２の実施形態に係るビルドアップ型多層プリント配線板５１を得る。図２Ｄ（１０）に示すように、本実施形態に係るビルドアップ型多層プリント配線板５１は、埋込みビア６とブラインドビア４８Ａから構成されるスタックビア構造を有する。   Through the above steps, the build-up type multilayer printed wiring board 51 according to the second embodiment is obtained. As shown in FIG. 2D (10), the build-up type multilayer printed wiring board 51 according to the present embodiment has a stacked via structure including embedded vias 6 and blind vias 48A.

また、図２Ｄ（１０）に示すように、ビルドアップ型多層プリント配線板５１は、両面コア基板４２にビルドアップ層が積層された部品実装部５１ａと、この部品実装部５１ａから延伸する可撓性ケーブル部５１ｂとを有する。この可撓性ケーブル部５１ｂは、ビルドアップ層が設けられていない両面コア基板４２の一部である。この可撓性ケーブル部５１ｂには、可撓性絶縁ベース材１上に露出した内層端子５０が設けられている。この内層端子５０の表面には蓋めっき層３７と同じ材料からなる保護めっき膜が形成されている。なお、内層端子５０を可撓性絶縁ベース材１上に複数形成し、可撓性のコネクタ領域を構成してもよい。   Further, as shown in FIG. 2D (10), the build-up type multilayer printed wiring board 51 includes a component mounting part 51a in which a build-up layer is laminated on a double-sided core substrate 42, and a flexible film extending from the component mounting part 51a. Cable portion 51b. The flexible cable portion 51b is a part of the double-sided core substrate 42 that is not provided with a buildup layer. The flexible cable portion 51 b is provided with an inner layer terminal 50 exposed on the flexible insulating base material 1. A protective plating film made of the same material as the lid plating layer 37 is formed on the surface of the inner layer terminal 50. A plurality of inner layer terminals 50 may be formed on the flexible insulating base material 1 to constitute a flexible connector region.

なお、本実施形態では、両面コア基板４２の表面および裏面にビルドアップ層を設けたが、片面にのみビルドアップ層を設けるようにしてもよい。   In the present embodiment, the buildup layers are provided on the front and back surfaces of the double-sided core substrate 42, but the buildup layers may be provided only on one side.

以上、説明したように、本実施形態によれば、内層端子５０の表面めっき層の形成を、蓋めっき層３７の形成と同時に行うことができる。これにより、工程数を削減し、生産性を向上させることが可能となる。   As described above, according to the present embodiment, the surface plating layer of the inner layer terminal 50 can be formed simultaneously with the formation of the lid plating layer 37. Thereby, it becomes possible to reduce the number of processes and improve productivity.

さらに、本実施形態によれば、次の効果を得ることができる。   Furthermore, according to the present embodiment, the following effects can be obtained.

まず、第１の実施形態と同様、蓋めっき層３７の薄化により、カバーレイ４１の接着剤層４０を従来に比べて大幅に薄くすることができる。これにより、ブラインドビアホール４６Ａ，４６Ｂを浅く形成することができる。例えば、従来に比べて１０μm程度小さくなる。これにより、ブラインドビアホール４６Ａ，４６Ｂの内壁に対する電解銅めっき皮膜４７の電着容易性が向上する。さらに、多層プリント配線板の構成部材が熱膨張することによる、ブラインドビア４８Ａ，４８Ｂへの影響が低減する。このため、歩留まりの向上及び接続信頼性を確保するのに必要な電解銅めっき皮膜４７の厚みを低減することができる。この結果、本実施形態によれば、微細な外層回路パターン４９を形成することが可能となり、高密度実装の要求を満たす、スタックビア構造を有するビルドアップ型多層プリント配線板５１を得ることができる。   First, as in the first embodiment, by thinning the lid plating layer 37, the adhesive layer 40 of the coverlay 41 can be made much thinner than before. Thereby, the blind via holes 46A and 46B can be formed shallowly. For example, it is about 10 μm smaller than the conventional one. Thereby, the ease of electrodeposition of the electrolytic copper plating film 47 to the inner walls of the blind via holes 46A and 46B is improved. Furthermore, the influence on the blind vias 48A and 48B due to the thermal expansion of the constituent members of the multilayer printed wiring board is reduced. For this reason, it is possible to reduce the thickness of the electrolytic copper plating film 47 necessary for improving yield and ensuring connection reliability. As a result, according to the present embodiment, it is possible to form a fine outer layer circuit pattern 49, and to obtain a build-up type multilayer printed wiring board 51 having a stack via structure that satisfies the requirements for high-density mounting. .

さらに、スタックビア構造を構成しないブラインドビアホール４６Ｂについても、受けランド部に蓋めっき層３７を設けている。このため、ブラインドビアホール４８Ｂの構造（ビアの深さ等）は、スタックビア構造用のブラインドビアホール４８Ａとほぼ同じになる。よって、スタックビア構造用か否かに拘わらず、ブラインドビアホールを形成する際のレーザ加工の条件及びデスミア工程の条件を同一とすることができる。その結果、本実施形態によれば、大きな加工マージンを確保することができ、生産性を向上させることができる。   Further, the lid plating layer 37 is provided on the receiving land portion of the blind via hole 46B that does not constitute the stacked via structure. For this reason, the structure of the blind via hole 48B (via depth and the like) is substantially the same as the blind via hole 48A for the stacked via structure. Therefore, regardless of whether it is for the stacked via structure or not, the laser processing conditions and the desmear process conditions when forming the blind via holes can be made the same. As a result, according to this embodiment, a large processing margin can be ensured and productivity can be improved.

（第３の実施形態）
次に、第３の実施形態に係るビルドアップ型多層プリント配線板について説明する。第３の実施形態と第２の実施形態の相違点の一つは、カバーレイを、部品実装部の内部には設けず、プリント配線板の部品実装部と可撓性ケーブル部との境界領域に設けることである。これにより、部品実装部の内層回路パターンを充填する接着剤の流れ出しを考慮する必要がなくなるため、接着剤の選択肢が広がる。さらに、部品実装部におけるプリント配線板の厚みを低減することができるため、外層回路パターンをより微細化することができる。 (Third embodiment)
Next, a build-up type multilayer printed wiring board according to the third embodiment will be described. One of the differences between the third embodiment and the second embodiment is that the coverlay is not provided inside the component mounting portion, and the boundary region between the component mounting portion of the printed wiring board and the flexible cable portion. It is to provide. As a result, there is no need to consider the flow of the adhesive filling the inner layer circuit pattern of the component mounting portion, so the options for the adhesive are expanded. Furthermore, since the thickness of the printed wiring board in the component mounting portion can be reduced, the outer layer circuit pattern can be further miniaturized.

図３Ａ〜図３Ｃを用いて、本実施形態に係るスタックビア構造を有するビルドアップ型多層プリント配線板の製造方法について説明する。図３Ａ〜図３Ｃは、本実施形態に係るビルドアップ型多層プリント配線板の製造方法を示す工程断面図である。   A method for manufacturing a build-up type multilayer printed wiring board having a stacked via structure according to the present embodiment will be described with reference to FIGS. 3A to 3C are process cross-sectional views illustrating a method for manufacturing a build-up type multilayer printed wiring board according to the present embodiment.

第２の実施形態の図２Ａ（３）に示す基材を得るまでの工程は、第２の実施形態と同じであるため、説明を省略し、それ以降の工程から説明する。   Since the process until obtaining the base material shown in FIG. 2A (3) of the second embodiment is the same as that of the second embodiment, the description thereof will be omitted and the subsequent processes will be described.

（１）図３Ａ（１）に示すように、部品実装部７６ａとなる領域と可撓性ケーブル部７６ｂとの境界領域における基材の表面及び裏面に、それぞれカバーレイ６３を形成する。このカバーレイ６３は、例えばポリイミドフィルムからなる絶縁フィルム６１（１２μｍ厚）を、例えばアクリル系又はエポキシ系の接着剤からなる接着材層６２（８μｍ厚）を介して基材に接着することにより形成する。 (1) As shown in FIG. 3A (1), cover lays 63 are respectively formed on the front surface and the back surface of the base material in the boundary region between the region to be the component mounting portion 76a and the flexible cable portion 76b. The coverlay 63 is formed by adhering an insulating film 61 (12 μm thick) made of, for example, a polyimide film to a base material via an adhesive layer 62 (8 μm thick) made of, for example, an acrylic or epoxy adhesive. To do.

（２）次に、図３Ａ（２）からわかるように、前工程で得られた基材の両面の部品実装部７６ａとなる領域にめっきレジスト層６４を形成する。このめっきレジスト層６４は、ブラインドビアホールの受けランド部に開口部６５ｂを有する。なお、内層端子が形成される領域については、図３Ａ（２）からわかるように、カバーレイ６３がめっきレジスト層となる。また、図３Ａ（２）に示すように、めっきレジスト層６４は、埋込みビア６が露出している領域に開口部６５ａを有してもよい。この開口部６５ａを設けるか否かは任意である。 (2) Next, as can be seen from FIG. 3A (2), a plating resist layer 64 is formed in the regions to be the component mounting portions 76a on both sides of the base material obtained in the previous step. The plating resist layer 64 has an opening 65b in the receiving land portion of the blind via hole. In addition, as for the area | region in which an inner layer terminal is formed, the coverlay 63 becomes a plating resist layer so that FIG. 3A (2) may show. Further, as shown in FIG. 3A (2), the plating resist layer 64 may have an opening 65a in a region where the embedded via 6 is exposed. Whether or not the opening 65a is provided is arbitrary.

（３）次に、図３Ａ（２）に示すように、めっきレジスト層６４及びカバーレイ６３を用いて電解または無電解めっきを行うことにより、めっきレジスト層６４の開口部６５ａ，６５ｂに露出した電解銅めっき皮膜３１及び３２上に、銀めっき層（０．５μｍ厚）からなる蓋めっき層６６を形成する。その後、めっきレジスト層６４を剥離する。なお、めっきリードが繋がらない部分が存在する場合、無電解めっきを行う。図３Ａ（２）からわかるように、本工程のめっき処理により、内層端子となる銅めっき層の表面にも、端子保護膜となる銀めっき層（蓋めっき層６６）が形成され、内層端子６７が完成する。 (3) Next, as shown in FIG. 3A (2), by performing electrolysis or electroless plating using the plating resist layer 64 and the coverlay 63, the openings 65a and 65b of the plating resist layer 64 are exposed. A lid plating layer 66 made of a silver plating layer (0.5 μm thick) is formed on the electrolytic copper plating films 31 and 32. Thereafter, the plating resist layer 64 is peeled off. If there is a portion where the plating lead is not connected, electroless plating is performed. As can be seen from FIG. 3A (2), a silver plating layer (lid plating layer 66) serving as a terminal protective film is also formed on the surface of the copper plating layer serving as the inner layer terminal by the plating treatment in this step, and the inner layer terminal 67 is formed. Is completed.

蓋めっき層６６の表層を構成するめっき層は、後の粗化処理で用いられる銅エッチャントに対する耐性を有することが必要である。銀めっき層はこの条件を満たす。この蓋めっき層６６は、第２の実施形態における蓋めっき層３７と同様な材料及び構成を採ることができる。   The plating layer constituting the surface layer of the lid plating layer 66 needs to have resistance to the copper etchant used in the subsequent roughening treatment. The silver plating layer satisfies this condition. The lid plating layer 66 can adopt the same material and configuration as the lid plating layer 37 in the second embodiment.

ここまでの工程を経て、図３Ａ（３）に示す両面コア基板６８を得る。   Through the steps so far, a double-sided core substrate 68 shown in FIG. 3A (3) is obtained.

（４）次に、ビルドアップ層の積層に用いる接着材（後述の接着材層７１）との密着性を向上させるために、内層回路パターン３４Ａ及び３４Ｂの表面に粗化処理を施す。この粗化処理は第１の実施形態で説明した方法と同様にして行うことができる。 (4) Next, in order to improve the adhesiveness with the adhesive (adhesive material layer 71 described later) used for stacking the buildup layers, the surface of the inner layer circuit patterns 34A and 34B is subjected to a roughening treatment. This roughening process can be performed in the same manner as the method described in the first embodiment.

後にレーザ光を照射される部分である蓋めっき層６６は、第１の実施形態と同様、銅エッチャント耐性を有する銀めっき層で構成されている。このため、本工程の粗化処理によって、蓋めっき層６６は粗化されない。したがって、受けランド部における炭酸ガスレーザ光の吸収率は増加せず、低い吸収率が維持される。   The lid plating layer 66, which is a portion to be irradiated with laser light later, is composed of a silver plating layer having copper etchant resistance, as in the first embodiment. For this reason, the lid plating layer 66 is not roughened by the roughening treatment in this step. Therefore, the absorption rate of the carbon dioxide laser beam in the receiving land portion does not increase, and a low absorption rate is maintained.

（５）次に、部品実装部における内層回路パターン３４Ａ，３４Ｂ及び蓋めっき層６６を充填する接着剤層７１を形成する。この接着剤層７１を形成する際、カバーレイ６３は、接着剤が部品実装領域７６ａから可撓性ケーブル部７６ｂに流れ出すのを防ぐダムのように働く。よって、本工程では、ローフロータイプのプリプレグやボンディングシート等といった流れ出しの少ない接着剤の他、流れ出しの多い接着剤を使用することもできる。 (5) Next, the adhesive layer 71 filling the inner layer circuit patterns 34A and 34B and the lid plating layer 66 in the component mounting portion is formed. When the adhesive layer 71 is formed, the cover lay 63 functions like a dam that prevents the adhesive from flowing out from the component mounting region 76a to the flexible cable portion 76b. Therefore, in this step, an adhesive with a high flow-out can be used in addition to an adhesive with a low flow-out such as a low-flow type prepreg or a bonding sheet.

（６）次に、図３Ｂ（４）に示すように、可撓性絶縁ベース材６９ａ（例えば厚さ２５μｍのポリイミドフィルム）の片面に、銅箔６９ｂ（１２μｍ厚）を有する片面銅張積層板６９を準備する。そして、第１の実施形態と同様にして、フォトファブリケーション手法を用いて、片面銅張積層板６９の銅箔６９ｂに、ブラインドビアホールを形成するためのコンフォーマルマスク７０（開口部）を形成する。 (6) Next, as shown in FIG. 3B (4), a single-sided copper-clad laminate having a copper foil 69b (12 μm thick) on one side of a flexible insulating base material 69a (for example, a polyimide film having a thickness of 25 μm). Prepare 69. In the same manner as in the first embodiment, a conformal mask 70 (opening) for forming blind via holes is formed in the copper foil 69b of the single-sided copper-clad laminate 69 using the photofabrication technique. .

（７）次に、図３Ｂ（４）に示すように、コンフォーマルマスク７０が形成された片面銅張積層板６９を、ビルドアップするための接着剤からなる接着剤層７１を介して両面コア基板６８の表面及び裏面に積層接着する。 (7) Next, as shown in FIG. 3B (4), the single-sided copper-clad laminate 69 with the conformal mask 70 formed on the double-sided core via an adhesive layer 71 made of an adhesive for build-up. The substrate 68 is laminated and adhered to the front and back surfaces.

（８）次に、図３Ｂ（５）に示すように、第１の実施形態と同様にして、コンフォーマルマスク７０を用いてレーザ加工を行い、ブラインドビアホール７２Ａ，７２Ｂ（導通用孔）を形成する。
（９）次に、ブラインドビアホール７２Ａ，７２Ｂを形成する際に生じた樹脂残渣を除去するために、デスミア工程を行う。 (8) Next, as shown in FIG. 3B (5), in the same manner as in the first embodiment, laser processing is performed using the conformal mask 70 to form blind via holes 72A and 72B (conduction holes). To do.
(9) Next, a desmear process is performed in order to remove the resin residue generated when the blind via holes 72A and 72B are formed.

（１０）次に、図３Ｃ（６）に示すように、導電化処理とそれに続く電解銅めっき処理を施すことにより、ブラインドビアホール７２Ａ，７２Ｂの内壁（側面および底面）及び蓋めっき層６６上に、電解銅めっき皮膜７３を形成する。この電解銅めっき皮膜７３の厚みは、層間導通を確保するために１５〜２０μｍ程度とした。これにより、層間導電路として機能するブラインドビア７４Ａ，７４Ｂが形成される。 (10) Next, as shown in FIG. 3C (6), by conducting a conductive treatment and a subsequent electrolytic copper plating treatment, the inner walls (side and bottom surfaces) of the blind via holes 72A and 72B and the lid plating layer 66 are formed. Then, an electrolytic copper plating film 73 is formed. The thickness of this electrolytic copper plating film 73 was about 15 to 20 μm in order to ensure interlayer conduction. Thereby, blind vias 74A and 74B functioning as interlayer conductive paths are formed.

（１１）次に、図３Ｃ（７）に示すように、フォトファブリケーション手法により、ビルドアップ層状の導電層（銅箔６９ｂ及びその上の電解銅めっき被膜７３）を所定のパターンに加工して、外層回路パターン７５を形成する。 (11) Next, as shown in FIG. 3C (7), the conductive layer (copper foil 69b and the electrolytic copper plating film 73 thereon) is processed into a predetermined pattern by a photofabrication technique. The outer layer circuit pattern 75 is formed.

この後、図示しないが、必要に応じて、はんだ付けが不要な部分には保護用のフォトソルダーレジスト層を形成し、ランド部等の表面には半田めっき、ニッケルめっき、金めっき等の表面処理を施す。その後、金型による抜き打ち等により外形加工を行う。   After this, although not shown, if necessary, a protective photo solder resist layer is formed on the part where soldering is not required, and the surface of the land part or the like is subjected to surface treatment such as solder plating, nickel plating, or gold plating. Apply. Thereafter, the outer shape is processed by punching with a mold or the like.

以上の工程を経て、第３の実施形態に係るビルドアップ型多層プリント配線板７６を得る。図３Ｃ（７）に示すように、本実施形態に係るビルドアップ型多層プリント配線板７６は、埋込みビア６とブラインドビア７４Ａから構成されるスタックビア構造を有する。   Through the above steps, a build-up type multilayer printed wiring board 76 according to the third embodiment is obtained. As shown in FIG. 3C (7), the build-up type multilayer printed wiring board 76 according to the present embodiment has a stacked via structure including the embedded via 6 and the blind via 74A.

図３Ｃ（７）に示すように、ビルドアップ型多層プリント配線板７６は、両面コア基板６８にビルドアップ層が積層された部品実装部７６ａと、この部品実装部７６ａから延伸する可撓性ケーブル部７６ｂとを有する。この可撓性ケーブル部２４ｂは、ビルドアップ層が設けられていない両面コア基板６８の一部である。この可撓性ケーブル部７６ｂには、可撓性絶縁ベース材１上に露出した内層端子６７が設けられている。この内層端子６７を可撓性絶縁ベース材１上に複数形成し、可撓性のコネクタ領域を構成してもよい。   As shown in FIG. 3C (7), the build-up type multilayer printed wiring board 76 includes a component mounting portion 76a in which a build-up layer is laminated on a double-sided core substrate 68, and a flexible cable extending from the component mounting portion 76a. Part 76b. The flexible cable portion 24b is a part of the double-sided core board 68 that is not provided with a buildup layer. The flexible cable portion 76 b is provided with an inner layer terminal 67 exposed on the flexible insulating base material 1. A plurality of inner layer terminals 67 may be formed on the flexible insulating base material 1 to constitute a flexible connector region.

また、図３Ｃ（７）に示すように、接着剤層６２及び絶縁フィルム６１を順次積層したものとして構成されたカバーレイ６３が、 部品実装部７６ａと可撓性ケーブル部７６ｂの境界領域における可撓性絶縁ベース材１の上に設けられている。   Further, as shown in FIG. 3C (7), the cover lay 63 configured by sequentially laminating the adhesive layer 62 and the insulating film 61 is formed in the boundary region between the component mounting portion 76a and the flexible cable portion 76b. It is provided on the flexible insulating base material 1.

接着剤層７１は、部品実装部７６ａにおける内層回路パターン３４Ａ，３４Ｂ及び蓋めっき層６６を充填する。この接着剤層７１の厚みは、カバーレイ６３の厚み以上である必要があり、好ましくはカバーレイ６３の厚みと同じである。   The adhesive layer 71 fills the inner layer circuit patterns 34A and 34B and the lid plating layer 66 in the component mounting portion 76a. The thickness of the adhesive layer 71 needs to be equal to or greater than the thickness of the cover lay 63 and is preferably the same as the thickness of the cover lay 63.

なお，本実施形態では、両面コア基板６８の表面および裏面にビルドアップ層を設けたが、片面にのみビルドアップ層を設けるようにしてもよい。   In the present embodiment, the buildup layers are provided on the front and back surfaces of the double-sided core substrate 68, but the buildup layers may be provided only on one side.

以上説明したように、本実施形態では、カバーレイ６３は、部品実装部７６ａと可撓性ケーブル部７６ｂの境界領域に設けられ、部品実装部７６ａの内部には設けられない。このため、部品実装部７６ａの内層回路パターン３４Ａ，３４Ｂを充填する接着剤の可撓性ケーブル部７６ｂへの流れ出しを考慮する必要がなくなるため、接着剤層７１の形成に用いられる接着剤の選択肢が広がる。さらに、部品実装部７６ａにおけるプリント配線板の厚みを低減することができるため、ブラインドビアホール７２Ａ，７２Ｂをさらに浅くすることができる。この結果、本実施形態によれば、外層回路パターン７５をさらに微細に形成することが可能となる。   As described above, in this embodiment, the coverlay 63 is provided in the boundary region between the component mounting portion 76a and the flexible cable portion 76b, and is not provided inside the component mounting portion 76a. Therefore, it is not necessary to consider the flow of the adhesive filling the inner layer circuit patterns 34A and 34B of the component mounting portion 76a to the flexible cable portion 76b. Spread. Furthermore, since the thickness of the printed wiring board in the component mounting portion 76a can be reduced, the blind via holes 72A and 72B can be further shallowed. As a result, according to the present embodiment, the outer layer circuit pattern 75 can be further finely formed.

さらに、第１及び第２の実施形態と同様、本実施形態においては、スタックビア構造を構成しないブラインドビアホール７２Ｂについても、受けランド部に蓋めっき層６６を設けている。このため、ブラインドビアホール７２Ｂの構造（ビアの深さ等）は、スタックビア構造用のブラインドビアホール７２Ａとほぼ同じになる。よって、スタックビア構造用か否かに拘わらず、ブラインドビアホールを形成する際のレーザ加工の条件及びデスミア工程の条件を同一とすることができる。その結果、本実施形態によれば、大きな加工マージンを確保することができ、生産性を向上させることができる。   Further, similarly to the first and second embodiments, in the present embodiment, the lid plating layer 66 is provided on the receiving land portion for the blind via hole 72B that does not constitute the stacked via structure. Therefore, the structure of the blind via hole 72B (via depth, etc.) is substantially the same as the blind via hole 72A for the stacked via structure. Therefore, regardless of whether it is for the stacked via structure or not, the laser processing conditions and the desmear process conditions when forming the blind via holes can be made the same. As a result, according to this embodiment, a large processing margin can be ensured and productivity can be improved.

さらに、第２の実施形態と同様、内層端子６７の表面めっき層の形成を、蓋めっき層６６の形成と同時に行うことができる。これにより、工程数を削減し、生産性を向上させることが可能となる。   Further, as in the second embodiment, the surface plating layer of the inner layer terminal 67 can be formed simultaneously with the formation of the lid plating layer 66. Thereby, it becomes possible to reduce the number of processes and improve productivity.

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。   Based on the above description, those skilled in the art may be able to conceive additional effects and various modifications of the present invention, but the aspects of the present invention are not limited to the individual embodiments described above. . You may combine suitably the component covering different embodiment. Various additions, modifications, and partial deletions can be made without departing from the concept and spirit of the present invention derived from the contents defined in the claims and equivalents thereof.

１，１０１ 可撓性絶縁ベース材
２，２ａ，３，３ａ，１０２，１０３ 銅箔
４，１０４ 両面銅張積層板
５，１０５ スルーホール
６Ａ 導電性ペースト
６，１０６ 埋込みビア
７，３５，６４ めっきレジスト層
８ａ，８ｂ，３６ａ，３６ｂ，３６ｃ，６５ａ，６５ｂ 開口部
９，３７，６６，１０７ 蓋めっき層
９ａ 銅めっき層
９ｂ 銀めっき層
１０，３３ エッチングレジスト層
１１Ａ，１１Ｂ，３４Ａ，３４Ｂ 内層回路パターン
１２，３８ 両面回路基材
１３，３９，６１ 絶縁フィルム
１４，４０，６２，１１０ 接着材層
１５，４１，６３，１１１ カバーレイ
１６，４２，６８，１１２ 両面コア基板
１７，４３，６９，１１３ 片面銅張積層板
１７ａ，４３ａ，６９ａ，１１３ａ 可撓性絶縁ベース材
１７ｂ，４３ｂ，６９ｂ，１１３ｂ 銅箔
１８，４４，７０ コンフォーマルマスク
１９，４５，７１，１１４ 接着材層
２０Ａ，２０Ｂ，４６Ａ，４６Ｂ，７２Ａ，７２Ｂ，１１５Ａ，１１５Ｂ ブラインドビアホール（導通用孔）
２１，３１，３２，４７，７３ 電解銅めっき皮膜
２２Ａ，２２Ｂ，４８Ａ，４８Ｂ，７４Ａ，７４Ｂ，１１６Ａ，１１６Ｂ ブラインドビア
２３，４９，７５，１１７ 外層回路パターン
２４，５１，７６，１１８ ビルドアップ型多層プリント配線板
２４ａ，５１ａ，７６ａ，１１８ａ 部品実装部
２４ｂ，５１ｂ，７６ｂ，１１８ｂ 可撓性ケーブル部
５０，６７ 内層端子
１０８ 受けランド部
１０９ ポリイミドフィルム 1,101 Flexible insulating base material 2,2a, 3,3a, 102,103 Copper foil 4,104 Double-sided copper-clad laminate 5,105 Through hole 6A Conductive paste 6,106 Embedded via 7,35,64 Plating Resist layer 8a, 8b, 36a, 36b, 36c, 65a, 65b Opening 9, 37, 66, 107 Lid plating layer 9a Copper plating layer 9b Silver plating layer 10, 33 Etching resist layer 11A, 11B, 34A, 34B Inner layer circuit Pattern 12, 38 Double-sided circuit base material 13, 39, 61 Insulating film 14, 40, 62, 110 Adhesive layer 15, 41, 63, 111 Coverlay 16, 42, 68, 112 Double-sided core substrate 17, 43, 69, 113 Single-sided copper-clad laminate 17a, 43a, 69a, 113a Flexible insulating base material 17b, 43b, 69b, 113b Copper Foil 18, 44, 70 Conformal mask 19, 45, 71, 114 Adhesive layer 20A, 20B, 46A, 46B, 72A, 72B, 115A, 115B Blind via hole (conduction hole)
21, 31, 32, 47, 73 Electrolytic copper plating film 22A, 22B, 48A, 48B, 74A, 74B, 116A, 116B Blind via 23, 49, 75, 117 Outer circuit pattern 24, 51, 76, 118 Build-up type Multilayer printed wiring boards 24a, 51a, 76a, 118a Component mounting parts 24b, 51b, 76b, 118b Flexible cable parts 50, 67 Inner layer terminal 108 Receiving land part 109 Polyimide film

Claims (8)

可撓性の絶縁ベース材と、前記絶縁ベース材の両面に設けられ、受けランド部を有する内層回路パターンと、前記絶縁ベース材及び前記受けランド部を貫通し、前記絶縁ベース材の表面及び裏面の前記内層回路パターンを電気的に接続する埋込みビアと、前記埋込みビアが露出した前記受けランド部を被覆し、且つ表層が前記内層回路パターンを構成する金属のエッチャントに対して耐性を有する材料からなる蓋めっき層とを有する、コア基板と、
前記コア基板の上に積層されたビルドアップ層であって、表層に設けられた外層回路パターンと、前記ビルドアップ層を厚さ方向に貫通し、底面に前記蓋めっき層が露出したブラインドビアホールの内壁に形成されためっき皮膜であって、前記内層回路パターンと前記外層回路パターンを電気的に接続するブラインドビアとを有する、ビルドアップ層と、
を備えることを特徴とするビルドアップ型多層プリント配線板。 A flexible insulating base material; inner layer circuit patterns provided on both sides of the insulating base material and having receiving land portions; and the front and back surfaces of the insulating base material passing through the insulating base material and the receiving land portions. Embedded vias that electrically connect the inner layer circuit pattern, and a material that covers the receiving land portion where the embedded via is exposed and whose surface layer is resistant to a metal etchant that constitutes the inner layer circuit pattern. A core substrate having a lid plating layer,
A build-up layer laminated on the core substrate, the outer layer circuit pattern provided on the surface layer, the blind via hole penetrating the build-up layer in the thickness direction and exposing the lid plating layer on the bottom surface A build-up layer, which is a plating film formed on an inner wall, and has a blind via that electrically connects the inner layer circuit pattern and the outer layer circuit pattern;
A build-up type multilayer printed wiring board characterized by comprising: 請求項１に記載されたビルドアップ型多層プリント配線板であって、
第１の接着剤層及び絶縁フィルムを順次積層したものとして構成され、部品実装部と可撓性ケーブル部の境界領域における前記絶縁ベース材の表面に設けられた、カバーレイと、
前記部品実装部における、前記内層回路パターン及び前記蓋めっき層を充填する、第２の接着剤層と、
を備えることを特徴とするビルドアップ型多層プリント配線板。 The build-up type multilayer printed wiring board according to claim 1,
A cover lay configured as a laminate of a first adhesive layer and an insulating film sequentially, provided on the surface of the insulating base material in the boundary region between the component mounting portion and the flexible cable portion;
A second adhesive layer that fills the inner layer circuit pattern and the lid plating layer in the component mounting portion;
A build-up type multilayer printed wiring board characterized by comprising: 請求項１又は２に記載されたビルドアップ型多層プリント配線板であって、
前記埋込みビアの上方に設けられていない前記受けランド部を被覆し、且つ表層が前記内層回路パターンを構成する金属のエッチャントに対して耐性を有する材料からなる蓋めっき層を、さらに備えることを特徴とするビルドアップ型多層プリント配線板。 The build-up type multilayer printed wiring board according to claim 1 or 2,
A lid plating layer made of a material that covers the receiving land portion not provided above the buried via and whose surface layer is resistant to a metal etchant constituting the inner layer circuit pattern; Build-up type multilayer printed wiring board. 請求項１乃至３のいずれかに記載されたビルドアップ型多層プリント配線板であって、
前記内層回路パターンは銅からなり、前記蓋めっき層の少なくとも表層は、銀、金、又はニッケルからなることを特徴とするビルドアップ型多層プリント配線板。 A build-up type multilayer printed wiring board according to any one of claims 1 to 3,
The build-up type multilayer printed wiring board, wherein the inner layer circuit pattern is made of copper, and at least a surface layer of the lid plating layer is made of silver, gold, or nickel. 請求項１乃至４のいずれかに記載されたビルドアップ型多層プリント配線板であって、
可撓性ケーブル部における前記絶縁ベース材の上に露出した状態に配置され、表面に前記蓋めっき層と同じ材料からなるめっき層が形成された内層端子をさらに備えることを特徴とするビルドアップ型多層プリント配線板。 A build-up type multilayer printed wiring board according to any one of claims 1 to 4,
The build-up type further comprising an inner layer terminal that is disposed on the insulating base material in the flexible cable portion so as to be exposed, and has a plating layer formed of the same material as the lid plating layer on the surface. Multilayer printed wiring board. 可撓性の絶縁ベース材と、その表面及び裏面にそれぞれ設けられた第１の銅箔及び第２の銅箔と、を有する両面銅張積層板を準備し、
前記両面銅張積層板を厚さ方向に貫通するスルーホールを形成し、
前記スルーホールの内部に導電性ペーストを充填した後、前記導電性ペーストを硬化させて、埋込みビアを形成し、
前記埋込みビアが露出している領域、及び前記埋込みビアが露出していなくともブラインドビアホールの受けランド部となる領域に、少なくとも表層が銀、金又はニッケルからなる蓋めっき層を形成し、
所定のパターンを有するレジスト層を前記第１の銅箔上に形成し、
前記レジスト層及び前記蓋めっき層をエッチングレジストとして用いて前記第１の銅箔をエッチングすることにより、前記蓋めっき層で覆われた受けランド部を有する内層回路パターンを形成し、
前記レジスト層を剥離し、前記内層回路パターンの表面に粗化処理を施した後、前記内層回路パターン及び前記蓋めっき層を充填する接着剤層を形成し、
表層に第３の銅箔を有するビルドアップ層を前記接着剤層の上に積層し、
前記ビルドアップ層の所定の位置に赤外レーザ光を照射することにより、前記ビルドアップ層を厚さ方向に貫通し、底面に前記蓋めっき層が露出した、ブラインドビアホールを形成し、
前記ブラインドビアホールの内壁及び前記第３の銅箔上にめっき皮膜を形成することにより、前記第３の銅箔及び前記めっき皮膜からなる導電膜と、前記内層回路パターンとを電気的に接続するブラインドビアを形成する、
ことを特徴とするビルドアップ型多層プリント配線板の製造方法。 Preparing a double-sided copper-clad laminate having a flexible insulating base material, and a first copper foil and a second copper foil respectively provided on the front and back surfaces thereof;
Forming a through hole penetrating the double-sided copper-clad laminate in the thickness direction;
After filling the through hole with a conductive paste, the conductive paste is cured to form a buried via,
Forming a cover plating layer having at least a surface layer of silver, gold or nickel in a region where the embedded via is exposed and a region which is a receiving land portion of a blind via hole even if the embedded via is not exposed;
Forming a resist layer having a predetermined pattern on the first copper foil;
Etching the first copper foil using the resist layer and the lid plating layer as an etching resist to form an inner layer circuit pattern having a receiving land portion covered with the lid plating layer,
After peeling off the resist layer and subjecting the surface of the inner layer circuit pattern to a roughening treatment, an adhesive layer filling the inner layer circuit pattern and the lid plating layer is formed,
A build-up layer having a third copper foil on the surface layer is laminated on the adhesive layer,
By irradiating a predetermined position of the build-up layer with infrared laser light, penetrating the build-up layer in the thickness direction, the cover plating layer is exposed on the bottom, forming a blind via hole,
A blind for electrically connecting the conductive layer made of the third copper foil and the plating film and the inner layer circuit pattern by forming a plating film on the inner wall of the blind via hole and the third copper foil. Forming vias,
A manufacturing method of a build-up type multilayer printed wiring board characterized by the above. 可撓性の絶縁ベース材と、その表面及び裏面にそれぞれ第１の銅箔及び第２の銅箔とを有する両面銅張積層板を準備し、
前記両面銅張積層板を厚さ方向に貫通するスルーホールを形成し、
前記スルーホールの内部に導電性ペーストを充填した後、前記導電性ペーストを硬化させて、埋込みビアを形成し、
前記第１の銅箔及び露出した前記埋込みビアの上に銅めっき皮膜を形成し、
前記銅めっき皮膜上に所定のパターンを有するレジスト層を形成し、
前記レジスト層をエッチングレジストとして用いて前記銅めっき皮膜及び前記第１の銅箔をエッチングすることにより、ブラインドビアホールの受けランド部を有する内層回路パターンを形成し、
前記受けランド部、及び内層端子となる前記内層回路パターンの一部に、少なくとも表層が銀、金又はニッケルからなる蓋めっき層を形成し、
前記内層回路パターンの表面に粗化処理を施した後、部品実装部における前記内層回路パターン及び前記蓋めっき層を充填する接着剤層を形成し、
表層に第３の銅箔を有するビルドアップ層を前記接着剤層の上に積層し、
前記ビルドアップ層の所定の位置に赤外レーザ光を照射することにより、前記ビルドアップ層を厚さ方向に貫通し、底面に前記蓋めっき層が露出した、ブラインドビアホールを形成し、
前記ブラインドビアホールの内壁及び前記第３の銅箔上にめっき皮膜を形成することにより、前記第３の銅箔及び前記めっき皮膜からなる導電膜と、前記内層回路パターンとを電気的に接続するブラインドビアを形成する、
ことを特徴とするビルドアップ型多層プリント配線板の製造方法。 Preparing a double-sided copper-clad laminate having a flexible insulating base material and a first copper foil and a second copper foil on its front and back surfaces, respectively;
Forming a through hole penetrating the double-sided copper-clad laminate in the thickness direction;
After filling the through hole with a conductive paste, the conductive paste is cured to form a buried via,
Forming a copper plating film on the first copper foil and the exposed buried via;
Forming a resist layer having a predetermined pattern on the copper plating film;
By etching the copper plating film and the first copper foil using the resist layer as an etching resist, an inner layer circuit pattern having a receiving land portion of a blind via hole is formed,
Forming a lid plating layer having at least a surface layer made of silver, gold or nickel on a part of the inner layer circuit pattern to be the receiving land part and an inner layer terminal;
After performing a roughening process on the surface of the inner layer circuit pattern, an adhesive layer that fills the inner layer circuit pattern and the lid plating layer in a component mounting portion is formed,
A build-up layer having a third copper foil on the surface layer is laminated on the adhesive layer,
By irradiating a predetermined position of the build-up layer with infrared laser light, penetrating the build-up layer in the thickness direction, the cover plating layer is exposed on the bottom, forming a blind via hole,
A blind for electrically connecting the conductive layer made of the third copper foil and the plating film and the inner layer circuit pattern by forming a plating film on the inner wall of the blind via hole and the third copper foil. Forming vias,
A manufacturing method of a build-up type multilayer printed wiring board characterized by the above. 可撓性の絶縁ベース材と、その表面及び裏面にそれぞれ第１の銅箔及び第２の銅箔とを有する両面銅張積層板を準備し、
前記両面銅張積層板を厚さ方向に貫通するスルーホールを形成し、
前記スルーホールの内部に導電性ペーストを充填した後、前記導電性ペーストを硬化させて、埋込みビアを形成し、
前記第１の銅箔及び露出した前記埋込みビアの上に銅めっき皮膜を形成し、
前記銅めっき皮膜上に所定のパターンを有するレジスト層を形成し、
前記レジスト層をエッチングレジストとして用いて前記銅めっき皮膜及び前記第１の銅箔をエッチングすることにより、ブラインドビアホールの受けランド部を有する内層回路パターンを形成し、
部品実装部と可撓性ケーブル部の境界領域における前記絶縁ベース材の表面に、第１の接着剤層及び絶縁フィルムを順次積層して、カバーレイを形成し、
前記受けランド部、及び前記可撓性ケーブル部の内層端子となる前記内層回路パターンの一部に、少なくとも表層が銀、金又はニッケルからなる蓋めっき層を形成し、
前記内層回路パターンの表面に粗化処理を施した後、前記部品実装部における前記内層回路パターン及び前記蓋めっき層を充填する第２の接着剤層を形成し、
表層に第３の銅箔を有するビルドアップ層を前記第２の接着剤層の上に積層し、
前記ビルドアップ層の所定の位置に赤外レーザ光を照射することにより、前記ビルドアップ層を厚さ方向に貫通し、底面に前記蓋めっき層が露出した、ブラインドビアホールを形成し、
前記ブラインドビアホールの内壁及び前記第３の銅箔上にめっき皮膜を形成することにより、前記第３の銅箔及び前記めっき皮膜からなる導電膜と、前記内層回路パターンとを電気的に接続するブラインドビアを形成する、
ことを特徴とするビルドアップ型多層プリント配線板の製造方法。 Preparing a double-sided copper-clad laminate having a flexible insulating base material and a first copper foil and a second copper foil on its front and back surfaces, respectively;
Forming a through hole penetrating the double-sided copper-clad laminate in the thickness direction;
After filling the through hole with a conductive paste, the conductive paste is cured to form a buried via,
Forming a copper plating film on the first copper foil and the exposed buried via;
Forming a resist layer having a predetermined pattern on the copper plating film;
By etching the copper plating film and the first copper foil using the resist layer as an etching resist, an inner layer circuit pattern having a receiving land portion of a blind via hole is formed,
On the surface of the insulating base material in the boundary region between the component mounting portion and the flexible cable portion, a first adhesive layer and an insulating film are sequentially laminated to form a cover lay,
A cover plating layer having at least a surface layer made of silver, gold or nickel is formed on a part of the inner layer circuit pattern serving as an inner layer terminal of the receiving land portion and the flexible cable portion,
After roughening the surface of the inner layer circuit pattern, forming a second adhesive layer filling the inner layer circuit pattern and the lid plating layer in the component mounting portion,
A build-up layer having a third copper foil on the surface layer is laminated on the second adhesive layer,
By irradiating a predetermined position of the build-up layer with infrared laser light, penetrating the build-up layer in the thickness direction, the cover plating layer is exposed on the bottom, forming a blind via hole,
A blind for electrically connecting the conductive layer made of the third copper foil and the plating film and the inner layer circuit pattern by forming a plating film on the inner wall of the blind via hole and the third copper foil. Forming vias,
A manufacturing method of a build-up type multilayer printed wiring board characterized by the above.
JP2010105488A 2010-04-30 2010-04-30 Build-up type multilayer printed wiring board and manufacturing method thereof Active JP5313202B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010105488A JP5313202B2 (en) 2010-04-30 2010-04-30 Build-up type multilayer printed wiring board and manufacturing method thereof
CN201180001889XA CN102415228B (en) 2010-04-30 2011-02-18 Build-up multilayer printed wiring board and production method therefor
PCT/JP2011/053459 WO2011135900A1 (en) 2010-04-30 2011-02-18 Build-up multilayer printed wiring board and production method therefor
TW100115105A TWI481318B (en) 2010-04-30 2011-04-29 Laminated multilayer printed wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010105488A JP5313202B2 (en) 2010-04-30 2010-04-30 Build-up type multilayer printed wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011233836A true JP2011233836A (en) 2011-11-17
JP5313202B2 JP5313202B2 (en) 2013-10-09

Family

ID=44861221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010105488A Active JP5313202B2 (en) 2010-04-30 2010-04-30 Build-up type multilayer printed wiring board and manufacturing method thereof

Country Status (4)

Country Link
JP (1) JP5313202B2 (en)
CN (1) CN102415228B (en)
TW (1) TWI481318B (en)
WO (1) WO2011135900A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103188876A (en) * 2011-12-31 2013-07-03 北京大唐高鸿软件技术有限公司 Method for reducing signal transmission loss of printed circuit board (PCB) rear panel
CN104159392A (en) * 2014-07-16 2014-11-19 深圳崇达多层线路板有限公司 Printed circuit board and preparation method thereof
CN104902672A (en) * 2015-06-08 2015-09-09 深圳崇达多层线路板有限公司 Circuit board having board edge structure and preparation method thereof
WO2021005235A1 (en) * 2019-07-10 2021-01-14 Rockley Photonics Limited Through mold via frame

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104684276A (en) * 2013-11-28 2015-06-03 深圳崇达多层线路板有限公司 Printed wiring board and processing method thereof
TWI587540B (en) * 2016-05-18 2017-06-11 茂迪股份有限公司 Method of performing plating process on transparent conductive film for solar cells
KR101917759B1 (en) * 2016-12-13 2018-11-12 주식회사 에스아이 플렉스 Method for manufacturing flexible printed circuits board and flexible printed circuits board
CN109661126A (en) * 2018-12-17 2019-04-19 盐城维信电子有限公司 A kind of via hole whole plate Electrocoppering method of flexible circuit board
CN114501805B (en) * 2021-12-08 2024-02-02 江苏普诺威电子股份有限公司 Manufacturing process of integral metallized edge-sealed microphone carrier plate
TWI815556B (en) * 2022-07-15 2023-09-11 欣興電子股份有限公司 Circuit board structure and manufacturing method thereof
TWI833405B (en) * 2022-10-27 2024-02-21 先豐通訊股份有限公司 Circuit board with different thickness circuit layer and manufacturing method therefore

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280740A (en) * 2001-03-16 2002-09-27 Ibiden Co Ltd Multilayer printed wiring board
JP2002305377A (en) * 2001-04-09 2002-10-18 Ibiden Co Ltd Multilayer printed wiring board
JP2003008219A (en) * 2001-06-19 2003-01-10 Ngk Spark Plug Co Ltd Wiring board
JP2006216714A (en) * 2005-02-02 2006-08-17 Ibiden Co Ltd Multilayered printed wiring board
JP2009099620A (en) * 2007-10-12 2009-05-07 Fujitsu Ltd Core board and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151118A (en) * 1998-11-16 2000-05-30 Ibiden Co Ltd Manufacture of multilayer printed wiring board
JP2003031952A (en) * 2001-07-12 2003-01-31 Meiko:Kk Core substrate and multilayer circuit board using the same
TWI246379B (en) * 2004-05-12 2005-12-21 Advanced Semiconductor Eng Method for forming printed circuit board
JP2008282842A (en) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd Wiring board, and manufacturing method therefor
CN101489355B (en) * 2009-02-17 2011-04-06 陈国富 Manufacturing method of circuit board without tin plating and tin removing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280740A (en) * 2001-03-16 2002-09-27 Ibiden Co Ltd Multilayer printed wiring board
JP2002305377A (en) * 2001-04-09 2002-10-18 Ibiden Co Ltd Multilayer printed wiring board
JP2003008219A (en) * 2001-06-19 2003-01-10 Ngk Spark Plug Co Ltd Wiring board
JP2006216714A (en) * 2005-02-02 2006-08-17 Ibiden Co Ltd Multilayered printed wiring board
JP2009099620A (en) * 2007-10-12 2009-05-07 Fujitsu Ltd Core board and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103188876A (en) * 2011-12-31 2013-07-03 北京大唐高鸿软件技术有限公司 Method for reducing signal transmission loss of printed circuit board (PCB) rear panel
CN104159392A (en) * 2014-07-16 2014-11-19 深圳崇达多层线路板有限公司 Printed circuit board and preparation method thereof
CN104902672A (en) * 2015-06-08 2015-09-09 深圳崇达多层线路板有限公司 Circuit board having board edge structure and preparation method thereof
WO2021005235A1 (en) * 2019-07-10 2021-01-14 Rockley Photonics Limited Through mold via frame

Also Published As

Publication number Publication date
CN102415228B (en) 2013-11-20
JP5313202B2 (en) 2013-10-09
WO2011135900A1 (en) 2011-11-03
TW201220971A (en) 2012-05-16
TWI481318B (en) 2015-04-11
CN102415228A (en) 2012-04-11

Similar Documents

Publication Publication Date Title
JP5313202B2 (en) Build-up type multilayer printed wiring board and manufacturing method thereof
TWI621388B (en) Method for manufacturing multilayer printed wiring board and multilayer printed wiring board
JP4527045B2 (en) Method for manufacturing multilayer wiring board having cable portion
JP2009260204A (en) Printed circuit board and method of manufacturing the same
WO2008004382A1 (en) Method for manufacturing multilayer printed wiring board
JP2012094662A (en) Method of manufacturing multilayer wiring board
JP5073395B2 (en) Manufacturing method of multilayer printed wiring board
TWI500366B (en) Multilayer printed wiring board and manufacturing method thereof
TW201347639A (en) Method of manufacturing multilayer wiring substrate
JP5485299B2 (en) Manufacturing method of multilayer printed wiring board
TWI459879B (en) Method for manufacturing multilayer flexible printed wiring board
JP5095117B2 (en) Multilayer circuit board having cable portion and method for manufacturing the same
JP2018157089A (en) Printed wiring board and manufacturing method thereof
JP4813204B2 (en) Multilayer circuit board manufacturing method
JP4347143B2 (en) Circuit board and manufacturing method thereof
KR100658972B1 (en) Pcb and method of manufacturing thereof
JP2015204379A (en) Printed wiring board
JP2018157090A (en) Printed wiring board and manufacturing method thereof
JP4736251B2 (en) Film carrier and manufacturing method thereof
JP2005109299A (en) Multilayer wiring board and its manufacturing method
JP2008141033A (en) Multilayer printed-wiring board and method of manufacturing the same
JP3296273B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP5000742B2 (en) Method for manufacturing multilayer wiring board having cable portion
JP3858765B2 (en) Film carrier and manufacturing method thereof
JP2010182927A (en) Method of manufacturing printed wiring board, and printed wiring board manufactured by the method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130703

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5313202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250