JP2011228711A - 半導体集積回路チップを分離および搬送する方法 - Google Patents

半導体集積回路チップを分離および搬送する方法 Download PDF

Info

Publication number
JP2011228711A
JP2011228711A JP2011093320A JP2011093320A JP2011228711A JP 2011228711 A JP2011228711 A JP 2011228711A JP 2011093320 A JP2011093320 A JP 2011093320A JP 2011093320 A JP2011093320 A JP 2011093320A JP 2011228711 A JP2011228711 A JP 2011228711A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor integrated
integrated circuit
semiconductor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011093320A
Other languages
English (en)
Other versions
JP5960389B2 (ja
Inventor
Nobuhiro Yamada
暢浩 山田
Kenya Iwasaki
賢也 岩崎
Hiroshi Nishikawa
浩 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2011228711A publication Critical patent/JP2011228711A/ja
Application granted granted Critical
Publication of JP5960389B2 publication Critical patent/JP5960389B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Automation & Control Theory (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】ドライエッチングによるチップ分離法の特徴を生かしたチップ分離方法と搬送方法を提供する。
【解決手段】複数の半導体素子また半導体集積回路が形成されたウエハー１００から当該半導体素子または当該半導体集積回路を分離する方法であって、当該ウエハー１００の表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、当該露出部分をウエハーの厚みの３分の２以上の深さまでエッチングする工程とを含み、分離されたあとの個々の当該半導体素子または当該半導体集積回路の一つの群に他と識別できる形状を与えることを特徴とする方法が提供される。
【選択図】図１Ａ

Description

本発明は、半導体集積回路の形成の終わった半導体ウエハーを半導体集積回路チップ単位に分離し搬送する方法に関する。
半導体集積回路の形成の終わった半導体ウエハーを半導体集積回路チップ単位に分離し、搬送する方法として、様々な方法が提案されている。例えば、特許文献１には、集積回路チップ間のスペースに、ドライエッチングの手法を用いていわゆるトレンチエッチングを施し、集積回路チップを分離する技術が開示されている。また、特許文献２には、エッチングによるチップ分離の方法を生かして、不規則な平面形状を有するチップが形成されたウエハーであっても、分離を行なえる技術が開示されている。
特開平０７−７４１３０号公報 特開２００１−１４８３５８号公報
上記課題に対して、本発明では、ドライエッチングによるチップ分離法の特徴を生かして、従来の方法では実現が困難であった種々の特徴を備えたチップ分離方法と搬送方法を提供するものである。
上記課題を解決するために、本発明のある観点によれば、複数の半導体素子また半導体集積回路が形成されたウエハーから当該半導体素子または当該半導体集積回路を分離する方法であって、当該ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、当該露出部分をウエハーの厚みの３分の２以上の深さまでエッチングする工程とを含み、分離されたあとの個々の当該半導体素子または当該半導体集積回路の一つの群に他と識別できる形状を与えることを特徴とする方法が提供される。
当該線状のパターンは、当該半導体素子または当該半導体集積回路を分離するための単純な格子線以外の部分を含むことによって、分離されたあとの個々の当該半導体素子または当該半導体集積回路に他と識別できる形状を与えるようにしてもよい。
識別は電気的試験の結果の良品と不良品を識別するためのものであってもよい。
良品は単純な格子線で加工された形状を有し、不良品は単純な格子線以外のパターンで加工された部分を含んでもよい。
また、上記課題を解決するために、本発明の別の観点によれば、複数の半導体素子また半導体集積回路が形成されたウエハーから当該半導体素子または当該半導体集積回路を分離する方法であって、当該ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、当該露出部分をウエハーの厚みの３分の２以上の深さまでエッチングする工程とを含み、当該線状のパターンは、当該半導体素子または当該半導体集積回路の間隔部に形成されたテスト素子が、分離後の当該半導体素子または当該半導体集積回路に付随して残ることがないように形成された線状パターンであることを特徴とする方法が提供される。
当該線状のパターンは、当該テスト素子の周囲を囲む閉じた線を含んでもよい。
また、上記課題を解決するために、本発明の別の観点によれば、複数の半導体素子また半導体集積回路が形成されたウエハーから当該半導体素子または当該半導体集積回路を分離する方法であって、当該ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、当該露出部分を当該半導体素子または当該半導体集積回路を分離できるまでエッチングする工程と、互いに分離された複数の当該半導体素子または当該半導体集積回路を流体の流れに乗せて移送する工程を含むことを特徴とする方法が提供される。
また、上記課題を解決するために、本発明の別の観点によれば、複数の半導体素子また半導体集積回路が形成されたウエハーから当該半導体素子または当該半導体集積回路を分離する方法であって、当該ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、当該ウエハーをステージ上に置く工程と、当該露出部分を当該半導体素子または当該半導体集積回路を分離できるまでエッチングする工程と、当該ステージを傾斜させて、分離された当該半導体素子または当該半導体集積回路を当該ステージ近傍に用意した回収部に移す工程とを含むことを特徴とする方法が提供される。
また、上記課題を解決するために、本発明の別の観点によれば、適度な形状の環状剛性フレームの枠内に張られたフレキシブルシート上にウエハーを貼付し、その状態でステージにおいて、チップが完全に分離される直前の深さまでトレンチエッチングを行ない、その状態でフレームごと次工程または次工程近傍まで搬送し、そのフレキシブルシートの平面性を壊す工程を行なって、わずかに残されてチップ間をつないでいる基板層を破壊してチップの分離を完成させることを特徴とする半導体素子または半導体集積回路の分離方法が提供される。
また、上記課題を解決するために、本発明の別の観点によれば、適度な形状の環状剛性フレームの枠内に張られたフレキシブルシート上にウエハーを貼付し、その状態でステージにおいて、チップが完全に分離される直前の深さまでトレンチエッチングを行ない、その状態でフレームごと次工程または次工程近傍まで搬送し、機械的・熱的衝撃を与えて、わずかに残されてチップ間をつないでいるシリコン層を破壊してチップの分離を完成させることを特徴とする半導体素子または半導体集積回路の分離方法が提供される。
また、上記課題を解決するために、本発明の別の観点によれば、チャンバー内のステージに固定されていないトレーあるいはプレートを介してウエハーをステージ上に置き、チップが完全に分離される深さまでトレンチエッチングを行ない、その状態で当該トレーまたはプレートごと次工程または次工程近傍まで搬送することを特徴とする半導体素子または半導体集積回路の分離搬送方法が提供される。
ウエハーがトレーまたはプレートに接着層で固定され、当該接着層は温度によって固層／液層が遷移する材料であってもよい。
また、上記課題を解決するために、本発明の別の観点によれば、複数の半導体素子また半導体集積回路が形成されたウエハーから前記半導体素子または前記半導体集積回路を分離する方法であって、前記ウエハーを熱可塑性の樹脂を介して搬送シートに接着させる工程と、前記ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、前記マスク層をマスクとして前記ウエハーと前記樹脂および前記搬送シートをエッチングし、前記半導体素子または前記半導体集積回路を分離する工程と、前記樹脂を加熱し、前記樹脂を液状に溶かす工程と、分離された複数の搬送シート同士をつなげるよう、前記樹脂を冷却し前記液状の樹脂を硬化させる工程を含むことを特徴とする方法が提供される。
前記ウエハー上に形成された複数の半導体素子また半導体集積回路は、同一形状であってもよい。
前記分離された前記半導体素子または前記半導体集積回路におけるボンディングパッドの位置が、ボンディングワイヤーを介して接続される外部引き出し用端子の位置に近くなるよう、前記半導体素子または前記半導体集積回路の形状を調整してもよい。
また、上記課題を解決するために、本発明の別の観点によれば、複数の半導体素子また半導体集積回路が形成されたウエハーから前記半導体素子または前記半導体集積回路を分離する方法であって、前記ウエハーを熱可塑性の樹脂を介して搬送シートに接着させる工程と、前記ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、前記マスク層をマスクとして前記ウエハーまでエッチングする工程と、前記樹脂に対するエッチングが進まなくなるよう、前記樹脂を加熱し、前記樹脂を液状に溶かす工程、前記樹脂を冷却し前記液状の樹脂を硬化させる工程を含むことを特徴とする方法が提供される。
前記ウエハーまでエッチングする工程と、前記樹脂を液状に溶かす工程との間に、さらに前記樹脂に対するエッチングを行う工程を有してもよい。
前記ウエハーまでエッチングする工程と、前記樹脂を液状に溶かす工程との間に、さらに前記樹脂および前記搬送シートの一部に対するエッチングを行う工程を有してもよい。
前記ウエハー上に形成された複数の半導体素子また半導体集積回路は、同一形状であってもよい。
前記分離された前記半導体素子または前記半導体集積回路におけるボンディングパッドの位置が、ボンディングワイヤーを介して接続される外部引き出し用端子の位置に近くなるよう、前記半導体素子または前記半導体集積回路の形状を調整してもよい。
以上説明したように、本発明によれば、従来の方法では実現が困難であった種々の特徴を備えたチップ分離方法と搬送方法を提供することができる。
本発明の一実施形態に係るチップの分離方法として、ウエハーと搬送シートとの間に熱可塑性樹脂を用いた場合の実施例を説明するための図である。 本発明の一実施形態に係るチップの分離方法として、ウエハーと搬送シートとの間に熱可塑性樹脂を用いた場合の実施例を説明するための図である。 一実施形態に係るチップの分離方法として、ウエハーと搬送シートとの間に熱可塑性樹脂を用いた場合の変形例を説明するための図である。 一実施形態に係るチップの分離方法として、ウエハーと搬送シートとの間に熱可塑性樹脂を用いた場合の変形例を説明するための図である。 一実施形態に係るチップの分離方法として、ウエハーと搬送シートとの間に熱可塑性樹脂を用いた場合の変形例を説明するための図である。 一実施形態に係るチップの分離方法として、ウエハーと搬送シートとの間に熱可塑性樹脂を用いた場合の変形例を説明するための図である。 比較例としてのＳｉＰ構造を説明するための図である。 比較例としてのＳｉＰ構造を説明するための図である。 一実施形態に係る非矩形のチップに設けられたボンディングパッドとボンディングワイヤーの例を説明するための図である。 一実施形態に係る非矩形のチップに設けられたボンディングパッドとボンディングワイヤーの例を説明するための図である。 一実施形態に係るウエハー上に製作するチップの、好ましい形状の例を説明するための図である。 一実施形態に係るウエハー上に製作するチップの、好ましい形状の例を説明するための図である。 一実施形態に係るウエハー上に製作するチップの、好ましい形状の例を説明するための図である。 一実施形態に係るウエハー上に製作するチップの、好ましい形状の例を説明するための図である。 一実施形態に係るウエハー上に製作するチップの、好ましい形状の例を説明するための図である。 一実施形態に係るウエハー上に製作するチップの、好ましい形状の例を説明するための図である。 一実施形態に係るウエハー上に製作するチップの、好ましい形状の例を説明するための図である。 一実施形態に係るウエハー上に製作するチップの、好ましい形状の例を説明するための図である。 一実施形態に係るウエハー上に製作するチップの、好ましい形状の例を説明するための図である。 一実施形態に係るウエハー上に製作するチップの、好ましい形状の例を説明するための図である。
以下に添付図面を参照しながら、本発明の実施形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
以下、本発明の一実施形態に係る半導体ウエハーの集積回路チップ分離・搬送方法を説明する。各チップを形成するための工程と、各チップに対する電気的検査が終わった半導体ウエハーの表面に、マスクパターンを形成する。
一つはいわゆるフォトリソグラフ技術に依るもので、半導体ウエハー表面へのフォトレジスト層の形成と、所定のマスクパターンの露光現像により、エッチングすべき領域のみを露出させたマスク層を形成するものである。もう一つは同じパターンを半導体ウエハー表面に印刷技術を用いて印刷するものである。チップを分離するためのエッチングパターンは集積回路自体を形成するときに比べて、要求される寸法精度が緩やかであるため、インクジェット印刷のような、比較的安価な印刷技術を用いて所望のパターンが形成できる。
いずれかの方法で形成したマスク層を表面に有した状態で、公知のプラズマドライエッチングによって、露出したシリコンを深さ方向（チップの厚みを裏面方向）にエッチングしていく。
トレンチエッチングによるチップの分離は、ダイシングソー（回転砥石）による切断分離とちがって、切断線のパターンが直行格子状でなくてもよい。その特徴を生かした新規な発明が次に開示される。
まず、本発明の一実施形態にかかる、ある側面によれば、複数の半導体素子また半導体集積回路が形成されたウエハーから当該半導体素子または当該半導体集積回路を分離する方法であって、当該ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、当該露出部分をウエハーの厚みの３分の２以上の深さまでエッチングする工程とを含み、当該線状のパターンは、当該半導体素子または当該半導体集積回路を分離するための単純な直行格子線以外の部分を含み、分離された後の個々の当該半導体素子または当該半導体集積回路の一つの群に他と識別できる形状を与えることを特徴とし、その識別は、典型的には素子又は集積回路の電気的試験の結果の良品と不良品を識別するために用いられる。
この発明の具体的な実施態様としては、電気的試験の結果が「良」であった素子又は集積回路は、分離後のその外周平面形状が通常の長方形を成すようにする一方で、電気的試験の結果が「不良」であった素子又は集積回路は、分離後のその外周形状が、通常の長方形の一部が欠けた形状にすることが可能である。
このように、素子又は集積回路の電気的な良／不良に対応した情報を、その形状に持たせることによって、アセンブリ工程において、光学的な手法で、あるいは特定形状のジグとのフィッティング状態によって、素子又は集積回路の良否を判定することができる。
さらに、形成する「欠け」の形状および位置によって、不良のモードを複数に分けて情報付与することも可能である。
また別の側面では、複数の半導体素子また半導体集積回路が形成されたウエハーから当該半導体素子または当該半導体集積回路を分離する方法であって、当該ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、当該露出部分をウエハーの厚みの３分の２以上の深さまでエッチングする工程とを含み、当該線状のパターンは、当該半導体素子または当該半導体集積回路を分離するための単純な直行格子線以外の部分を含み、当該半導体素子または当該半導体集積回路の間隔部に形成されたテスト素子が、分離後の当該半導体素子または当該半導体集積回路に付随して残ることがないように形成された線状パターンであることを特徴とする。
半導体集積回路の製造工程では、実際に製品となる集積回路（チップ）以外に、製造プロセス途中または製造プロセス終了後に、特定の電気特性や加工形状を、より詳細に測定・観測できるようにしたテスト素子（ＴＥＧ）を、チップ間のスペースに形成することがある。このようなテスト素子を形成したウエハーを、従来のダイシングソー（回転砥石）による切断によって分離を行なうと、テスト素子はそのほほ中央で切断されて、場合によっては、その両端領域が製品チップの最外周部に残ることがある。そのため、顧客等も含めた第三者がそのＴＥＧのパターン等を観察・分析できるようになり、そのＴＥＧに含まれるノウハウが流出する恐れがあった。本発明によれば、実際に製品となる集積回路（チップ）を分離するためのトレンチパターンに加えて、個々のＴＥＧを取り囲む方形または環状のトレンチパターンを設けてエッチングを行なうことにより、個々のＴＥＧが製品チップから完全に分離されるため、製品チップとともに社外に出されることが無くなり、ノウハウの流出を防止できる。
分離されたあるいはほぼ分離されたチップを、ダイボンディング等の次工程に搬送する新規な方法として、本発明の一実施形態によれば、さらに次の方法を提供する。
（１）エッチングチャンバー内でウエハーを搭載するステージ又は下部電極上で、チップが完全に分離されるまで、ウエハーの厚みの全部にわたってエッチングを行なう場合；
・方法Ａ
被加工ウエハーをステージ又は下部電極上に直接置くのでなく、ウエハーよりもひと回り大きい円形または６角形、方形のトレーを介してウエハーを置き、その状態でエッチングを行なう。チップが完全分離された後は、その状態でそのトレーを、搬送アームのような機械的搬送手段によって、チャンバーから取り出し、次工程のための装置のインタフェースまで運ぶ。
なお、ウエハーとトレーとを、仮の接着（固定）層で固定しておくこともできる。このような層の材料としては、温度によって固層／液層が遷移する材料が好ましい。そのような材料としては、パラフィン、ある種の液晶、高分子プラスチック材料などが考えられる。
接着層が固層である温度帯域で、トレンチエッチングを行なうと、チップが完全に分離される状態にまでエッチングを行なっても、チップはその底面において、接着層でトレーに固定されているので、ばらばらになることが無い。その後、チップの回収装置にまでトレーを搬送した状態で、接着層が液層になる温度帯域まで昇温すると、チップがトレーから離れやすくなり、回収が可能となる。
下記にウエハーとトレー（搬送シート）との間に挟まれたあるいは塗布された接着層として、熱可塑性樹脂を用いた場合の実施例について詳述する。
（Ａ−１）
通常、エッチングでウエハーを分離する場合、ウェハーおよび搬送シートの下側までエッチングしてしまうと、チップがバラバラになりチップの搬送が困難となる。そこで搬送シートのシート上面の手前でエッチングを止めなければならないが、その為にはエッチングの終点を検出する必要が生ずる。しかし、シート上面の手前でエッチングを止めるための終点検出には、数μｍレベルの精度が必要となり、困難である。そこでシートとウエハーの間に熱可塑性の樹脂を入れる（第１の例）。
まず、エッチングにより、ウエハー１００、熱可塑性の樹脂１０２および搬送シート１０４まで切断し分割してしまう（図１Ａ）。その後、分割されたチップ１０６を加熱して樹脂１０２を溶かす。このときの温度としては、例えば、２２０℃〜２５０℃が好ましい。溶かされた樹脂１０２は、複数のチップ１０６間に、すなわち複数の搬送シート１０４の間に溜まる。その後、樹脂１０２を冷却して固める（固体化させる）と、複数の搬送シート間が樹脂１０２により結合する（図１Ｂ）。すなわち、ウエハー１００は分離しているが、搬送シート１０４は分離していない状態となる。
以上のようにすることにより、チップ１０６がバラバラになるのを防いで、チップ１０６を容易に搬送することができる。なお、樹脂を冷却する際の温度として、６０℃〜８０℃が好ましい。
（Ａ−２）
上記の第１の例では、エッチングにより、ウエハー１００、熱可塑性の樹脂１０２および搬送シート１０４まで切断し分割してしまったが、搬送シートとウェハーの間に熱可塑性の樹脂を入れる第２の例では、搬送シートの分離は行わない。
まず、ウエハー２００をエッチングし、熱可塑性の樹脂２０２の途中までエッチングしながら、チップ２０６を加熱して樹脂２０２を溶かす（図２Ａ）。このときの温度としては、例えば、２２０℃〜２５０℃が好ましい。ここで、樹脂２０２は液状になっているので、固体をエッチングするのとは異なり、見かけ上、エッチングが進まない状態となる。よって、搬送シート２０４をエッチングすることはない。その後、エッチングを止めて、樹脂を冷却して固める（図２Ｂ）。
このように、ウエハー２００をエッチングした後、樹脂２０２を液状にしてエッチングが進まない状態を生じさせるとともに、エッチングを止めた後、樹脂２０２を冷却することで、チップ２０６がバラバラになるのを防ぎつつ、搬送シート２０４のエッチングによる損傷を防止し、チップ２０６を容易に搬送することができる。また、ある程度の厚みを持った樹脂２０２がエッチングされている最中に熱を加えれば、搬送シート２０４がエッチングされることはないので、精度よいエッチング終点の検出が不要となる。なお、樹脂を冷却する際の温度として、６０℃〜８０℃が好ましい。
（Ａ−３）
搬送シートとウェハーの間に熱可塑性の樹脂を入れるこの第２の例も、搬送シートの分離は行わない。第２の例では、樹脂２０２がエッチングされている途中に熱を加えて、搬送シート２０４の損傷を防止したが、この第３の例では、エッチングが搬送シートに達してしまっても搬送シートの損傷を回復できる例である。
まず、ウエハー３００、熱可塑性の樹脂３０２および搬送シート３０４の一部までエッチングする（図３Ａ）。その後、チップ３０６を加熱して樹脂３０２を溶かす。このときの温度としては、例えば、２２０℃〜２５０℃が好ましい。溶かされた樹脂３０２は、搬送シート３０４の上部に溜まる。ここで、樹脂３０２は液状になっているので、固体をエッチングするのとは異なり、見かけ上、エッチングが進まない状態となる。その後、エッチングを止めて、樹脂３０２を冷却して固めると、エッチングが達してしまって薄くなった搬送シート３０４を樹脂３０２が保護する形となる（図３Ｂ）。
このように、エッチングが搬送シート３０４に達してしまったとしても、樹脂３０２を液状にしてエッチングが進まない状態を生じさせると同時に、エッチングを止めた後、樹脂３０２を冷却することで、チップ３０６がバラバラになるのを防ぎつつ、搬送シート３０４のエッチングによる損傷を回復させることができる。それにより、チップ３０６を容易に搬送することができる。また、樹脂３０２により搬送シート３０４の損傷を回復させることができるので、搬送シートをエッチングさせないための精度よいエッチング終点の検出が不要となる。なお、樹脂を冷却する際の温度として、６０℃〜８０℃が好ましい。
以上、ウエハーと搬送シートとの間に熱可塑性樹脂を用いた場合の実施例を説明したが、搬送シートの材質として、石英あるいは石英と同等の特性を有する物質を用いるのが好ましい。（Ａ−３）のケースのように、搬送シート３０４の上部にまでエッチングが達してしまったとしても、石英はウエハー（シリコン）に対して選択比が高いので、搬送シート３０４の損傷を最小限に抑えることができる。
なお、上記した石英と同等の特性を有する物質として、有機系若しくは無機系の物資の表面にスパッタリングまたはＣＶＤにて石英を成膜したものでもよい。また、石英の代わりに、Ｓｉ３Ｎ４、メタル系薄膜等を成膜してもよいが、シリコンに対して選択比が高いことが条件となる。
方法Ｂ
被加工ウエハーをステージ又は下部電極上に直接置いてエッチングを行ない、チップを分離する。ステージまたは下部電極の近傍斜め下方に分離済みチップの回収容器（受け皿、トレー、ボックス状でも可）を用意し、ステージ又は下部電極をその回収容器の方向に傾斜させることによって、分離されたチップが回収容器に回収される。
方法Ｃ
被加工ウエハーをステージ又は下部電極上に直接置いてエッチングを行ない、チップを分離する。ステージまたは下部電極の近傍斜め下方に分離済みチップの回収容器（受け皿、トレー、ボックス状でも可）を用意し、その回収容器の反対側から分離済みのチップ群を通って回収容器に達する流体（気体または液体）の流れを発生させ、その流れによって、分離済みのチップを回収容器に回収する。この場合、回収容器の底部など一部は、流体のみの通過を許す大きさの多数の孔を設けるか、メッシュ状にしておく。流れを形成するための気体としては、窒素などの比較的安価で不活性なガスが好ましく、液体であれば、イソプロピルアルコール、フロン液などが適している。別の方法としては、真空掃除機の吸い口のような構成品で吸引回収することも可能である。また、粘着性のシートに付着させた状態で搬送することもできる。
方法Ｄ
上記方法（３）に開示した、流体による搬送方法において、チップ表面にフォトレジスト層や一時的な保護層が形成されている場合、それらの層を溶かす溶剤を搬送用の流体として用いれば、搬送しながら層の除去（ストリッピング）を行なうことができる。これにより、搬送中は保護層によって、チップ相互の接触による表面の損傷を防止しつつ、搬送の終了時点では、その保護層の除去が完了するというメリットが得られる。
（２）エッチングチャンバー内でウエハーを搭載するステージ又は下部電極上で、チップが完全に分離される直前の深さまでエッチングを行なう場合；
方法Ａ
適度な形状の環状剛性フレームの枠内に張られたポリイミドなどのフレキシブルシート上にウエハーを貼付し、その状態でステージ又は下部電極上において、チップが完全に分離される直前の深さまでエッチングを行なう。その状態でフレームごと次工程または次工程近傍まで搬送し、そのシートの平面性を壊す工程を行なって、わずかに残されてチップ間をつないでいるシリコン層を破壊してチップの分離を完成させることができる。
シートの平面性を壊す手段としては；
・裏面側から中央を機械的に持ち上げる、
・裏面側を陽圧にして、あるいは裏面に気体または液体を吹き付けて表面側が凸になるように持ち上げる、
などの方法がある。
方法Ｂ
適度な形状の環状剛性フレームの枠内に張られたポリイミドなどのフレキシブルシート上にウエハーを貼付し、その状態でステージ又は下部電極上において、チップが完全に分離される直前の深さまでエッチングを行なう。その状態でフレームごと次工程装置または次工程装置近傍まで搬送し、機械的・熱的衝撃を与えて、わずかに残されてチップ間をつないでいるシリコン層を破壊してチップの分離を完成させることができる。
機械的・熱的衝撃を与える手段としては；
・打撃、音波、超音波、急激な温度変化などの方法がある。
以上、分離方法について説明したが、エッチングによるチップ分離の最大の利点は、チップの形状が複雑であっても、容易に分離することができるところにある。言い換えれば、チップの形状を、四角形ではなく、所望の形状にできるところにあると言える。そこで、以下では、ＳｉＰ（システムインパッケージ）で１パッケージ内に幾つものチップを積層しなければならない場合において、本発明の実施形態が非常に有効である点を説明する。
従来のＳｉＰの構造として、たとえば、図４Ａのような構造がある。シリコンインターポーザー４００の上に、５つのチップ４０２、４０４、４０６、４０８、４１０が積層されており、それぞれはインターポーザー４００とボンディングワイヤ４１２を介して接続されている。５枚ものチップが積層されているので、それぞれのチップが発する熱が逃げにくい構造となる。すなわち、１番下のチップ４０２と一番上のチップ４１０からの熱は、それぞれ下部、上部に比較的逃げやすいが、チップ４０２とチップ４１０に挟まれているチップ４０４、４０６、４０８からの熱はたまってしまう。
一方、従来のＳｉＰ構造の別の例として、たとえば、図４Ｂのような構造がある。これはＳｉＰ構造を上部から見た図である。４１８はシリコンインターポーザー、４１４はＣＰＵであり、４１６はＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）、 Ｍｏｂｉｌｅ用無線チップ、ＬＣＤドライバー、Ｉ／Ｏポートなどのチップである。この例でも３つのチップが積層されている箇所があり、その箇所の熱が逃げにくくなっている。
そこで、本発明の実施形態のように、エッチングにて所望形状のチップを切り出すことができれば、１パッケージ内のチップ配置の自由度が格段に増すことができる。矩形であれば、上記従来の構造のように、どうしても積層階層を多段にせざるを得ないが、チップ形状をわずかにいじることにより、ほぼ平面に納めることも可能である。非矩形チップであれば、積層せずに済ませられたり、積層数を減らしたりすることができる。少なくとも積層数を２段までに抑えれば、熱放出の点で非常に有利である。これによりＴＤＰ（Ｔｈｅｒｍａｌ Ｄｅｓｉｇｎ Ｐｏｗｅｒ）を大きく取ることができ、混載可能なチップをふやすことが可能となり、ＳｉＰ（ システムインパッケージ ）の設計上有利となる。
エッチングにて所望形状のチップを切り出すことができる場合のメリットとして、さらに下記があげられる。ＳｉＰで矩形チップを積み上げるとボンディングワイヤーを接続するためのボンディングパッドの配置は、矩形チップの周辺部分に限られてしまう。そこから金（Ａｕ）や銅（Ｃｕ）などのワイヤーを配線すると、配置によっては、どうしても距離が長くなってしまう。
そこで本発明の実施形態のように、最初から非矩形チップでＳｉＰ上に配置すると、ボンディングパッドの位置が従来と比較してＡｕワイヤーが最短になるように自由に選択できるようになり、ボンディング用のＡｕワイヤーが思いのほか最短距離で接続することが可能となる。図５Ａおよび図５Ｂに、非矩形（この例では正六角形）のチップ５００に設けられたボンディングパッド５０２とボンディングワイヤー（Ａｕワイヤー）５０４の例を示す。
すなわち、Ａｕワイヤーを介してボンディングパッドとパッケージの外部引き出し用端子を接続する際、外部引き出し用端子の位置にできるだけ近くボンディングパッドを配置できるようなチップ形状を選択することで、Ａｕワイヤーの長さを短くすることができる。例えば、後述する図６Ａ〜図６Ｊのようなチップ形状から、外部引き出し用端子の位置に最も近くボンディングパッドを配置できる形状を選択・調整するという考え方が好ましい。ボンディングパッドをチップ周辺部の隅部に設けることが多いので、チップの隅部が外部引き出し用端子の位置に近くなるような形状にすることが好ましい。
これは昨今の経済状況で金（Ａｕ）が高騰して価格が高止まりしている場合には、Ａｕワイヤーが短い分だけコスト面で極端に有利となる。
また別の側面では、Ａｕワイヤーが短くなった分だけ余裕を持って大電流を流すことが可能である。すなわち、Ａｕワイヤーを短くすると、その分Ａｕワイヤーの抵抗も小さくなり、すると電流が流れたときに発生するジュール熱も小さくすることができ、結果的に大電流を流すことが可能となる。大電流の制限を行ってでもコスト面で有利に立ちたいのであれば、最短距離でワイヤーの抵抗値を減らせた分だけ線径を細くすることも可能である。
以上、チップを所望の形状にすることにより、ＳｉＰの設計上有利であることを説明したが、一方、チップをウエハーから切り出す際、１枚のウエハーからなるべく多くのチップを切り出すことが求められる。チップの切り出しに無駄があると、コスト面で非常に不利である。そのため、ウエハー上に製作する多数のチップの形状が、（１）同一であり、かつ（２）チップとチップをエッチングにより分離する際に必要な最小限の溝幅の面積を除いて無駄なくチップを配列できるような形状、であることが望ましい。その例を以下に列挙する。
図６Ａは、チップ６００の形状が正三角形の例である。エッチングにより各チップを分離する際に必要な最小限の溝幅の面積を除いて、無駄なくチップ６００をウエハー上に配列することができる。これにより、生産コストを下げることができる。
図６Ｂは、チップ６０２の形状が正六角形の例である。エッチングにより各チップを分離する際に必要な最小限の溝幅の面積を除いて、無駄なくチップ６０２をウエハー上に配列することができ、生産コストを下げることができる。
図６Ｃは、チップ６０４の形状がプラスの記号の例である。エッチングにより各チップを分離する際に必要な最小限の溝幅の面積を除いて、無駄なくチップ６０４をウエハー上に配列することができ、生産コストを下げることができる。
図６Ｄは、チップ６０６の形状がΣと逆Σとを対向配置させることにより中央に凹みを設けた図形の例である。エッチングにより各チップを分離する際に必要な最小限の溝幅の面積を除いて、無駄なくチップ６０６をウエハー上に配列することができ、生産コストを下げることができる。
図６Ｅは、チップ６０８の形状が図６Ｄの図形を右に傾けた図形の例である。エッチングにより各チップを分離する際に必要な最小限の溝幅の面積を除いて、無駄なくチップ６０８をウエハー上に配列することができ、生産コストを下げることができる。なお、図６Ｄの図形を左に傾けた図形であってもよい。
図６Ｆは、チップ６１０の形状がくの字の例である。エッチングにより分離する際に必要な最小限の溝幅の面積を除いて、無駄なくチップ６１０をウエハー上に配列することができ、生産コストを下げることができる。なお、折れ曲がる方向は、くの字と反対であってもよい。
図６Ｇは、チップ６１２の形状が、ジグゾーパズルのように正方形に対して半円状の凹凸が各辺に設けられた図形の例である。エッチングにより各チップを分離する際に必要な最小限の溝幅の面積を除いて、無駄なくチップ６１２をウエハー上に配列することができる。なお、チップ６１２に設けられたボンディングパッド６１１とボンディングワイヤー（Ａｕワイヤー）６１３の例も示す。これによれば、チップ６１２の凹凸を用いて配線を短くすることができる。
図６Ｈは、チップ６１４の形状が、Ｉの文字に類似し、そのＩの文字の上下の横線に２箇所ずつ、Ｉの文字の縦線を線対称に、互いに対向する凸部が設けられた図形の例である。これによっても、エッチングにより、任意のＩの縦線に隣接するＩの横線がはめ込まれる状態に分離する際に必要な最小限の溝幅の面積を除いて、無駄なくチップ６１４をウエハー上に配列することができる。
なお上記では、ウエハー上に製作する多数のチップの形状が同一である例を示したが、それに限られず、互いに鏡面対象のチップがそれぞれ多数製作されていてもよい。なお、その場合にも、チップとチップをエッチングにより分離する際に必要な最小限の溝幅の面積を除いて無駄なくチップを配列できるような形状、であることが望ましい。
図６Ｉは、チップ６１６の形状がくの字と逆くの字の形状とを半分ずらしてを交互に配置したの例である。チップ６１６とチップ６１７は互いに鏡面対象の形状となっている。エッチングにより分離する際に必要な最小限の溝幅の面積を除いて、無駄なくチップ６１６，チップ６１７をウエハー上に配列することができる。
図６Ｊは、図６Ｉの変形例であり、チップ６１８の形状が２箇所屈曲している図形の例である。チップ６１８とチップ６１９は互いに鏡面対象の形状となっている。エッチングにより分離する際に必要な最小限の溝幅の面積を除いて、無駄なくチップ６１８，チップ６１９をウエハー上に配列することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
例えば、図６Ａを除く図６Ｂ〜図６Ｊまでの例のチップを切り出す場合、従来用いられている機械式のダイシングソーでは切り出すことができない。図６Ｂ〜図６Ｊまでの例のチップを切り出すには、本発明のように、分離させる部分を露出させたマスク層を形成し、その露出部分をエッチングする手法でないと実現することができず、この観点からも本発明の優位性が理解することができる。
１００ ウエハー
１０２ 熱可塑性樹脂
１０４ 搬送シート
１０６ チップ
２００ ウエハー
２０２ 熱可塑性樹脂
２０４ 搬送シート
２０６ チップ
３００ ウエハー
３０２ 熱可塑性樹脂
３０４ 搬送シート
３０６ チップ
４００ シリコンインターポーザー
４０２、４０４、４０６、４０８、４１０ チップ
４１２ ボンディングワイヤ
４１４ ＣＰＵ
４１６ チップ
４１８ シリコンインターポーザー
５００ チップ
５０２ ボンディングパッド
５０４ ボンディングワイヤー
６００、６０２、６０４、６０６、６０８、６１０、６１２、６１４ チップ
６１６〜６１９ チップ

Claims (20)

  1. 複数の半導体素子また半導体集積回路が形成されたウエハーから当該半導体素子または当該半導体集積回路を分離する方法であって、
    当該ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、
    当該露出部分をウエハーの厚みの３分の２以上の深さまでエッチングする工程とを含み、
    分離されたあとの個々の当該半導体素子または当該半導体集積回路の一つの群に他と識別できる形状を与えることを特徴とする方法。
  2. 請求項１に記載の方法において、
    当該線状のパターンは、当該半導体素子または当該半導体集積回路を分離するための単純な格子線以外の部分を含むことによって、分離されたあとの個々の当該半導体素子または当該半導体集積回路に他と識別できる形状を与えることを特徴とする方法。
  3. 請求項１に記載の方法において、
    識別は電気的試験の結果の良品と不良品を識別するためのものであることを特徴とする方法。
  4. 請求項３に記載の方法において、
    良品は単純な格子線で加工された形状を有し、不良品は単純な格子線以外のパターンで加工された部分を含むことを特徴とする方法。
  5. 複数の半導体素子また半導体集積回路が形成されたウエハーから当該半導体素子または当該半導体集積回路を分離する方法であって、
    当該ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、
    当該露出部分をウエハーの厚みの３分の２以上の深さまでエッチングする工程とを含み、
    当該線状のパターンは、当該半導体素子または当該半導体集積回路の間隔部に形成されたテスト素子が、分離後の当該半導体素子または当該半導体集積回路に付随して残ることがないように形成された線状パターンであることを特徴とする方法。
  6. 請求項５に記載の方法であって、
    当該線状のパターンは、当該テスト素子の周囲を囲む閉じた線を含むことを特徴とする方法。
  7. 複数の半導体素子また半導体集積回路が形成されたウエハーから当該半導体素子または当該半導体集積回路を分離する方法であって、
    当該ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、
    当該露出部分を当該半導体素子または当該半導体集積回路を分離できるまでエッチングする工程と、
    互いに分離された複数の当該半導体素子または当該半導体集積回路を流体の流れに乗せて移送する工程を含むことを特徴とする方法。
  8. 複数の半導体素子また半導体集積回路が形成されたウエハーから当該半導体素子または当該半導体集積回路を分離する方法であって、
    当該ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、
    当該ウエハーをステージ上に置く工程と、
    当該露出部分を当該半導体素子または当該半導体集積回路を分離できるまでエッチングする工程と、
    当該ステージを傾斜させて、分離された当該半導体素子または当該半導体集積回路を当該ステージ近傍に用意した回収部に移す工程とを含むことを特徴とする方法。
  9. 適度な形状の環状剛性フレームの枠内に張られたフレキシブルシート上にウエハーを貼付し、その状態でステージにおいて、チップが完全に分離される直前の深さまでトレンチエッチングを行ない、その状態でフレームごと次工程または次工程近傍まで搬送し、そのフレキシブルシートの平面性を壊す工程を行なって、わずかに残されてチップ間をつないでいる基板層を破壊してチップの分離を完成させることを特徴とする半導体素子または半導体集積回路の分離方法。
  10. 適度な形状の環状剛性フレームの枠内に張られたフレキシブルシート上にウエハーを貼付し、その状態でステージにおいて、チップが完全に分離される直前の深さまでトレンチエッチングを行ない、その状態でフレームごと次工程または次工程近傍まで搬送し、機械的・熱的衝撃を与えて、わずかに残されてチップ間をつないでいるシリコン層を破壊してチップの分離を完成させることを特徴とする半導体素子または半導体集積回路の分離方法。
  11. チャンバー内のステージに固定されていないトレーあるいはプレートを介してウエハーをステージ上に置き、チップが完全に分離される深さまでトレンチエッチングを行ない、その状態で当該トレーまたはプレートごと次工程または次工程近傍まで搬送することを特徴とする半導体素子または半導体集積回路の分離搬送方法。
  12. 請求項１１に記載の方法であって、
    ウエハーがトレーまたはプレートに接着層で固定され、当該接着層は温度によって固層／液層が遷移する材料であることを特徴とする方法。
  13. 複数の半導体素子また半導体集積回路が形成されたウエハーから前記半導体素子または前記半導体集積回路を分離する方法であって、
    前記ウエハーを熱可塑性の樹脂を介して搬送シートに接着させる工程と、
    前記ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、
    前記マスク層をマスクとして前記ウエハーと前記樹脂および前記搬送シートをエッチングし、前記半導体素子または前記半導体集積回路を分離する工程と、
    前記樹脂を加熱し、前記樹脂を液状に溶かす工程と、
    分離された複数の搬送シート同士をつなげるよう、前記樹脂を冷却し前記液状の樹脂を硬化させる工程を含むことを特徴とする方法。
  14. 請求項１３に記載の方法であって、
    前記ウエハー上に形成された複数の半導体素子また半導体集積回路は、同一形状であることを特徴とする方法。
  15. 請求項１３に記載の方法であって、
    前記分離された前記半導体素子または前記半導体集積回路におけるボンディングパッドの位置が、ボンディングワイヤーを介して接続される外部引き出し用端子の位置に近くなるよう、前記半導体素子または前記半導体集積回路の形状を調整する方法。
  16. 複数の半導体素子また半導体集積回路が形成されたウエハーから前記半導体素子または前記半導体集積回路を分離する方法であって、
    前記ウエハーを熱可塑性の樹脂を介して搬送シートに接着させる工程と、
    前記ウエハーの表面に、分離のために除去される線状の部分を露出させたマスク層を形成する工程と、
    前記マスク層をマスクとして前記ウエハーまでエッチングする工程と、
    前記樹脂に対するエッチングが進まなくなるよう、前記樹脂を加熱し、前記樹脂を液状に溶かす工程、
    前記樹脂を冷却し前記液状の樹脂を硬化させる工程を含むことを特徴とする方法。
  17. 請求項１６に記載の方法であって、
    前記ウエハーまでエッチングする工程と、前記樹脂を液状に溶かす工程との間に、さらに前記樹脂に対するエッチングを行う工程を有することを特徴とする方法。
  18. 請求項１６に記載の方法であって、
    前記ウエハーまでエッチングする工程と、前記樹脂を液状に溶かす工程との間に、さらに前記樹脂および前記搬送シートの一部に対するエッチングを行う工程を有することを特徴とする方法。
  19. 請求項１６に記載の方法であって、
    前記ウエハー上に形成された複数の半導体素子また半導体集積回路は、同一形状であることを特徴とする方法。
  20. 請求項１６に記載の方法であって、
    前記分離された前記半導体素子または前記半導体集積回路におけるボンディングパッドの位置が、ボンディングワイヤーを介して接続される外部引き出し用端子の位置に近くなるよう、前記半導体素子または前記半導体集積回路の形状を調整する方法。
JP2011093320A 2010-04-19 2011-04-19 半導体集積回路チップを分離および搬送する方法 Active JP5960389B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US32561910P 2010-04-19 2010-04-19
US61/325619 2010-04-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016124327A Division JP2016178346A (ja) 2010-04-19 2016-06-23 半導体集積回路チップを分離および搬送する方法

Publications (2)

Publication Number Publication Date
JP2011228711A true JP2011228711A (ja) 2011-11-10
JP5960389B2 JP5960389B2 (ja) 2016-08-02

Family

ID=44912133

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011093320A Active JP5960389B2 (ja) 2010-04-19 2011-04-19 半導体集積回路チップを分離および搬送する方法
JP2016124327A Pending JP2016178346A (ja) 2010-04-19 2016-06-23 半導体集積回路チップを分離および搬送する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016124327A Pending JP2016178346A (ja) 2010-04-19 2016-06-23 半導体集積回路チップを分離および搬送する方法

Country Status (2)

Country Link
US (4) US8658436B2 (ja)
JP (2) JP5960389B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013178518A (ja) * 2012-02-28 2013-09-09 Johnson & Johnson Vision Care Inc 眼科用レンズの機能化層へのウェーハ上にリングセグメントを配列する方法
JP2014072239A (ja) * 2012-09-27 2014-04-21 Rohm Co Ltd チップ部品
JP2014220459A (ja) * 2013-05-10 2014-11-20 株式会社ディスコ 切削装置
JP2015002336A (ja) * 2013-06-18 2015-01-05 株式会社ディスコ 切削装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8622752B2 (en) * 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
US8906782B2 (en) * 2011-11-07 2014-12-09 Infineon Technologies Ag Method of separating semiconductor die using material modification
US9728469B2 (en) * 2013-03-12 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming a stress-relieved film stack by applying cutting patterns
CN103424901A (zh) * 2013-08-19 2013-12-04 京东方科技集团股份有限公司 一种显示面板及显示模组
USD787690S1 (en) * 2014-08-19 2017-05-23 Kt Health, Llc Kinesiology tape with an x-shaped configuration
US9704748B2 (en) * 2015-06-25 2017-07-11 Infineon Technologies Ag Method of dicing a wafer

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5482899A (en) * 1994-03-21 1996-01-09 Texas Instruments Incorporated Leveling block for semiconductor demounter
JP2001127008A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp ウェハ分割方法および半導体チップの製造方法
JP2001284292A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2005294842A (ja) * 2004-04-01 2005-10-20 Samsung Electronics Co Ltd 段差型ダイを有する半導体パッケージとその製造方法
JP2005294536A (ja) * 2004-03-31 2005-10-20 Sekisui Chem Co Ltd Ｉｃチップの製造方法及びｉｃチップの製造装置
JP2006049404A (ja) * 2004-08-02 2006-02-16 Matsushita Electric Ind Co Ltd 半導体ウェハの分割方法、半導体素子の製造方法、及び半導体ウェハ分割用マスク形成装置
JP2006179768A (ja) * 2004-12-24 2006-07-06 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2006196573A (ja) * 2005-01-12 2006-07-27 Matsushita Electric Ind Co Ltd 半導体チップの製造方法及び半導体ウェハ
JP2006344910A (ja) * 2005-06-10 2006-12-21 Canon Machinery Inc ウェーハ分割方法およびウェーハ分割治具
JP2007073569A (ja) * 2005-09-05 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体デバイスの製造方法および窒化物半導体デバイス
JP2008085257A (ja) * 2006-09-29 2008-04-10 Hitachi Ltd 丸形半導体装置および製造方法
JP2008529258A (ja) * 2005-01-24 2008-07-31 松下電器産業株式会社 半導体チップの製造方法
JP2010080769A (ja) * 2008-09-26 2010-04-08 Mitsumi Electric Co Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395165A (en) * 1980-12-19 1983-07-26 International Business Machine Corp. Chip shuttle track
DE4317721C1 (de) 1993-05-27 1994-07-21 Siemens Ag Verfahren zur Vereinzelung von Chips aus einem Wafer
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
TW529097B (en) * 2002-01-28 2003-04-21 Amic Technology Taiwan Inc Scribe lines for increasing wafer utilizable area
US7098077B2 (en) * 2004-01-20 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip singulation method
US8093090B1 (en) * 2009-10-12 2012-01-10 Micron Technology, Inc. Integrated circuit edge and method to fabricate the same
US9165833B2 (en) * 2010-01-18 2015-10-20 Semiconductor Components Industries, Llc Method of forming a semiconductor die

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5482899A (en) * 1994-03-21 1996-01-09 Texas Instruments Incorporated Leveling block for semiconductor demounter
JP2001127008A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp ウェハ分割方法および半導体チップの製造方法
JP2001284292A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2005294536A (ja) * 2004-03-31 2005-10-20 Sekisui Chem Co Ltd Ｉｃチップの製造方法及びｉｃチップの製造装置
JP2005294842A (ja) * 2004-04-01 2005-10-20 Samsung Electronics Co Ltd 段差型ダイを有する半導体パッケージとその製造方法
JP2006049404A (ja) * 2004-08-02 2006-02-16 Matsushita Electric Ind Co Ltd 半導体ウェハの分割方法、半導体素子の製造方法、及び半導体ウェハ分割用マスク形成装置
JP2006179768A (ja) * 2004-12-24 2006-07-06 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2006196573A (ja) * 2005-01-12 2006-07-27 Matsushita Electric Ind Co Ltd 半導体チップの製造方法及び半導体ウェハ
JP2008529258A (ja) * 2005-01-24 2008-07-31 松下電器産業株式会社 半導体チップの製造方法
JP2006344910A (ja) * 2005-06-10 2006-12-21 Canon Machinery Inc ウェーハ分割方法およびウェーハ分割治具
JP2007073569A (ja) * 2005-09-05 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体デバイスの製造方法および窒化物半導体デバイス
JP2008085257A (ja) * 2006-09-29 2008-04-10 Hitachi Ltd 丸形半導体装置および製造方法
JP2010080769A (ja) * 2008-09-26 2010-04-08 Mitsumi Electric Co Ltd 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013178518A (ja) * 2012-02-28 2013-09-09 Johnson & Johnson Vision Care Inc 眼科用レンズの機能化層へのウェーハ上にリングセグメントを配列する方法
TWI586521B (zh) * 2012-02-28 2017-06-11 壯生和壯生視覺關懷公司 為眼用鏡片之功能化層而在晶圓上排列環段的方法
JP2014072239A (ja) * 2012-09-27 2014-04-21 Rohm Co Ltd チップ部品
JP2014220459A (ja) * 2013-05-10 2014-11-20 株式会社ディスコ 切削装置
JP2015002336A (ja) * 2013-06-18 2015-01-05 株式会社ディスコ 切削装置

Also Published As

Publication number Publication date
US20110281377A1 (en) 2011-11-17
US20140370688A1 (en) 2014-12-18
US9318387B2 (en) 2016-04-19
US20160042999A1 (en) 2016-02-11
JP2016178346A (ja) 2016-10-06
US8658436B2 (en) 2014-02-25
US8841141B2 (en) 2014-09-23
US20140127839A1 (en) 2014-05-08
JP5960389B2 (ja) 2016-08-02
US9196539B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
JP5960389B2 (ja) 半導体集積回路チップを分離および搬送する方法
TWI534999B (zh) 影像感測晶片封裝體及其形成方法
JP4769429B2 (ja) 半導体装置の製造方法
US20020096743A1 (en) Method and device for protecting micro electromechanical systems structures during dicing of a wafer
JP2001313350A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP5232185B2 (ja) 半導体装置の製造方法
KR20180105742A (ko) 익스팬드 방법, 반도체 장치의 제조방법, 및 반도체 장치
TWI464857B (zh) 晶片封裝體、其形成方法、及封裝晶圓
CN104934374A (zh) 电子管芯单体化方法
TW201347122A (zh) 晶片封裝體及其形成方法
US9024437B2 (en) Chip package and method for forming the same
US9064950B2 (en) Fabrication method for a chip package
JP5389752B2 (ja) 電子部品パッケージの製造方法
JP2002110736A (ja) 半導体装置及びその製造方法
JP2016032061A (ja) 半導体装置の製造方法
JP2013016771A (ja) 良品基板アレイモジュール及びその製造方法
JP4942329B2 (ja) 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法
JP2005209829A (ja) 半導体ウェハ固定方法及び装置、並びに半導体ウェハが固定された構造体
US20240071840A1 (en) Method for manufacturing electronic device
JP5656609B2 (ja) 治具プレートを使用した半導体デバイスチップの積層方法
JP2009170470A (ja) 半導体装置の製造方法
JP2007019551A (ja) 半導体装置の製造方法
KR100834381B1 (ko) 반도체 디바이스 제조방법
JP2011009503A (ja) デバイス搭載ウェーハ、デバイスチップ、デバイスチップの製造方法
JP2008153487A (ja) 半導体装置の製造装置と製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160623

R150 Certificate of patent or registration of utility model

Ref document number: 5960389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250