JP2011211194A - 配線板及びその製造方法 - Google Patents

配線板及びその製造方法 Download PDF

Info

Publication number
JP2011211194A
JP2011211194A JP2011062080A JP2011062080A JP2011211194A JP 2011211194 A JP2011211194 A JP 2011211194A JP 2011062080 A JP2011062080 A JP 2011062080A JP 2011062080 A JP2011062080 A JP 2011062080A JP 2011211194 A JP2011211194 A JP 2011211194A
Authority
JP
Japan
Prior art keywords
wiring board
substrate
opening
board according
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011062080A
Other languages
English (en)
Other versions
JP5267604B2 (ja
Inventor
Takashi Kariya
隆 苅谷
Toshiki Furuya
俊樹 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2011211194A publication Critical patent/JP2011211194A/ja
Application granted granted Critical
Publication of JP5267604B2 publication Critical patent/JP5267604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10363—Jumpers, i.e. non-printed cross-over connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】 実装する複数のＩＣチップ間を短い配線長で接続できるプリント配線板を提供する。
【解決手段】 ＣＰＵ９０１の信号用パッド９０１ｂ、メモリ９０２の信号用パッド９０２ｂを一辺側に配置し、それら信号パッドを配置した辺側を対向させた状態でビルドアップ多層配線板１１に実装させ、耐熱基板８０の信号線８３を介してＣＰＵの信号用パッド９０１ｂとメモリの信号用パッド９０２ｂとを接続する。耐熱基板８０の短い信号線４３によりＣＰＵ−メモリ間を接続することで、ＣＰＵ−メモリ間で大容量、高速伝送を可能にできる。
【選択図】 図８

Description

本発明は、複数のＩＣチップを実装する配線板、及びその製造方法に関するものである。
ＩＣチップ間での線間距離を縮めるため、複数のＩＣチップを１枚のプリント配線板に実装するマルチチップモジュール構造が採用される。特に、ＣＰＵと、キャッシュメモリとを１枚のプリント配線板に実装することで、ＣＰＵ−キャッシュメモリ間での高速伝送を可能にしている。
特許文献１には、リジッド基板上にフレキシブル基板を積層して複合基板を形成し、複合基板上にＣＰＵとメモリとを実装したチップモジュールが開示されている。
特開２０００−３５３７６５号公報
しかしながら、特許文献１では、複合基板の内層の配線を介して実装されたＣＰＵとメモリとが接続されるため、配線経路が長く、経路上の伝送損失、伝送遅れにより、ＣＰＵ−メモリ間の大容量、高速伝送には限界があった。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、実装する複数のＩＣチップ間を短い配線長で接続できる配線板及び半導体装置を提供することにある。
上述した課題を解決するため、発明は、スルーホールを備えるコア基板上に層間樹脂絶縁層と導体回路とを交互にビルドアップ積層してなり、貫通孔を備え、複数個のチップを実装するための第１基板と、
前記貫通孔に収容されている第２基板と、
前記貫通孔に充填された充填剤とを備えるプリント配線板であって、
前記第２基板は、前記第１基板に実装される前記複数個のチップの端子を固定するパッドと、該パッドを連結させ複数個のチップの端子を電気的に接続する信号線とを備えることを技術的特徴とする。
例えば、配線板上に実装される半導体素子の間を接続する導体回路を第２基板上に形成すれば、第１基板上のビルドアップ層の導体回路の配線幅／配線間隔を緩和することが可能となる。その結果、配線板の歩留まりを向上させることが可能となる。このとき、例えば
ＣＰＵ、メモリの信号用パッドを一辺側に配置し、それら信号パッドを配置した辺側を対向させた状態で第１基板に実装させ、第２基板の信号線を介してＣＰＵの信号用パッドとメモリの信号用パッドとを接続する。第２基板の短い信号線によりＣＰＵ−メモリ間を接続することで、ＣＰＵ−メモリ間で大容量、高速伝送を可能にできる。
第２基板は、第１基板上のビルドアップ層に設けられた開口部内に収容される。この開口部は、ビルドアップ層の最外面に向かうに連れてテーパするテーパ部を有する。このため、開口部内に第２基板を収容した後で開口部内に充填材を充填する際、テーパ部により充填材の流れが緩和されるため、開口部より外側にはみ出すことが無く、充填しやすくなる。
また、テーパ部を設けることで、充填材とビルドアップ層との接触面積が大きくなり、半導体素子との熱膨張係数の差により生じる応力を緩和でき、ビルドアップ層へ生じるクラックが抑制されると推測される。
（Ａ）〜（Ｃ）は本発明の第１実施形態に係るプリント配線板の製造方法を示す工程図である。 （Ａ）〜（Ｃ）はプリント配線板の製造方法を示す工程図である。 （Ａ）〜（Ｃ）はプリント配線板の製造方法を示す工程図である。 （Ａ）〜（Ｃ）はプリント配線板の製造方法を示す工程図である。 （Ａ）〜（Ｃ）はプリント配線板の製造方法を示す工程図である。 （Ａ）〜（Ｃ）はプリント配線板の製造方法を示す工程図である。 第１実施形態に係るプリント配線板の断面図である。 図７に示すプリント配線板にＣＰＵチップ、メモリチップを実装した状態を示す断面図である。 図７に示すプリント配線板の平面図である。 プリント配線板に実装されるＣＰＵチップ、メモリチップの底面図である。 第２実施形態に係るプリント配線板の平面図である。
[第１実施形態]
次に、本発明の第１実施形態に係る製造方法により製造されるプリント配線板１０の構成について、図７、図８、図９、図１０を参照して説明する。図７は、プリント配線板１０の断面図を示している。図８は、図７に示すプリント配線板１０にＣＰＵチップ９０１、メモリチップ９０２を取り付けた半導体装置を示している。図９は、図７に示すプリント配線板１０の平面図を示している。図１０は、実装されるＣＰＵチップ９０１、メモリチップ９０２の底面図を示す。
図７に示すように、配線板１０は、ビルドアップ多層配線板１１の略中央部に設けた貫通孔３１内にインターポーザ８０を収容して成る。ビルドアップ多層配線板１１は、表面及び裏面に導体回路３４を有するコア基板３０（第１基板）と、コア基板上に設けられているビルドアップ層５００とからなる。コア基板３０上の導体回路３４は、スルーホール導体３６を介して接続されている。ビルドアップ層５００は、バイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０と、バイアホール１６０及び導体回路１５８の形成された層間樹脂絶縁層１５０とを有する。該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されている。上面のソルダーレジスト層７０には、開口７１が形成され半田バンプ７８Ｓが設けられている。下面のソルダーレジスト７０には、開口７１が形成され半田バンプ７８Ｄが設けられている。また、該導体回路は主として電源用及びアース用に用いられている。
インターポーザ８０は、耐熱基板８１と耐熱基板８１上に設けられている配線層とを備える。配線層は、第２導体回路としての信号線８３と、信号線８３上に設けられてその一部を露出する開口を有する絶縁皮膜８５と、該開口の内部に形成されているバンプ８２Ａ，８２Ｂとを備える。バンプ８２Ａは、ＣＰＵチップ９０１の実装に寄与し、バンプ８２Ｂはメモリチップ９０２の実装に寄与する。これらＣＰＵチップ９０１とメモリチップ９０２とは、信号線８３を介して電気的に接続されている。
図９の平面図中に示すように、インターポーザ８０のバンプ８２Ａ、８２Ｂは、ピッチＰ２（約４０μｍ）に配置されている。また、ビルドアップ多層配線板の半田バンプ７８Ｓは、ピッチＰ１（約１３０μｍ）に配置されている。そして、耐熱基板８０の信号線４３のＬ／Ｓは、１／１μｍ〜３／３μｍに設定されている。第１実施形態では、インターポーザ８０はシリコンから成り、信号線８３及びバンプ８２Ｂ、バンプ８２Ａは、半導体製造工程を用いることでファインに製造されている。耐熱基板８１を形成する材料としては、熱膨張係数２〜１０ｐｐｍのシリコン、セラミック、ガラスを用いることができる。
図１０に示すように、ＣＰＵチップ９０１の裏面には、インターポーザ８０のバンプ８２Ａと接続するためのパッド９０１ｂが一辺側に沿ってライン状に配置され、更に、ビルドアップ多層配線板１１の半田バンプ７８Ｓに接続するためのパッド９０１ａがマトリクス状に配置されている。同様に、メモリチップ９０２の裏面には、インターポーザ８０のバンプ８２Ｂと接続するためのパッド９０２ｂが一辺側に沿ってライン状に配置され、更に、ビルドアップ多層配線板１１の半田バンプ７８Ｓに接続するためのパッド９０２ａがマトリクス状に配置されている。
図８に示すように、ＣＰＵチップ９０１は、パッド９０１ｂがインターポーザ８０のバンプ８２Ａに接続され、パッド９０１ａがビルドアップ多層配線板１１の半田バンプ７８Ｓに接続されている。同様に、メモリチップ９０２は、パッド９０２ｂがインターポーザ８０のバンプ８２Ｂに接続され、パッド９０２ａがビルドアップ多層配線板１１の半田バンプ７８Ｓに接続されている。
第１実施形態のプリント配線板では、ファインピッチな配線を有するインターポーザ８０をビルドアップ多層配線板１１に収容することで、ビルドアップ多層配線板１１上に、他種類ピッチが混在する半導体素子の実装が可能となり、ビルドアップ多層配線板のサイズを小さくすることができる。
第１実施形態では、ＣＰＵ９０１の信号用パッド９０１ｂ、メモリ９０２の信号用パッド９０２ｂを一辺側に配置し、それら信号パッドを配置した辺側を対向させた状態でビルドアップ多層配線板１１に実装させ、インターポーザ８０の信号線８３を介してＣＰＵ９０１の信号用パッド９０１ｂとメモリ９０２の信号用パッド９０２ｂとを接続する。インターポーザ８０の短い信号線４３によりＣＰＵ−メモリ間を接続することで、ＣＰＵ−メモリ間で大容量、高速伝送を可能にできる。
引き続き、図７を参照して上述したプリント配線板１０の製造方法について図１〜図８を参照して説明する。
（１）厚さ０．２〜０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板３０の両面に５〜２５０μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした（図１（Ａ））。まず、この銅張積層板をドリル削孔して通孔３３を穿設し（図１（Ｂ））、無電解めっき処理および電解めっき処理を施し、スルーホール導体３６を形成する（図１（Ｃ））。その後、スルーホール導体３６を形成した基板３０を水洗いし、乾燥した後、黒化処理、および、還元処理を行い、スルーホール３６の側壁導体層及び表面に粗化面を形成する（図示せず）。
（２）次に、平均粒径１０μｍの銅粒子を含む充填剤３７（例えばタツタ電線製の非導電性穴埋め銅ペースト、商品名：ＤＤペースト）を、スルーホール３６へスクリーン印刷によって充填し、乾燥、硬化させる（図２（Ａ））。
（３）基板３０表面に、パラジウム触媒（アトテック製）を付与し、無電解銅めっきを施すことにより、厚さ０．６μｍの無電解銅めっき膜２３を形成し、ついで、電解銅めっきを施し、厚さ１５μｍの電解銅めっき膜２４を形成し、導体回路３４となる部分の厚付け、およびスルーホール３６に充填された充填剤３７を覆う蓋めっき層（スルーホールランド）となる部分を形成する（図２（Ｂ））。
（４）導体回路および蓋めっき層となる部分を形成した基板３０の両面に、市販の感光性ドライフィルムを張り付け、エッチングレジスト２５を形成する（図２（Ｃ））。
（５）そして、エッチングレジスト２５を形成してない部分のめっき膜２３，２４と銅箔３２をエッチング液にて溶解除去し、さらに、エッチングレジスト２５を剥離除去した。これにより、独立した導体回路３４、および充填剤３７を覆う蓋めっき層３６ａを形成する（図３（Ａ））。導体回路３４および充填剤３７を覆う蓋めっき層の表面をエッチングにより粗化する（図示せず）。
（６）基板３０の両面上に、基板３０より少し大きめの層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）を載置し、仮圧着して裁断した後、真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層５０を形成する（図３（Ｂ））。
（７）次に、ＣＯ２ガスレーザにて層間樹脂絶縁層５０にバイアホール用開口５１を形成した（図３（Ｃ））。バイアホール用開口５１が形成された基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液に１０分間浸漬した。そして、層間樹脂絶縁層５０の表面に存在する粒子を除去することにより、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に粗化面を形成した（図示せず）。
（８）次に、上記処理を終えた基板を、中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗面化処理（粗化深さ３μｍ）した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口の内壁面に触媒核を付着させた。
（９）次に、上村工業社製の無電解銅めっき水溶液（スルカップＰＥＡ）中に、触媒を付与した基板を浸漬して、粗面全体に厚さ０．３〜３．０μｍの無電解銅めっき膜を形成し、バイアホール用開口５１の内壁を含む層間樹脂絶縁層５０の表面に無電解銅めっき膜５２が形成された基板を得た（図４（Ａ））。
（１０）無電解銅めっき膜５２が形成された基板に市販の感光性ドライフィルムを張り付け、マスクを載置して露光し、現像処理することにより、厚さ２５μｍのめっきレジスト５４を設けた。ついで、基板を脱脂し、水洗後、さらに硫酸で洗浄してから、電解めっきを施し、めっきレジスト５４非形成部に、厚さ１５μｍの電解銅めっき膜５６を形成した（図４（Ｂ））。
（１１）さらに、めっきレジスト５４を剥離除去した後、そのめっきレジスト下の無電解めっき膜をエッチング処理して溶解除去し、独立の導体回路５８、及び、バイアホール６０とした（図４（Ｃ））。上記（５）と同様の処理を行い、導体回路５８及びバイアホール６０の表面を粗化した（図示せず）。
（１２）上記（６）〜（１１）の工程を繰り返すことにより、さらに上層の導体回路１５８、バイアホール１６０を有する層間絶縁層１５０を形成し、多層配線板を得た（図５（Ａ））。
（１３）次に、そして、多層配線基板の両面に、市販のソルダーレジスト組成物を２０μｍの厚さで塗布し、乾燥処理を行った。引き続き、開口形成部を除いてソルダーレジスト組成物にレーザを照射してソルダーレジストの硬化を行った。その後、薬液でソルダーレジストの未硬化部分を除去することで、開口７１、７１を有し、その厚さが１５〜２５μｍのソルダーレジストパターン層７０を形成した（図５（Ｂ））。
（１４）次に、ソルダーレジスト層７０が形成された基板を、無電解ニッケルめっき液に浸漬して、開口部７１、７１に厚さ５μｍのニッケルめっき層７２を形成した。さらに、その基板を無電解金めっき液に浸漬して、ニッケルめっき層７２上に、厚さ０．０３μｍの金めっき層７４を形成し、半田パッドとした（図５（Ｃ））。ニッケル−金層以外にも、ニッケル−パラジウム−金層を形成してもよい。
（１５）ビルドアップ多層配線板１１のチップ実装面の反対面からドリルでコア基板３０を貫通するように第１開口部３１ａを形成する（図６（Ａ））。ここで、ドリルをザグリ状に送ることで、第１開口部３１ａを開口側から見て略矩形形状に形成する。
（１６）ビルドアップ多層配線板１１の第１開口部３１ａ側からレーザで、チップの実装面側の層間樹脂絶縁層５０、１５０及びソルダーレジスト層７０にチップの実装面に向けて第２開口部３１ｂを設ける。この第２開口部３１ｂは、チップの実装面に向かいテーパしている。これにより、第１開口部３１ａ及び第２開口部３１ｂから成る貫通孔３１が形成される（図６（Ｂ））。
（１７）ビルドアップ多層配線板１１を支持板１１０上に載置し、インターポーザ８０を貫通孔３１内に収容し、アンダーフィル樹脂８４で、貫通孔３１内を封止する（図６（Ｃ））。インターポーザ８０は、耐熱基板８１と耐熱基板８１上に設けられている信号線とを有する。
（１８）支持板１１０からビルドアップ多層配線板を外し、ビルドアップ多層配線板１１の開口７１に半田ペーストを印刷してリフローを行うことで、半田バンプ７８Ｓ、７８Ｄを形成し、プリント配線板１０を完成する（図７）。
ＣＰＵチップ９０１のパッド９０１ｂをインターポーザ８０のバンプ８２Ａに、パッド９０１ａをビルドアップ多層配線板１１の半田バンプ７８Ｓに位置決め載置する。さらに、メモリチップ９０２のパッド９０２ｂをインターポーザ８０のバンプ８２Ｂに、パッド９０２ａをビルドアップ多層配線板１１の半田バンプ７８Ｓに位置決めして載置する。その後、リフローを行うことで、配線板１０にＣＰＵチップ９０１及びメモリチップ９０２を実装する（図８）。
第１実施形態で、インターポーザ８０を収容する貫通孔３１は、ビルドアップ多層配線板１１のチップ実装面の反対側からコア基板３０を貫通するようにドリルで形成された第１開口部３１ａと、チップの実装面側の層間樹脂絶縁層５０、１５０にレーザで形成された第２開口部３１ｂとから構成される。導体回路５８、１５８の形成されているチップの実装面側の層間樹脂絶縁層５０、１５０にレーザで孔を形成するため、ファインピッチに形成された導体回路５８、１５８に損傷を与えることがほとんどないものと推測される。
また、層間樹脂絶縁層５０、１５０にレーザで第２開口部３１ｂを形成するため、第２開口部３１ｂにはチップの実装面側に向かうに連れてテーパするテーパ部が形成される。このため、チップの実装面側の反対側から充填樹脂８４を充填する際、テーパ部により充填材の流れが緩和されるため、充填樹脂が貫通孔より外側にはみ出すことが無く、充填しやすくなる。
また、テーパ部を設けることで、充填樹脂とビルドアップ層（層間樹脂絶縁層）との接触面積が大きくなり、半導体素子との熱膨張係数の差により生じる応力を緩和できる。その結果、ビルドアップ層へ生じるクラックが抑制されると推測される。
[第２実施形態]
第２実施形態のプリント配線板について、第２実施形態に係るプリント配線板の平面図を示す図１１を参照して説明する。
第２実施形態のプリント配線板の構成は図７及び図９を参照して上述した第１実施形態と同様である。但し、第１実施形態では、貫通孔３１の開口部が矩形になるように角柱形状に形成されたのに対して、第２実施形態では、貫通孔３１の開口部が円形になるように円筒形状に形成されている。また、インターポーザ８０は、角部が面取りされ、角部で応力が集中しないように構成されている。
また、第２実施形態では、インターポーザ８０の表面に抵抗等の受動素子８６が形成されている。この受動素子８６は、ビルドアップ多層配線板１１の内部に設けられてもよい。
上述した実施形態では、半導体チップとしてＣＰＵチップとメモリチップとを搭載する例を挙げたが、本願発明のプリント配線板では種々のチップを搭載することができる。更に、上述した実施形態で、一対のチップを搭載する例を挙げたが、ＣＰＵチップ、メモリチップ等の半導体チップ数は特に限定されない。
１０ プリント配線板
１１ 多層プリント配線板
３０ コア基板
３６ スルーホール
４０ 樹脂充填層
５０ 層間樹脂絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト層
７８Ｓ 半田バンプ
８０ 耐熱基板
８２Ａ、８２Ｂ バンプ
８３ 信号線
９０１ ＣＰＵチップ
９０２ メモリチップ

Claims (13)

  1. 第１面と第２面とを有し、第１貫通孔を有する第１基板と、
    前記第１貫通孔の内部に形成されて表裏を電気的に接続するスルーホール導体と、
    前記第１基板の第１面上に形成されていて、層間樹脂絶縁層と第１導体回路とが交互に積層されてなり、最外面に開口する開口部を有するビルドアップ層と、
    前記開口部に収容されている第２基板と、
    前記第２基板上に形成されている第２導体回路と、
    前記開口部内に充填されている充填材と、を有する配線板であって、
    前記開口部は、前記ビルドアップ層の最外面に向かいテーパするテーパ部を有する。
  2. 前記テーパ部はレーザーにより形成されている請求項１の配線板。
  3. 前記第１導体回路は、複数の半導体素子を実装する第１実装パッドを有する請求項１の配線板。
  4. 前記第２導体回路は、複数の半導体素子を実装する第２実装パッドを有する請求項１の配線板。
  5. 前記第２実装パッドのピッチは、前記第１実装パッドのピッチよりも小さい請求項１の配線板。
  6. 前記第２導体回路は、前記複数の半導体素子の間を接続する信号線である請求項１の配線板。
  7. 前記第２基板は、熱膨張係数２〜１０ｐｐｍの材料から形成されている請求項１の配線板。
  8. 前記第２基板は、シリコン、セラミック、ガラスから選択されるいずれか１種からなる請求項１の配線板。
  9. 前記第２導体回路のＬ／Ｓは、前記第１導体回路のＬ／Ｓよりも小さい請求項１のプリント配線板。
  10. 前記第１導体回路は、電源用又はグランド用の導体である請求項１の配線板。
  11. 前記ビルドアップ層は受動素子を有する請求項１の配線板。
  12. 第１面と第２面とを有し、第１貫通孔を有する第１基板を準備することと、
    前記第１基板の表裏を電気的に接続するスルーホール導体を形成することと、
    前記第１基板の第１面上に、層間樹脂絶縁層と第１導体回路とが交互に積層されてなるビルドアップ層を形成することと、
    前記ビルドアップ層の最外面に開口する開口部を形成することと、
    前記開口部に、第２基板と該第２基板上に形成された第２導体回路とを有するインターポーザを収容することと、
    前記開口部内に充填材を充填することと、を含む配線板の製造方法であって、
    前記開口部に、前記ビルドアップ層の最外面に向かいテーパするテーパ部を設ける。
  13. 前記テーパ部はレーザーにより形成される。
JP2011062080A 2010-03-30 2011-03-22 配線板及びその製造方法 Active JP5267604B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US31902410P 2010-03-30 2010-03-30
US61/319,024 2010-03-30
US13/050,217 2011-03-17
US13/050,217 US8654538B2 (en) 2010-03-30 2011-03-17 Wiring board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2011211194A true JP2011211194A (ja) 2011-10-20
JP5267604B2 JP5267604B2 (ja) 2013-08-21

Family

ID=44708299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011062080A Active JP5267604B2 (ja) 2010-03-30 2011-03-22 配線板及びその製造方法

Country Status (2)

Country Link
US (2) US8654538B2 (ja)
JP (1) JP5267604B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214579A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
JP2014067930A (ja) * 2012-09-26 2014-04-17 Ibiden Co Ltd 配線板及びその製造方法
JP2014082334A (ja) * 2012-10-16 2014-05-08 Ibiden Co Ltd 配線板及びその製造方法
JP2014093330A (ja) * 2012-10-31 2014-05-19 Ibiden Co Ltd 配線板及びその製造方法
JP2016201529A (ja) * 2015-04-07 2016-12-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板、その製造方法、及び電子部品モジュール
JP2017202939A (ja) * 2016-05-09 2017-11-16 旭硝子株式会社 ガラス基板の製造方法およびガラス板
US9832878B2 (en) 2014-08-06 2017-11-28 Ibiden Co., Ltd. Wiring board with cavity for built-in electronic component and method for manufacturing the same

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406587B2 (en) * 2012-06-26 2016-08-02 Intel Corporation Substrate conductor structure and method
WO2014079478A1 (en) 2012-11-20 2014-05-30 Light In Light Srl High speed laser processing of transparent materials
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
US8803310B1 (en) * 2013-02-08 2014-08-12 Unimicron Technology Corp. Embedded electronic device package structure
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
JP2015050315A (ja) * 2013-08-31 2015-03-16 イビデン株式会社 結合型のプリント配線板及びその製造方法
US9642259B2 (en) * 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
JP2015106615A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板、プリント配線板の製造方法
US20150165560A1 (en) 2013-12-17 2015-06-18 Corning Incorporated Laser processing of slots and holes
US9815730B2 (en) 2013-12-17 2017-11-14 Corning Incorporated Processing 3D shaped transparent brittle substrate
US10293436B2 (en) 2013-12-17 2019-05-21 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
US9850160B2 (en) 2013-12-17 2017-12-26 Corning Incorporated Laser cutting of display glass compositions
US9701563B2 (en) 2013-12-17 2017-07-11 Corning Incorporated Laser cut composite glass article and method of cutting
US9676167B2 (en) 2013-12-17 2017-06-13 Corning Incorporated Laser processing of sapphire substrate and related applications
US10442719B2 (en) 2013-12-17 2019-10-15 Corning Incorporated Edge chamfering methods
US10121768B2 (en) 2015-05-27 2018-11-06 Bridge Semiconductor Corporation Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US10354984B2 (en) 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
JP2017521259A (ja) 2014-07-08 2017-08-03 コーニング インコーポレイテッド 材料をレーザ加工するための方法および装置
JP2017530867A (ja) * 2014-07-14 2017-10-19 コーニング インコーポレイテッド 長さおよび直径の調節可能なレーザビーム焦線を用いて透明材料を加工するためのシステムおよび方法
WO2016010991A1 (en) 2014-07-14 2016-01-21 Corning Incorporated Interface block; system for and method of cutting a substrate being transparent within a range of wavelengths using such interface block
WO2016010943A2 (en) 2014-07-14 2016-01-21 Corning Incorporated Method and system for arresting crack propagation
CN208586209U (zh) 2014-07-14 2019-03-08 康宁股份有限公司 一种用于在工件中形成限定轮廓的多个缺陷的***
JP2016029681A (ja) 2014-07-25 2016-03-03 イビデン株式会社 多層配線板及びその製造方法
JP6473595B2 (ja) * 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
US10047001B2 (en) 2014-12-04 2018-08-14 Corning Incorporated Glass cutting systems and methods using non-diffracting laser beams
WO2016115017A1 (en) 2015-01-12 2016-07-21 Corning Incorporated Laser cutting of thermally tempered substrates using the multi photon absorption method
CN107922237B (zh) 2015-03-24 2022-04-01 康宁股份有限公司 显示器玻璃组合物的激光切割和加工
JP2018516215A (ja) 2015-03-27 2018-06-21 コーニング インコーポレイテッド 気体透過性窓、および、その製造方法
JP6659247B2 (ja) * 2015-06-16 2020-03-04 デクセリアルズ株式会社 接続体、接続体の製造方法、検査方法
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9706662B2 (en) * 2015-06-30 2017-07-11 Raytheon Company Adaptive interposer and electronic apparatus
WO2017011296A1 (en) 2015-07-10 2017-01-19 Corning Incorporated Methods of continuous fabrication of holes in flexible substrate sheets and products relating to the same
US10096573B2 (en) * 2015-07-28 2018-10-09 Bridge Semiconductor Corporation Face-to-face semiconductor assembly having semiconductor device in dielectric recess
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
CN108369941A (zh) * 2016-02-10 2018-08-03 瑞萨电子株式会社 半导体器件
WO2017192835A1 (en) 2016-05-06 2017-11-09 Corning Incorporated Laser cutting and removal of contoured shapes from transparent substrates
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
JP7090594B2 (ja) 2016-07-29 2022-06-24 コーニング インコーポレイテッド レーザ加工するための装置および方法
KR102632563B1 (ko) 2016-08-05 2024-02-02 삼성전자주식회사 반도체 패키지
EP3507057A1 (en) 2016-08-30 2019-07-10 Corning Incorporated Laser processing of transparent materials
KR102078294B1 (ko) 2016-09-30 2020-02-17 코닝 인코포레이티드 비-축대칭 빔 스폿을 이용하여 투명 워크피스를 레이저 가공하기 위한 기기 및 방법
WO2018081031A1 (en) 2016-10-24 2018-05-03 Corning Incorporated Substrate processing station for laser-based machining of sheet-like glass substrates
US10752534B2 (en) 2016-11-01 2020-08-25 Corning Incorporated Apparatuses and methods for laser processing laminate workpiece stacks
US10688599B2 (en) 2017-02-09 2020-06-23 Corning Incorporated Apparatus and methods for laser processing transparent workpieces using phase shifted focal lines
US11430740B2 (en) * 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer
CN107068845B (zh) * 2017-05-19 2024-03-19 深圳大道半导体有限公司 组合式半导体结构及灯具
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US10687419B2 (en) * 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10626040B2 (en) 2017-06-15 2020-04-21 Corning Incorporated Articles capable of individual singulation
US11322449B2 (en) * 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
TWI736780B (zh) 2017-10-31 2021-08-21 台灣積體電路製造股份有限公司 晶片封裝及其形成方法
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
JP7295373B2 (ja) * 2018-09-28 2023-06-21 日亜化学工業株式会社 プリント回路板及びその製造方法
US11600567B2 (en) * 2019-07-31 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US20210392758A1 (en) * 2019-10-31 2021-12-16 Avary Holding (Shenzhen) Co., Limited. Thin circuit board and method of manufacturing the same
US11094637B2 (en) 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
US11527462B2 (en) * 2019-12-13 2022-12-13 International Business Machines Corporation Circuit substrate with mixed pitch wiring
KR102643424B1 (ko) * 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
CN112689381A (zh) * 2021-02-04 2021-04-20 深圳市同创鑫电子有限公司 一种印刷电路板和印刷电路板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298234A (ja) * 2002-04-01 2003-10-17 Hitachi Cable Ltd 多層配線板及びその製造方法、ならびに配線基板
JP3659167B2 (ja) * 1999-04-16 2005-06-15 松下電器産業株式会社 モジュール部品とその製造方法
JP2009105345A (ja) * 2007-10-25 2009-05-14 Ngk Spark Plug Co Ltd 板状部品内蔵配線基板
JP2009105344A (ja) * 2007-10-25 2009-05-14 Ngk Spark Plug Co Ltd 板状部品内蔵配線基板及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528530A (en) * 1982-09-24 1985-07-09 International Business Machines Corporation Low temperature electronic package having a superconductive interposer for interconnecting strip type circuits
US5831810A (en) * 1996-08-21 1998-11-03 International Business Machines Corporation Electronic component package with decoupling capacitors completely within die receiving cavity of substrate
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
KR100791281B1 (ko) 1998-05-19 2008-01-04 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6153829A (en) * 1998-09-15 2000-11-28 Intel Corporation Split cavity wall plating for an integrated circuit package
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP3860380B2 (ja) 1999-04-06 2006-12-20 富士通株式会社 配線基板及びこれを使用したチップモジュール
US6366468B1 (en) * 2000-04-28 2002-04-02 Hewlett-Packard Company Self-aligned common carrier
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6713860B2 (en) * 2002-02-01 2004-03-30 Intel Corporation Electronic assembly and system with vertically connected capacitors
US20030183934A1 (en) * 2002-03-29 2003-10-02 Barrett Joseph C. Method and apparatus for stacking multiple die in a flip chip semiconductor package
TW550721B (en) * 2002-04-18 2003-09-01 United Test Ct Inc Test fixture for semiconductor package
JP2003324183A (ja) * 2002-05-07 2003-11-14 Mitsubishi Electric Corp 半導体装置
JP2004288834A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
KR20070116097A (ko) * 2005-03-16 2007-12-06 야마하 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법, 및 덮개 프레임
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3659167B2 (ja) * 1999-04-16 2005-06-15 松下電器産業株式会社 モジュール部品とその製造方法
JP2003298234A (ja) * 2002-04-01 2003-10-17 Hitachi Cable Ltd 多層配線板及びその製造方法、ならびに配線基板
JP2009105345A (ja) * 2007-10-25 2009-05-14 Ngk Spark Plug Co Ltd 板状部品内蔵配線基板
JP2009105344A (ja) * 2007-10-25 2009-05-14 Ngk Spark Plug Co Ltd 板状部品内蔵配線基板及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214579A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
CN103369811A (zh) * 2012-03-30 2013-10-23 揖斐电株式会社 电路板及其制造方法
US9565756B2 (en) 2012-03-30 2017-02-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2014067930A (ja) * 2012-09-26 2014-04-17 Ibiden Co Ltd 配線板及びその製造方法
JP2014082334A (ja) * 2012-10-16 2014-05-08 Ibiden Co Ltd 配線板及びその製造方法
JP2014093330A (ja) * 2012-10-31 2014-05-19 Ibiden Co Ltd 配線板及びその製造方法
US9832878B2 (en) 2014-08-06 2017-11-28 Ibiden Co., Ltd. Wiring board with cavity for built-in electronic component and method for manufacturing the same
JP2016201529A (ja) * 2015-04-07 2016-12-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板、その製造方法、及び電子部品モジュール
JP2017202939A (ja) * 2016-05-09 2017-11-16 旭硝子株式会社 ガラス基板の製造方法およびガラス板

Also Published As

Publication number Publication date
JP5267604B2 (ja) 2013-08-21
US20110240357A1 (en) 2011-10-06
US8971053B2 (en) 2015-03-03
US8654538B2 (en) 2014-02-18
US20140133119A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
JP5267604B2 (ja) 配線板及びその製造方法
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
JP5324051B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP3849573B2 (ja) 電子装置
JPH11233678A (ja) Ｉｃパッケージの製造方法
US20070096292A1 (en) Electronic-part built-in substrate and manufacturing method therefor
KR101022912B1 (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP2005310946A (ja) 半導体装置
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2002016173A (ja) 半導体装置
JPWO2007129545A1 (ja) 耐熱性基板内蔵回路配線板
JP2003318327A (ja) プリント配線板および積層パッケージ
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
US8546922B2 (en) Wiring board
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JP2009105344A (ja) 板状部品内蔵配線基板及びその製造方法
JP7211757B2 (ja) 配線基板
JP4196606B2 (ja) 配線板の製造方法
KR101214671B1 (ko) 전자 부품 내장형 인쇄회로기판 및 그 제조 방법
KR101969647B1 (ko) 포스트를 구비한 회로기판 제조방법
JP2013122963A (ja) 配線基板
US8643154B2 (en) Semiconductor mounting device having multiple substrates connected via bumps
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4696368B2 (ja) 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
JP5516619B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Ref document number: 5267604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250