JP2011171640A - 窒化物半導体装置及びその製造方法 - Google Patents

窒化物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011171640A
JP2011171640A JP2010035950A JP2010035950A JP2011171640A JP 2011171640 A JP2011171640 A JP 2011171640A JP 2010035950 A JP2010035950 A JP 2010035950A JP 2010035950 A JP2010035950 A JP 2010035950A JP 2011171640 A JP2011171640 A JP 2011171640A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
recess
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010035950A
Other languages
English (en)
Inventor
Ken Sato
憲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2010035950A priority Critical patent/JP2011171640A/ja
Priority to US13/030,443 priority patent/US8384089B2/en
Publication of JP2011171640A publication Critical patent/JP2011171640A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30617Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)

Abstract

【課題】ノーマリオフ特性が安定的に得られる窒化物半導体装置を提供すること。

【解決手段】基板1と、基板1上に形成され、且つ、ヘテロ接合界面22aを有する窒化物半導体層2と、窒化物半導体層2に形成されたリセス3と、を備える窒化物半導体装置であって、
窒化物半導体層2は、基板1上に形成されたAlx1Inx2Ga1−x1−x2N(0≦x1<1、0≦x2≦1、0≦(x1+x2)≦1)からなるキャリア走行層22と、キャリア走行層22上に形成されたAlyGa1−yN(0<y≦1、x1<y)からなる第1の層231、第1の層231上に形成されたGaNからなる第2の層232、及び、第2の層上に形成されたAlzGa1−zN(0<z≦1、x1<z)からなる第3の層233を有するキャリア供給層23と、を備え、
凹部3は、第3の層233を貫通し、凹部底面31において第2の層232の主面が露出するように形成される。

【選択図】図1

Description

本発明は、窒化物半導体装置及びその製造方法に関する。より詳細には、ノーマリオフ特性を有するFET(電界効果型トランジスタ)及びその製造方法に関する。
近年、GaN(窒化ガリウム)等の窒化物半導体を用いたHEMT(高電子移動度トランジスタ)が、その物性的特徴から高耐圧・高速デバイスとして期待されている。また、HEMTの高速動作を実現させるためには、ゲートバイアスを印加しない状態でソースとドレインとの間に電流が流れない、ノーマリオフ特性の改善が重要である。
図4は、特許文献1に開示される従来技術に係るHEMT110の構造を示す断面図である。特許文献1は、基板101と、バッファ層121と電子走行層122と電子供給層123とからなる窒化物半導体層102と、ソース電極104と、ドレイン電極105と、リセス(凹部)103内に形成されたゲート電極106と、を備えるHEMT110を開示する。特許文献1に開示されるHEMT110において、リセス103は、ドライエッチングにより電子供給層123の一部を薄くすることで形成される。
特開2005−235935号公報
ところで、リセス103の直下に残存する電子供給層123の厚さは、ノーマリオフ特性に大きな影響を与えることが知られている。従来技術のように、リセス103がドライエッチングにより形成される場合、電子供給層123の厚さバラつきに起因する閾値変動が発生しやすく、ノーマリオフ特性を有するHEMTが安定的に得られない。
そこで本発明は、上記の問題に鑑みてなされたものであり、ノーマリオフ特性が安定的に得られる窒化物半導体装置を提供することを目的とする。
上記課題を解決するために本発明に係る窒化物半導体装置は、基板と、前記基板の主面上に形成され、且つ、ヘテロ接合界面を有する窒化物半導体層と、前記窒化物半導体層に形成された凹部と、を備える窒化物半導体装置であって、
前記窒化物半導体層は、前記基板上に形成されたAlx1Inx2Ga1−x1−x2N(0≦x1<1、0≦x2≦1、0≦(x1+x2)≦1)からなるキャリア走行層と、前記キャリア走行層上に形成されたAlyGa1−yN(0<y≦1、x1<y)からなる第1の層、前記第1の層上に形成されたGaNからなる第2の層、及び、前記第2の層上に形成されたAlzGa1−zN(0<y≦1、x1<y)からなる第3の層を有するキャリア供給層と、を備え、
前記凹部は、前記第3の層を貫通し、凹部底面において前記第2の層の主面が露出するように形成されることを特徴とする。

また、上記課題を解決するために本発明に係る窒化物半導体装置の製造方法は、基板と、前記基板の主面上に形成され、且つ、ヘテロ接合界面を有する窒化物半導体層と、前記窒化物半導体層に形成された凹部と、を備える窒化物半導体装置の製造方法であって、
前記基板上にAlx1Inx2Ga1−x1−x2N(0≦x1<1、0≦x2≦1、0≦(x1+x2)≦1)からなるキャリア走行層と、前記キャリア走行層上に形成されたAlyGa1−yN(0<y≦1、x1<y)からなる第1の層、前記第1の層上に形成されたGaNからなる第2の層、及び、前記第2の層上に形成されたAlzGa1−zN(0<z≦1、x1<z)からなる第3の層を有するキャリア供給層と、が順次形成される窒化物半導体層形成工程と、
前記凹部が、前記第3の層を貫通し、凹部底面において前記第2の層の主面が露出するように形成される凹部形成工程と、を備えることを特徴とする。
本発明に係る窒化物半導体装置及びその製造方法によれば、電子供給層の厚さバラつきに起因する閾値変動が抑制されるため、ノーマリオフ特性が安定的に得られ、且つ、ゲートリーク電流が抑制される窒化物半導体装置を提供することができる。
本発明の実施例1に係るHEMT10の構造を示す断面図である。 本発明の実施例1に係るHEMT10の製造方法を示す工程断面図である。 本発明の実施例2に係るHEMT10’の製造方法を示す工程断面図である。 従来技術に係るHEMT110の構造を示す断面図である。
以下、本発明の実施の形態の窒化物半導体装置及びその製造方法を、図面を参照しながら詳細に説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
(窒化物半導体装置の構成)
図1は、本発明の実施例1に係るHEMT10の構造を示す断面図である。
本発明に係る窒化物半導体装置としてのHEMT10は、基板1と、窒化物半導体層2と、リセス(凹部)3と、を備える。
基板1は、例えばSi(シリコン)、SiC(炭化シリコン)、GaN(窒化ガリウム)、又はサファイア等の材料からなる単結晶基板である。本実施例における基板1は、主面1aを有する単結晶Siからなる。
窒化物半導体層2は、基板1の主面1a上にエピタキシャル成長されてなる積層構造を有し、ヘテロ接合界面22aと、その付近に発生する二次元電子ガス層(2DEG)と、を有する。さらに、窒化物半導体層2は、バッファ層21と、キャリア走行層22と、キャリア供給層23と、を備える。
電子走行層22は、バッファ層21上において、例えばノンドープのAlx1Inx2Ga1−x1−x2N(アルミインジウム窒化ガリウム)からなり、3.0〜4.5μmの厚さに形成される。ここで、ノンドープとは、不純物が意図的に添加されないことを意味する。また、x1とx2との和は、0以上1以下の範囲となる数値である。x1は、例えば0以上1未満の範囲にある数値であって、本実施例においては0である。x2は、例えば0以上1以下の範囲にある数値であって、本実施例においては0である。即ち、本実施例における電子走行層22はGaNからなる。
電子供給層23は、電子走行層22よりも大きいバンドギャップを有し、且つ、電子走行層22よりも小さい格子定数を有する。本実施例における電子供給層23は、電子走行層22上に形成され、第1の層231、第2の層232及び第3の層233を備える。電子走行層22を構成する各層は、リセス3の直下における2DEGが消失するように、後述のような組成及び膜厚で構成される。
第2の層232は、第1の層231上に隣接するように、導電型不純物としてSiがドーピングされたn型のGaNで2〜5nmの厚さに形成される。第2の層232は、ノンドープのGaNで形成されても良い。また、本発明において、第2の層232の主面232aは、GaNのc面((0001)面)であることが好ましい。後述するように、リセス3の底面31において、第2の層232の主面232aは露出し、第2の層232はゲート電極6と隣接する。
第3の層233は、第2の層232上に隣接するように、ノンドープのAlzGa1−zNで10〜20nmの厚さに形成される。ここで、zは、例えば0より大きく1以下の範囲にあり、好ましくはy以上の数値であって、0.3以上0.5以下の数値であるが、本実施例においては0.3である。なお、第3の層233上にGaNからなるキャップ層が形成されても良い。また、第3の層233は、窒化物半導体層2におけるリセス3を構成する開孔を有する。
リセス3は、第3の層233を貫通するように形成される。即ち、リセス3の底面31は、第2の層232の主面232aと略同一平面をなし、リセス3の側面32は、開孔側に露出した第3の層233の側面と一致する。リセス3の底面31と電子走行層22との間には、第1の層231と第2の層232とが存在する。キャリア供給層23及びリセス3はこのように形成されるため、リセス3の直下において、2DEGは分断され、HEMT10はノーマリオフ特性を得ることができる。
HEMT10は、さらに、ソース電極4とドレイン電極5とゲート電極6とを備える。ソース電極4は、窒化物半導体層2上に形成され、且つ、2DEGにオーミック接続される。ドレイン電極5は、窒化物半導体層2上において、ソース電極4と互いに離間するように形成され、2DEGにオーミック接続される。ソース電極4及びドレイン電極5は、電子走行層22に隣接されるように形成されても良い。即ち、第1の層231、第2の層232及び第3の層233を貫通する開孔の内部に充填されるように形成されても良い。
ゲート電極6は、窒化物半導体層2上において、ソース電極4とドレイン電極5との間に配設され、リセス3の内部に充填されるように形成される。即ち、本実施例に係るHEMT10におけるゲート電極6は、リセス3の底面31において第2の層232に隣接し、側面32において第3の層233に隣接する。
(窒化物半導体装置の製造方法)
図2は、本発明の実施例1に係るHEMT10の製造方法を示す工程断面図である。
本発明に係る窒化物半導体装置の製造方法は、窒化物半導体層形成工程と、凹部形成工程と、を備える。
まず、図2(a)に示すように、窒化物半導体層2を構成するバッファ層21、電子走行層22、第1の層231、第2の層232及び第3の層233が、単結晶Siからなり主面1aが(100)面である基板1の主面1a上に順次形成される。例えば、基板1が周知のMOCVD(Metal Organic Chemical Vapor Deposition)装置のチャンバ内に配置され、TMA(トリメチルアルミニウム)、TMG(トリメチルガリウム)、NH3(アンモニア)及びSi等を含有するドーパントガスがチャンバ内に適宜供給されることで、窒化物半導体層2がエピタキシャル成長により形成される。本実施例において、バッファ層21の厚さは2μm、電子走行層22の厚さは3.2μm、第1の層231の厚さは5nm、第2の層232の厚さは5nm、第3の層233の厚さは15nmに形成される。前述のような基板1を用いることで、主面232aの結晶面がc面となる第2の層232が容易に得られる。
図2(a)に示される製造工程は、本発明に係る窒化物半導体層形成工程と換言される。
次に、図2(b)に示すように、金属膜41及びレジスト42が第3の層233上に形成される。金属膜41は、均一な厚さを有するTi(チタン)及びAl(アルミニウム)の積層構造からなり、例えば、スパッタリングによって第3の層233上に形成される。詳細には、第3の層233上にTi膜が25nmの厚さに形成され、Ti膜上にAl膜が300nmの厚さに形成される。レジスト42は、金属膜41上において、所定の開孔43を有するように、周知のフォトリソグラフィ及びエッチングによって形成される。金属膜41の一部は、開孔43によって露出される。
次に、図2(c)に示すように、ソース電極4及びドレイン電極5が第3の層233上に形成される。開孔43において露出される金属膜41は、RIE(Reactive Ion Etching)等の異方性エッチングによってパターニングされ、レジスト42が除去されることで、ソース電極4及びドレイン電極5が形成される。金属膜41は、ウェットエッチング或いはリフトオフによってパターニングされても良い。
次に、図2(d)に示すように、マスク44が、第3の層233、ソース電極4及びドレイン電極5を覆うように形成される。マスク44は、SiO2(酸化シリコン)からなり、所定の開孔45を有する。マスク44は、フォトリソグラフィ及びフッ素系ガスを用いた異方性エッチングによって形成される。第3の層233のリセス3が形成される部分は、開孔45によって露出する。
次に、図2(e)に示すように、リセス3が電子供給層23に形成される。リセス3は、第3の層233を貫通し、底面31において、第2の層232の主面232aを露出させるように形成される。リセス3は、ウェットエッチングにより形成される。本実施例におけるウェットエッチングのエッチング液は、GaNやAlGaNのような三族窒化物半導体に対して選択性を有するアルカリ性剤が用いられる。このようなアルカリ性剤として、例えば、TMAH(水酸化トリメチルアンモニウム:(CH3)4NOH)、KOH(水酸化カリウム)及びNaOH(水酸化ナトリウム)のいずれかを含む溶液が用いられるが、本実施例におけるウェットエッチングには、TMAHが用いられる。これらのアルカリ性剤は、三族窒化物半導体のc面に比べて、それ以外の面のエッチングレートが高く、また、AlNのようにAl組成比が高い三族窒化物半導体をエッチングしやすい、という特性を有する。アルカリ性剤は、50〜100℃の温度で用いられることが好ましい。電子供給層23は前述のような積層構造を有するため、Al組成比が高い第3の層233は垂直方向及び水平方向にエッチングされ、Alを含まない第2の層232はエッチングされない。従って、リセス3の底面31は第2の層232の主面232aと一致し、側面32は開孔45の側面よりも後退するように形成される。なお、前述のように、第3の層233上にGaNからなるキャップ層が形成される場合、ウェットエッチングの前にCl(塩素)系ガスによるRIEが施され、キャップ層に開孔が形成されることが好ましい。
図2(d)及び(e)に示される製造工程は、本発明に係る凹部形成工程と換言される。
次に、図2(f)に示すように、リセス3が形成された後、マスク44が除去され、レジスト46が第3の層233、ソース電極4及びドレイン電極5を覆うように形成される。レジスト46は、所定の開孔47を有し、レジスト42と同様に、フォトリソグラフィ及びエッチングによって形成される。リセス3とその周辺における第3の層233の一部は、開孔47によって露出する。
次に、図2(g)に示すように、金属膜48が、第2の層232、第3の層233及びレジスト46を覆うように形成される。金属膜48は、均一な厚さを有するNi(ニッケル)及びAu(金)の積層構造からなり、例えば、スパッタリングによって形成される。詳細には、第2の層232、第3の層233及びマスク46上にNi膜が30nmの厚さに形成され、Ni膜上にAu膜が300nmの厚さに形成される。その後、レジスト46とともにレジスト46上の金属膜が除去される。即ち、ゲート電極6はリフトオフにより形成され、図1に示されるHEMT10が得られる。
本実施例に係る窒化物半導体装置は、Alx1Inx2Ga1−x1−x2N(0≦x1<1、0≦x2≦1、0≦(x1+x2)≦1)からなるキャリア走行層22と、キャリア走行層22上に形成されたAlyGa1−yN(0<y≦1、x1<y)からなる第1の層231と、第1の層231上に形成されたGaNからなる第2の層232と、第2の層232上に形成されたAlzGa1−zN(0<z≦1、x1<z)からなる第3の層233と、を有するキャリア供給層23と、を備え、さらに、第1の層231を貫通し、第2の層232の主面232aを露出させるように形成されるリセス3を備える。
リセス3の底面とキャリア走行層との間に存在する電子供給層23の厚さは、エッチングよりもMOCVDの条件に強く依存する。即ち、電子供給層23の組成及び厚さは精度良く形成されるため、電子供給層23の厚さバラつきに起因するHEMTの閾値変動が抑制される。従って、ノーマリオフ特性を有するHEMTが安定的に得られる。
また、リセス3は、凹部形成工程において、アルカリ性剤を用いたウェットエッチングにより形成される。第2の層232の主面232aはGaNのc面であるため、凹部3の底面31にはウェットエッチングによる結晶欠陥等のダメージが発生しにくい。従って、HEMT10の動作時、ゲート電極6を介して流れるリーク電流が抑制され、低損失な窒化物半導体装置が得られる
第1の層231及び第3の層233は、電子走行層22とよりも高いAl組成比を有するため、リセス3の直下以外の2DEGのキャリア濃度を高めることができる。従って、HEMT10のオン抵抗が低減され、低損失な窒化物半導体装置が得られる。
図3は、本発明の実施例2に係るHEMT10’の製造方法を示す工程断面図である。
本実施例に係る窒化物半導体装置の製造方法は、窒化物半導体層形成工程と、改質領域形成工程と、凹部形成工程と、を備える。
まず、実施例1に係る窒化物半導体装置の製造方法と同様の工程を経て、図2(d)に示す構造が得られる。即ち、基板1と、基板1上に形成されたバッファ層21、キャリア走行層22、及びキャリア供給層23を有する窒化物半導体層2と、キャリア供給層23を構成する第3の層233上に形成されたソース電極4及びドレイン電極5と、所定の開孔45を有するマスク44と、が得られる。
次に、図3(a)に示すように、改質領域233’が、開孔45によって露出された第3の層233の表面付近に形成される。改質領域233’は、第3の層233に結晶欠陥が多く導入された領域であり、図中の矢印で示すように、マスク44上からRIEを施すことで得られる。なお、改質領域形成工程におけるRIEの目的は、第3の層233をエッチングすることではないため、Cl系ではなくN2(窒素)又はAr(アルゴン)等の不活性ガスが用いられることが好ましい。また、RIEに替わって、N2又はAr等のイオン注入を施すことで、改質領域233’が形成されても良い。
図3(a)に示される製造工程は、本発明に係る改質領域形成工程と換言される。
次に、図3(b)に示すようにリセス3’が電子供給層23に形成される。リセス3’は、実施例1におけるリセス3と同様に、TMAHを用いたウェットエッチングにより形成され、第3の層233及び改質領域233’を貫通し、底面31において、第2の層232の主面232aを露出させるように形成される。但し、キャリア供給層23に形成された改質領域233’は、第2の層232よりもさらにエッチングされやすいため、エッチングに要する処理時間は実施例1に係る凹部形成工程よりも短縮される。さらに、処理時間が短いため、リセス3’の側面32’は、実施例1におけるリセス3の側面32よりも後退幅が縮小され、リセスの直下において2DEGが分断される領域を狭く形成することが可能となる。
次に、図3(c)に示すように本実施例に係る窒化物半導体装置としてのHEMT10’が得られる。ゲート電極6’は、実施例1におけるゲート電極6と同様に、図2(f)及び(g)に示されるリフトオフ法により形成される。但し、凹部形成工程におけるリセス3’の側面32’の後退幅が小さいため、ゲート電極と第2の層との接触面積が実施例1に係るHEMT10よりも小さくなる。
前述のように構成された本実施例に係る窒化物半導体装置の製造方法によって得られる効果について説明する。
本実施例に係る窒化物半導体装置の製造方法は、改質領域形成工程を備える。結晶欠陥等のダメージを多く含む改質領域233’が、ウェットエッチングに用いられるマスクと同一のマスクによって、第3の層233に形成されるため、ウェットエッチングの処理時間が短縮される。即ち、第3の層233が水平方向にエッチングされる時間が短縮され、リセス3’の開孔幅が縮小されるため、図中のLgで示されるHEMT10’のゲート長が短くなる。従って、本実施例に係る窒化物半導体装置の製造方法によれば、実施例1に係る窒化物半導体装置の製造方法と同様の効果が得られる他、HEMT10’の高周波特性が改善されるとともに、ゲート構造が微細化される。
(変形例)
以上、本発明の実施例の一例について説明したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。また、リセスを備える半導体素子として、例えば、二次元ホールガス層をチャネルとするHEMTの他、MOS(Metal Oxide Semiconductor)FET、SBD或いはこれらの複合素子が形成されても良い。
1 基板
2 窒化物半導体層
3 リセス
4 ソース電極
5 ドレイン電極
6 ゲート電極
21 バッファ層
22 キャリア走行層
23 キャリア供給層
31 リセス3の底面
32 リセス3の側面
231 第1の層
232 第2の層
233 第3の層

Claims (8)

  1. 基板と、前記基板の主面上に形成され、且つ、ヘテロ接合界面を有する窒化物半導体層と、前記窒化物半導体層に形成された凹部と、を備える窒化物半導体装置の製造方法であって、
    前記基板上にAlx1Inx2Ga1−x1−x2N(0≦x1<1、0≦x2≦1、0≦(x1+x2)≦1)からなるキャリア走行層と、前記キャリア走行層上に形成されたAlyGa1−yN(0<y≦1、x1<y)からなる第1の層、前記第1の層上に形成されたGaNからなる第2の層、及び、前記第2の層上に形成されたAlzGa1−zN(0<z≦1、x1<z)からなる第3の層を有するキャリア供給層と、が順次形成される窒化物半導体層形成工程と、
    前記凹部が、前記第3の層を貫通し、凹部底面において前記第2の層の主面が露出するように形成される凹部形成工程と、を備えることを特徴とする窒化物半導体装置の製造方法。
  2. 前記凹部形成工程が、アルカリ性剤を用いて第3の層をウェットエッチングする工程を備えることを特徴とする請求項1に記載の窒化物半導体装置の製造方法。
  3. 前記アルカリ性剤が、水酸化トリメチルアンモニウム、水酸化カリウム及び水酸化ナトリウムのいずれかを含む溶液であることを特徴とする請求項2に記載の窒化物半導体装置の製造方法。
  4. 前記凹部形成工程を行う前に前記第3の層に結晶欠陥が導入される改質領域形成工程を備えることを特徴とする請求項1乃至3のいずれか1項に記載の窒化物半導体装置の製造方法。
  5. 前記第3の層が、AlzGa1−zN(0<z≦1、y<z)からなることを特徴とする請求項1乃至4のいずれか1項に記載の窒化物半導体装置の製造方法。
  6. 基板と、前記基板の主面上に形成され、且つ、ヘテロ接合界面を有する窒化物半導体層と、前記窒化物半導体層に形成された凹部と、を備える窒化物半導体装置であって、
    前記窒化物半導体層は、前記基板上に形成されたAlx1Inx2Ga1−x1−x2N(0≦x1<1、0≦x2≦1、0≦(x1+x2)≦1)からなるキャリア走行層と、前記キャリア走行層上に形成されたAlyGa1−yN(0<y≦1、x1<y)からなる第1の層、前記第1の層上に形成されたGaNからなる第2の層、及び、前記第2の層上に形成されたAlzGa1−zN(0<z≦1、x1<z)からなる第3の層を有するキャリア供給層と、を備え、
    前記凹部は、前記第3の層を貫通し、凹部底面において前記第2の層の主面が露出するように形成されることを特徴とする窒化物半導体装置。
  7. 前記凹部は、アルカリ性剤を用いたウェットエッチングにより形成されることを特徴とする請求項6に記載の窒化物半導体装置。
  8. 前記アルカリ性剤が、水酸化トリメチルアンモニウム、水酸化カリウム及び水酸化ナトリウムのいずれかを含む溶液であることを特徴とする請求項7に記載の窒化物半導体装置。
JP2010035950A 2010-02-22 2010-02-22 窒化物半導体装置及びその製造方法 Pending JP2011171640A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010035950A JP2011171640A (ja) 2010-02-22 2010-02-22 窒化物半導体装置及びその製造方法
US13/030,443 US8384089B2 (en) 2010-02-22 2011-02-18 Nitride semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010035950A JP2011171640A (ja) 2010-02-22 2010-02-22 窒化物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011171640A true JP2011171640A (ja) 2011-09-01

Family

ID=44475763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010035950A Pending JP2011171640A (ja) 2010-02-22 2010-02-22 窒化物半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8384089B2 (ja)
JP (1) JP2011171640A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015524167A (ja) * 2012-06-01 2015-08-20 コーニンクレッカ フィリップス エヌ ヴェ Led表面の粗面仕上げにおける特徴サイズ及び形状制御を用いる光抽出の改良
WO2021020041A1 (ja) * 2019-07-30 2021-02-04 株式会社サイオクス 構造体の製造方法
WO2021020040A1 (ja) * 2019-07-30 2021-02-04 株式会社サイオクス 構造体の製造方法および構造体
WO2021246227A1 (ja) * 2020-06-01 2021-12-09 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法
TWI829719B (zh) * 2018-07-19 2024-01-21 日商邦德科技股份有限公司 基板接合裝置
TWI843876B (zh) 2019-07-30 2024-06-01 日商住友化學股份有限公司 結構體的製造方法及結構體

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569799B2 (en) * 2011-12-20 2013-10-29 Infineon Technologies Austria Ag III-V semiconductor devices with buried contacts
CN111524958B (zh) 2019-02-01 2023-05-02 联华电子股份有限公司 一种高电子迁移率晶体管
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233385A (ja) * 1997-02-20 1998-09-02 Sharp Corp 窒化物半導体のエッチング方法
JP2002359256A (ja) * 2001-05-31 2002-12-13 Fujitsu Ltd 電界効果型化合物半導体装置
JP2005183551A (ja) * 2003-12-17 2005-07-07 Nec Corp 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2005203544A (ja) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp 窒化物半導体装置とその製造方法
JP2007067240A (ja) * 2005-08-31 2007-03-15 Toshiba Corp 窒化物系半導体装置
JP2013500582A (ja) * 2009-07-24 2013-01-07 トライクイント・セミコンダクター・インコーポレイテッド エンハンスメント型窒化ガリウム高電子移動度トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4220683B2 (ja) * 2001-03-27 2009-02-04 パナソニック株式会社 半導体装置
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
JP4728582B2 (ja) 2004-02-18 2011-07-20 古河電気工業株式会社 高電子移動度トランジスタ
US7229903B2 (en) * 2004-08-25 2007-06-12 Freescale Semiconductor, Inc. Recessed semiconductor device
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US8680580B2 (en) * 2007-11-19 2014-03-25 Renesas Electronics Corporation Field effect transistor and process for manufacturing same
JP2010103425A (ja) * 2008-10-27 2010-05-06 Sanken Electric Co Ltd 窒化物半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233385A (ja) * 1997-02-20 1998-09-02 Sharp Corp 窒化物半導体のエッチング方法
JP2002359256A (ja) * 2001-05-31 2002-12-13 Fujitsu Ltd 電界効果型化合物半導体装置
JP2005183551A (ja) * 2003-12-17 2005-07-07 Nec Corp 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2005203544A (ja) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp 窒化物半導体装置とその製造方法
JP2007067240A (ja) * 2005-08-31 2007-03-15 Toshiba Corp 窒化物系半導体装置
JP2013500582A (ja) * 2009-07-24 2013-01-07 トライクイント・セミコンダクター・インコーポレイテッド エンハンスメント型窒化ガリウム高電子移動度トランジスタ

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015524167A (ja) * 2012-06-01 2015-08-20 コーニンクレッカ フィリップス エヌ ヴェ Led表面の粗面仕上げにおける特徴サイズ及び形状制御を用いる光抽出の改良
TWI829719B (zh) * 2018-07-19 2024-01-21 日商邦德科技股份有限公司 基板接合裝置
JP7261685B2 (ja) 2019-07-30 2023-04-20 住友化学株式会社 構造体の製造方法
JP2021022704A (ja) * 2019-07-30 2021-02-18 株式会社サイオクス 構造体の製造方法
JP2021022703A (ja) * 2019-07-30 2021-02-18 株式会社サイオクス 構造体の製造方法および構造体
JP7261684B2 (ja) 2019-07-30 2023-04-20 住友化学株式会社 構造体の製造方法
WO2021020040A1 (ja) * 2019-07-30 2021-02-04 株式会社サイオクス 構造体の製造方法および構造体
WO2021020041A1 (ja) * 2019-07-30 2021-02-04 株式会社サイオクス 構造体の製造方法
TWI830933B (zh) * 2019-07-30 2024-02-01 日商住友化學股份有限公司 結構體的製造方法
TWI843876B (zh) 2019-07-30 2024-06-01 日商住友化學股份有限公司 結構體的製造方法及結構體
WO2021246227A1 (ja) * 2020-06-01 2021-12-09 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法
JP7057473B1 (ja) * 2020-06-01 2022-04-19 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法
CN114521293A (zh) * 2020-06-01 2022-05-20 新唐科技日本株式会社 半导体装置及半导体装置的制造方法
US11876120B2 (en) 2020-06-01 2024-01-16 Nuvoton Technology Corporation Japan Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US8384089B2 (en) 2013-02-26
US20110204379A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
US10157994B2 (en) High electron mobility transistor and method of forming the same
US10325910B2 (en) Semiconductor device containing HEMT and MISFET and method of forming the same
US9748372B2 (en) Semiconductor structure and method of forming the same
US9236465B2 (en) High electron mobility transistor and method of forming the same
JP5071377B2 (ja) 化合物半導体装置及びその製造方法
JP5785153B2 (ja) 補償型ゲートmisfet及びその製造方法
US8399911B2 (en) Enhancement mode field effect device and the method of production thereof
JP2011171640A (ja) 窒化物半導体装置及びその製造方法
US8624296B1 (en) High electron mobility transistor including an embedded flourine region
US8748942B2 (en) High electron mobility transistor and method of forming the same
US9941398B2 (en) High-electron-mobility transistor (HEMT) capable of protecting a III-V compound layer
JP2009099691A (ja) 電界効果半導体装置の製造方法
JP2013004924A (ja) 半導体装置
US10720506B1 (en) Method of manufacturing gate structure for gallium nitride high electron mobility transistor
CN103050511B (zh) 半导体结构及形成半导体结构的方法
JP5183975B2 (ja) エンハンスモード電界効果デバイスおよびその製造方法
US10141438B2 (en) Semiconductor structure and manufacturing method thereof
JP2008072083A (ja) 窒化物半導体デバイス及びその作製方法
US20210193824A1 (en) High electron mobility transistor
US20190378897A1 (en) Method for manufacturing semiconductor device
CN107046053B (zh) 半导体结构及其制造方法
JPWO2020170318A1 (ja) 半導体装置、および、半導体装置の製造方法
TW202107702A (zh) 增強型高電子遷移率電晶體元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140811