JP2011166683A - ゲート駆動回路及びそれを備えた電圧変換回路、並びにゲート駆動回路の制御方法 - Google Patents
ゲート駆動回路及びそれを備えた電圧変換回路、並びにゲート駆動回路の制御方法 Download PDFInfo
- Publication number
- JP2011166683A JP2011166683A JP2010030381A JP2010030381A JP2011166683A JP 2011166683 A JP2011166683 A JP 2011166683A JP 2010030381 A JP2010030381 A JP 2010030381A JP 2010030381 A JP2010030381 A JP 2010030381A JP 2011166683 A JP2011166683 A JP 2011166683A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- mos transistor
- switch
- drive circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】電源と出力との間に接続されたMOSトランジスタにおいても、MOSトランジスタ駆動時のゲートの放電エネルギーを電源に回生させて、ゲート駆動回路の消費電力を低減することが可能なゲート駆動回路を提供する。
【解決手段】ゲート駆動回路は、第1電源VCC1と出力OUTとの間に接続されたMOSトランジスタQ1のゲートHVGに所定電圧を付与可能なH側駆動回路DHと、スイッチS1〜S3と、インダクタL1と、ダイオードD1と、制御部CLとを備える。制御部CLは、H側駆動回路DによりMOSトランジスタQ1のゲートに所定電圧が付与されるときは、スイッチS1,S2,S3の全てをオフとし、MOSトランジスタQ1のゲートHVGへの所定電圧の付与が解除されたときに、スイッチS1,S3をオンとし、MOSトランジスタQ1のゲートHVGの電圧がローレベルに達した後、スイッチS2をオンとするとともに、スイッチS3をオフとする。
【選択図】図1
【解決手段】ゲート駆動回路は、第1電源VCC1と出力OUTとの間に接続されたMOSトランジスタQ1のゲートHVGに所定電圧を付与可能なH側駆動回路DHと、スイッチS1〜S3と、インダクタL1と、ダイオードD1と、制御部CLとを備える。制御部CLは、H側駆動回路DによりMOSトランジスタQ1のゲートに所定電圧が付与されるときは、スイッチS1,S2,S3の全てをオフとし、MOSトランジスタQ1のゲートHVGへの所定電圧の付与が解除されたときに、スイッチS1,S3をオンとし、MOSトランジスタQ1のゲートHVGの電圧がローレベルに達した後、スイッチS2をオンとするとともに、スイッチS3をオフとする。
【選択図】図1
Description
本発明は、MOSトランジスタのゲートを駆動するゲート駆動回路及びそれを備えた電圧変換回路、並びにゲート駆動回路の制御方法に関する。
MOSトランジスタのゲートを駆動するゲート駆動回路には、特許文献1や非特許文献1に記載のように種々の目的でインダクタが設けられることがある。
例えば、非特許文献1には、インダクタを利用して、MOSトランジスタ駆動時のゲートの放電エネルギーを電源に回生させ、ゲート駆動回路の消費電力を低減することを可能としたものが開示されている。
ここで、上記非特許文献1に記載のゲート駆動回路の駆動対象のMOSトランジスタは、ソースがグランドに接続された構成とされている。ゲート駆動回路としては、電源とグランド間に2個のMOSトランジスタが直列に接続され、MOSトランジスタ同士の接続ノードに出力が設けられたものも存在するが、非特許文献1に記載の技術は、ソースがグランドに接続されていないMOSトランジスタ、換言すれば電源と出力との間に接続されたMOSトランジスタについては、適用することができない。
本発明は、上述した問題を考慮してなされたものであって、電源と出力との間に接続されたMOSトランジスタにおいても、MOSトランジスタ駆動時のゲートの放電エネルギーを電源に回生させて、ゲート駆動回路の消費電力を低減することが可能なゲート駆動回路及びそれを備えた電圧変換回路、並びにゲート駆動回路の制御方法を提供することを目的とする。
第1の態様において、MOSトランジスタのゲートを駆動するゲート駆動回路が提供される。このゲート駆動回路は、前記MOSトランジスタのゲートに所定電圧を付与可能な電圧付与手段と、前記MOSトランジスタのゲートとグランドとの間に直列に接続された第1のスイッチ及び第2のスイッチと、前記第1のスイッチと前記第2のスイッチとの接続ノードとグランドとの間に直列に接続されたインダクタ及び第3のスイッチと、前記インダクタと前記第3のスイッチとの接続ノードと第1電源との間に該接続ノードから第1電源の方向に電流が流れるように接続されたダイオードと、前記第1、第2、第3スイッチを制御する制御手段とを備え、前記制御手段は、前記電圧付与手段により前記MOSトランジスタのゲートに所定電圧が付与されるときは、前記第1、第2、第3スイッチの全てをオフとし、前記MOSトランジスタのゲートへの所定電圧の付与が解除されたときに、前記第1、第3スイッチをオンとし、前記MOSトランジスタのゲートの電圧がローレベルに達した後、前記第2スイッチをオンとするとともに、前記第3スイッチをオフとする。
第1の態様によれば、前記電圧付与手段により前記MOSトランジスタのゲートに所定電圧が付与されるときは、前記第1、第2、第3スイッチの全てがオフとされる。これにより、前記MOSトランジスタのゲートが接地電圧とならず、前記電圧付与手段により所定電圧が付与される。また、前記MOSトランジスタのゲートへの所定電圧の付与が解除されたときには、前記第1、第3スイッチがオンとなるので、ゲートの電荷が第1スイッチ、インダクタ、第2スイッチを介してグランドに流れ、ゲートの電圧が低下する。このとき、インダクタに磁気エネルギーが蓄えられる。そして、前記MOSトランジスタのゲートの電圧がローレベルに達した後、前記第3スイッチがオフとなるとともに、前記第2スイッチがオンとなるので、インダクタに蓄えられたエネルギーによる電流が第2スイッチ及びダイオードを介して第1電源に回生することとなる。
第2の態様において、MOSトランジスタの駆動を制御することにより電圧変換を行う電圧変換回路であって、前記MOSトランジスタの駆動を制御するゲート駆動回路として前記第1の態様のゲート駆動回路を備えた電圧変換回路が提供される。
また、第3の態様において、MOSトランジスタのゲートを駆動するゲード駆動回路の制御方法が提供される。ゲート駆動回路は、前記MOSトランジスタのゲートに所定電圧を付与可能な電圧付与手段と、前記MOSトランジスタのゲートとグランドとの間に直列に接続された第1のスイッチ及び第2のスイッチと、前記第1のスイッチと前記第2のスイッチとの接続ノードとグランドとの間に直列に接続されたインダクタ及び第3のスイッチと、前記インダクタと前記第3のスイッチとの接続ノードと第1電源との間に該接続ノードから第1電源の方向に電流が流れるように接続されたダイオードとを備え、前記第1、第2、第3スイッチを制御する制御方法は、前記電圧付与手段により前記MOSトランジスタのゲートに所定電圧が付与されるときは、前記第1、第2、第3スイッチの全てをオフとし、前記MOSトランジスタのゲートへの所定電圧の付与が解除されたときに、前記第1、第3スイッチをオンとし、前記MOSトランジスタのゲートの電圧がローレベルに達した後、前記第2スイッチをオンとするとともに、前記第3スイッチをオフとする。
第3の態様によれば、第1の態様同様の作用が得られる。
本発明によれば、電源と出力との間に接続されたMOSトランジスタにおいても、MOSトランジスタ駆動時のMOSトランジスタのゲートの放電エネルギーを第1電源に回生することができる。これにより、ゲート駆動回路の消費電力を低減することができる。特に、電源(第2電源)と出力との間にMOSトランジスタが接続されており、このMOSトランジスタのゲートに対するハイレベルのゲート信号が高電圧の場合には、多くのゲート放電エネルギーを第1電源に回生することができ、大きな効果が得られる。また、出力とグランドとの間にゲートが接続されている場合においても、ゲートを高周波で駆動したときには、多くのゲート放電エネルギーを第1電源に回生することができ、大きな効果が得られる。さらに、電圧変換回路の消費電力を低減することができるという効果も得られる。
以下、図面を参照して、本発明の実施形態を詳細に説明する。
(第1の実施形態)
1.構成
図1は、本発明の実施形態のゲート駆動回路の回路図である。このゲート駆動回路には第1電源VCC1(特許請求の範囲の第2電源に対応する)と第2電源VCC2(特許請求の範囲の第1電源に対応する)の2つの電源が与えられている。第1電源VCC1とグランド間には2つのNchMOSトランジスタQ1,Q2が直列に接続されている。トランジスタQ1とQ2の接続ノードに出力OUTが接続されている。第1電源VCC1側のトランジスタQ1のゲートHVGとインダクタL1の間にはスイッチS1が接続されている。インダクタL1とスイッチS1の接続ノードN1とグランドの間にはスイッチS2が接続されている。インダクタL1のもう一方の接続ノードN2には、第2電源VCC2との間にダイオードD1が,グランドとの間にスイッチS3が、接続されている。スイッチS1、S2,S3はそれぞれボディダイオードBDiを有している。また第1電源VCC1側のトランジスタQ1のゲートHVGには、ゲートHVGをハイレベルに駆動するH側駆動回路DHが接続されている。グランド側のトランジスタQ2のゲートLVGには、ゲートLVGをハイレベルまたはローレベルに駆動するH/L駆動回路DHLが接続されている。第1電源VCC1は出力OUTにハイレベルを与えるための電源であり、第2電源VCC2と同じか第2電源VCC2より大きな値を取る。第2電源VCC2はH側駆動回路DHとH/L側駆動回路DHLの電源である。また、本ゲート駆動回路は、前記各スイッチS1〜S3、H側駆動回路DH、及びH/L側駆動回路DHLを後述するように動作制御する制御部CLを有している。
1.構成
図1は、本発明の実施形態のゲート駆動回路の回路図である。このゲート駆動回路には第1電源VCC1(特許請求の範囲の第2電源に対応する)と第2電源VCC2(特許請求の範囲の第1電源に対応する)の2つの電源が与えられている。第1電源VCC1とグランド間には2つのNchMOSトランジスタQ1,Q2が直列に接続されている。トランジスタQ1とQ2の接続ノードに出力OUTが接続されている。第1電源VCC1側のトランジスタQ1のゲートHVGとインダクタL1の間にはスイッチS1が接続されている。インダクタL1とスイッチS1の接続ノードN1とグランドの間にはスイッチS2が接続されている。インダクタL1のもう一方の接続ノードN2には、第2電源VCC2との間にダイオードD1が,グランドとの間にスイッチS3が、接続されている。スイッチS1、S2,S3はそれぞれボディダイオードBDiを有している。また第1電源VCC1側のトランジスタQ1のゲートHVGには、ゲートHVGをハイレベルに駆動するH側駆動回路DHが接続されている。グランド側のトランジスタQ2のゲートLVGには、ゲートLVGをハイレベルまたはローレベルに駆動するH/L駆動回路DHLが接続されている。第1電源VCC1は出力OUTにハイレベルを与えるための電源であり、第2電源VCC2と同じか第2電源VCC2より大きな値を取る。第2電源VCC2はH側駆動回路DHとH/L側駆動回路DHLの電源である。また、本ゲート駆動回路は、前記各スイッチS1〜S3、H側駆動回路DH、及びH/L側駆動回路DHLを後述するように動作制御する制御部CLを有している。
図2はH側駆動回路DHの一例を示す回路図である。SG1は図3のスイッチS1に流れる信号と同相の信号であり、SG1のハイレベルは第1電源VCC1、ローレベルは接地電圧である。SG1はS1を入力とするレベルシフト回路(公知であり図示しない)により生成される。
2.動作
図3はゲート駆動回路の動作を示すタイミングチャートである。図3の時刻t0の時点で、スイッチS1,S2,S3はすべてオフしており、トランジスタQ1のゲートHVGはH側駆動回路HDからハイレベルが与えられている。トランジスタQ2のゲートLVGはH/L側駆動回路HDLからローレベル(接地電圧レベル)が与えられている。図4に時刻t1−t2における動作状態を示す。時刻t1でH側駆動回路DHがオフし、スイッチS1とS3がオンする。これにより、ゲートHVGの電荷がインダクタL1に流れてインダクタL1に磁気エネルギーが蓄えられるとともに、トランジスタQ1のゲートHVGの電圧が低下し始める。図5に時刻t2−t3における動作状態を示す。ゲートHVGの電圧がローレベルまで低下したタイミングt2でスイッチS2がオンして、ゲートHVGの電圧がローレベルで固定される。接続ノードN1からインダクタL1に流れ込む電流は、スイッチS2を介して供給される。図6に時刻t3以降における動作状態を示す。時刻t3でスイッチS3がオフすると接続ノードN2の電圧が上昇し、インダクタL1を流れる電流はダイオードD1を経て第2電源VCC2へと向かう。同時にトランジスタQ2のゲートLVGの電圧の立ち上げを始める。インダクタL1のエネルギーが残っていて接続ノードN2の電圧が“第2電源VCC2の電圧+ダイオードD1の順方向電圧(VF)“にクランプされている間は第2電源VCC2に電流が流れる。H/L側駆動回路DHLにより時刻t4でトランジスタQ2のゲートLVGがハイレベルに達している。
図3はゲート駆動回路の動作を示すタイミングチャートである。図3の時刻t0の時点で、スイッチS1,S2,S3はすべてオフしており、トランジスタQ1のゲートHVGはH側駆動回路HDからハイレベルが与えられている。トランジスタQ2のゲートLVGはH/L側駆動回路HDLからローレベル(接地電圧レベル)が与えられている。図4に時刻t1−t2における動作状態を示す。時刻t1でH側駆動回路DHがオフし、スイッチS1とS3がオンする。これにより、ゲートHVGの電荷がインダクタL1に流れてインダクタL1に磁気エネルギーが蓄えられるとともに、トランジスタQ1のゲートHVGの電圧が低下し始める。図5に時刻t2−t3における動作状態を示す。ゲートHVGの電圧がローレベルまで低下したタイミングt2でスイッチS2がオンして、ゲートHVGの電圧がローレベルで固定される。接続ノードN1からインダクタL1に流れ込む電流は、スイッチS2を介して供給される。図6に時刻t3以降における動作状態を示す。時刻t3でスイッチS3がオフすると接続ノードN2の電圧が上昇し、インダクタL1を流れる電流はダイオードD1を経て第2電源VCC2へと向かう。同時にトランジスタQ2のゲートLVGの電圧の立ち上げを始める。インダクタL1のエネルギーが残っていて接続ノードN2の電圧が“第2電源VCC2の電圧+ダイオードD1の順方向電圧(VF)“にクランプされている間は第2電源VCC2に電流が流れる。H/L側駆動回路DHLにより時刻t4でトランジスタQ2のゲートLVGがハイレベルに達している。
3.まとめ
本実施形態においては、第1電源VCC1と出力OUTとの間に接続されたMOSトランジスタQ1のゲートHVGを駆動するゲート駆動回路は、MOSトランジスタQ1のゲートに所定電圧を付与可能なH側駆動回路DHと、MOSトランジスタQ1のゲートHVGとグランドとの間に直列に接続された第1のスイッチS1及び第2のスイッチS2と、第1のスイッチS1と第2のスイッチS2との接続ノードN1とグランドとの間に直列に接続されたインダクタL1及び第3のスイッチS3と、インダクタL1と第3のスイッチS3との接続ノードN2と第2電源VCC2との間に該接続ノードN2から第2電源VCC2の方向に電流が流れるように接続されたダイオードD1と、第1、第2、第3スイッチS1,S2,S3を制御する制御部CLとを備える。制御部CLは、H側駆動回路DによりMOSトランジスタQ1のゲートHVGに所定電圧が付与されるときは、第1、第2、第3スイッチS1,S2,S3の全てをオフとし、MOSトランジスタQ1のゲートHVGへの所定電圧の付与が解除されたときに、第1、第3スイッチS1,S3をオンとし、MOSトランジスタQ1のゲートHVGの電圧がローレベルに達した後、第2スイッチS2をオンとするとともに、第3スイッチS3をオフとする。
本実施形態においては、第1電源VCC1と出力OUTとの間に接続されたMOSトランジスタQ1のゲートHVGを駆動するゲート駆動回路は、MOSトランジスタQ1のゲートに所定電圧を付与可能なH側駆動回路DHと、MOSトランジスタQ1のゲートHVGとグランドとの間に直列に接続された第1のスイッチS1及び第2のスイッチS2と、第1のスイッチS1と第2のスイッチS2との接続ノードN1とグランドとの間に直列に接続されたインダクタL1及び第3のスイッチS3と、インダクタL1と第3のスイッチS3との接続ノードN2と第2電源VCC2との間に該接続ノードN2から第2電源VCC2の方向に電流が流れるように接続されたダイオードD1と、第1、第2、第3スイッチS1,S2,S3を制御する制御部CLとを備える。制御部CLは、H側駆動回路DによりMOSトランジスタQ1のゲートHVGに所定電圧が付与されるときは、第1、第2、第3スイッチS1,S2,S3の全てをオフとし、MOSトランジスタQ1のゲートHVGへの所定電圧の付与が解除されたときに、第1、第3スイッチS1,S3をオンとし、MOSトランジスタQ1のゲートHVGの電圧がローレベルに達した後、第2スイッチS2をオンとするとともに、第3スイッチS3をオフとする。
このような構成によれば、第1電源VCC1と出力OUTとの間に接続されたMOSトランジスタQ1においても、MOSトランジスタQ1駆動時のゲートの放電エネルギーを、グランドに捨ててしまわずに、第2電源VCC2に回生することができる。これにより、ゲート駆動回路の消費電力を低減することができる。特に、MOSトランジスタQ1のゲートHVGに対するゲート信号のハイレベルが高電圧の場合に、多くのゲート放電エネルギーが第2電源VCC2に回生されることとなり、大きな効果が得られる。
4.その他の実施の形態
上記実施形態においては、第1電源VCC1と出力OUTとの間に接続されたMOSトランジスタQ1に本発明のゲート駆動回路を適用した。しかし、本発明は、ソースがグランドに接続されたMOSトランジスタQ2、すなわち出力OUTとグランドとの間に接続されたMOSトランジスタQ2にも適用可能である。その場合のゲート駆動回路としては前述のものを利用することができる。特に、MOSトランジスタQ2のゲートLVGを高周波で駆動したときに、多くのゲート放電エネルギーが第2電源VCC2に回生されることとなり、大きな効果が得られる。
上記実施形態においては、第1電源VCC1と出力OUTとの間に接続されたMOSトランジスタQ1に本発明のゲート駆動回路を適用した。しかし、本発明は、ソースがグランドに接続されたMOSトランジスタQ2、すなわち出力OUTとグランドとの間に接続されたMOSトランジスタQ2にも適用可能である。その場合のゲート駆動回路としては前述のものを利用することができる。特に、MOSトランジスタQ2のゲートLVGを高周波で駆動したときに、多くのゲート放電エネルギーが第2電源VCC2に回生されることとなり、大きな効果が得られる。
前記実施形態のゲート駆動回路は、スイッチング素子を備えたAC/DCコンバータ(整流装置)、DC/ACコンバータ(インバータ)、DC/DCコンバータ等の電圧変換回路に適用することができる。図7は、AC/DCコンバータ100の回路図であり、このAC/DCコンバータ100のスイッチング素子F(MOSトランジスタ)の駆動回路200として前記実施形態のゲート駆動回路を適用している。AC/DCコンバータ100のゲート駆動回路200に前記実施形態のゲート駆動回路を適用することにより、AC/DCコンバータ100において、スイッチング素子F(MOSトランジスタ)駆動時のゲートの放電エネルギーを電源に回生させて、ゲート駆動回路200の消費電力を低減することが可能となる。つまり、AC/DCコンバータ100の消費電力を低減することができる。
CL 制御部
D1 ダイオード
L1 インダクタンス
Q1 MOSトランジスタ(第1電源と出力との間に接続されたMOSトランジスタ)
Q2 MOSトランジスタ(出力とグランドとの間に接続されたMOSトランジスタ)
S1 第1のスイッチ
S2 第2のスイッチ
S3 第3のスイッチ
VCC1 第1電源(特許請求の範囲の第2電源)
VCC2 第2電源(特許請求の範囲の第1電源)
D1 ダイオード
L1 インダクタンス
Q1 MOSトランジスタ(第1電源と出力との間に接続されたMOSトランジスタ)
Q2 MOSトランジスタ(出力とグランドとの間に接続されたMOSトランジスタ)
S1 第1のスイッチ
S2 第2のスイッチ
S3 第3のスイッチ
VCC1 第1電源(特許請求の範囲の第2電源)
VCC2 第2電源(特許請求の範囲の第1電源)
A Current Source Gate Driver Achieving Switching Loss Savings and Gate Energy Recovery at 1−MHz(IEEE TRANSACTIONS ON POWER ELECTRONICS,VOL.23,NO.2,MARCH 2008,P.678−691)
Claims (5)
- MOSトランジスタのゲートを駆動するゲート駆動回路であって、
前記MOSトランジスタのゲートに所定電圧を付与可能な電圧付与手段と、
前記MOSトランジスタのゲートとグランドとの間に直列に接続された第1のスイッチ及び第2のスイッチと、
前記第1のスイッチと前記第2のスイッチとの接続ノードとグランドとの間に直列に接続されたインダクタ及び第3のスイッチと、
前記インダクタと前記第3のスイッチとの接続ノードと第1電源との間に該接続ノードから第1電源の方向に電流が流れるように接続されたダイオードと、
前記第1、第2、第3スイッチを制御する制御手段とを備え、
前記制御手段は、前記電圧付与手段により前記MOSトランジスタのゲートに所定電圧が付与されるときは、前記第1、第2、第3スイッチの全てをオフとし、前記MOSトランジスタのゲートへの所定電圧の付与が解除されたときに、前記第1、第3スイッチをオンとし、前記MOSトランジスタのゲートの電圧がローレベルに達した後、前記第2スイッチをオンとするとともに、前記第3スイッチをオフとするゲート駆動回路。 - 前記請求項1に記載のゲート駆動回路であって、
前記MOSトランジスタは、第2電源と出力との間に接続されているゲート駆動回路。 - 前記請求項1に記載のゲート駆動回路であって、
前記MOSトランジスタは、出力とグランドとの間に接続されているゲート駆動回路。 - MOSトランジスタの駆動を制御することにより電圧変換を行う電圧変換回路であって、
前記MOSトランジスタの駆動を制御するゲート駆動回路として、前記請求項1から請求項3のいずれか1項に記載のゲート駆動回路を備えた電圧変換回路。 - MOSトランジスタのゲートを駆動するゲード駆動回路の制御方法であって、
前記ゲート駆動回路は、
前記MOSトランジスタのゲートに所定電圧を付与可能な電圧付与手段と、
前記MOSトランジスタのゲートとグランドとの間に直列に接続された第1のスイッチ及び第2のスイッチと、
前記第1のスイッチと前記第2のスイッチとの接続ノードとグランドとの間に直列に接続されたインダクタ及び第3のスイッチと、
前記インダクタと前記第3のスイッチとの接続ノードと第1電源との間に該接続ノードから第1電源の方向に電流が流れるように接続されたダイオードとを備え、
制御方法は、前記電圧付与手段により前記MOSトランジスタのゲートに所定電圧が付与されるときは、前記第1、第2、第3スイッチの全てをオフとし、前記MOSトランジスタのゲートへの所定電圧の付与が解除されたときに、前記第1、第3スイッチをオンとし、前記MOSトランジスタのゲートの電圧がローレベルに達した後、前記第2スイッチをオンとするとともに、前記第3スイッチをオフとするゲート駆動回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010030381A JP2011166683A (ja) | 2010-02-15 | 2010-02-15 | ゲート駆動回路及びそれを備えた電圧変換回路、並びにゲート駆動回路の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010030381A JP2011166683A (ja) | 2010-02-15 | 2010-02-15 | ゲート駆動回路及びそれを備えた電圧変換回路、並びにゲート駆動回路の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011166683A true JP2011166683A (ja) | 2011-08-25 |
Family
ID=44596790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010030381A Pending JP2011166683A (ja) | 2010-02-15 | 2010-02-15 | ゲート駆動回路及びそれを備えた電圧変換回路、並びにゲート駆動回路の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011166683A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014165932A (ja) * | 2013-02-21 | 2014-09-08 | Hitachi Automotive Systems Ltd | パワー半導体素子駆動回路 |
JP2019110665A (ja) * | 2017-12-18 | 2019-07-04 | 住友電気工業株式会社 | ゲートドライブ回路 |
-
2010
- 2010-02-15 JP JP2010030381A patent/JP2011166683A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014165932A (ja) * | 2013-02-21 | 2014-09-08 | Hitachi Automotive Systems Ltd | パワー半導体素子駆動回路 |
JP2019110665A (ja) * | 2017-12-18 | 2019-07-04 | 住友電気工業株式会社 | ゲートドライブ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI276288B (en) | Control circuit of DC-DC converter and control method thereof | |
JP5794855B2 (ja) | 電源装置の駆動回路及び電源装置 | |
JP4976086B2 (ja) | 昇降圧dc−dcコンバータ | |
JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
JP2009106115A (ja) | ブートストラップ回路及び該回路を用いる降圧コンバータ | |
JP2007282354A (ja) | スイッチング制御回路 | |
TWI532306B (zh) | 反相器電路,電力轉換器電路,及電動車 | |
JP5280114B2 (ja) | 降圧型スイッチングレギュレータ | |
JP5394975B2 (ja) | スイッチングトランジスタの制御回路およびそれを用いた電力変換装置 | |
US9024612B2 (en) | Buck converter having pulse skipping mode and related method of operation | |
JP3905101B2 (ja) | 出力可変型電源回路 | |
JP5176922B2 (ja) | Dc−dcコンバータおよびその制御方法 | |
JP2011166683A (ja) | ゲート駆動回路及びそれを備えた電圧変換回路、並びにゲート駆動回路の制御方法 | |
TWI498485B (zh) | 風扇驅動電路 | |
JP6031871B2 (ja) | Dcdcコンバータ | |
JP5605263B2 (ja) | 負荷駆動装置 | |
JP5584092B2 (ja) | Dc−dcコンバータ | |
US20080037299A1 (en) | Method for driving dc-ac converter | |
JP5126558B2 (ja) | スイッチングアンプ | |
JP2009065781A (ja) | 昇圧型dc/dcコンバータ | |
JP4319336B2 (ja) | Mosスイッチング回路 | |
JP2008067531A (ja) | スイッチング制御回路 | |
TWI742257B (zh) | 脈寬調變控制器及第三態電壓產生方法 | |
JP2012048985A (ja) | 点灯装置及びそれを用いる照明器具 | |
JP6559613B2 (ja) | 電源装置、および、電源装置の制御方法 |