JP5176922B2 - Ｄｃ−ｄｃコンバータおよびその制御方法 - Google Patents

Description

この発明はＤＣ−ＤＣコンバータおよびその制御方法に関し、より特定的には、電力用半導体スイッチング素子のオンオフ制御により低圧電源の出力電圧を昇圧して出力する機能を備えたＤＣ−ＤＣコンバータのスイッチング損失低減技術に関する。

電力用半導体スイッチング素子のオンオフを繰り返すことにより、インダクタへの電磁エネルギの蓄積動作と、インダクタに蓄積された電磁エネルギの放出動作とを組合せることによって、低圧電源の出力電圧を昇圧する、いわゆる昇圧チョッパタイプのＤＣ−ＤＣコンバータの回路構成が知られている。

このようなタイプのＤＣ−ＤＣコンバータでは、回路素子としてインダクタが必要となるが、インダクタを小型化するためのスイッチング周波数の高周波化と、高周波化によるスイッチング損失の増大とがトレードオフの関係にある。このため、電力用半導体スイッチング素子を高周波でオンオフさせてもスイッチング損失を抑制できるように、ゼロ電流スイッチング（ＺＣＳ：Zero Current Switching）またはゼロ電圧スイッチング（ＺＶＳ：Zero Voltage Switching）といった、いわゆるソフトスイッチングの適用が進められている。

たとえば、特開２００７−４３８５２号公報（特許文献１）および特開２００５−２６１０５９号公報（特許文献２）には、通常の昇圧チョッパ回路の構成に、ソフトスイッチングを実現するための補助電流経路を形成する回路素子群を加えたＤＣ−ＤＣコンバータの回路構成および制御方法が記載されている。また、特開２００７−３３６７６９号公報（特許文献３）には、複数の要素コンバータからなるＤＣ−ＤＣコンバータにおいて、１つの要素コンバータをハードスイッチングで制御する一方で残りの要素コンバータをソフトスイッチングで制御することによって、広い出力範囲に亘り高効率を得るとともに出力電圧の安定性を高める制御方法が記載されている。

さらに、特開平５−３３６７３２号公報（特許文献４）には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のゲート抵抗値を可変として、通常時にはゲート抵抗値を小さく設定してスイッチングロスを低減する一方で、過電圧時などにはゲート抵抗値を大きく設定するようにゲート駆動速度を可変に制御するＩＧＢＴゲート回路の構成が記載されている。
特開２００７−４３８５２号公報 特開２００５−２６１０５９号公報 特開２００７−３３６７６９号公報 特開平５−３３６７３２号公報

特許文献１および２に記載されたＤＣ−ＤＣコンバータの回路構成では、補助的に設けられた電力用半導体スイッチング素子のオンオフ制御によって、補助電流経路に共振電流を流すことによって、メインスイッチング素子としての電力用半導体スイッチング素子のターンオンをゼロ電圧スイッチングとすることができる。すなわち、メインスイッチング素子をハードスイッチングすることによる電力損失よりも、補助電流経路の形成により電流消費の電力損失の方が小さいことによって、ＤＣ−ＤＣコンバータの効率を向上させることができる。

このため、出力電力が小さくなる軽負荷領域では、メインスイッチング素子のスイッチング損失低減効果よりも、補助電流経路に共振電流を流すための消費電力の方が大きくなることが懸念され、場合によっては、ソフトスイッチングの適用が、ＤＣ−ＤＣコンバータの全体効率を却って低下させる虞がある。

この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、軽負荷領域を含む広い動作範囲に亘ってＤＣ−ＤＣコンバータの効率を向上することである。

この発明によるＤＣ−ＤＣコンバータは、低圧電源および電源配線の間で直流電圧変換を行うためのＤＣ−ＤＣコンバータであって、メインインダクタと、第１および第２のメインスイッチング素子と、第１および第２のメイン整流素子と、第１および第２のメインスイッチング素子の少なくとも一方のメインスイッチング素子に対応して設けられた補助共振回路と、制御回路とを備える。メインインダクタは、低圧電源および第１のノードの間に接続される。第１のメインスイッチング素子は、電源配線および第１のノードの間に接続され、第２のメインスイッチング素子は、基準電圧配線および第１のノードの間に接続される。第１のメイン整流素子は、第１のスイッチング素子と逆並列に接続され、第２のメイン整流素子は、第２のメインスイッチング素子と逆並列に接続される。補助共振回路は、少なくとも一方のメインスイッチング素子と並列に接続されたキャパシタと、キャパシタに対して並列に接続される、直列接続された補助スイッチング素子および補助インダクタと、補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、補助スイッチング素子と直列に接続された補助整流素子とを含む。制御回路は、少なくとも一方のメインスイッチング素子のデューティ比を制御するように構成されて、モード選択部と、タイミング制御部とを含む。モード選択部は、補助スイッチング素子のオンオフ制御によって補助共振回路に電流を生じさせるとともに少なくとも一方のメインスイッチング素子をオンオフさせる第１の動作モードと、補助スイッチング素子をオフ固定した状態で少なくとも一方のメインスイッチング素子をオンオフさせる第２の動作モードとを、ＤＣ−ＤＣコンバータの出力レベルに応じて選択する。タイミング制御部は、第１および第２のメインスイッチング素子ならびに補助スイッチング素子のオンオフを制御する。特に、タイミング制御部は、第１の動作モードの選択時には、少なくとも一方のメインスイッチング素子のオフ期間中におけるメインインダクタの電流方向が維持されるように、少なくとも一方のメインスイッチング素子のスイッチング周期を設定する一方で、第２の動作モードの選択時には、メインインダクタの電流方向が反転するまで少なくとも一方のメインスイッチング素子のオフ期間が維持されるように、少なくとも一方のメインスイッチング素子のスイッチング周期を設定する。

この発明によるＤＣ−ＤＣコンバータの制御方法は、低圧電源と電源配線との間で直流電圧変換を行うためのＤＣ−ＤＣコンバータの制御方法であって、ＤＣ−ＤＣコンバータは、上記メインインダクタと、上記第１および上記第２のメインスイッチング素子と、上記第１および上記第２のメイン整流素子と、上記補助共振回路とを備える。そして、制御方法は、補助スイッチング素子のオンオフ制御によって補助共振回路に電流を生じさせるとともに少なくとも一方のメインスイッチング素子をオンオフさせる第１の動作モードと、補助スイッチング素子をオフ固定した状態で少なくとも一方のメインスイッチング素子をオンオフさせる第２の動作モードとを、ＤＣ−ＤＣコンバータの出力レベルに応じて選択するステップと、第１および第２の動作モードの選択結果、および、少なくとも一方のメインスイッチング素子のデューティ比制御に基づいて、第１および第２のメインスイッチング素子ならびに補助スイッチング素子のオンオフを制御するステップとを備える。特に、制御するステップは、第１の動作モードの選択時には、少なくとも一方のメインスイッチング素子のオフ期間中におけるメインインダクタの電流方向が維持されるように、少なくとも一方のメインスイッチング素子のスイッチング周期を設定する一方で、第２の動作モードの選択時には、メインインダクタの電流方向が反転するまで少なくとも一方のメインスイッチング素子のオフ期間が維持されるように、少なくとも一方のメインスイッチング素子のスイッチング周期を設定する。

上記ＤＣ−ＤＣコンバータおよびその制御方法によれば、第１の動作モードの選択時には、第１および第２のメインスイッチング素子の少なくとも一方について補助共振回路の作動によるソフトスイッチングの適用によってスイッチング損失を低減できる。さらに、第２の動作モードの選択時には、メインインダクタの電流方向が反転してメイン整流素子に電流が流れる状態となってからメインスイッチング素子をターンオンさせることによって、補助共振回路を作動させることなくソフトスイッチングを適用することができる。したがって、メインスイッチ素子をハードスイッチングすることによる電力損失と、補助共振回路を作動されることによる消費電力との関係に従って、ＤＣ−ＤＣコンバータの出力レベルに応じて動作モードを選択することによって、軽負荷領域を含む広い動作範囲に亘って効率を向上することができる。

好ましくは、タイミング制御部または制御するステップは、第１の動作モードの選択時には、メインインダクタの電流方向が維持されている期間内に設けられた補助スイッチング素子のオン期間内に少なくとも一方のメインスイッチング素子をターンオンする一方で、第２の動作モードの選択時には、メインインダクタの電流方向の反転後に、少なくとも一方のメインスイッチング素子をターンオンする。

また好ましくは、モード選択部または選択するステップは、出力電力が所定値以上であるときに第１の動作モードを選択する一方で、出力電力が所定値より小さいときに第２の動作モードを選択する。

このようにすると、第１および第２の動作モードの選択を簡易化した上で、広い動作範囲に亘ってＤＣ−ＤＣコンバータを高効率に動作させることができる。

さらに好ましくは、モード選択部または選択するステップは、第１および第２の動作モードと、補助スイッチング素子をオフ固定した状態下で、ターンオン時における制御電極の駆動速度を、ターンオフ時における駆動速度よりも低下させるように少なくとも一方のメインスイッチング素子をオンオフさせる第３の動作モードとのうちから、ＤＣ−ＤＣコンバータの出力電力に応じていずれかの動作モードを選択する。そして、タイミング制御部または制御するステップは、第３の動作モードの選択時には、少なくとも一方のメインスイッチング素子のオフ期間中におけるメインインダクタの電流方向が維持されるように、少なくとも一方のメインスイッチング素子のスイッチング周期を設定する。

このようにすると、第２の動作モードを適用すると、メインインダクタの電流リップルが相対的に大きくなり、かつ、スイッチング周波数が過上昇してしまうような動作領域（極小電力出力時）において、補助共振回路を停止した上で、第１および第２のメインスイッチング素子についてはターンオン・オフ速度を制御したハードスイッチングとすることによってターンオン損失を低減する第３の動作モードを適用することができる。したがって、第１〜第３の動作モードを使い分けることによって、極小電力出力時についてもスイッチング損失を低減することが可能となって、さらに広い動作範囲に亘ってＤＣ−ＤＣコンバータの効率を向上することができる。

モード選択部または選択するステップは、出力電力が第１の基準値より大きいときに第１の動作モードを選択し、第１の基準値より小さい第２の基準値よりも出力電力が小さいときには第３の動作モードを選択する一方で、出力電力が第１および第２の基準値の間のときには第２の動作モードを選択する。

このようにすると、第１〜第３の動作モードの選択を簡易化した上で、広い動作範囲に亘ってＤＣ−ＤＣコンバータを高効率に動作させることができる。

この発明によれば、軽負荷領域を含む広い動作範囲に亘ってＤＣ−ＤＣコンバータの効率を向上することができる。

以下に、本発明に実施の形態について図面を参照して詳細に説明する。なお以下では図中の同一または相当部分には同一の符号を付してその説明は原則的に繰返さないものとする。

（実施の形態１）
図１は，本発明の実施の形態１によるＤＣ−ＤＣコンバータ１００の回路構成を示す回路図である。

図１を参照して、実施の形態１によるＤＣ−ＤＣコンバータ１００は、メインコンバータ回路１１０と、補助共振回路１２０とを含む。

メインコンバータ回路１１０は、「低圧電源」であるバッテリＢＡＴの出力電圧に相当する電圧Ｖｉを昇圧した電圧Ｖｏを、負荷２００と接続された電源配線ＰＬおよび基準電圧配線ＧＬ間に出力するとともに、電源配線ＰＬおよび基準電圧配線ＧＬの電圧Ｖｏを電圧Ｖｉへ降圧して低圧電源を充電することも可能である、いわゆる非絶縁型の電流双方向（昇降圧）コンバータの構成を有する。

負荷２００としては、たとえばインバータ回路を介して駆動される交流電動機が適用される。そして、エンジン出力および／または電動機出力によって走行するハイブリッド自動車や電動機出力のみによって走行する電気自動車等への適用が、本発明の実施の形態によるＤＣ−ＤＣコンバータの代表的な適用例として挙げられる。この場合には、たとえば、低圧電源（バッテリＢＡＴ）の出力電圧（電圧Ｖｉ）が２００Ｖ程度とされる一方で、負荷２００へ供給すべき電圧Ｖｏが５００Ｖ程度とされる。

メインコンバータ回路１１０は、キャパシタＣ０と、「メインインダクタ」としてのインダクタＬ１と、「メインスイッチング素子」としての電力用半導体スイッチング素子Ｑ１，Ｑ２と、「メイン整流素子」としてのダイオードＤ１，Ｄ２とを含む。

キャパシタＣ０は、バッテリＢＡＴの正極端子および負極端子の間に接続されて、電圧Ｖｉを平滑化する。インダクタＬ１はバッテリＢＡＴの正極端子とノードＮ１（第１のノード）との間に接続される。また、インダクタＬ１の電流（インダクタ電流ＩＬ）を検出するための電流センサ１１２が配置される。

電力用スイッチング素子（以下、単に「スイッチング素子」とも称する）Ｑ１，Ｑ２としては、本実施の形態ではＩＧＢＴ（Insulated Gate Bipolar Transistor）を例示するが、制御電極（ゲートあるいはベース）の駆動制御により、ターンオンおよびターンオフを制御可能なスイッチング素子であれば、電圧駆動型のスイッチング素子（ＭＯＳ−ＦＥＴ、ＩＧＢＴ等）や電流駆動型のスイッチング素子（バイポーラトランジスタ等）、各種のスイッチング素子を適用可能である。

スイッチング素子Ｑ１は、電源配線ＰＬおよびノードＮ１の間に接続される。そして、ＩＧＢＴであるスイッチング素子Ｑ１のコレクタが電源配線ＰＬと接続される一方で、エミッタがノードＮ１と接続される。また、スイッチング素子Ｑ２は、基準電圧配線ＧＬおよびノードＮ１の間に接続される。そして、スイッチング素子Ｑ２のコレクタがノードＮ１と接続される一方で、エミッタが基準電圧配線ＧＬと接続される。さらに、スイッチング素子Ｑ１，Ｑ２のオンオフは、制御回路１５０による制御電極（ゲート）の電圧駆動によって制御される。ダイオードＤ１，Ｄ２は、スイッチング素子Ｑ１，Ｑ２に対して逆並列接続される。

補助共振回路１２０は、スイッチング素子Ｑ１，Ｑ２にそれぞれ並列接続されるキャパシタＣ１，Ｃ２と、ノードＮ１およびＮ２の間に直列接続されるインダクタＬ２，Ｌ３と、電源配線ＰＬおよびノードＮ２の間に直列接続されるスイッチング素子Ｑ３およびダイオードＤ３と、ノードＮ２および基準電圧配線ＧＬの間に直列接続されるダイオードＤ４およびスイッチング素子Ｑ４とを含む。

スイッチング素子Ｑ３，Ｑ４は、「補助スイッチング素子」として設けられ、そのオンオフは、制御回路１５０による制御電極（ゲート）の電圧駆動によって制御される。「補助整流素子」としてのダイオードＤ３およびＤ４は、スイッチング素子Ｑ３およびＱ４のオン時にそれぞれ生じる補助電流Ｉｒｐ♯およびＩｒｐと逆方向の電流を阻止する極性で接続される。

インダクタＬ２は、インダクタＬ１のノードＮ１側の端子と、インダクタＬ２のノードＮ１側の端子とに逆極性で起電力が誘起されるように、インダクタＬ１と電磁的に結合されている。なお、電磁的結合とは、たとえばインダクタＬ１およびインダクタＬｒでトランスを構成することによって実現される。

図１から理解されるように、ＤＣ−ＤＣコンバータ１００を構成するメインコンバータ回路１１０および補助共振回路１２０の構成および動作は、上述の特許文献１，２と同様である。したがって、メインコンバータ回路１１０では、基本的には、スイッチング素子Ｑ１，Ｑ２は、排他的に交互にオンオフするように、制御回路１５０によって制御される。なお、動作原理上は、昇圧コンバータとしての動作時には、スイッチング素子Ｑ１をオフ固定した上でスイッチング素子Ｑ２のオンオフ制御（デューティ制御）を実行してもよく、降圧コンバータとしての動作時には、スイッチング素子Ｑ２をオフ固定した上でスイッチング素子Ｑ１のオンオフ制御（デューティ制御）を実行してもよい。

そして、メインコンバータ回路１１０は、バッテリＢＡＴからの電圧Ｖｉを電源配線ＰＬへの電圧Ｖｏに昇圧する昇圧動作時には、スイッチング素子Ｑ２の導通によりメインインダクタＬ１に蓄積された電磁エネルギを、スイッチング素子Ｑ１および逆並列ダイオードＤ１を介して電源配線ＰＬに供給するように動作する。また、メインコンバータ回路１１０は、電源配線ＰＬの電圧ＶｏをバッテリＢＡＴへの電圧Ｖｉに降圧する降圧動作時には、スイッチング素子Ｑ１の導通によりメインインダクタＬ１に蓄積された電磁エネルギを、スイッチング素子Ｑ２および逆並列ダイオードＤ２を介して低圧電源ＢＡＴに供給するように動作する。

制御回路１５０は、デューティ制御部１５２と、タイミング制御部１５４と、ドライバ１５６と、動作モード選択部１５８とを含む。制御回路１５０は、ＤＣ−ＤＣコンバータ１００の制御要素を包括的に示すものであり、各制御機能部分に対応する、デューティ制御部１５２、タイミング制御部１５４、および、動作モード選択部１５８については、所定プログラムの実行によるソフトウェア処理、および、専用の電子回路構築によるハードウェア処理のいずれによって実現することも可能である。また、ドライバ１５６は、通常電子回路（ハードウェア）により構築される。

デューティ制御部１５２は、電圧Ｖｏまたは電圧Ｖｉの電圧指令値Ｖｏｒと、電圧Ｖｉおよび電圧Ｖｏの検出値とに基づいて、スイッチング素子Ｑ１，Ｑ２のデューティ比を制御する。デューティ比は、一般的には、所定のスイッチング周期に対するスイッチング素子Ｑ１および／またはＱ２のオン期間の比で示される。たとえば、昇圧動作時には、スイッチング素子Ｑ２の指令デューティが設定され、降圧動作時には、スイッチング素子Ｑ１の指令デューティが設定される。

動作モード選択部１５８は、以下に詳細に説明するように、ＤＣ−ＤＣコンバータ１００の動作モードを、ＤＣ−ＤＣコンバータ１００の出力レベル（代表的には、出力電力Ｐｏ）に応じて選択する。なお、以下では、ＤＣ−ＤＣコンバータ１００の出力レベルの定量評価指標として、出力電力Ｐｏを例示するが、その他の諸量に基づいて、動作モード選択のための出力レベル評価を行なってもよい。

そして、タイミング制御部１５４は、動作モード選択部１５８によって選択された動作モード、電流センサ１１２によって検出されたインダクタ電流ＩＬ、および、デューティ制御部１５２からの指令デューティに従って、スイッチング素子Ｑ１〜Ｑ４のオンオフをそれぞれ制御するためのパルス信号を生成する。

たとえば、当該パルス信号は、スイッチング素子Ｑ１〜Ｑ４のそれぞれのオン期間において論理ハイレベル（以下、Ｈレベルとも称する）に設定される一方で、それぞれのオフ期間では論理ローレベル（以下、Ｌレベルとも称する）に設定される。

ドライバ１５６は、タイミング制御部１５４からのパルス信号に従って、スイッチング素子Ｑ１〜Ｑ４のゲート電圧Ｖｇ１〜Ｖｇ４を駆動する。

次に、ＤＣ−ＤＣコンバータ１００の動作、特に、それぞれの動作モードにおける動作の違いについて詳細に説明する。

まず図２を用いて、補助共振回路１２０を動作させた通常動作モードにおけるＤＣ−ＤＣコンバータ１００の動作を説明する。ここでは、ＤＣ−ＤＣコンバータ１００の昇圧動作を一例として説明する。

図２を参照して、メインスイッチング素子としてのスイッチング素子Ｑ１，Ｑ２が排他的にオンオフされる。たとえば、タイミング制御部１５４（図１）において、デューティ制御部１５２からの指令デューティに応じた直流電圧と、スイッチング素子Ｑ１，Ｑ２のスイッチング周波数に相当する所定周波数の搬送波（三角波やのこぎり波）との電圧比較に基づいて、スイッチング素子Ｑ１，Ｑ２のオンオフを規定するパルス信号を生成することができる。

ここで、スイッチング素子Ｑ１，Ｑ２のターンオフ時には、スイッチング素子Ｑ１，Ｑ２に並列接続されたキャパシタＣ１，Ｃ２によって、コレクタ・エミッタ間電圧の上昇が抑制されるのでゼロ電圧スイッチングを適用できる。また、昇圧動作時には、スイッチング素子Ｑ２のオフ期間に応答した転流によって通常ダイオードＤ１が導通するため、コレクタ・エミッタに僅かな電圧が印加された状態でスイッチング素子Ｑ１を、ゼロ電圧スイッチングによってターンオンすることができる。

したがって、昇圧動作時には、スイッチング素子Ｑ２のターンオン損失について対策の必要があり、通常動作モードでは、補助共振回路１２０によって、スイッチング素子Ｑ２のターンオンにゼロ電圧スイッチングを適用する。

図２に示されるように、昇圧動作時の通常動作モードでは、スイッチング素子Ｑ１のターンオフ後に、スイッチング素子Ｑ４をターンオンさせて、補助共振回路１２０に補助電流Ｉｒｐ（図１）を発生させる。この結果、ダイオードＤ２が導通することによって、コレクタ・エミッタに僅かな電圧が印加された状態でスイッチング素子Ｑ２をターンオンさせることができるので、ソフトスイッチング（ゼロ電圧スイッチング）の適用による電力損失の抑制を図ることができる。そして、スイッチング素子Ｑ２のターンオン後には、スイッチング素子Ｑ４をターンオフすることによって、補助電流Ｉｒｐは消滅される。

一方、上述のように、昇圧動作時には、スイッチング素子Ｑ１はターンオン、ターンオフともにスイッチング損失が低いので、補助共振回路１２０中のスイッチング素子Ｑ３は、オフ状態に固定される。

図示しないが、ＤＣ−ＤＣコンバータ１００の降圧動作時には、メインスイッチング素子であるスイッチング素子Ｑ１，Ｑ２が排他的にオンオフされる一方で、補助共振回路１２０では、スイッチング素子Ｑ４がオフ状態に固定されるとともに、スイッチング素子Ｑ３が、スイッチング素子Ｑ１のターンオフに先立って、補助電流Ｉｒｐ♯（図１）を生じさせるように一定期間オンされる。

なお、図１に示した補助共振回路１２０は、昇圧動作時にスイッチング素子Ｑ２のソフトスイッチングのための補助電流Ｉｒｐを発生させるためのスイッチング素子Ｑ４と、降圧動作時にスイッチング素子Ｑ１のソフトスイッチングのための補助電流Ｉｒｐ♯を発生させるためのスイッチング素子Ｑ３との両方を有する構成としているが、スイッチング素子Ｑ１，Ｑ２の一方のみに対して補助電流を発生させるように、補助共振回路１２０を構成することも可能である。一例として、スイッチング素子Ｑ２のみのソフトスイッチングに対応する構成とする場合には、スイッチング素子Ｑ３およびダイオードＤ３の配置を省略してノードＮ２および電源配線ＰＬの間を切り離す構成とすることができる。

このように、ＤＣ−ＤＣコンバータ１００の通常動作モードでは、スイッチング素子Ｑ１，Ｑ２の少なくとも一方がソフトスイッチングされるように、補助共振回路１２０が動作する。具体的には、スイッチング素子Ｑ３および／またはＱ４のオンオフ制御により補助電流ＩｒｐまたはＩｒｐ♯が発生されることによって、メインスイッチング素子のスイッチング損失が低下される。

図３にはＤＣ−ＤＣコンバータの出力電力と効率の関係が示される。
図３を参照して、補助共振回路１２０を動作させることなく、メインコンバータ回路１１０においてスイッチング素子Ｑ１，Ｑ２をスイッチングした場合には、ＤＣ−ＤＣコンバータ１００の出力電力Ｐｏに対する効率特性は、点線５００に示すようになる。

一方で、補助共振回路１２０を動作させて、スイッチング素子Ｑ１，Ｑ２をソフトスイッチングさせた場合には、ＤＣ−ＤＣコンバータ１００の出力電力Ｐｏに対する効率特性は、実線５１０に示すようになる。

すなわち、出力電力Ｐｏが比較的高い領域では、ソフトスイッチング適用による電力損失抑制効果が、補助共振回路１２０による消費電力を上回ることから、補助共振回路１２０を動作させた方が効率は高くなる。一方で、出力電力Ｐｏが低下するに従って、出力電力Ｐｏに対する補助共振回路１２０の動作による消費電力の割合が増加することによりＤＣ−ＤＣコンバータ１００の効率は急激に低下する。

そして、出力電力Ｐｏが所定値よりも低下した軽負荷領域（たとえば、図３でのＰｏ＜Ｐａ領域）では、補助共振回路１２０での消費電力が、ソフトスイッチング適用による電力損失抑制効果を超えてしまうことにより、補助共振回路１２０の動作によってＤＣ−ＤＣコンバータ１００の効率を却って低下させてしまうことが理解される。

したがって、本発明の実施の形態によるＤＣ−ＤＣコンバータ１００では、上記のような軽負荷領域に対応するために、補助共振回路１２０の動作を停止する一方で、メインコンバータ回路１１０を通常動作モード時とは異なる電流挙動で動作させる新たな動作モードを導入する。以下ではこのような動作モードを、「軽負荷動作モード」と称することとする。すなわち、図１に示した動作モード選択部１５８は、ＤＣ−ＤＣコンバータ１００の出力電力Ｐｏに応じて、補助共振回路１２０を動作させる通常動作モード、および、補助共振回路１２０の動作を停止させる軽負荷動作モードのいずれかを選択するように構成される。

図４には、軽負荷動作モードにおけるＤＣ−ＤＣコンバータの動作波形図が示される。図４でも、図２と同様に、昇圧動作時の動作波形を一例として説明する。

図４を参照して、軽負荷動作モードでは、スイッチング素子Ｑ３，Ｑ４がオフ固定されて、補助共振回路１２０の動作が停止される。すなわち、補助電流Ｉｒｐ（Ｉｒｐ♯）は発生しない。

そして、スイッチング素子Ｑ１，Ｑ２は、デューティ制御部１５２による指令デューティに従って、所定のデッドタイムを設けつつ交互にオンオフされるが、その際に、スイッチング素子Ｑ２は、ターンオフ時のインダクタ電流ＩＬの向きが反転するまで、図４ではＩＬ＜０となるまでの間、オフ期間（すなわち、スイッチング素子Ｑ１のオン期間）が維持されるように制御される。

インダクタ電流ＩＬ＜０となると、図１に示したダイオードＤ２が導通することになるため、この状態下では、コレクタ・エミッタに僅かな電圧が印加された状態でスイッチング素子Ｑ２をターンオンすることができる。すなわち、補助共振回路１２０を動作させることなく、スイッチング素子Ｑ２をソフトスイッチング（ゼロ電圧スイッチング）することができる。

図１に示したタイミング制御部１５４は、スイッチング素子Ｑ２のターンオン（スイッチング素子Ｑ１のターンオフ）タイミングを、電流センサ１１２の出力に基づいて決定するとともに、スイッチング素子Ｑ２のターンオフ（スイッチング素子Ｑ１のターンオン）タイミングについては、デューティ制御部１５２による指令デューティを反映するように決定する。すなわち、軽負荷動作モードでは、スイッチング素子Ｑ１，Ｑ２のスイッチング周波数は一定とはならず、インダクタ電流ＩＬの挙動に応じて変化することになる。

一方、図２に示した通常動作モードでは、スイッチング素子Ｑ１，Ｑ２のそれぞれのオンオフ期間は、当該オンまたはオフ期間中におけるインダクタ電流ＩＬの方向が維持されるように設定され、かつ、スイッチング素子Ｑ１，Ｑ２のスイッチング周波数は基本的には固定される。一般的には、高周波化によるスイッチング損失増加およびインダクタ小型化のトレードオフの関係、ならびに、可聴周波数帯でのスイッチングによる騒音発生等を考慮して、適切なスイッチング周波数が予め設定される。

さらに、図５を用いて、軽負荷動作モードにおけるメインコンバータ回路１１０の動作を詳細に説明する。

図５（ａ）には、スイッチング素子Ｑ２がオン、スイッチング素子Ｑ１がオフされて、インダクタＬ１に電磁エネルギが蓄積される期間の動作状態が示される。この期間では、キャパシタＣ１が充電される。

この状態から、図５（ｂ）に示されるように、スイッチング素子Ｑ２がオフされると、ノードＮ１の電圧変化に伴って、キャパシタＣ２が充電される一方で、キャパシタＣ１が放電される。この際のキャパシタＣ２の充電動作によって、スイッチング素子Ｑ２のコレクタ・エミッタ間電圧の上昇が抑制されるため、スイッチング素子Ｑ２のターンオフはゼロ電圧スイッチングとなり、スイッチング損失が抑制される。

そして、キャパシタＣ１，Ｃ２の充放電が完了すると、図５（ｃ）に示すように、ダイオードＤ１が導通することによって、インダクタＬ１の蓄積エネルギが電源配線ＰＬに供給されるようになる。これにより、スイッチング素子Ｑ１のコレクタ・エミッタ間電圧は僅かな値となる。

図５（ｄ）に示されるように、デッドタイムが終了すると、ダイオードＤ１がオンした状態でスイッチング素子Ｑ１をターンオンすることによって、ゼロ電圧スイッチング（ＺＶＳ）を実現することができる。そして、図５（ｅ）に示すように、スイッチング素子Ｑ１のオン状態は、スイッチング素子Ｑ１を介して電源配線ＰＬからインダクタＬ１へ電流が供給される状態、すなわち、インダクタ電流ＩＬが反転する状態となるまで継続される。

そして、インダクタ電流の反転後、図５（ｆ）に示すように、スイッチング素子Ｑ１がターンオフされる。この際にも、ノードＮ１の電圧変化に伴って、キャパシタＣ１が充電される一方で、キャパシタＣ２が放電される。この際のキャパシタＣ１の充電動作のために、スイッチング素子Ｑ１のコレクタ・エミッタ間電圧の上昇が抑制されることにより、スイッチング素子Ｑ１のターンオフはゼロ電圧スイッチングとなって、スイッチング損失が抑制される。

そして、キャパシタＣ１，Ｃ２の充放電が完了すると、図５（ｇ）に示すように、ダイオードＤ２が導通することによって、反転されたインダクタ電流の経路が確保される。これにより、スイッチング素子Ｑ２のコレクタ・エミッタ間電圧は僅かな値となる。

さらに、デッドタイムが終了すると、図５（ｈ）に示されるように、スイッチング素子Ｑ２がターンオンされるが、コレクタ・エミッタ間電圧がほぼ零の状態であるので、ゼロ電圧スイッチング（ＺＶＳ）を適用することができる。さらに、スイッチング素子Ｑ２のターンオンによって、バッテリＢＡＴからインダクタＬ１へ電力が供給されることにより、インダクタ電流が再び反転（ＩＬ＞０）されて、図５（ａ）の回路状態が再現される。

このように、軽負荷動作モードにおいては、補助共振回路１２０の動作が停止しても、インダクタ電流ＩＬの極性が反転するように制御することによって、スイッチング素子Ｑ１，Ｑ２のスイッチング損失を抑制できる。

なお、降圧動作時においては、図４において、インダクタ電流ＩＬの極性が反転されて、Ｉａｖ＜０となり、かつ、スイッチング素子Ｑ１のオン期間は、ターンオン時のＩＬ＜０からＩＬ＞０へ変化するまで維持されることになる。また、スイッチング素子Ｑ３，Ｑ４をオフに固定することによって、補助共振回路１２０の動作は停止される。

実施の形態１によるＤＣ−ＤＣコンバータ１００では、図６に示すフローチャートに従って、ＤＣ−ＤＣコンバータ１００の動作モードが選択される。なお、図６に示すフローチャートは、図１に示した制御回路１５０に予め格納された所定のプログラム実行によるソフトウェア処理、あるいは専用の電子回路（ハードウェア）によるハードウェア処理によって実行することができる。

図６を参照して、制御回路１５０は、ステップＳ１００では、ＤＣ−ＤＣコンバータ１００の出力電力Ｐｏを基準値Ｐａと比較する。なお、出力電力ＰｏについてはＤＣ−ＤＣコンバータ１００の指令値に基づいて設定してもよいし、電圧・電流の検出値に基づいて設定してもよい。

出力電力の基準値Ｐａは、図３に示したような、通常動作モード適用時（実線５１０）および補助共振回路１２０の停止時（点線５００）のそれぞれにおけるＤＣ−ＤＣコンバータ１００の効率特性の比較に基づいて、予め設定することができる。なお、ＤＣ−ＤＣコンバータ１００の出力電力以外の動作条件（たとえば、スイッチング周波数）に応じて、図３における基準値Ｐａは変化する可能性があるので、当該動作条件に応じて基準値Ｐａを可変に設定する制御構成としてもよい。

そして、出力電力Ｐｏ≧Ｐａのとき（Ｓ１００のＹＥＳ判定時）には、制御回路１５０は、ステップＳ１１０により通常動作モードを選択する一方で、Ｐｏ＜Ｐａのとき（Ｓ１００のＮＯ判定時）には、ステップＳ１２０により軽負荷動作モードを選択する。上述のように、通常動作モードでは、スイッチング素子Ｑ１，Ｑ２のスイッチング周期は適正値（たとえば、数ｋＨｚ程度）に固定される一方で、軽負荷動作モードでは、スイッチング素子Ｑ１，Ｑ２のスイッチング周期は、インダクタ電流ＩＬが反転するまでの所要時間に依存して変化する。このように、ステップＳ１００〜Ｓ１２０による処理は、図１の動作モード選択部１５８の機能に対応する。

そして、制御回路１５０は、ステップＳ１５０では、選択された動作モード（通常動作モードまたは軽負荷動作モード）と、デューティ制御部１５２によって制御されたデューティ比（指令デューティ）とに基づいて、メインスイッチング素子としてのスイッチング素子Ｑ１，Ｑ２のオンオフを制御する。上述のように、軽負荷動作モードでは、インダクタ電流ＩＬの検出値が、スイッチング素子Ｑ１，Ｑ２のオンオフタイミングに反映される。

一方、補助共振回路１２０中のスイッチング素子Ｑ３，Ｑ４については、軽負荷動作モードの選択時にはオフに固定される一方で、通常動作モードの選択時には、昇圧動作／降圧動作のいずれであるかに応答して、スイッチング素子Ｑ３，Ｑ４の一方が、スイッチング素子Ｑ１，Ｑ２のオンタイミングに合わせて、パルス状にオンされる。

以上説明したように、本実施の形態１によるＤＣ−ＤＣコンバータ１００によれば、補助共振回路１２０の作動によって却って効率が低下するような軽負荷領域においても、インダクタ電流ＩＬが反転してからメインスイッチング素子をオンオフするような回路動作状態とすることによって、補助共振回路１２０を作動させることなくソフトスイッチングを適用することができる。

したがって、図７に実線５１０，５２０で示すように、ＤＣ−ＤＣコンバータ１００の出力電力に応じて両動作モードを適切に選択することによって、軽負荷領域を含む広い動作範囲に亘って効率を向上することができる。

（実施の形態２）
実施の形態１によるＤＣ−ＤＣコンバータ１００では、補助共振回路１２０の動作を停止する軽負荷動作モードにおいて、インダクタ電流ＩＬの反転に応じてスイッチング素子Ｑ１，Ｑ２のオンオフを制御するために電流リップルが増大するので、これによるインダクタＬ１での電力損失の増加が懸念される。また、出力電力が低下するに従って、インダクタ電流ＩＬの平均電流が低下するので、インダクタ電流ＩＬの反転に伴うスイッチング素子Ｑ１，Ｑ２のスイッチング周期が短くなることによって、スイッチング周波数が高くなり、この結果、スイッチング損失が却って増大することも懸念される。

実施の形態２では、このような、さらなる軽負荷領域（以下、「極軽負荷領域」とも称する）に対応するための新たな動作モード（以下、「極軽負荷動作モード」とも称する）を導入したＤＣ−ＤＣコンバータの構成について説明する。

図８は、本発明の実施の形態２によるＤＣ−ＤＣコンバータ１００♯の構成を示す回路図である。

図８を参照して、実施の形態２によるＤＣ−ＤＣコンバータ１００♯は、図１に示した実施の形態１によるＤＣ−ＤＣコンバータ１００の構成に加えて、ゲート駆動制御回路ＧＣ１，ＧＣ２をさらに備える点で異なる。

ゲート駆動制御回路ＧＣ１は、スイッチング素子Ｑ１の制御電極（ゲート）に対応して設けられ、ゲート駆動制御回路ＧＣ２は、スイッチング素子Ｑ２の制御電極（ゲート）に対応して設けられる。

ゲート駆動制御回路ＧＣ１は、ドライバ１５６の出力ノードとスイッチング素子Ｑ１の制御電極（ゲート）との間に接続された抵抗素子Ｒｌ１と、抵抗素子Ｒｌ１と並列に接続された、ダイオードＤｇ１および抵抗素子Ｒｓ１の組とを含む。ゲート駆動制御回路ＧＣ２は、ドライバ１５６の出力ノードとスイッチング素子Ｑ２の制御電極（ゲート）との間に接続された抵抗素子Ｒｌ２と、抵抗素子Ｒｌ２と並列に接続された、ダイオードＤｇ２および抵抗素子Ｒｓ２の組とを含む。抵抗素子Ｒｓ１，Ｒｓ２の抵抗値は、抵抗素子Ｒｌ１，Ｒｌ２の抵抗値よりも小さく設計されている。

この結果、スイッチング素子Ｑ１，Ｑ２の各々において、ゲート電圧をＬレベルからＨレベルへ上昇させるターンオン時には、相対的に高抵抗の抵抗素子Ｒｌ１またはＲｌ２を介してゲート電圧が駆動される一方で、ゲート電圧をＨレベルからＬレベルに低下させるターンオフ時には、相対的に低抵抗の抵抗素子Ｒｓ１またはＲｓ２を介してゲート電圧が駆動されることになる。すなわち、ゲート駆動制御回路ＧＣ１，ＧＣ２の配置によって、スイッチング素子Ｑ１，Ｑ２の各々は、ターンオン時にはスイッチング速度、すなわち、制御電極の駆動速度が相対的に低下される一方で、ターンオフ時にはスイッチング速度、すなわち、制御電極の駆動速度が高められることになる。

ＤＣ−ＤＣコンバータ１００♯のその他の部分の回路構成は、図１のＤＣ−ＤＣコンバータ１００と同様である。

さらに、実施の形態２によるＤＣ−ＤＣコンバータ１００♯では、動作モード選択部１５８は、実施の形態１で説明した通常動作モードおよび軽負荷動作モードに加えて、極軽負荷動作モードをさらに導入する。すなわち、動作モード選択部１５８は、出力電力Ｐｏに応じて、通常動作モード、軽負荷動作モード、および、極軽負荷動作モードのうちから、１つの動作モードを選択する。

タイミング制御部１５４は、極軽負荷動作モードの選択時には、図９に示すようにスイッチング素子Ｑ１〜Ｑ４を制御する。

図９は、実施の形態２によるＤＣ−ＤＣコンバータ１００♯における極軽負荷動作モードにおける動作を説明する動作波形図である。

図９を参照して、極軽負荷動作モードにおいても、軽負荷動作モード時と同様に、スイッチング素子Ｑ３，Ｑ４はオフに固定される。すなわち、補助共振回路１２０の動作は停止される。

さらに、スイッチング素子Ｑ１，Ｑ２は、所定のスイッチング周波数に従って、所定のデッドタイムを設けつつ排他的に交互にオンオフされる。そして、スイッチング素子Ｑ１，Ｑ２は、通常動作モードと同様に、インダクタ電流ＩＬの極性が反転する前にオンオフされる。

すなわち、極軽負荷動作モードでは、スイッチング素子Ｑ１，Ｑ２がハードスイッチングすることとなる。この際に、キャパシタＣ１，Ｃ２の存在によって、ターンオフ時におけるスイッチング損失が抑制されるものの、ターンオン時には、キャパシタＣ１，Ｃ２の蓄積電荷による突入電流が懸念されることになる。より特定的に、昇圧動作時には、スイッチング素子Ｑ２のターンオン時におけるキャパシタＣ２の蓄積電荷による突入電流に対処する必要がある一方で、降圧動作時には、スイッチング素子Ｑ１のターンオン時におけるキャパシタＣ１の蓄積電荷による突入電流に対処する必要がある。

したがって、極軽負荷動作モードの選択時には、ドライバ１５６は、ゲート駆動制御回路ＧＣ１および／またはＧＣ２を介して、スイッチング素子Ｑ１および／またはＱ２の制御電極（ゲート）を駆動する。この結果、ゲート駆動制御回路を介して制御電極が駆動されたスイッチング素子Ｑ１および／またはＱ２では、ターンオン時における制御電極の駆動速度は、通常動作モードと比較して遅くなる。この結果、ターンオン時における、電圧（コレクタ・エミッタ間電圧）の低下レートおよび電流（コレクタ電流）Ｉｃの上昇レートを抑制することができるので、ターンオン時におけるスイッチング損失を抑制することができる。また、ターンオフ時には、制御電極の駆動速度が通常動作モードと同様であるので、スイッチング損失が増大することがない。

たとえば、図１０に示すように、Ｐｏ＜Ｐａの領域において、実施の形態１で説明した軽負荷動作モードを適用した場合の効率特性５２０（実線および点線部分を併せたもの）と、メインコンバータ回路１１０をハードスイッチング動作させた場合における効率特性５００（点線）との比較により、軽負荷動作モードと極軽負荷動作モードとを切換える基準値Ｐｂを設定することができる。

すなわち、Ｐｏ＜Ｐｂの領域では、極軽負荷動作モードを選択することによって、ゲート駆動制御回路ＧＣ１および／またはＧＣ２を用いたハードスイッチングを適用することにより、図１０に実線５３０に示すような特性に従って、ＤＣ−ＤＣコンバータ１００♯を制御することができる。

すなわち、実施の形態２によるＤＣ−ＤＣコンバータ１００♯によれば、図１１に示すフローチャートに従って、ＤＣ−ＤＣコンバータ１００♯の動作モードが選択される。図１１に示すフローチャートについても、図８に示した制御回路１５０に予め格納された所定のプログラム実行によるソフトウェア処理、あるいは専用の電子回路（ハードウェア）によるハードウェア処理によって実行することができる。

図１１を参照して、制御回路１５０は、図６と同様のステップＳ１００により、ＤＣ−ＤＣコンバータ１００♯の出力電力Ｐｏを基準値Ｐａと比較した結果、Ｐｏ＜Ｐａである場合（Ｓ１００のＮＯ判定時）には、ステップＳ１０５に処理を進めて、出力電力Ｐｏをさらに基準値Ｐａと比較する。出力電力Ｐｏについては、上述のように、指令値に基づいて設定してもよいし、電圧・電流の検出値に基づいて設定してもよい。

出力電力Ｐｏ≧Ｐａのとき（Ｓ１００のＹＥＳ判定時）には、制御回路１５０は、ステップＳ１１０により、通常動作モードを選択する。これに対して、制御回路１５０は、Ｐｏ＜Ｐｂのとき（Ｓ１０５のＮＯ判定時）には、ステップＳ１３０により極軽負荷モードを選択し、Ｐｂ≦Ｐｏ＜Ｐａのとき（Ｓ１０５のＹＥＳ判定時）には、ステップＳ１２０により、軽負荷モードを選択する。極軽負荷モード（Ｓ１３０）においても、スイッチング素子Ｑ１，Ｑ２のスイッチング周期は、適正値（たとえば、通常動作モードと同一周波数）に固定される。

このように、ステップＳ１００〜Ｓ１３０による処理は、図８の動作モード選択部１５８の機能に対応する。また、出力電力の基準値Ｐｂについても、図１０に示したような、軽負荷動作モード適用時の効率特性５２０およびハードスイッチング時の効率特性５００の比較に基づいて、予め設定することができる。また、基準値Ｐｂについても、ＤＣ−ＤＣコンバータ１００♯の出力電力以外の動作条件に応じて可変に設定してもよい。

さらに、制御回路１５０は、ステップＳ１５０♯では、選択された動作モード（通常動作モード、軽負荷動作モード、または、極軽負荷モード）と、デューティ制御部１５２によって制御されたデューティ比（指令デューティ）とに基づいて、軽負荷動作モードではインダクタ電流をさらに反映して、スイッチング素子Ｑ１，Ｑ２のオンオフを制御する。

補助共振回路１２０中のスイッチング素子Ｑ３，Ｑ４については、軽負荷動作モードおよび極軽負荷動作モードの選択時にはオフに固定される一方で、通常動作モードの選択時には、昇圧動作／降圧動作のいずれであるかに応答して、スイッチング素子Ｑ３，Ｑ４の一方が、スイッチング素子Ｑ１，Ｑ２のオンタイミングに合わせて、パルス状にオンされる。

以上説明したように、本実施の形態２によるＤＣ−ＤＣコンバータ１００♯によれば、実施の形態１で説明した軽負荷領域を適用すると却って効率が低下するような、さらなる軽負荷領域（極軽負荷領域）においても、制御電極（ゲート）駆動速度制御を伴うハードスイッチングを行うための極軽負荷動作モードを適用することによって、効率向上を図ることができる。この結果、実施の形態１によるＤＣ−ＤＣコンバータ１００よりも、さらに広い動作範囲に亘って効率を向上することができる。

なお、実施の形態１，２では、出力電力Ｐｏ＞０の領域における動作モード選択について説明したが。出力電力Ｐｏ＜０の領域においても、同様の動作モード選択を適用することができる。この場合には、｜Ｐｏ｜が小さくなるに従って、通常動作モードから、上記の軽負荷モード、極軽負荷モードが適用されるように、動作モードの選択を行うことができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の実施の形態１によるＤＣ−ＤＣコンバータ１００の回路構成を示す回路図である。 実施の形態１によるＤＣ−ＤＣコンバータ１００の通常動作モードにおける動作波形図である。 ＤＣ−ＤＣコンバータ１００の出力電力と効率の関係を示す概念図である。 実施の形態１によるＤＣ−ＤＣコンバータ１００の軽負荷モードにおける動作波形図である。 軽負荷モードにおけるメインコンバータ回路部分の回路動作を説明する回路図である。 実施の形態１によるＤＣ−ＤＣコンバータ１００における動作モード選択の処理手順を説明するフローチャートである。 実施の形態１によるＤＣ−ＤＣコンバータ１００の出力電力に対する効率特性を示す概念図である。 本発明の実施の形態２によるＤＣ−ＤＣコンバータ１００♯の構成を示す回路図である。 実施の形態２によるＤＣ−ＤＣコンバータ１００♯の極軽負荷モードにおける動作波形図である。 実施の形態２によるＤＣ−ＤＣコンバータ１００♯の出力電力に対する効率特性を示す概念図である。 実施の形態２によるＤＣ−ＤＣコンバータ１００♯における動作モード選択の処理手順を説明するフローチャートである。

符号の説明

１００，１００♯ ＤＣ−ＤＣコンバータ、１１０ メインコンバータ回路、１１２ 電流センサ、１２０ 補助共振回路、１５０ 制御回路、１５２ デューティ制御部、１５４ タイミング制御部、１５６ ドライバ、１５８ 動作モード選択部、２００ 負荷、５００，５１０，５２０，５３０ 効率特性、ＢＡＴ バッテリ（低圧電源）、Ｃ０ キャパシタ、Ｃ１，Ｃ２ キャパシタ（補助共振回路）、Ｄ１，Ｄ２ ダイオード（メイン整流素子）、Ｄ３，Ｄ４ ダイオード（補助整流素子）、Ｄｇ１，Ｄｇ２ ダイオード（ゲート駆動制御回路）、ＧＣ１，ＧＣ２ ゲート駆動制御回路、ＧＬ 基準電圧配線、ＩＬ インダクタ電流、Ｉｒｐ，Ｉｒｐ♯ 補助電流（補助共振回路）、Ｌ１ インダクタ（メインインダクタ）、Ｌ２，Ｌ３ インダクタ（補助インダクタ）、Ｎ１，Ｎ２ ノード、Ｐａ，Ｐｂ 基準値、Ｑ１，Ｑ２ 電力用半導体スイッチング素子（メインスイッチング素子）、Ｑ３，Ｑ４ 電力用半導体スイッチング素子（補助スイッチング素子）、Ｒｌ１，Ｒｌ２，Ｒｓ１，Ｒｓ２ 抵抗素子、Ｖｉ，Ｖｏ 電圧、Ｖｏｒ 電圧指令値、Ｖｇ１-Ｖｇ４ ゲート電圧。

Claims (10)

1. 低圧電源および電源配線の間で直流電圧変換を行うためのＤＣ−ＤＣコンバータであって、
   前記低圧電源および第１のノードの間に接続されるメインインダクタと、
   前記電源配線および前記第１のノードの間に接続された第１のメインスイッチング素子と、
   前記第１のスイッチング素子と逆並列に接続された第１のメイン整流素子と、
   基準電圧配線および前記第１のノードの間に接続された第２のメインスイッチング素子と、
   前記第２のメインスイッチング素子と逆並列に接続された第２のメイン整流素子と、
   前記第１および前記第２のメインスイッチング素子の少なくとも一方のメインスイッチング素子に対応して設けられた補助共振回路とを備え、
   前記補助共振回路は、
   前記少なくとも一方のメインスイッチング素子と並列に接続されたキャパシタと、
   前記キャパシタに対して並列に接続される、直列接続された補助スイッチング素子および補助インダクタと、
   前記補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、前記補助スイッチング素子と直列に接続された補助整流素子とを含み、
   前記少なくとも一方のメインスイッチング素子のデューティ比を制御する制御回路をさらに備え、
   前記制御回路は、
   前記補助スイッチング素子のオンオフ制御によって前記補助共振回路に電流を生じさせるとともに前記少なくとも一方のメインスイッチング素子をオンオフさせる第１の動作モードと、前記補助スイッチング素子をオフ固定した状態で前記少なくとも一方のメインスイッチング素子をオンオフさせる第２の動作モードとを、前記ＤＣ−ＤＣコンバータの出力レベルに応じて選択するモード選択部と、
   前記第１および前記第２のメインスイッチング素子ならびに前記補助スイッチング素子のオンオフを制御するタイミング制御部とを含み、
   前記タイミング制御部は、前記第１の動作モードの選択時には、前記少なくとも一方のメインスイッチング素子のオフ期間中における前記メインインダクタの電流方向が維持されるように、前記少なくとも一方のメインスイッチング素子のスイッチング周期を設定する一方で、前記第２の動作モードの選択時には、前記メインインダクタの電流方向が反転するまで前記少なくとも一方のメインスイッチング素子のオフ期間が維持されるように、前記少なくとも一方のメインスイッチング素子のスイッチング周期を設定する、ＤＣ−ＤＣコンバータ。
2. 前記タイミング制御部は、前記第１の動作モードの選択時には、前記メインインダクタの電流方向が維持されている期間内に設けられた前記補助スイッチング素子のオン期間内に前記少なくとも一方のメインスイッチング素子をターンオンする一方で、前記第２の動作モードの選択時には、前記メインインダクタの電流方向の反転後に、前記少なくとも一方のメインスイッチング素子をターンオンする、請求項１記載のＤＣ−ＤＣコンバータ。
3. 前記モード選択部は、前記出力電力が所定値以上であるときに前記第１の動作モードを選択する一方で、前記出力電力が前記所定値より小さいときに前記第２の動作モードを選択する、請求項１または２記載のＤＣ−ＤＣコンバータ。
4. 前記モード選択部は、前記第１および前記第２の動作モードと、前記補助スイッチング素子をオフ固定した状態下で、ターンオン時における制御電極の駆動速度を、ターンオフ時における駆動速度よりも低下させるように前記少なくとも一方のメインスイッチング素子をオンオフさせる第３の動作モードとのうちから、前記ＤＣ−ＤＣコンバータの出力電力に応じていずれかの動作モードを選択するように構成され、
   前記タイミング制御部は、前記第３の動作モードの選択時には、前記少なくとも一方のメインスイッチング素子のオフ期間中における前記メインインダクタの電流方向が維持されるように、前記少なくとも一方のメインスイッチング素子のスイッチング周期を設定する、請求項１記載のＤＣ−ＤＣコンバータ。
5. 前記モード選択部は、前記出力電力が第１の基準値より大きいときに前記第１の動作モードを選択し、前記第１の基準値より小さい前記第２の基準値よりも前記出力電力が小さいときには前記第３の動作モードを選択する一方で、前記出力電力が前記第１および前記第２の基準値の間のときには前記第２の動作モードを選択する、請求項４記載のＤＣ−ＤＣコンバータ。
6. 低圧電源および電源配線の間で直流電圧変換を行うためのＤＣ−ＤＣコンバータの制御方法であって、
   前記ＤＣ−ＤＣコンバータは、
   前記低圧電源および第１のノードの間に接続されるメインインダクタと、
   前記電源配線および前記第１のノードの間に接続された第１のメインスイッチング素子と、
   前記第１のスイッチング素子と逆並列に接続された第１のメイン整流素子と、
   基準電圧配線および前記第１のノードとの間に接続された第２のメインスイッチング素子と、
   前記第２のメインスイッチング素子と逆並列に接続された第２のメイン整流素子と、
   前記第１および前記第２のメインスイッチング素子の少なくとも一方のメインスイッチング素子に対応して設けられた補助共振回路とを備え、
   前記補助共振回路は、
   前記少なくとも一方のメインスイッチング素子と並列に接続されたキャパシタと、
   前記キャパシタに対して並列に接続される、直列接続された補助スイッチング素子および補助インダクタと、
   前記補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、前記補助スイッチング素子と直列に接続された補助整流素子とを含み、
   前記制御方法は、
   前記補助スイッチング素子のオンオフ制御によって前記補助共振回路に電流を生じさせるとともに前記少なくとも一方のメインスイッチング素子をオンオフさせる第１の動作モードと、前記補助スイッチング素子をオフ固定した状態で前記少なくとも一方のメインスイッチング素子をオンオフさせる第２の動作モードとを、前記ＤＣ−ＤＣコンバータの出力レベルに応じて選択するステップと、
   前記第１および前記第２の動作モードの選択結果、および、前記少なくとも一方のメインスイッチング素子のデューティ比制御に基づいて、前記第１および前記第２のメインスイッチング素子ならびに前記補助スイッチング素子のオンオフを制御するステップとを備え、
   前記制御するステップは、前記第１の動作モードの選択時には、前記少なくとも一方のメインスイッチング素子のオフ期間中における前記メインインダクタの電流方向が維持されるように、前記少なくとも一方のメインスイッチング素子のスイッチング周期を設定する一方で、前記第２の動作モードの選択時には、前記メインインダクタの電流方向が反転するまで前記少なくとも一方のメインスイッチング素子のオフ期間が維持されるように、前記少なくとも一方のメインスイッチング素子のスイッチング周期を設定する、ＤＣ−ＤＣコンバータの制御方法。
7. 前記制御するステップは、前記第１の動作モードの選択時には、前記メインインダクタの電流方向が維持されている期間内に設けられた前記補助スイッチング素子のオン期間内に前記少なくとも一方のメインスイッチング素子をターンオンする一方で、前記第２の動作モードの選択時には、前記メインインダクタの電流方向の反転後に、前記少なくとも一方のメインスイッチング素子をターンオンする、請求項６記載のＤＣ−ＤＣコンバータの制御方法。
8. 前記選択するステップは、前記出力電力が所定値以上であるときに前記第１の動作モードを選択する一方で、前記出力電力が前記所定値より小さいときに前記第２の動作モードを選択する、請求項６または７記載のＤＣ−ＤＣコンバータの制御方法。
9. 前記選択するステップは、前記第１および前記第２の動作モードと、前記補助スイッチング素子をオフ固定した状態下で、ターンオン時における制御電極の駆動速度を、ターンオフ時における駆動速度よりも低下させるように前記少なくとも一方のメインスイッチング素子をオンオフさせる第３の動作モードとのうちから、前記ＤＣ−ＤＣコンバータの出力電力に応じていずれかの動作モードを選択し、
   前記制御するステップは、前記第３の動作モードの選択時には、前記少なくとも一方のメインスイッチング素子のオフ期間中における前記メインインダクタの電流方向が維持されるように、前記少なくとも一方のメインスイッチング素子のスイッチング周期を設定する、請求項６記載のＤＣ−ＤＣコンバータの制御方法。
10. 前記選択するステップは、前記出力電力が第１の基準値より大きいときに前記第１の動作モードを選択し、前記第１の基準値より小さい前記第２の基準値よりも前記出力電力が小さいときには前記第３の動作モードを選択する一方で、前記出力電力が前記第１および前記第２の基準値の間のときには前記第２の動作モードを選択する、請求項９記載のＤＣ−ＤＣコンバータの制御方法。

Images