JP2011155072A - 固体撮像素子および電子情報機器 - Google Patents

Abstract

【課題】画素サイズ縮小に伴う受光部面積の縮小が為されても、工程増加を伴うことがないかまたは、溝のエッチング加工時間をより短くして、シャッター電圧の上昇を無くするかまたは下げる。
【解決手段】不要電荷を排出するドレイン領域として機能するｎ型シリコン基板２の表層にＮ＋エピタキシャル層３およびＮ−エピタキシャル層７を形成し、画素サイズに応じた受光部５とＮ＋エピタキシャル層３とに挟まれたＰ型領域４（Ｐ型層）の垂直方向幅Ｂと受光部５の底面部のＮ型層水平方向幅Ａの寸法比（Ｂ／Ａ）を画素サイズ縮小前後で同じ一定値にする。
【選択図】図１

Description

本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器に関する。

従来、画像光を画像信号として電気信号に変換する固体撮像素子としては、ＣＣＤ型イメージセンサやＣＭＯＳイメージセンサなどが知られている。このうち、ＣＣＤ型イメージセンサは、光照射により電荷を発生する複数の受光部（フォトダイオード）が設けられた受光領域と、この受光領域の各受光部で発生した電荷を信号電荷として読み出して垂直電荷転送動作を行った後に水平電荷転送動作を行う転送領域とが共通基板上に設けられている。

このようなＣＣＤ型イメージセンサにおいては、近年の画素の縮小化に伴って、受光領域の不要電荷を排出する縦型オーバーフロードレイン構造におけるシャッター電圧上昇を抑制することが重要であり、例えば特許文献１には、非受光領域（転送領域）のシャッター電圧の影響を軽減する構造を有する固体撮像素子が開示されている。

図６は、特許文献１に開示されている従来のＣＣＤ固体撮像素子の要部構成例を示す縦断面図である。

図６に示すように、従来のＣＣＤ固体撮像素子１００は、表層にＮ^＋層１０１が形成されたｎ型シリコン基板１０２の上層にエピタキシャル層１０３が設けられており、Ｎ^＋層１０１は受光部１０４に隣接する垂直電荷転送部１０６の形成領域に溝部１０５が形成されている。このように、従来のＣＣＤ固体撮像素子１００は、ドレイン領域として機能する基板深さが非受光領域（転送領域）で受光領域（受光部１０４）よりも深くなるように構成されている。

なお、エピタキシャル層１０３内には、従来のＣＣＤ固体撮像素子１００と同様に、マトリクス状に配列された複数の受光部１０４と、この受光部１０４で取り込んだ信号電荷を垂直方向に電荷転送する垂直電荷転送部１０６と、この垂直電荷転送部１０６により電荷転送された信号電荷を水平方向に電荷転送する水平電荷転送部（図示せず）とが設けられている。さらに、垂直電荷転送部１０６に電荷転送パルスを印加する転送電極１０７が垂直電荷転送部１０６の上層に形成されており、転送電極１０７の上層にはＳｉＯ_２層１０８を介して受光部領域に開口部１０９を有する遮光膜１１０が形成されている。

ここで、Ｎ^＋層１０１に溝部１０５を形成することによって、オーバーフロードレインを構成するｎ型シリコン基板１０２から受光部１０４までの距離ａよりもｎ型シリコン基板１０２から垂直電荷転送部１０６までの距離ｂを長くしているが、ｎ型シリコン基板１０２から受光部１０４までの距離よりもｎ型シリコン基板１０２から垂直電荷転送部１０６までの距離の方が長くなるのであれば、必ずしもＮ^＋層１０１に溝部１０５を形成する必要はなく、溝部を形成したｎ型シリコン基板１０２の表面に一定膜厚のＮ^＋層１０１を形成してもよい。

特開２００６−１２０７５０号公報

しかしながら、特許文献１に記載された従来のＣＣＤ固体撮像素子１００では、画素サイズ縮小に伴う受光部面積の縮小が為されても、縦型オーバーフロードレイン構造におけるシャッター電圧上昇を抑制するために、基板深さを、受光領域（受光部１０４）と非受光領域（垂直電荷転送部１０６）の領域毎に変更する必要が有り、エピタキシャル成長させる前に溝部１０５を形成する工程が増加することから、製造容易性の面で大幅に不利になるという問題があった。さらに、縦型オーバーフロードレイン構造におけるシャッター電圧を更に抑制することが要求されている。この場合、溝部１０５をさらに深く形成しなければならず、エッチング加工時間がかかり、製造容易性の面で大幅に不利になるという問題があった。

本発明は、上記従来の問題を解決するもので、画素サイズ縮小に伴う受光部面積の縮小が為されても、工程増加を伴うことがないかまたは、溝のエッチング加工時間をより短くして、シャッター電圧の上昇を無くするかまたはシャッター電圧を下げることができる固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。

本発明の固体撮像素子は、被写体からの画像光を光電変換して撮像する第１導電型領域で構成された複数の受光部と、該受光部の不要電荷を排出するための第１導電型ドレイン層と、該受光部と該第１導電型ドレイン層間に設けられ、基準電圧を印加して不要電荷を該受光部から該第１導電型ドレイン層側に排出可能とする第２導電型層とを有した縦型オーバーフロードレイン構造において、画素サイズの縮小により該受光部の水平方向幅ＡをＡ１からＡ２に小さく設定するときに、該第２導電型層の垂直方向幅ＢもＢ１からＢ２に小さく設定して、該受光部の水平方向幅Ａと該第２導電型層の垂直方向幅Ｂの比Ｂ１／Ａ１を一定値として、比Ｂ２／Ａ２が０．４以上該一定値以下であり、そのことにより上記目的が達成される。

また、好ましくは、本発明の固体撮像素子における比（Ｂ２／Ａ２）の範囲は、０．４≦比（Ｂ２／Ａ２）≦２または０．４≦比（Ｂ２／Ａ２）≦１．６である。

さらに、好ましくは、本発明の固体撮像素子における受光部の水平方向幅Ａ２の範囲が０．５μｍ≦Ａ２≦１．０μｍ、前記第２導電型層の垂直方向幅Ｂ２の範囲が０．４μｍ≦Ｂ２≦１．０μｍであるかまたは、該受光部の水平方向幅Ａ２の範囲が０．５μｍ≦Ａ２≦１．０μｍ、該第２導電型層の垂直方向幅Ｂ２の範囲が０．４μｍ≦Ｂ２≦０．８μｍである。

さらに、好ましくは、本発明の固体撮像素子における比Ｂ１／Ａ１および前記Ｂ２／Ａ２を同一の一定値とする。

さらに、好ましくは、本発明の固体撮像素子における比（Ｂ２／Ａ２）は１である。

さらに、好ましくは、本発明の固体撮像素子における受光部の水平方向幅Ａ２が０．８μｍ、前記第２導電型層の垂直方向幅Ｂ２が０．８μｍである。

さらに、好ましくは、本発明の固体撮像素子における比（Ｂ２／Ａ２）の一定値は、前記受光部の蓄積電荷容量と該受光部からのオーバーフロードレイン（電荷排出）との関係が最適になるときの値である。

さらに、好ましくは、本発明の固体撮像素子における第２導電型層の不純物濃度は１０^１７〜１０^１８ｃｍ^ー３である。

さらに、好ましくは、本発明の固体撮像素子における複数の受光部の水平方向幅Ａは、平面視矩形または正方形の１辺寸法または、平面視円形の直径寸法であって、該受光部の底面積を変化させた場合にそれに伴って変化する寸法である。

さらに、好ましくは、本発明の固体撮像素子における第２導電型層の表面に、前記受光部に隣接する垂直電荷転送部の形成領域下方位置のみに溝部が形成されている。

さらに、好ましくは、本発明の固体撮像素子における受光部下のドレイン領域として機能する前記第２導電型層の表面深さが、前記垂直電荷転送部の下方領域の前記溝部底面の表面深さよりも浅くなるように構成されている。

さらに、好ましくは、本発明の固体撮像素子において、第１導電型半導体基板上に前記第１導電型ドレイン層が形成され、該第１導電型ドレイン層上に前記第２導電型層が形成され、該第２導電型層上に前記複数の受光部が平面視で列方向および行方向にマトリクス状に形成され、列方向の複数の受光部と、これに隣接する列方向の複数の受光部との間に前記垂直電荷転送部が複数列形成され、該垂直電荷転送部は、いずれか一方の列方向の複数の受光部からの信号電荷を各画素毎に読み出して列方向に電荷転送する。

本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。

上記構成により、以下、本発明の作用を説明する。

本発明においては、被写体からの画像光を光電変換して撮像する第１導電型領域で構成された複数の受光部と、受光部の不要電荷を排出するための第１導電型ドレイン層と、受光部と第１導電型ドレイン層間に設けられ、基準電圧を印加して不要電荷を該受光部から該第１導電型ドレイン層側に排出可能とする第２導電型層とを有した縦型オーバーフロードレイン構造において、画素サイズの縮小により受光部の水平方向幅ＡをＡ１からＡ２に小さく設定するときに、第２導電型層の垂直方向幅ＢもＢ１からＢ２に小さく設定して、受光部の水平方向幅Ａと第２導電型層の垂直方向幅Ｂの比Ｂ１／Ａ１を一定値として、比Ｂ２／Ａ２が０．４以上該一定値以下である。

また、第２導電型層の表面に、受光部に隣接する垂直電荷転送部の形成領域下方位置のみに溝部が形成されていてもよい。この場合、受光部下のドレイン領域として機能する第２導電型層の表面深さが、垂直電荷転送部の下方領域の溝部の表面深さよりも浅くなるように構成されている。

これによって、画素サイズ縮小に伴って受光部底面の面積が縮小されて、受光部の水平方向幅ＡをＡ１からＡ２に小さく設定されても、第２導電型層の垂直方向幅ＢもＢ１からＢ２に小さく設定して、受光部の水平方向幅Ａと第２導電型層の垂直方向幅Ｂの比Ｂ１／Ａ１を一定値として、比Ｂ２／Ａ２を０．４以上一定値以下とするので、従来の溝加工工程の増加なく、基準電圧としてのシャッター電圧の上昇を抑制して同等かまたは下げることが可能となる。

第２導電型層の表面に、受光部に隣接する垂直電荷転送部の形成領域下方位置のみに溝部を形成すれば、その溝部の深さを従来の溝加工工程の溝深さよりも大幅に浅くして、エッチング溝加工時間がより短くなり、シャッター電圧をさらに低減することが可能となる。

以上により、本発明によれば、画素サイズ縮小に伴って受光部底面の面積が縮小されて、受光部の水平方向幅ＡをＡ１からＡ２に小さく設定されても、第２導電型層の垂直方向幅ＢもＢ１からＢ２に小さく設定して、受光部の水平方向幅Ａと第２導電型層の垂直方向幅Ｂの比Ｂ１／Ａ１を一定値として、比Ｂ２／Ａ２を０．４以上一定値以下とするため、従来の溝加工工程の増加なく、基準電圧としてのシャッター電圧の上昇を無くするかまたはシャッター電圧を下げることができる。

また、第２導電型層の表面に、受光部に隣接する垂直電荷転送部の形成領域下方位置のみに溝部を形成すれば、その溝部の深さを従来の溝加工工程の溝深さに比べて大幅に浅くすることができて、エッチング溝加工時間をより短くでき、シャッター電圧をさらに低減することができる。

本発明の実施形態１におけるＣＣＤ固体撮像素子の要部構成例を模式的に示す縦断面図である。 図１のＣＣＤ固体撮像素子のＣＣ’断面構造におけるポテンシャルを示す図である。 図１の受光部水平方向幅Ａとシャッター電圧との相関関係を示す図である。 本発明の実施形態２におけるＣＣＤ固体撮像素子の要部構成例を模式的に示す縦断面図である。 本発明の実施形態３として、本発明の実施形態１、２のＣＣＤ固体撮像素子１または１Ａを撮像部に用いた電子情報機器の概略構成例を示すブロック図である。 特許文献１に開示されている従来のＣＣＤ固体撮像素子の要部構成例を示す縦断面図である。

以下に、本発明のＣＣＤ固体撮像素子の実施形態１、２および、このＣＣＤ固体撮像素子の実施形態１、２のいずれかを画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態３について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。

（実施形態１）
図１は、本発明の実施形態１におけるＣＣＤ固体撮像素子の要部構成例を模式的に示す縦断面図である。

図１において、本実施形態１の固体撮像素子１は、ｎ型シリコン基板２上に第１導電型ドレイン層としてのＮ＋エピタキシャル層３を形成し、このＮ＋エピタキシャル層３上に、基準電圧のシャッター電圧を印加して不要電荷をｎ型シリコン基板２側に排出するための所定層厚（垂直方向幅Ｂ）の第２導電型層としてのＰ型領域４を形成している。この所定層厚（垂直方向幅Ｂ）のＰ型領域４上に、被写体からの画像光を光電変換して撮像する複数の受光部５（ＰＤ）が平面視で列方向および行方向にマトリクス状に配設されている。列方向の複数の受光部５と、これに隣接する列方向の複数の受光部５との間に、列方向の複数の受光部５からの信号電荷を各画素毎に読み出して垂直方向に電荷転送する垂直電荷転送部６が列方向（垂直方向）に複数配置されている。

このＮ＋エピタキシャル層３上のＰ型領域４を含むＮ−エピタキシャル層７上にはゲート絶縁膜８が形成されている。垂直電荷転送部６上にはゲート絶縁膜８を介して、信号電荷読み出しを兼ねた電荷転送電極９が配設されている。電荷転送電極９上には、絶縁膜１０を介して、各受光部５上を光入射用に開口部１１で開口すると共に、電荷転送電極９上を覆った遮光膜１２が形成されている。なお、各受光部５の上方には、画素毎にＲＧＢで色配列（例えばベイヤ配列）されたカラーフィルタ（図示せず）が設けられ、その上に集光用のマイクロレンズ（図示せず）が画素毎に設けられている。

要するに、単位画素部毎に、ｎ型シリコン基板２、Ｎ＋エピタキシャル層３およびＮ−エピタキシャル層７の積層で形成される半導体基板上に、遮光膜１２で覆われた転送電極９と、転送電極９直下に設けられた垂直電荷転送部６と、遮光膜１２で覆われていない開口部１１に対応して所定深さ位置に設けられた受光部５とを有している。ここで、受光部５はＮ−エピタキシャル層７中に第２導電型層としてのＰ型領域４と隣接する領域に形成されており、Ｐ型領域４の垂直方向幅Ｂ（厚さ）は受光部５とＮ＋エピタキシャル層３に挟まれた所定厚さ領域（Ｐ型領域４の垂直方向幅Ｂ）で規定される。また、受光部５は、遮光膜１２で覆われた垂直電荷転送部６直下の領域には形成されておらず、遮光膜１２で覆われていない開口部１１の下方位置に形成されており、受光部５の底面部の水平方向幅Ａ（または底面積に比例した幅寸法）を規定することができる。

この複数の受光部５の水平方向幅Ａは、平面視矩形または正方形の１辺寸法または、平面視円形の直径寸法であって、受光部５の底面積を変化させた場合にそれに伴って変化する寸法である。

この場合の縦型オーバーフロードレイン構造は、不要電荷を排出するドレイン領域として機能する第１導電型ドレイン層としてのＮ＋エピタキシャル層３と、電荷を溜める第１導電型領域を構成する受光部５と、これらのＮ＋エピタキシャル層３と受光部５との間に形成され、電位障壁を形成可能とする第２導電型層としてのＰ型領域４とを有している。このＰ型領域４の電位障壁を上げたり下げたりすることによって、受光部５で電荷を溜めたり、受光部５からＮ＋エピタキシャル層３側に不要電荷を排出して受光部５内の電荷量をリセットしたりすることができる。

この場合に、画素サイズの縮小により受光部５の水平方向幅ＡをＡ１からＡ２に小さく設定するときに、Ｐ型領域４の層厚の垂直方向幅ＢもＢ１からＢ２に小さく設定して、受光部５の水平方向幅ＡとＰ型領域４の層厚の垂直方向幅Ｂの比Ｂ１／Ａ１を一定値として、比Ｂ２／Ａ２が０．４以上その一定値以下にしている。

受光部５の水平方向幅ＡとＰ型領域４の垂直方向幅Ｂとの比（Ｂ／Ａ）は、受光部５の蓄積電荷容量と受光部５からのオーバーフロードレイン（電荷排出）との関係が最適になるように一定値に設定する。受光部５に電荷が蓄積され過ぎると受光部５から電荷が溢れて、隣接画素に電荷が供給されないように基板側に電荷が抜けるようにＰ型領域４の不純物濃度と垂直方向幅Ｂ（Ｐ型領域４の厚さ）とを設定して電位障壁の高さを設定制御する必要がある。オーバーフロードレイン（電荷排出）を制御する電位障壁が高過ぎると、受光部５から電荷が溢れたときに隣接画素にまで電荷が供給されてしまい、電位障壁が低過ぎると、蓄積電荷容量が少な過ぎて撮像感度に影響することになる。

図２は、図１のＣＣＤ固体撮像素子のＣＣ’断面構造におけるポテンシャルを示す図である。

図２に示すように、Ｐ型領域４のＯＦＤポテンシャルに応じて、受光部５（ＰＤ）に信号電荷が蓄積されるが、シャッター電圧（典型例として１９〜２０Ｖ）として基板基準電位がＰ型領域４に印加されて、Ｐ型領域４のＯＦＤポテンシャルが点線部分まで低下してこの蓄積電荷が受光部５（ＰＤ）からＮ＋エピタキシャル層３さらにｎ型シリコン基板２側に排出されて受光部５（ＰＤ）の蓄積電荷が初期値にリセットされる。これがシャッタ動作である。この時点からの露光時間、受光部５（ＰＤ）への入射光により信号電荷が生成されて蓄積される。Ｐ型領域４の不純物濃度によりＯＦＤポテンシャル高さ（障壁高さ）が設定されている。
図３は、図１の受光部５の水平方向幅Ａをｘ軸（水平軸）、シャッター電圧をｙ軸（垂直軸）とした場合の相関関係を示す図である。

図３はＰ型領域４の垂直方向幅Ｂをパラメータとして変えた場合の挙動を示しており、Ｂ１＞Ｂ２の時には一般的にシャッター電圧はＢ１時の方が高い電圧となる傾向がある。また、図中●において画素サイズα、画素サイズβ（大きさはα＞βとする）の場合を例として図示している。

画素サイズの縮小により、受光部５の水平方向幅Ａは一般的にスケーリング則に伴って小さくなり、画素サイズの場合には受光部５の水平方向幅ＡはＡ１からＡ２へと小さくなる。このとき、シャッター電圧ＶはＶ１からＶ２へと上昇することになる（図中矢印１）。このシャッター電圧上昇を回避するために、同一の画素サイズの場合にはＰ型領域４の垂直方向幅Ｂを小さくすればよい（図中矢印２）。

このとき、Ｐ型領域４の垂直方向幅Ｂと受光部５の水平方向幅Ａとの比、即ち、Ｂ１／Ａ１、Ｂ２／Ａ２をそれぞれ同じ一定値とすることにより、画素サイズ縮小に伴うシャッター電圧上昇（Ｖ１→Ｖ２）を回避することができる。

即ち、画素サイズの縮小により受光部５の水平方向幅ＡがＡ１からＡ２と小さく設定した場合に、基準電圧であるシャッター電圧が変化しないように第２導電型層としてのＰ型領域４の垂直方向幅ＢもＢ１からＢ２に小さくして、受光部５の水平方向幅ＡとＰ型領域４の垂直方向幅Ｂの比Ｂ１／Ａ１および比Ｂ２／Ａ２で同一の一定値とする。これによって、画素サイズ縮小に伴うシャッター電圧上昇（Ｖ１→Ｖ２）を回避することができる。

Ｐ型領域４の垂直方向幅Ｂを縮小する手段としては、図１においてＮ−エピタキシャル層７を薄膜化することや、Ｐ型領域４の幅（層厚）自体を縮小化することなどが考えられるが、特に製造方法において限定する必要はない。

受光部５の水平方向幅Ａ（または底面積）が大きい方が受光部５からｎ型シリコン基板２側に電荷を抜き易く、Ｐ型領域４の垂直方向幅Ｂが小さい方が受光部５からｎ型シリコン基板２側に電荷を抜き易い。前述したように、ＣＣＤ固体撮像素子１の画素サイズ縮小に伴って、受光部５の水平方向幅Ａの寸法も小さくなるが、水平方向幅Ａの寸法が小さくなると、これに応じてＰ型領域４の垂直方向幅Ｂを小さくしないと電荷を抜き難くなる。したがって、画素サイズの縮小により受光部５の水平方向幅ＡをＡ１からＡ２に小さく設定するときに、Ｐ型領域４の層厚の垂直方向幅ＢもＢ１からＢ２に小さく設定して、受光部５の水平方向幅ＡとＰ型領域４の層厚の垂直方向幅Ｂの比Ｂ１／Ａ１を一定値として、比Ｂ２／Ａ２が０．４以上その一定値以下にしている。

具体的には、ここでは、Ａ＝０．８μｍ、Ｂ＝０．８μｍで、一定値が比（Ｂ／Ａ）＝比Ｂ１／Ａ１＝比Ｂ２／Ａ２＝１である。Ａ、Ｂの寸法範囲を具体的に考えると、０．５μｍ≦Ａ≦１．０μｍ、０．４μｍ≦Ｂ≦１．０μｍであれば、０．４≦比（Ｂ／Ａ）≦２となし、また、０．５μｍ≦Ａ≦１．０μｍ、０．４μｍ≦Ｂ≦０．８μｍであれば、０．４≦比（Ｂ／Ａ）≦１．６となる。このとき、Ｐ型領域４の不純物濃度は、１０^１７〜１０^１８ｃｍ^ー３程度のボロン濃度のものを用いる。この不純物濃度範囲を外れると動作上厳しくなる。

以上により、本実施形態１によれば、不要電荷を排出するドレイン領域として機能するｎ型シリコン基板２の表層にＮ＋エピタキシャル層３およびＮ−エピタキシャル層７を形成し、画素サイズに応じた受光部５とＮ＋エピタキシャル層３とに挟まれたＰ型領域４（Ｐ型層）の垂直方向幅Ｂと受光部５の底面部のＮ型層水平方向幅Ａの寸法比（Ｂ／Ａ）を画素サイズ縮小前後で同じ一定値にする。要するに、画素サイズ縮小に伴って受光部５の底面面積が縮小されて、受光部５の水平方向幅ＡをＡ１からＡ２に小さく設定しても、第２導電型層であるＰ型領域４（Ｐ型層）の垂直方向幅ＢもＢ１からＢ２に小さく設定して、受光部５の水平方向幅ＡとＰ型領域４の垂直方向幅Ｂの比Ｂ１／Ａ１を一定値として、比Ｂ２／Ａ２を０．４以上一定値以下とする。このように、画素サイズ縮小に伴う受光部５の底面積の縮小が為されても、受光部５およびＰ型領域４の不純物濃度、Ｐ型領域４の深さ（垂直方向幅Ｂ）を調節することにより、従来の溝加工工程を行うことなく、ＣＣＤ固体撮像素子１の画素サイズ縮小に伴うシャッター電圧上昇の影響を無くすことができて、基準電圧としてのシャッター電圧の上昇を抑制して同等かまたは下げることができる。

（実施形態２）
上記実施形態１では、受光部５の水平方向幅ＡとＰ型領域４の垂直方向幅Ｂの画素サイズ縮小前の比Ｂ１／Ａ１を一定値として、画素サイズ縮小後の比Ｂ２／Ａ２を０．４以上一定値以下とすることにより、従来の溝加工工程の増加を伴うことなくシャッター電圧上昇を無くすかまたは下げる場合について説明したが、本実施形態２では、上記実施形態１に加えて、浅い溝を形成し、溝のエッチング加工時間をより短くしてシャッター電圧をさらに低下する場合について説明する。

図４は、本発明の実施形態２におけるＣＣＤ固体撮像素子の要部構成例を模式的に示す縦断面図である。なお、図１の構成部材と同一の作用効果を奏する構成部材には同一の符号を付している。

図４において、本実施形態２のＣＣＤ固体撮像素子１Ａにおいて、第１導電型半導体基板としてのｎ型シリコン基板２上に第１導電型ドレイン層としてのＮ＋エピタキシャル層３が形成され、Ｎ＋エピタキシャル層３上にＰ型領域４（Ｐ型層）が形成され、このＰ型領域４（Ｐ型層）上に複数の受光部５が平面視で列方向および行方向にマトリクス状に形成され、列方向の複数の受光部５と、これに隣接する列方向の複数の受光部５との間に垂直電荷転送部６が複数列形成され、垂直電荷転送部６はそれぞれ、いずれか一方の列方向の複数の受光部５からの信号電荷を各画素毎に読み出して列方向に電荷転送するものである。

本実施形態２のＣＣＤ固体撮像素子１Ａの縦型オーバーフロードレイン構造も、上記実施形態１の場合と同様に、不要電荷を排出するドレイン領域として機能する第１導電型ドレイン層としてのＮ＋エピタキシャル層３と、電荷を溜める第１導電型領域としての受光部５と、これらのＮ＋エピタキシャル層３と受光部５との間に形成された電位障壁を制御可能とする第２導電型層としてのＰ型領域１４とを有している。このＰ型領域４の電位障壁を上げたり下げたり制御することによって、リセット後に受光部５で信号電荷を溜めたり、受光部５からＮ＋エピタキシャル層３側に不要電荷を排出してリセットしたりすることができる。

Ｐ型領域１４の表面には、受光部５に隣接する垂直電荷転送部６の形成領域下方位置のみに溝部１３（凹部）が形成されている。このように、ＣＣＤ固体撮像素子１Ａにおいて、受光部５下のドレイン領域として機能するＰ型領域１４の表面深さが、垂直電荷転送部６の下方領域の溝部１３の表面深さよりも浅くなるように構成されている。

この場合にも、上記実施形態１の場合と同様に、画素サイズの縮小により受光部５の水平方向幅ＡをＡ１からＡ２に小さく設定するときに、Ｐ型領域１４の層厚の垂直方向幅ＢもＢ１からＢ２に小さく設定して、受光部５の水平方向幅ＡとＰ型領域１４の層厚の垂直方向幅Ｂの比Ｂ１／Ａ１を一定値として、比Ｂ２／Ａ２が０．４以上その一定値以下にしている。

具体的には、ここでは、Ａ＝０．８μｍ、Ｂ＝０．８μｍで、一定値が比（Ｂ／Ａ）＝比Ｂ１／Ａ１＝比Ｂ２／Ａ２＝１である。Ａ、Ｂの寸法範囲を具体的に考えると、０．５μｍ≦Ａ≦１．０μｍ、０．４μｍ≦Ｂ≦１．０μｍであれば、０．４≦比（Ｂ／Ａ）≦２となし、また、０．５μｍ≦Ａ≦１．０μｍ、０．４μｍ≦Ｂ≦０．８μｍであれば、０．４≦比（Ｂ／Ａ）≦１．６となる。このとき、Ｐ型領域１４の不純物濃度は、１０^１７〜１０^１８ｃｍ^ー３程度のボロン濃度のものを用いる。この不純物濃度範囲を外れると動作上厳しくなる。

以上により、本実施形態２によれば、不要電荷を排出するドレイン領域として機能するｎ型シリコン基板２の表層にＮ＋エピタキシャル層３およびその上にＮ−エピタキシャル層１７を形成し、画素サイズに応じた受光部５とＮ＋エピタキシャル層３との間に挟まれたＰ型層１４の垂直方向幅Ｂ（厚さ）と受光部５の底部のＮ型層水平方向幅Ａ（または底面積に応じた幅）の寸法比（Ｂ／Ａ）のうち、画素サイズの縮小前の寸法比（Ｂ１／Ａ１）を一定値（たとえば１）にし、転送領域下のＰ型領域１４（Ｐ型層）の厚さを薄くして、画素サイズの縮小後の寸法比（Ｂ２／Ａ２）を同じ一定値（たとえば１）とするため、ＣＣＤ固体撮像素子１Ａの画素サイズ縮小に伴うシャッター電圧の影響を更に軽減することができて、シャッター電圧の印加による不具合をより抑制することができる。このように、画素サイズ縮小に伴う受光部５の面積縮小が為されても、溝を形成しかつ、受光部５およびＰ型領域１４の不純物濃度、Ｐ型領域１４の深さ（垂直方向幅Ｂ）を調節することにより、溝のエッチング加工時間をより短くしてもシャッター電圧を更に低減することができる。

（実施形態３）
図５は、本発明の実施形態３として、本発明の実施形態１、２のＣＣＤ固体撮像素子１または１Ａを撮像部に用いた電子情報機器の概略構成例を示すブロック図である。

図５において、本実施形態３の電子情報機器９０は、上記実施形態１、２のＣＣＤ固体撮像素子１または１Ａからの撮像信号に所定の画像信号処理を施してカラー画像信号を得る固体撮像装置９１と、この固体撮像装置９１からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部９２と、この固体撮像装置９１からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段９３と、この固体撮像装置９１からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段９４と、この固体撮像装置９１からのカラー画像信号を印刷用に所定の印刷信号処理をした後に印刷処理可能とするプリンタなどの画像出力手段９５とを有している。なお、この電子情報機器９０として、これに限らず、固体撮像装置９１の他に、メモリ部９２と、表示手段９３と、通信手段９４と、プリンタなどの画像出力手段９５とのうちの少なくともいずれかを有していてもよい。

この電子情報機器９０としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、カメラ付き携帯電話装置および携帯端末装置（ＰＤＡ）などの画像入力デバイスを有した電子機器が考えられる。

したがって、本実施形態３によれば、この固体撮像装置９１からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力手段９５により良好にプリントアウト（印刷）したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部９２に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。

なお、上記実施形態１、２では、被写体からの画像光を光電変換して撮像するＮ型領域で構成された複数の受光部５と、受光部５の不要電荷を排出するためのＮ型ドレイン層としてのＮ＋エピタキシャル層３と、受光部５とＮ＋エピタキシャル層３間に設けられ、基準電圧であるシャッター電圧を印加して不要電荷を受光部５からＮ＋エピタキシャル層３側に排出可能とするＰ型領域４とを有した縦型オーバーフロードレイン構造において、複数の受光部５の水平方向幅ＡとＰ型領域４の垂直方向幅Ｂの画素サイズの縮小前後の比（Ｂ／Ａ）が同じ一定値である場合を含むように説明したが、これに限らず、被写体からの画像光を光電変換して撮像するＰ型領域で構成された複数の受光部５と、受光部５の不要電荷を排出するためのＰ型ドレイン層としてのＰ＋エピタキシャル層と、受光部５とＰ＋エピタキシャル層間に設けられ、基準電圧であるシャッター電圧を印加して不要電荷を受光部５からＰ＋エピタキシャル層３側に排出可能とするＮ型領域とを有した縦型オーバーフロードレイン構造において、複数の受光部５の水平方向幅ＡとＮ型領域の垂直方向幅Ｂの画素サイズの縮小前後の比（Ｂ／Ａ）が同じ一定値である場合を含むように導電型を逆導電型にしてもよい。

以上のように、本発明の好ましい実施形態１〜３を用いて本発明を例示してきたが、本発明は、この実施形態１〜３に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜３の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器の分野において、画素サイズ縮小に伴う受光部面積の縮小が為されても、工程増加を伴うことがないかまたは、溝のエッチング加工時間をより短くして、シャッター電圧の上昇を無くするかまたは下げることが可能となり、高画素のビデオカメラ、デジタルカメラ、カメラ付き携帯電話器など、固体撮像素子を利用可能な電子情報機器に幅広く利用することができる。

１ ＣＣＤ固体撮像素子
２ ｎ型シリコン基板
３ Ｎ＋エピタキシャル層
４，１４ Ｐ型領域
５ 受光部
６ 垂直電荷転送部
７，１７ Ｎ−エピタキシャル層
８ ゲート絶縁膜
９ 転送電極
１０ 絶縁膜
１１ 開口部
１２ 遮光膜
１３ 溝
９０ 電子情報機器
９１ 固体撮像装置
９２ メモリ部
９３ 表示手段
９４ 通信手段
９５ 画像出力手段

Claims (13)

1. 被写体からの画像光を光電変換して撮像する第１導電型領域で構成された複数の受光部と、該受光部の不要電荷を排出するための第１導電型ドレイン層と、該受光部と該第１導電型ドレイン層間に設けられ、基準電圧を印加して不要電荷を該受光部から該第１導電型ドレイン層側に排出可能とする第２導電型層とを有した縦型オーバーフロードレイン構造において、
   画素サイズの縮小により該受光部の水平方向幅ＡをＡ１からＡ２に小さく設定するときに、該第２導電型層の垂直方向幅ＢもＢ１からＢ２に小さく設定して、該受光部の水平方向幅Ａと該第２導電型層の垂直方向幅Ｂの比Ｂ１／Ａ１を一定値として、比Ｂ２／Ａ２が０．４以上該一定値以下である固体撮像素子。
2. 前記比（Ｂ２／Ａ２）の範囲は、０．４≦比（Ｂ２／Ａ２）≦２または０．４≦比（Ｂ２／Ａ２）≦１．６である請求項１に記載の固体撮像素子。
3. 前記受光部の水平方向幅Ａ２の範囲が０．５μｍ≦Ａ２≦１．０μｍ、前記第２導電型層の垂直方向幅Ｂ２の範囲が０．４μｍ≦Ｂ２≦１．０μｍであるかまたは、該受光部の水平方向幅Ａ２の範囲が０．５μｍ≦Ａ２≦１．０μｍ、該第２導電型層の垂直方向幅Ｂ２の範囲が０．４μｍ≦Ｂ２≦０．８μｍである請求項２に記載の固体撮像素子。
4. 前記比Ｂ１／Ａ１および前記Ｂ２／Ａ２を同一の一定値とする請求項３に記載の固体撮像素子。
5. 前記比（Ｂ２／Ａ２）は１である請求項１または４に記載の固体撮像素子。
6. 前記受光部の水平方向幅Ａ２が０．８μｍ、前記第２導電型層の垂直方向幅Ｂ２が０．８μｍである請求項５に記載の固体撮像素子。
7. 前記比（Ｂ２／Ａ２）の一定値は、前記受光部の蓄積電荷容量と該受光部からのオーバーフロードレイン（電荷排出）との関係が最適になるときの値である請求項１に記載の固体撮像素子。
8. 前記第２導電型層の不純物濃度は１０^１７〜１０^１８ｃｍ^ー３である請求項１に記載の固体撮像素子。
9. 前記複数の受光部の水平方向幅Ａは、平面視矩形または正方形の１辺寸法または、平面視円形の直径寸法であって、該受光部の底面積を変化させた場合にそれに伴って変化する寸法である請求項１に記載の固体撮像素子。
10. 前記第２導電型層の表面に、前記受光部に隣接する垂直電荷転送部の形成領域下方位置のみに溝部が形成されている請求項１に記載の固体撮像素子。
11. 前記受光部下のドレイン領域として機能する前記第２導電型層の表面深さが、前記垂直電荷転送部の下方領域の前記溝部底面の表面深さよりも浅くなるように構成されている請求項１０に記載の固体撮像素子。
12. 第１導電型半導体基板上に前記第１導電型ドレイン層が形成され、該第１導電型ドレイン層上に前記第２導電型層が形成され、該第２導電型層上に前記複数の受光部が平面視で列方向および行方向にマトリクス状に形成され、列方向の複数の受光部と、これに隣接する列方向の複数の受光部との間に前記垂直電荷転送部が複数列形成され、該垂直電荷転送部は、いずれか一方の列方向の複数の受光部からの信号電荷を各画素毎に読み出して列方向に電荷転送する請求項１１に記載の固体撮像素子。
13. 請求項１〜１２のいずれかに記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。