JP5319965B2 - 増幅型固体撮像素子および電子情報機器 - Google Patents

Description

本発明は、被写体からの画像光を光電変換して撮像する複数の受光素子（光電変換素子）からの各信号電荷をそれぞれ増幅して画素データとしてそれぞれ読み出す読み出し回路を有した増幅型固体撮像素子および、この増幅型固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ装置、ファクシミリ装置、さらに、カメラ付き携帯電話装置などの電子情報機器に関する。

従来の増幅型固体撮像素子として、増幅機能を持たせた画素部と、この画素部の周辺部に走査回路を有し、この走査回路により画素データを読み出す増幅型固体撮像素子が提案されている。

特に、画素構成を周辺部の駆動回路および信号処理回路と一体化するのに有利なＣＭＯＳ(コンプリメンタリ・メタル・オキサイド・セミコンダクタ)により構成されたＡＰＳ(Ａｃｔｉｖｅ ＰＩＸＥＬ Ｓｅｎｓｏｒ)型イメージセンサが知られており、高感度、単一電源駆動および低消費電力といった特徴を持っている。

ところが、画素部の縮小化に伴い、基板内部で光電変換された信号電荷が隣の画素部に漏れてしまう、所謂、混色やクロストークといった現象が発生し、大きな問題となっている。

この問題を解決するために、従来、半導体基板をＰ型基板からＮ型基板に変更する発明が特許文献１に開示されている。このＮ型基板構成を図１４および図１５に示している。

図１４は、特許文献１に開示されている従来のＮ型基板構成の固体撮像素子における画素部の要部構成例を示す水平方向の縦断面図である。図１５は、特許文献１に開示されている従来のＮ型基板構成の固体撮像素子における画素部の要部構成例を示す垂直方向の縦断面図である。なお、この縦断面構成は、図１４が垂直方向の縦断面であってもよいし、図１５が水平方向の縦断面であってもよい。

図１４および図１５において、従来のＮ型基板構成の固体撮像素子１００において、Ｎタイプの埋め込み型フォトダイオード１０１は、暗電流低減のための表面側のＰタイプの表面高濃度拡散層１０２と、Ｎ型基板１０３側の低濃度Ｐ-ウエル１０４とによって囲まれている。

Ｐ-ウエル１０４が低濃度である理由は、Ｎタイプの埋め込み型フォトダイオード１０１とＰ-ウエル１０４との間の空乏層領域を広げて、感度を上げるためである。埋め込み型フォトダイオード１０１で光電変換された信号電荷は、読み出し動作時に転送トランジスタ１０５のゲート１０５ａ下の半導体層を通って電荷蓄積部１０６（フローティングディフュージョンＦＤ）へ完全に電荷転送され、接続されたソースフォロワ回路などの増幅器（図示せず）から撮像信号として出力される。

撮像信号の出力後、電源電圧（Ｖｄｄ）が印加されるドレイン領域１０８からリセットトランジスタ１０７のゲート１０７ａ下の半導体領域を通って電荷蓄積部１０６（フローティングディフュージョンＦＤ）は電源電圧（Ｖｄｄ）にリセットされる。各トランジスタなどは素子分離酸化膜ＳＴＩで素子分離されるが、各フォトダイオード１０１間は、特に、素子分離酸化膜ＳＴＩの必要はなく、Ｐタイプの逆型の注入層などの素子分離層で十分である。なお、これらのゲート１０５ａおよび１０７ａは基板表面の表面酸化膜１０９を介して設けられている。

Ｐ-ウエル１０４の下部はＮタイプのＮ型基板１０３である。これは、主に長波長の光が基板内部で光電変換された信号電荷が隣の画素部（フォトダイオード１０１）に漏れ込むことを防ぐため、Ｎ型基板１０３をＮタイプとすることでＮ型基板１０３側に光電荷を掃き出し、信号電荷の隣接画素部への漏れ込み（クロストーク）を防ぐことを目的としている。

ところが、従来例では、以下の問題が生じる。即ち、Ｎ型基板１０３の内部の光電変換された信号電荷は、Ｎ型基板１０３へ掃き出されるが、Ｐ-ウエル１０４の内部に入射した光で中長波長の光により光電変換された信号電荷が小数キャリアとしてＰ-ウエル１０４の内部を拡散し、やはり隣の画素部に漏れることを完全に防ぐことができず、混色やクロストークが避けられない。

これは、特に、フォトダイオード１０１との距離が近い垂直方向の方が、水平方向よりも隣接画素部への漏れ込みが顕著であるためである。Ｐ-ウエル１０４を高濃度にすれば、少数キャリアの拡散距離が短くなるが、副作用として空乏層領域が狭くなり、受光感度の低下が避けられない。

この問題を解決するために、単位画素部毎にＰ-ウエルをＮ型基板の半導体層で分離する方法が特許文献２に開示されている。

図１６は、特許文献２に開示されている従来のＮ型基板構成の固体撮像素子における画素部の要部構成例を示す垂直方向の縦断面図である。

図１６において、従来のＮ型基板構成の固体撮像素子２００において、Ｎタイプの埋め込み型フォトダイオード２０１は、暗電流低減のための表面側のＰタイプの表面高濃度拡散層２０２と、Ｎ型基板２０３側の低濃度Ｐ-ウエル２０４とによって囲まれている。単位画素部毎にＰ-ウエル２０４がＮ型基板２０３のＮ半導体層２０３ａで分離されている。なお、基板表面には全面に表面酸化膜２０９が設けられている。
特開２０００−１５０８４８号公報 特開２００６−１９６７２９号公報

上記特許文献２の構成では、Ｎ型基板２０３のＮ半導体層２０３ａによって各画素部間が隔離されているため、Ｐ-ウエル２０４内で光電変換された信号電荷が少数キャリアとして拡散して隣の画素部内に漏れることはないが、各画素部（埋め込み型フォトダイオード２０１）の縦方向の分離領域が余分に必要となり、各画素部の基板面方向（水平方向）の平面視面積の縮小化には不利となる。

本発明は、上記従来の問題を解決するもので、画素サイズを更に小型化できると共に、混色やスロストークのない高画質な画像を得ることができる増幅型固体撮像素子、この増幅型固体撮像素子を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。

本発明の増幅型固体撮像素子は、光電変換を行う複数の単位画素部を２次元的に備えた固体撮像素子において、該単位画素部の第１導電型光電変換素子と第１導電型基板との間に第２導電型ウエルが設けられており、該第２導電型ウエルは完全に空乏化されて、該完全に空乏化された第２導電型ウエルのポテンシャル電位は、グランド電位よりも深く、該第１導電型光電変換素子のポテンシャル電位の谷部分に対して、少数キャリアが該第１導電型光電変換素子側かまたは該第１導電型基板側に移動可能とする山状の曲線になっており、該第１導電型光電変換素子に隣接して、該第１導電型光電変換素子からの信号電荷を増幅のために電荷電圧変換部に電荷転送する電荷転送トランジスタが設けられ、該電荷転送トランジスタのオフ時のゲート下のポテンシャル電位は、該第２導電型ウエルの空乏化ポテンシャル電位よりも深く設定され、該電荷転送トランジスタはディプリージョンタイプのトランジスタであるものであり、そのことにより上記目的が達成される。

本発明の増幅型固体撮像素子における第１導電型基板に一定の直流電位が印加されている。

さらに、好ましくは、本発明の増幅型固体撮像素子における互いに隣り合う前記第１導電型光電変換素子間に、該第１導電型光電変換素子の一方からの信号電荷を増幅して画素データとして読み出す読み出し回路が配置され、前記読み出し回路は、前記電荷転送トランジスタにより前記電荷電圧変換部に電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅トランジスタにより増幅された信号を前記画素部毎の撮像信号として信号線に読み出す。また、好ましくは、本発明の増幅型固体撮像素子における互いに隣り合う前記第１導電型光電変換素子間に、該第１導電型光電変換素子の一方からの信号電荷を増幅して画素データとして読み出す読み出し回路が配置され、該読み出し回路を構成する各トランジスタのゲート下の領域と、前記第１導電型基板との間に形成される第２導電型ウエルは、該第１導電型基板と該第１導電型光電変換素子との間の第２導電型ウエルよりも浅く形成されている。

さらに、好ましくは、本発明の増幅型固体撮像素子における読み出し回路には、前記電荷転送トランジスタにより前記電荷電圧変換部に信号電荷が電荷転送される前に、該電荷電圧変換部の電位を所定電位にリセットするリセットトランジスタが更に設けられている。また、好ましくは、本発明の増幅型固体撮像素子における読み出し回路は、前記第１導電型光電変換素子毎に、前記電荷転送トランジスタにより前記電荷電圧変換部に電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅トランジスタにより増幅された信号を前記画素部毎の撮像信号として信号線に読み出している。

本発明の増幅型固体撮像素子における電荷転送トランジスタのオフ時のゲート下のポテンシャル電位は、前記第２導電型ウエルの空乏化ポテンシャル電位よりも深くなるように、前記第１導電型基板に印加する電位が出荷時テスト工程時に設定されている。

この場合、好ましくは、本発明の増幅型固体撮像素子において、第１導電型基板に印加する電位の設定は、直列接続された複数の分割抵抗のそれぞれに並列に、フューズ素子またはスイッチ素子がそれぞれ接続さており、該フューズ素子または該スイッチ素子を開閉処理することによって行う。

さらに、好ましくは、本発明の増幅型固体撮像素子における第１導電型基板はＮ型基板であり、前記第１導電型光電変換素子はＮ型光電変換素子であり、前記第２導電型ウエルはＰ型ウエルである。

さらに、好ましくは、本発明の増幅型固体撮像素子における第１導電型光電変換素子は、 該第１導電型光電変換素子の表面側に設けられた第２導電型表面高濃度拡散層と、該第１導電型光電変換素子の第１導電型基板側に設けられた第２導電型ウエルとに囲まれた埋め込み型フォトダイオードで構成されている。

本発明の電子情報機器は、本発明の上記増幅型固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。

上記構成により、以下、本発明の作用を説明する。

本発明においては、単位画素部の第１導電型光電変換素子と第１導電型基板との間の第２導電型ウエルが完全に空乏化されている。

これによって、完全に空乏化された第２導電型ウエルのポテンシャル電位は、グランド電位よりも深く、第１導電型光電変換素子のポテンシャル電位の谷部分に対して、少数キャリアが第１導電型光電変換素子側かまたは第１導電型基板側に移動可能とする山状の曲線になっているため、入射光が光電変換された小数キャリアが埋め込み型フォトダイオード側かまたはＮ型基板側のいずれかに素早く移動するようになる。これによって、少数キャリアの隣接画素部への漏れ込みが防止されて、混色やスロストークのない高画質な画像を得ることが可能となる。この場合に、従来技術の各画素部の縦方向の分離領域が不要となって、画素サイズを更に小型化できる。

以上により、本発明によれば、完全に空乏化された第２導電型ウエルのポテンシャル電位は、グランド電位よりも深く、第１導電型光電変換素子のポテンシャル電位の谷部分に対して、少数キャリアが第１導電型光電変換素子側かまたは第１導電型基板側に移動可能とする山状の曲線になっているため、少数キャリアの隣接画素部への漏れ込みを防止することができて、画素サイズを更に小型化できると共に、混色やスロストークのない高画質な画像を得ることができる。

以下に、本発明の増幅型固体撮像素子の実施形態１〜３および、この増幅型固体撮像装置の実施形態１〜３のいずれかを画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態４について図面を参照しながら詳細に説明する。

(実施形態１)
図１は、本発明の実施形態１に係るＮ型基板構成の増幅型固体撮像素子における画素部の要部レイアウト構成例を示す平面図である。図２は、図１の増幅型固体撮像素子の水平方向のＸ−Ｘ’線縦断面図であり、図３は、図１の増幅型固体撮像素子の垂直方向のＹ−Ｙ’線縦断面図である。なお、この縦断面構成は、図２が垂直方向の縦断面であってもよいし、図３が水平方向の縦断面であってもよい。

図１〜図３において、本実施形態１のＮ型基板構成の増幅型固体撮像素子である固体撮像素子１０において、Ｎタイプの埋め込み型フォトダイオード１は、暗電流低減のための表面側のＰタイプの表面高濃度拡散層２と、Ｎ型基板３側の空乏化低濃度Ｐ-ウエル４とによって囲まれている。本実施形態１のＮ型基板構成の固体撮像素子１０の特徴構成は、Ｎタイプの埋め込み型フォトダイオード１とＮタイプのＮ型基板３との間に形成されるＰ-ウエル４の領域が完全に空乏化している空乏化低濃度Ｐ-ウエル領域である。

この空乏化低濃度Ｐ-ウエル４が低濃度である理由は、前述したように、Ｎタイプの埋め込み型フォトダイオード１とＰ-ウエル４との間の空乏層領域を広げて、受光感度を上げるためである。埋め込み型フォトダイオード１で光電変換された信号電荷は、読み出し動作時に転送トランジスタ５のゲート５ａ下の半導体層４ａを通って電荷蓄積部６（フローティングディフュージョンＦＤ）へ完全に電荷転送され、接続されたソースフォロワ回路などの増幅器（図示せず）から撮像信号として出力される。

転送トランジスタ５のオフ時のゲート５ａ下のポテンシャル電位は、空乏化低濃度Ｐ-ウエル４の空乏化ポテンシャル電位よりも深く設定さている。半導体層４ａのイオン濃度１×１０^−１６個／ｃｍ^３に対して空乏化低濃度Ｐ-ウエル４の濃度は、イオン濃度１×１０^−１５個／ｃｍ^３の低濃度である。

撮像信号の出力後、電源電圧（Ｖｄｄ）が印加されるドレイン領域７からリセットトランジスタ８のゲート８ａ下の半導体領域４ｂを通って電荷蓄積部６（フローティングディフュージョンＦＤ）が電源電圧（Ｖｄｄ）−トランジスタ閾値電圧の電圧値にリセットされる。各トランジスタなどは素子分離酸化膜ＳＴＩで素子分離されるが、各フォトダイオード１間は、特に、素子分離酸化膜ＳＴＩの必要はなく、Ｐタイプの逆型の注入層などの素子分離層で十分である。なお、これらのゲート５ａおよび８ａは基板表面の表面酸化膜９を介して設けられている。

このように、画素の電気的分離は、水平方向はトランジスタの分離が必要であり、よって、ＳＴＩなどの厚い素子分離酸化膜で分離されるが、垂直方向はフォトダイオード１のみの分離のため、イオン注入のみによる分離が行われる。

空乏化低濃度Ｐ-ウエル４の下部はＮタイプのＮ型基板３である。これは、主に長波長の光が基板内部で光電変換された信号電荷が隣の画素部（フォトダイオード１）に漏れ込むことを防ぐため、Ｎ型基板３をＮタイプとすることでＮ型基板３側に光電荷を掃き出し、信号電荷の隣接画素部への漏れ込みを防ぐことを目的としている。

このように、ＮタイプのＮ型基板３により、長波長の光によってＮ型基板３の内部で光電変換された信号電荷を完全にＮ型基板３側に掃き出す。空乏化低濃度Ｐ-ウエル４上で光電変換された中長波長の光による信号電荷は、空乏化低濃度Ｐ-ウエル４のＰ-領域が完全に空乏化されて中性領域がないため、少数キャリアとしての拡散はせず、電位勾配による電界効果で、即座に、Ｎタイプの埋め込み型フォトダイオード１に流れて信号電荷として蓄積されるか、またはＮタイプのＮ型基板３側へ掃き出されて、少数キャリアが隣の画素部に漏れこむこともない。

また、隣の画素部への信号電荷の漏れ防止のために、従来技術のように垂直方向にＮ領域を形成した画素分離領域を新たに作る必要もなく、画素部の小型化に有利である。この効果を示すために、図４内の実線で、図２のＡ−Ａ’線部分のポテンシャル電位を示している。

本実施形態１のＰ-ウエル４の領域が完全に空乏化していることにより、画素サイズを更に小型化できると共に、混色やスロストークのない高画質な画像を得ることができることについて、図４を用いて更に詳細に説明する。

Ｐ-ウエル４の領域が完全に空乏化しているとは、図４に示すように、グランド電位の平らな中性領域が広がっていると空乏化しておらず、ポテンシャル電位がグランド電位よりも深く（堰が低く谷部分の深さが浅くなる）、埋め込み型フォトダイオード１の谷部分に対して山状の曲線になっていることである。グランド電位の中性領域よりも深い分だけ埋め込み型フォトダイオード１のポテンシャル電位の谷部分に蓄積される蓄積電荷量が少なくなって、埋め込み型フォトダイオード１の谷部分への蓄積電荷量と、少数キャリアの隣接画素部への漏れ込みとの関係はトレードオフの関係になっている。

空乏化していないと、入射光が光電変換されて小数キャリアとなって平らな中性領域をいずれとも定まらず拡散して、少数キャリアの隣接画素部への漏れ込みとなるが、空乏化低濃度Ｐ-ウエル４のポテンシャル電位が山状の曲線になって空乏化されていると、入射光が光電変換された小数キャリアがポテンシャル電位の山状の曲線に沿って埋め込み型フォトダイオード１側かまたはＮ型基板３側のいずれかに素早く移動するようになる。これによって、少数キャリアの隣接画素部への漏れ込みが防止されて、混色やスロストークのない高画質な画像を得ることができる。

本実施形態１のようにＰ-ウエル４の領域を完全に空乏化した場合と、前述したＮ型基板２０３のＮ半導体層２０３ａによって各画素部間が隔離されている図１６の従来技術の場合に比べて、図１６の従来技術の各画素部の縦方向の分離領域が不要となって、本実施形態１の法が画素サイズを更に小型化できる。

このような完全空乏化低濃度Ｐ-ウエル４の場合、前述したように、Ｎタイプの埋め込み型フォトダイオード１に蓄積できる電荷量の減少が生じる。なぜなら、埋め込み型フォトダイオード１で光電電荷が徐々に蓄積する過程において、蓄積電荷量が多くなると空乏化されたＰ−ウエル４のポテンシャル電位の山状の曲線の頂上を超えて、Ｎ型基板３側へ信号電荷が流れ出てしまうためである。

これを防止するため、電荷転送トランジスタ５をエンハンスメント型からデプリージョン型にタイプを変更し、電荷転送トランジスタ５がオフ時のゲート５ａ下のポテンシャルを、Ｐ-ウエル４の空乏化ポテンシャルよりも深くする。これによって、信号電荷量が多くなると、空乏化されたＰ-ウエル４を超える前に、電荷転送トランジスタ５のゲート５ａ下を通って、信号電荷が電荷検出部６へ掃き出される。このポテンシャル図を図４内の破線で、図２のＢ−Ｂ’ポテンシャル電位を示している。

図５は、図２の電荷転送トランジスタ５のポテンシャルのエンハンスメント型とデプリージョン型のゲート下のポテンシャル比較を行う画素部のポテンシャル図である。

電荷転送トランジスタがオン時のポテンシャルは、デプリージョン型がエンハンスメント型より深くなるため、埋め込み型フォトダイオード１のＮタイプのイオン注入量を増加させて、Ｎタイプの埋め込み型フォトダイオード１に蓄積できる電荷量の減少を防ぐことができる。

以上より、本実施形態１によれば、完全に空乏化された空乏化低濃度Ｐ-ウエル４のポテンシャル電位は、グランド電位よりも深く、第１導電型光電変換素子としての埋め込み型フォトダイオード１のポテンシャル電位の谷部分に対して、少数キャリアが埋め込み型フォトダイオード１側かまたはＮ型基板３側に移動可能とする山状の曲線になっているため、入射光が光電変換された小数キャリアがポテンシャル電位の山状の曲線に沿って埋め込み型フォトダイオード１側かまたはＮ型基板３側のいずれかに素早く移動する。これによって、少数キャリアの隣接画素部への漏れ込みが防止されて、混色やスロストークのない高画質な画像を得ることができる。この場合に、従来技術の各画素部の縦方向の分離領域が不要となって、画素サイズを更に小型化できる。

このように、Ｎタイプの埋め込み型フォトダイオード１とＮタイプのＮ型基板３との間に形成されるＰ-ウエル４を完全に空乏化させることで、画素サイズを小型化できると共に、混色やクロストークのない高画質の画像を得ることができる。また、電荷転送トランジスタ５をデプリージョン型にし、それと同時に埋め込み型フォトダイオード１のＮタイプのイオン注入量を増加させて最大電荷蓄積量の減少を防ぐことができる。

なお、本実施形態１では、互いに隣り合う埋め込み型フォトダイオード１間に、埋め込み型フォトダイオード１の一方からの信号電荷を増幅して画素データとして読み出す信号読み出し回路が配置されている。この信号読み出し回路は、画素部毎に、電荷転送トランジスタ５により電荷電圧変換部６に信号電荷が電荷転送される前に、電荷電圧変換部６の電位を所定電位にリセットするリセットトランジスタ８と、電荷転送トランジスタ５により電荷電圧変換部６に電荷転送された信号電荷が電圧変換され、この変換電圧に応じて信号増幅する増幅トランジスタ（図示せず）とを有し、この増幅信号を画素部毎の撮像信号として信号線（図示せず）に読み出すようになっている。

（実施形態２)
上記実施形態１では、Ｎ型基板３と単位画素のＮタイプの埋め込み型フォトダイオード１との間のＰ-ウエル４は完全に空乏化しており、転送トランジスタ５はディプリージョンタイプであり、転送トランジスタ５のオフ時のゲート５ａ下のポテンシャル電位が、上記Ｐ-ウエル４の空乏化ポテンシャル電位よりも深い場合について説明したが、本実施形態２では、転送トランジスタ５のオフ時のゲート５ａ下の後述するＰウエル４Ａが、Ｎ型基板３とＮタイプの埋め込み型フォトダイオード１との間のＰ-ウエル４よりも浅く形成されている場合について説明する。

図６は、本発明の実施形態２に係るＮ型基板構成の増幅型固体撮像素子の水平方向のＸ−Ｘ’線縦断面図である。図７は、本発明の実施形態２に係るＮ型基板構成の増幅型固体撮像素子の垂直方向のＹ−Ｙ’線縦断面図である。なお、この縦断面構成は、図６が垂直方向の縦断面であってもよいし、図７が水平方向の縦断面であってもよい。

図６および図７において、本実施形態２のＮ型基板構成の増幅型固体撮像素子である固体撮像素子１０Ａにおいて、Ｎタイプの埋め込み型フォトダイオード１は、暗電流低減のための表面側のＰタイプの表面高濃度拡散層２と、Ｎ型基板３側の空乏化低濃度Ｐ-ウエル４およびＰウエル４Ａとによって囲まれている。

本実施形態２のＮ型基板構成の固体撮像素子１０の特徴構成は、Ｎタイプの埋め込み型フォトダイオード１とＮタイプのＮ型基板３との間に形成されるＰ-ウエル４の領域が完全に空乏化している空乏化低濃度Ｐ-ウエル領域である点は同じである。上記実施形態１の場合と異なる点は、上記実施形態１では、空乏化低濃度Ｐ-ウエル４は単一のＰ-ウエル構造であったが、本実施形態２では、埋め込み型フォトダイオード１の周囲は空乏化低濃度Ｐ-ウエル４の構成を維持し、埋め込み型フォトダイオード１の周辺以外の主に信号読み出し回路部の各ゲート下は浅いＰウエル構造（Ｐウエル４Ａ）としたことが特徴構成である。

空乏化低濃度Ｐ-ウエル４の深さは２〜３μｍ、Ｐウエル４Ａの深さは１〜２μｍであり、隣同士の空乏化低濃度Ｐ-ウエル４の間にＮ型基板３のＮ型半導体層が介在することになる。要するに、転送トランジスタ５のゲート５ａ下のＰウエル４Ａは、Ｎ型基板３とＮタイプの埋め込み型フォトダイオード１との間の空乏化低濃度Ｐ-ウエル４の底部よりも基板深さが浅く形成されている。また、Ｐウエル４Ａの不純物濃度は、空乏化低濃度Ｐ-ウエル４よりも不純物濃度が濃く形成されている。

一般に、混色やクロストークは隣接する埋め込み型フォトダイオード１が近い垂直方向（図１のＹ−Ｙ’線方向）で発生しやすいが、水平方向（図１のＸ−Ｘ’線方向）でも若干発生する。

上記実施形態１のＢ−Ｂ’間のポテンシャル電位は、Ｐ-領域で中性領域が残っていることにより、この領域に斜めに入射する中長波長の光で光電変換された信号電荷が、少数キャリアの拡散により隣の画素部に流入すれば、混色やクロストークとなる。

これに対して、図８に、上記実施形態１の場合と同様に、本実施形態２の画素部のポテンシャル図を示したが、図１〜図３の上記実施形態１の場合と比較し、図８では、空乏化低濃度Ｐ-ウエル４の中性領域が減少し、Ｎタイプの基板領域が多くなっている。これにより、水平方向で発生する、主に中長波長の斜め光によりＰウエル４Ａ内で拡散により発生する混色、クロストークを減少させることが可能となる。

(実施形態３)
本実施形態３では、転送トランジスタ５のオフ時のゲート５ａ下のポテンシャル電位が、 空乏化低濃度Ｐ-ウエル４の空乏化ポテンシャル電位よりも深くなるように、Ｎ型基板３に印加する電位ＶＤを、出荷時テスト工程時に製造毎に設定する場合について説明する。

図９は、本発明の実施形態３に係るＮ型基板構成の増幅型固体撮像素子の水平方向のＸ−Ｘ’線縦断面図である。図１０は、本発明の実施形態３に係るＮ型基板構成の増幅型固体撮像素子の垂直方向のＹ−Ｙ’線縦断面図である。なお、この縦断面構成は、図９が垂直方向の縦断面であってもよいし、図１０が水平方向の縦断面であってもよい。

図９および図１０において、本実施形態３のＮ型基板構成の増幅型固体撮像素子である固体撮像素子１０Ｂにおいて、Ｎタイプの埋め込み型フォトダイオード１は、暗電流低減のための表面側のＰタイプの表面高濃度拡散層２と、Ｎ型基板３側の空乏化低濃度Ｐ-ウエル４とによって囲まれている。

本実施形態３のＮ型基板構成の固体撮像素子１０Ｂの特徴構成は、Ｎタイプの埋め込み型フォトダイオード１とＮタイプのＮ型基板３との間に形成されるＰ-ウエル４の領域が完全に空乏化している空乏化低濃度Ｐ-ウエル４にある点は同じである。上記実施形態１の場合と異なる点は、Ｎ型基板３に印加する電位を常に一定のＶＤＤ（電源電位）ではなく、半導体の製造毎に最適な電位ＶＤを印加する点である。

電荷転送トランジスタ５のタイプをデプリージョン型にし、これと同時に埋め込み型フォトダイオード１のＮタイプのイオン注入量を増加させて最大電荷蓄積量の減少を防ぐことができるが、電荷転送トランジスタ５のゲート５ａ下のポテンシャル電位が製造中に変動し、さらに、Ｐ-ウエル空乏化ポテンシャル電位も製造中に変動するため、必ずしも、上記実施形態１で記載した条件を満たさない可能性もある。本実施形態３では、製造変動に応じて、Ｎ型基板３に印加する電位ＶＤを最適値に調整する。

この場合、Ｎ型基板３に印加する電位の設定は、直列接続された複数の分割抵抗のそれぞれに並列に、図示しないが、フューズ素子またはスイッチ素子がそれぞれ接続さており、フューズ素子またはスイッチ素子を開閉処理することによって行う。

本実施形態３のＮ型基板構成の固体撮像素子１０ＢのＡ−Ａ’線部分のポテンシャル電位とＢ−Ｂ’線部分のポテンシャル電位を示すポテンシャル図を図１１に示している。

図１２は、図９のＮ型基板３に印加する電位ＶＤに対して最大電荷蓄積量とクロストークの特性を示す図である。

最大電荷蓄積量は、Ｎ型基板３に印加する電位ＶＤが低いと、電荷転送トランジスタ５のゲート５ａ下のポテンシャル電位で制限されるため変化しないが、Ｎ型基板３に印加する電位ＶＤが高いと、Ｐ-ウエル４の空乏化ポテンシャルで制限され、この領域では電位ＶＤが高いほど最大電荷蓄積量は減少する。よって、最大電荷蓄積量の点から言えば電位ＶＤは低いほうがよい。

一方、クロストークは、Ｎ型基板３に印加する電位ＶＤが低いと、Ｐ-ウエル４が完全に空乏化せずに中性領域が残ると悪化するが、Ｐ-ウエル４が空乏化している間は、これまで述べたように特性がよい。よって図１２中のＶＤminとＶＤmaxは
ＶＤmin :Ｐ−ウエルポテンシャルが０Ｖの時
ＶＤmax :Ｐ−ウエルポテンシャルが、電荷転送トランジスタのゲート下の
ポテンシャルと同じ時
を表す。

ここで、電荷転送トランジスタ５はディプリージョンタイプのためゲート５ａ下のポテンシャル電位は０Ｖ以上であり、解は存在する。これら、２つの特性より、ＶＤ電位の最適電位範囲が求まる。図１２中でＶＤminとＶＤmaxの間は、Ｐ-ウエル４が完全に空乏化していながら、最大電荷蓄積量は電荷転送トランジスタ５のゲート５ａ下のポテンシャル電位で制限されている領域である。

これらを、２次元の固体撮像素子１０Ｂの製造後のウエハテスト時に、Ｎ型基板３に印加する電位ＶＤを走査しながら、最大蓄積電荷量とクロストーク特性から、Ｎ型基板３に印加する電位ＶＤの最適値を求め、メモリ回路（ヒューズ回路やフラッシュメモリなど）などで記憶し、求められた電位をＮ型基板３に印加する。
（実施形態４）
図１３は、本発明の実施形態４として、本発明の実施形態１〜３のいずれかの固体撮像素子を含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。

図１３において、本実施形態４の電子情報機器９０は、上記実施形態１〜３のいずれかの固体撮像素子１０、１０Ａまたは１０Ｂからの撮像信号を各種信号処理してカラー画像信号を得る固体撮像装置９１と、この固体撮像装置９１からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部９２と、この固体撮像装置９１からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段９３と、この固体撮像装置９１からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段９４とを有している。なお、この電子情報機器９０として、これに限らず、固体撮像装置９１の他に、メモリ部９２と、表示手段９３と、通信手段９４と、プリンタなどの画像出力装置９５とのうちの少なくともいずれかを有していてもよい。

この電子情報機器９０としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、カメラ付き携帯電話装置および携帯端末装置（ＰＤＡ）などの画像入力デバイスを有した電子機器が考えられる。

したがって、本実施形態４によれば、この固体撮像装置９１からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力装置９５により良好にプリントアウト（印刷）したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部９２に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。

なお、本実施形態１〜３では、間単に説明しなかったが、単位画素部の埋め込み型フォトダイオード１とＮ型基板３との間に設けられた空乏化低濃度Ｐ-ウエル４が完全に空乏化されていることによって、画素サイズを更に小型化できると共に、混色やスロストークのない高画質の画像を得ることができる本発明の目的を達成することができる。

以上のように、本発明の好ましい実施形態１〜４を用いて本発明を例示してきたが、本発明は、この実施形態１〜４に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜４の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子および、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ装置、ファクシミリ装置、さらに、カメラ付き携帯電話装置などの電子情報機器の分野において、完全に空乏化された第２導電型ウエルのポテンシャル電位は、グランド電位よりも深く、第１導電型光電変換素子のポテンシャル電位の谷部分に対して、少数キャリアが第１導電型光電変換素子側かまたは第１導電型基板側に移動可能とする山状の曲線になっているため、少数キャリアの隣接画素部への漏れ込みを防止することができて、画素サイズを更に小型化できると共に、混色やスロストークのない高画質な画像を得ることができる。

本発明の実施形態１に係るＮ型基板構成の増幅型固体撮像素子における画素部の要部レイアウト構成例を示す平面図である。 図１の増幅型固体撮像素子の水平方向のＸ−Ｘ’線縦断面図である。 図１の増幅型固体撮像素子の垂直方向のＹ−Ｙ’線縦断面図である。 図２のＡ−Ａ’線部分のポテンシャル電位とＢ−Ｂ’線部分のポテンシャル電位を示すポテンシャル図である。 図２の電荷転送トランジスタ５のポテンシャルのエンハンスメント型とデプリージョン型のゲート下のポテンシャル比較を行う画素部のポテンシャル図である。 本発明の実施形態２に係るＮ型基板構成の増幅型固体撮像素子の水平方向のＸ−Ｘ’線縦断面図である。 本発明の実施形態２に係るＮ型基板構成の増幅型固体撮像素子の垂直方向のＹ−Ｙ’線縦断面図である。 図６のＡ−Ａ’線部分のポテンシャル電位とＢ−Ｂ’線部分のポテンシャル電位を示すポテンシャル図である。 本発明の実施形態３に係るＮ型基板構成の増幅型固体撮像素子の水平方向のＸ−Ｘ’線縦断面図である。 本発明の実施形態３に係るＮ型基板構成の増幅型固体撮像素子の垂直方向のＹ−Ｙ’線縦断面図である。 図９のＡ−Ａ’線部分のポテンシャル電位とＢ−Ｂ’線部分のポテンシャル電位を示すポテンシャル図である。 図９のＮ型基板に印加する電位ＶＤに対して最大電荷蓄積量とクロストークの特性を示す図である。 本発明の実施形態４として、本発明の実施形態１〜３のいずれかの固体撮像素子を含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。 従来のＮ型基板構成の固体撮像素子における画素部の要部構成例を示す水平方向の縦断面図である。 従来のＮ型基板構成の固体撮像素子における画素部の要部構成例を示す垂直方向の縦断面図である。 特許文献２に開示されている従来のＮ型基板構成の固体撮像素子における画素部の要部構成例を示す垂直方向の縦断面図である。

符号の説明

１ 埋め込み型フォトダイオード
２ 表面高濃度拡散層
３ Ｎ型基板
４ 空乏化低濃度Ｐ-ウエル
４Ａ Ｐ-ウエル
５ 転送トランジスタ
５ａ ゲート
６ 電荷蓄積部６（フローティングディフュージョンＦＤ）
７ ドレイン領域
８ リセットトランジスタ
８ａ ゲート
９ 表面酸化膜
１０、１０Ａ、１０Ｂ 固体撮像素子（増幅型固体撮像素子）
９０ 電子情報機器
９１ 固体撮像装置
９２ メモリ部
９３ 表示手段
９４ 通信手段
９５ 画像出力装置

Claims (9)

1. 光電変換を行う複数の単位画素部を２次元的に備えた固体撮像素子において、
   該単位画素部の第１導電型光電変換素子と第１導電型基板との間に第２導電型ウエルが設けられており、該第２導電型ウエルは完全に空乏化されて、
   該完全に空乏化された第２導電型ウエルのポテンシャル電位は、グランド電位よりも深く、該第１導電型光電変換素子のポテンシャル電位の谷部分に対して、少数キャリアが該第１導電型光電変換素子側かまたは該第１導電型基板側に移動可能とする山状の曲線になっており、
   該第１導電型光電変換素子に隣接して、該第１導電型光電変換素子からの信号電荷を増幅のために電荷電圧変換部に電荷転送する電荷転送トランジスタが設けられ、該電荷転送トランジスタのオフ時のゲート下のポテンシャル電位は、該第２導電型ウエルの空乏化ポテンシャル電位よりも深く設定され、該電荷転送トランジスタはディプリージョンタイプのトランジスタである増幅型固体撮像素子。
2. 前記第１導電型基板に一定の直流電位が印加されている請求項１に記載の増幅型固体撮像素子。
3. 互いに隣り合う前記第１導電型光電変換素子間に、
   該第１導電型光電変換素子の一方からの信号電荷を増幅して画素データとして読み出す読み出し回路が配置され、
   該読み出し回路は、
   前記電荷転送トランジスタにより前記電荷電圧変換部に電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅トランジスタにより増幅された信号を前記画素部毎の撮像信号として信号線に読み出す請求項１に記載の増幅型固体撮像素子。
4. 前記読み出し回路には、
   前記電荷転送トランジスタにより前記電荷電圧変換部に信号電荷が電荷転送される前に、該電荷電圧変換部の電位を所定電位にリセットするリセットトランジスタが更に設けられている請求項３に記載の増幅型固体撮像素子。
5. 前記電荷転送トランジスタのオフ時のゲート下のポテンシャル電位は、前記第２導電型ウエルの空乏化ポテンシャル電位よりも深くなるように、前記第１導電型基板に印加する電位が出荷時テスト工程時に設定されている請求項１に記載の増幅型固体撮像素子。
6. 前記第１導電型基板に印加する電位の設定は、直列接続された複数の分割抵抗のそれぞれに並列に、フューズ素子またはスイッチ素子がそれぞれ接続さており、該フューズ素子または該スイッチ素子を開閉処理することによって行う請求項５に記載の増幅型固体撮像素子。
7. 前記第１導電型基板はＮ型基板であり、前記第１導電型光電変換素子はＮ型光電変換素子であり、前記第２導電型ウエルはＰ型ウエルである請求項１に記載の増幅型固体撮像素子。
8. 前記第１導電型光電変換素子は、
   該第１導電型光電変換素子の表面側に設けられた第２導電型表面高濃度拡散層と、該第１導電型光電変換素子の第１導電型基板側に設けられた第２導電型ウエルとに囲まれた埋め込み型フォトダイオードで構成されている請求項１に記載の増幅型固体撮像素子。
9. 請求項１〜８のいずれかに記載の増幅型固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。
   

Images