JP2011154348A - 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器 - Google Patents

Abstract

【課題】所望の輝度階調で発光素子を発光動作させることができる画素駆動装置を提供し、以て、発光特性が良好かつ均一な発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器を提供する。
【解決手段】各画素ＰＩＸの特性パラメータ取得動作において、オートゼロ法を適用するとともに、取得する補正データｎ_th、Δβに応じて、各画素ＰＩＸの有機ＥＬ素子ＯＥＬに印加するカソード電圧ＥＬＶＳＳを個別の電圧値に設定する。補正データｎ_thの取得動作においては、特性パラメータ取得動作においてデータラインＬｄに印加される検出用電圧Ｖdacと同一の電圧値のカソード電圧ＥＬＶＳＳをカソードに印加する。また、補正データΔβの取得動作においては、事前に実行したカソード電圧取得動作により得られた検出データｎ_meas(t)の平均値又は最大値に基づく電圧値のカソード電圧ＥＬＶＳＳをカソードに印加する。
【選択図】図１

Description

本発明は、画素駆動装置、該画素駆動装置を備えた発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器に関する。

近年、次世代の表示デバイスとして、電流駆動型の発光素子をマトリクス状に配列した表示パネル（画素アレイ）を備えた発光素子型の表示装置（発光装置）が注目されている。ここで、電流駆動型の発光素子としては、例えば有機エレクトロルミネッセンス素子（有機ＥＬ素子）や無機エレクトロルミネッセンス素子（無機ＥＬ素子）、発光ダイオード（ＬＥＤ）等が知られている。

特に、アクティブマトリックス型の駆動方式を適用した発光素子型の表示装置においては、周知の液晶表示装置に比較して、表示応答速度が速く、また、視野角依存性もほとんどなく、高輝度・高コントラスト化、表示画質の高精細化等が可能であるという優れた表示特性を有している。また、発光素子型の表示装置は、液晶表示装置のようにバックライトや導光板を必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。そのため、今後様々な電子機器への適用が期待されている。

例えば特許文献１には、電圧信号によって電流制御されるアクティブマトリクス駆動表示装置としての有機ＥＬディスプレイ装置が記載されている。この有機ＥＬディスプレイ装置においては、電流制御用薄膜トランジスタとスイッチ用薄膜トランジスタとを有する回路（便宜的に、「画素回路」と記す）が、画素ごとに設けられている。ここで、電流制御用薄膜トランジスタは、画像データに応じた電圧信号がゲートに印加されることにより、発光素子としての有機ＥＬ素子に所定の電流を流す。また、スイッチ用薄膜トランジスタは、電流制御用薄膜トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチング動作を行う。

特開平８−３３０６００号公報

しかしながら、このような電圧信号によって発光素子の輝度階調を制御する有機ＥＬディスプレイ装置においては、電流制御用薄膜トランジスタ等の経時的なしきい値電圧の変化によって、有機ＥＬ素子に流れる電流の電流値が変動してしまうという問題を有している。

また、マトリックス状に配置された複数の画素の画素回路において、仮に電流制御用薄膜トランジスタのしきい値電圧が同じであっても、薄膜トランジスタのゲート絶縁膜やチャネル長、さらには移動度のばらつきの影響を受けるため、駆動特性にばらつきが生じるという問題がある。

ここで、移動度のばらつきは、特に低温ポリシリコン薄膜トランジスタにおいて顕著に生じることが知られている。これに対して、アモルファスシリコン薄膜トランジスタを用いることにより、移動度を均一化することができるが、このような場合であっても、製造プロセスに起因するばらつきの影響は避けられない。

そこで、本発明は、上述した問題点に鑑み、所望の輝度階調で発光素子を発光動作させることができる画素駆動装置を提供し、以て、発光特性が良好かつ均一な発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器を提供することを目的とする。

請求項１記載の発明は、複数の画素を駆動する画素駆動装置であって、前記複数の画素の各々は、発光素子と、電流路の一端が前記発光素子の一端に接続され、該電流路の他端に電源電圧が印加される駆動制御素子を有する画素駆動回路と、を備え、前記発光素子の他端の電圧を第１の設定電圧に設定した状態で、前記複数の画素の各々に接続される複数のデータ線の各々に第１の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後の、前記各データ線の電圧値に基づいて、前記各画素の前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータを取得する補正データ取得機能回路を備え、前記第１の設定電圧は、前記第１の検出用電圧と同電圧、又は、前記第１の検出用電圧より低電位で前記第１の検出用電圧との電位差が前記発光素子の発光閾値電圧より小さい値となる電圧、に設定されていることを特徴とする。

請求項２記載の発明は、請求項１記載の画素駆動装置において、前記複数のデータ線の各々の電圧値取得する複数の電圧取得回路と、前記各画素の前記発光素子の他端の電圧を設定する電圧制御回路と、を有し、前記各電圧取得回路は、前記電圧制御回路により前記発光素子の他端の電圧を前記第１の設定電圧に設定した状態で、前記各データ線に前記第１の検出用電圧を印加した後の前記各データ線の電圧値を、複数の第１の検出電圧として取得し、前記補正データ取得機能回路は、前記複数の第１の検出電圧の電圧値に基づいて前記第１の特性パラメータを取得することを特徴とする。
請求項３記載の発明は、請求項２記載の画素駆動装置において、前記各電圧取得回路は、前記各データ線に第１の検出用電圧を印加した後、第１の緩和時間が経過した第１のタイミングで、前記各データ線の電圧値を取得し、前記第１の緩和時間は１〜５０μsecの時間に設定されていることを特徴とする。
請求項４記載の発明は、請求項３に記載の画素駆動装置において、前記各電圧取得回路は、前記電圧制御回路により前記発光素子の他端の電圧を第２の設定電圧に設定した状態で、前記各データ線に第２の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後、前記第１の緩和時間より長い第２の緩和時間が経過した第２のタイミングで、前記各データ線の電圧値を複数の第２の検出電圧として取得し、前記補正データ取得機能回路は、前記複数の第２の検出電圧の電圧値に基づいて、前記画素駆動回路の電流増幅率に関連する第２の特性パラメータを取得し、前記第２の設定電圧は、前記第１の緩和時間より長い第３の緩和時間が経過した第３のタイミングでの前記各データ線の電圧値に基づく電圧に設定され、前記第３のタイミングは、前記発光素子の他端を初期電圧に設定し、前記各データ線に第３の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後のタイミングであり、前記初期電圧は、前記電源電圧と同電圧、又は、前記電源電圧より低電位で前記電源電圧との電位差が前記発光素子の発光閾値電圧より小さい値となる電圧、に設定されていることを特徴とする。
請求項５記載の発明は、請求項４に記載の画素駆動装置において、前記第２の設定電圧は、前記第３のタイミングでの前記各データ線の電圧と同じ極性を有し、絶対値は、前記第３のタイミングで前記複数の電圧取得回路により取得される前記各データ線の電圧値の絶対値の、平均値、最大値、又は前記平均値と前記最大値の間の値、の何れかの値に設定されていることを特徴とする。
請求項６記載の発明は、請求項４に記載の画素駆動装置において、前記複数のデータ線に対応して設けられ、前記第１の検出用電圧、前記第２の検出用電圧及び前記第３の検出用電圧を含む所定の電圧を出力する複数の電圧印加回路を有し、前記各電圧印加回路は、前記各データ線に接続されて、該各データ線に前記第１の検出用電圧、前記第２の検出用電圧及び前記第３の検出用電圧を印加し、前記各電圧取得回路は、前記データ線と前記電圧印加回路との接続が遮断された後、前記第１のタイミング及び前記第２のタイミングでの前記各データ線の電圧値を、前記複数の第１の検出電圧及び前記複数の第２の検出電圧として取得することを特徴とする。
請求項７記載の発明は、請求項６に記載の画素駆動装置において、外部から供給される画像表示用の画像データを前記第１及び第２の特性パラメータに基づいて補正した補正画像データを生成する画像データ補正回路を有し、前記電圧印加回路は、前記複数の画素により前記画像データに応じた画像表示を行う際に、前記画像データ補正回路により生成された前記補正画像データに応じた階調電圧を、前記各データ線に印加することを特徴とする。
請求項８記載の発明は、請求項７に記載の画素駆動装置において、前記各データ線と前記電圧印加回路との接続及び遮断を行い、前記データ線の一端と前記電圧印加回路との接続を遮断して前記データ線をハイインピーダンス状態に設定する接続切換回路を有し、前記各電圧取得回路は、前記接続切換回路が前記データ線をハイインピーダンス状態にした後、前記第１のタイミング及び前記第２のタイミングに対応する時間が経過した時点の前記データ線の電圧を、前記複数の第１の検出電圧及び前記複数の第２の検出電圧として取得することを特徴とする。

請求項９記載の発明は、発光装置であって、複数の画素と、複数のデータ線とを有し、前記各画素は、発光素子と、電流路の一端が前記発光素子の一端に接続され、該電流路の他端に電源電圧が印加される駆動制御素子を有する画素駆動回路と、を有し、前記各データ線が前記各画素に接続されている発光パネルと、前記発光素子の他端の電圧を第１の設定電圧に設定した状態で、前記各データ線に第１の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後の、前記各データ線の電圧値に基づいて、前記各画素の前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータを取得する補正データ取得機能回路と、を備え、前記第１の設定電圧は、前記第１の検出用電圧と同電圧、又は、前記第１の検出用電圧より低電位で前記第１の検出用電圧との電位差が前記発光素子の発光閾値電圧より小さい値となる電圧、に設定されていることを特徴とする。

請求項１０記載の発明は、請求項９記載の発光装置において、前記複数のデータ線の各々の電圧値取得する複数の電圧取得回路と、前記各画素の前記発光素子の他端の電圧を設定する電圧制御回路と、を有し、前記各電圧取得回路は、前記電圧制御回路により前記発光素子の他端の電圧を前記第１の設定電圧に設定した状態で、前記各データ線に前記第１の検出用電圧を印加した後の前記各データ線の電圧値を、複数の第１の検出電圧として取得し、前記補正データ取得機能回路は、前記複数の第１の検出電圧の電圧値に基づいて前記第１の特性パラメータを取得することを特徴とする。
請求項１１記載の発明は、請求項１０記載の発光装置において、前記各電圧取得回路は、前記各データ線に第１の検出用電圧を印加した後、第１の緩和時間が経過した第１のタイミングで、前記各データ線の電圧値を取得し、前記第１の緩和時間は１〜５０μsecの時間に設定されていることを特徴とする。
請求項１２記載の発明は、請求項１１記載の発光装置において、前記各電圧取得回路は、前記電圧制御回路により前記発光素子の他端の電圧を第２の設定電圧に設定した状態で、前記各データ線に第２の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後、前記第１の緩和時間より長い第２の緩和時間が経過した第２のタイミングで、前記各データ線の電圧値を複数の第２の検出電圧として取得し、前記補正データ取得機能回路は、前記複数の第２の検出電圧の電圧値に基づいて、前記画素駆動回路の電流増幅率に関連する第２の特性パラメータを取得し、前記第２の設定電圧は、前記第１の緩和時間より長い第３の緩和時間が経過した第３のタイミングでの前記各データ線の電圧値に基づく電圧に設定され、前記第３のタイミングは、前記発光素子の他端を初期電圧に設定し、前記各データ線に第３の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後のタイミングであり、前記初期電圧は、前記電源電圧と同電圧、又は、前記電源電圧より低電位で前記電源電圧との電位差が前記発光素子の発光閾値電圧より小さい値となる電圧、に設定されていることを特徴とする。
請求項１３記載の発明は、請求項１２記載の発光装置において、前記第２の設定電圧は、前記第３のタイミングでの前記各データ線の電圧と同じ極性を有し、絶対値は、前記第３のタイミングで前記複数の電圧取得回路により取得される前記各データ線の電圧値の絶対値の、平均値、最大値、又は前記平均値と前記最大値の間の値、の何れかの値に設定されていることを特徴とする。
請求項１４記載の発明は、請求項１２記載の発光装置において、前記複数のデータ線に対応して設けられ、前記第１、前記第２及び前記第３の検出用電圧を含む所定の電圧を出力する複数の電圧印加回路を有し、前記各電圧印加回路は、前記各データ線に接続されて、該各データ線に前記第１、前記第２及び前記第３の検出用電圧を印加し、前記各電圧取得回路は、前記データ線と前記電圧印加回路との接続が遮断された後、前記第１のタイミング及び前記第２のタイミングでの前記各データ線の電圧値を、前記複数の第１の検出電圧及び前記複数の第２の検出電圧として取得することを特徴とする。
請求項１５記載の発明は、請求項１４記載の発光装置において、外部から供給される画像表示用の画像データを前記第１及び第２の特性パラメータに基づいて補正した補正画像データを生成する画像データ補正回路を有し、前記電圧印加回路は、前記複数の画素により前記画像データに応じた画像表示を行う際に、前記画像データ補正回路により生成された前記補正画像データに応じた階調電圧を、前記各データ線に印加することを特徴とする。
請求項１６記載の発明は、請求項１５記載の発光装置において、前記発光パネルは行方向に配設された複数の走査線を有し、前記複数のデータ線は列方向に配設され、前記複数の画素の各々は、前記複数の走査線と前記複数のデータ線の各交点近傍に配置されており、前記各走査線に選択レベルの選択信号を順次印加して、各行の前記各画素を選択状態に設定する選択ドライバを有し、前記各電圧取得回路は、前記選択状態に設定された行の前記各画素の前記接点の電圧に対応する電圧値を、前記各データ線を介して取得することを特徴とする。
請求項１７記載の発明は、請求項１６記載の発光装置において、前記各画素の前記画素駆動回路は、少なくとも、一端が前記接点に接続され他端に前記電源電圧が印加される第１の電流路を有する第１のトランジスタと、制御端子が前記走査線に接続され、一端が前記第１のトランジスタの制御端子に接続され他端が前記第１のトランジスタの前記第１の電流路の他端に接続される第２の電流路を有する第２のトランジスタと、を備え、前記駆動制御素子は前記第１のトランジスタであり、前記各画素は、前記選択状態において、前記第２のトランジスタの前記第２の電流路が導通して、前記第１のトランジスタの前記第１の電流路の他端側と前記制御端子とが接続され、前記接点に、前記各電圧印加回路から印加される前記第１、前記第２及び前記第３の検出用電圧に基づく前記所定の電圧が印加されることを特徴とする。
請求項１８記載の発明は、請求項１５記載の発光装置において、前記各データ線と前記電圧印加回路との接続及び遮断を行い、前記データ線の一端と前記電圧印加回路との接続を遮断して前記データ線をハイインピーダンス状態に設定する接続切換回路を有し、前記各電圧取得回路は、前記接続切換回路が前記データ線をハイインピーダンス状態にした後、前記第１のタイミング及び前記第２のタイミングに対応する時間が経過した時点の前記各データ線の電圧を、前記複数の第１の検出電圧及び前記複数の第２の検出電圧として取得することを特徴とする。
請求項１９記載の発明に係る電子機器は、請求項９乃至１８のいずれかに記載の発光装置が実装されてなることを特徴とする。

請求項２０記載の発明は、発光装置の駆動制御方法であって、前記発光装置は、複数の画素と、複数のデータ線とを有し、前記各画素は、発光素子と、電流路の一端が前記発光素子の一端に接続され、該電流路の他端に電源電圧が印加される駆動制御素子を有する画素駆動回路と、を有し、前記各データ線が前記各画素に接続されている発光パネルを備え、前記各画素の前記発光素子の他端の電圧を第１の設定電圧に設定する第１電圧設定ステップと、前記電圧設定ステップにより、前記各画素の前記発光素子の他端の電圧を前記第１の設定電圧に設定した状態で、前記各データ線に第１の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後、第１の緩和時間が経過した第１のタイミングでの前記各データ線の電圧値に基づいて、前記各画素の前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータを取得する第１の特性パラメータ取得ステップと、を含み、前記第１の設定電圧は、前記第１の設定電圧と同電圧、又は、前記第１の検出用電圧より低電位で前記第１の検出用電圧との電位差が前記発光素子の発光閾値電圧より小さい値となる電圧、に設定され、前記第１の緩和時間は１〜５０μsecの時間に設定されていることを特徴とする。

請求項２１記載の発明は、請求項２０記載の発光装置の駆動制御方法において、前記第１の特性パラメータ取得ステップは、前記発光素子の他端の電圧を前記第１の設定電圧に設定した状態で、前記各データ線に前記第１の検出用電圧を印加した後の前記各データ線の電圧値を、複数の第１の検出電圧として取得する第１の検出電圧取得ステップを含み、前記複数の第１の検出電圧の電圧値に基づいて前記第１の特性パラメータを取得することを特徴とする。
請求項２２記載の発明は、請求項２１記載の発光装置の駆動制御方法において、前記各画素の前記発光素子の他端の電圧を第２の設定電圧に設定する第２電圧設定ステップと、前記第２電圧設定ステップにより、前記各画素の前記発光素子の他端の電圧を前記第２の設定電圧に設定した状態で、前記各データ線に第２の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後、前記第１の緩和時間より長い第２の緩和時間が経過した第２のタイミングでの前記各データ線の電圧値を複数の第２の検出電圧として取得する第２の検出電圧取得ステップと、前記第２の検出電圧取得ステップにより検出した前記複数の第２の検出電圧の電圧値に基づいて、前記画素駆動回路の電流増幅率に関連する第２の特性パラメータを取得する第２の特性パラメータ取得ステップと、を含み、前記第２電圧設定ステップは、前記発光素子の他端の電圧を初期電圧に設定し、前記各データ線に第３の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後の、前記第１の緩和時間より長い第３の緩和時間が経過した第３のタイミングで前記各電圧取得回路により取得される前記各データ線の電圧値に基づいて、前記第２の設定電圧の電圧値を取得し、前記初期電圧は、前記電源電圧と同電圧、又は、前記電源電圧より低電位で前記電源電圧との電位差が前記発光素子の発光閾値電圧より小さい値となる電圧、に設定されていることを特徴とする。
請求項２３記載の発明は、請求項２２記載の発光装置の駆動制御方法において、前記第２設定電圧取得ステップは、前記第２の設定電圧を、前記第３のタイミングで取得される前記各データ線の電圧値と同じ極性を有し、前記第３のタイミングで取得される前記各データ線の電圧値の絶対値の平均値、最大値、又は前記平均値と前記最大値の間の値、の何れかの値に設定することを特徴とする。

本発明に係る画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器によれば、所望の輝度階調で発光素子を発光動作することができ、良好かつ均一な発光状態を実現することができる。

本発明に係る発光装置を適用した表示装置の一例を示す概略構成図である。 第１の実施形態に係る表示装置に適用されるデータドライバの一例を示す概略ブロック図である。 第１の実施形態に係る表示装置に適用されるデータドライバの要部構成例を示す概略回路構成図である。 第１の実施形態に係るデータドライバに適用されるデジタル−アナログ変換回路及びアナログ−デジタル変換回路の入出力特性を示す図である。 第１の実施形態に係る表示装置に適用されるコントローラの機能を示す機能ブロック図である。 第１の実施形態に係る表示パネルに適用される画素（画素駆動回路及び発光素子）、及び、カソード電圧制御回路の一実施形態を示す回路構成図である。 第１の実施形態に係る画素駆動回路を適用した画素における画像データの書込時の動作状態図である。 第１の実施形態に係る画素駆動回路を適用した画素における書込動作時の電圧−電流特性を示す図である。 第１の実施形態に係る特性パラメータ取得動作に適用される手法（オートゼロ法）におけるデータライン電圧の変化を示す図である。 第１の実施形態に係わる特性パラメータ取得動作（オートゼロ法）における有機ＥＬ素子のカソードからのリーク現象を説明するための図である。 第１の実施形態に係る特性パラメータ取得動作（補正データΔβの取得動作）に適用される第１の手法における処理動作を説明するためのフローチャートである。 第１の手法における処理動作を説明するための、データライン電圧の変化（過渡曲線）の一例を示す図である。 第１の実施形態に係る特性パラメータ取得動作（補正データΔβの取得動作）に適用される第１の手法における処理動作の概略を示すフローチャートである。 第１の手法における処理動作でのデータライン電圧の変化（過渡曲線）の一例を示す図である。 第１の実施形態に係る特性パラメータ取得動作（補正データｎ_thの取得動作）に適用される第２の手法を説明するための、カソード電圧を変えたときのデータライン電圧の変化の一例を示す図である。 第１の実施形態に係る表示装置における特性パラメータ取得動作を示すタイミングチャートである。 第１の実施形態に係る表示装置における検出用電圧印加動作を示す動作概念図である。 第１の実施形態に係る表示装置における自然緩和動作を示す動作概念図である。 第１の実施形態に係る表示装置における電圧検出動作を示す動作概念図である。 第１の実施形態に係る表示装置における検出データ送出動作を示す動作概念図である。 第１の実施形態に係る表示装置における補正データ算出動作を示す機能ブロック図である。 第１の実施形態に係る表示装置における発光動作を示すタイミングチャートである。 第１の実施形態に係る表示装置における画像データの補正動作を示す機能ブロック図である。 第１の実施形態に係る表示装置における補正後の画像データの書込動作を示す動作概念図である。 第１の実施形態に係る表示装置における発光動作を示す動作概念図である。 第２の実施形態に係るデジタルカメラの構成例を示す斜視図である。 第２の実施形態に係るモバイル型のパーソナルコンピュータの構成例を示す斜視図である。 第２の実施形態に係る携帯電話の構成例を示す図である。

以下、本発明に係る画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器について、実施形態を示して詳しく説明する。
＜第１の実施形態＞
まず、本発明に係る画素駆動装置を備えた発光装置の概略構成について、図面を参照して説明する。ここでは、本発明に係る発光装置を表示装置として適用した場合について説明する。

（表示装置）
図１は、本発明に係る発光装置を適用した表示装置の一例を示す概略構成図である。
図１に示すように、本実施形態に係る表示装置（発光装置）１００は、概略、表示パネル（発光パネル）１１０と、選択ドライバ１２０と、電源ドライバ１３０と、データドライバ１４０と、カソード電圧制御回路（電圧制御回路）１５０と、コントローラ１６０と、を備えている。ここで、選択ドライバ１２０と電源ドライバ１３０とデータドライバ１４０とカソード電圧制御回路１５０とコントローラ１６０は、本発明における画素駆動装置又は駆動回路に対応する。

表示パネル１１０は、図１に示すように、行方向（図面左右方向）及び列方向（図面上下方向）に２次元配列（例えばｐ行×ｑ列；ｐ、ｑは正の整数）された複数の画素ＰＩＸと、各々行方向に配列された画素ＰＩＸに接続するように配設された複数の選択ライン（走査線）Ｌｓ及び複数の電源ラインＬａと、全画素ＰＩＸに共通に設けられた共通電極Ｅｃと、列方向に配列された画素ＰＩＸに接続するように配設された複数のデータライン（データ線）Ｌｄと、を有している。ここで、各画素ＰＩＸは、後述するように、画素駆動回路と発光素子とを有している。

選択ドライバ１２０は、上記の表示パネル１１０に配設された各選択ラインＬｓに接続されている。選択ドライバ１２０は、後述するコントローラ１６０から供給される選択制御信号（例えば走査クロック信号及び走査スタート信号）に基づいて、各行の選択ラインＬｓに所定のタイミングで所定の電圧レベル（選択レベル；Ｖgh又は非選択レベル；Ｖgl）の選択信号Ｓselを順次印加する。

なお、選択ドライバ１２０についての詳細な構成の図示は省略するが、例えば、コントローラ１６０から供給される選択制御信号に基づいて、各行の選択ラインＬｓに対応するシフト信号を順次出力するシフトレジスタと、該シフト信号を所定の信号レベル（選択レベル；例えばハイレベル）に変換して、各行の選択ラインＬｓに選択信号Ｓselとして順次出力する出力バッファと、を備えたものを適用することができる。

電源ドライバ１３０は、表示パネル１１０に配設された各電源ラインＬａに接続されている。電源ドライバ１３０は、後述するコントローラ１６０から供給される電源制御信号（例えば出力制御信号）に基づいて、各行の電源ラインＬａに所定のタイミングで所定の電圧レベル（発光レベル；ＥＬＶＤＤ又は非発光レベル；ＤＶＳＳ）の電源電圧Ｖsaを印加する。

カソード電圧制御回路１５０は、表示パネル１１０に２次元配列された各画素ＰＩＸに共通に接続された共通電極Ｅｃに接続されている。カソード電圧制御回路１５０は、後述するコントローラ１６０から供給されるカソード電圧制御信号（電圧制御信号）に基づいて、各画素ＰＩＸに設けられた有機ＥＬ素子（発光素子）ＯＥＬのカソードに接続された共通電極Ｅｃに、所定のタイミングで所定の電圧レベル（例えば接地電位ＧＮＤ、又は、負極性の電圧レベルを有し、絶対値が後述する検出データｎ_meas(t_c)の平均値又は最大値に基づく値を有する電圧値、又は、後述する検出用電圧Ｖdacに相当する電圧値のいずれか）のカソード電圧（電極電圧）ＥＬＶＳＳを印加する。

データドライバ１４０は、表示パネル１１０の各データラインＬｄに接続され、後述するコントローラ１６０から供給されるデータ制御信号に基づいて、表示動作（書込動作）時に、画像データに応じた階調信号（階調電圧Ｖdata）を生成して、各データラインＬｄを介して画素ＰＩＸへ供給する。また、データドライバ１４０は、後述する特性パラメータ取得動作時には、特定の電圧値の検出用電圧Ｖdacを、各データラインＬｄを介して特性パラメータ取得動作の対象になっている画素ＰＩＸに印加する。そして、データドライバ１４０は、上記特定の検出用電圧Ｖdacを印加した後の、所定の緩和時間ｔの経過後のデータラインＬｄの電圧Ｖｄ（以下、データライン電圧Ｖｄとする）を、検出電圧Ｖmeas(t)として取り込んで検出データｎ_meas(t)に変換して出力する。

ここで、データドライバ１４０は、データドライバ機能と電圧検出機能の両方を備え、後述するコントローラ１６０から供給されるデータ制御信号に基づいて、これらの機能を切り換えるように構成されている。データドライバ機能は、コントローラ１６０を介して供給されるデジタルデータからなる画像データをアナログ信号電圧に変換して、データラインＬｄに階調信号（階調電圧Ｖdata）として出力する動作を実行する。また、電圧検出機能は、データライン電圧Ｖｄを検出電圧Ｖmeas(t)として取り込みデジタルデータに変換して、検出データｎ_meas(t)としてコントローラ１６０に出力する動作を実行する。

図２は、本実施形態に係る表示装置に適用されるデータドライバの一例を示す概略ブロック図である。また、図３は、図２に示すデータドライバの要部構成例を示す概略回路構成図である。ここでは、表示パネル１１０に配列された画素ＰＩＸの列数（ｑ）のうち、一部のみを示して図示を簡略化する。以下の説明では、ｊ列目（ｊは１≦ｊ≦ｑとなる正の整数）のデータラインＬｄに設けられるデータドライバ１４０内部の構成について詳しく説明する。また、図３においては、図２に示すシフトレジスタ回路とデータレジスタ回路を簡略化して図示する。

データドライバ１４０は、例えば図２に示すように、大別して、シフトレジスタ回路１４１と、データレジスタ回路１４２と、データラッチ回路１４３と、ＤＡＣ／ＡＤＣ回路１４４と、出力回路１４５と、を備えている。ここで、シフトレジスタ回路１４１とデータレジスタ回路１４２とデータラッチ回路１４３を含む内部回路１４０Ａは、ロジック電源１４６から供給される電源電圧ＬＶＳＳ及びＬＶＤＤに基づいて、後述する画像データの取込動作及び検出データの送出動作を実行する。また、ＤＡＣ／ＡＤＣ回路１４４と出力回路１４５を含む内部回路１４０Ｂは、アナログ電源１４７から供給される電源電圧ＤＶＳＳ及びＶＥＥに基づいて、後述する階調信号の生成出力動作及びデータライン電圧の検出動作を実行する。

シフトレジスタ回路１４１は、コントローラ１６０から供給されるデータ制御信号（スタートパルス信号ＳＰ）に基づいて、シフト信号を生成し、データレジスタ回路１４２に順次出力する。データレジスタ回路１４２は、上述した表示パネル１１０に配列された画素ＰＩＸの列数（ｑ）分のレジスタ（図示を省略）を備え、シフトレジスタ回路１４１から供給されるシフト信号の入力タイミングに基づいて、１行分の画像データＤin(1)〜Ｄin(q)を順次取り込む。ここで、画像データＤin(1)〜Ｄin(q)はデジタル信号からなるシリアルデータである。

データラッチ回路１４３は、表示動作時（画像データの取込動作、及び、階調信号の生成出力動作）においては、データ制御信号（データラッチパルス信号ＬＰ）に基づいて、データレジスタ回路１４２に取り込まれた１行分の画像データＤin(1)〜Ｄin(q)を、各列に対応して保持する。その後、データラッチ回路１４３は、所定のタイミングで当該画像データＤin(1)〜Ｄin(q)を後述するＤＡＣ／ＡＤＣ回路１４４に送出する。また、データラッチ回路１４３は、特性パラメータ取得動作時（検出データの送出動作、及び、データライン電圧の検出動作）においては、後述するＤＡＣ／ＡＤＣ回路１４４を介して取り込まれる各検出電圧Ｖmeas(t)に応じた検出データｎ_meas(t)を保持する。その後、データラッチ回路１４３は、所定のタイミングで当該検出データｎ_meas(t)をシリアルデータとしてコントローラ１６０に出力する。出力された検出データｎ_meas(t)は、コントローラ１６０内のメモリに記憶される。

データラッチ回路１４３は、具体的には、図３に示すように、各列に対応して設けられたデータラッチ４１（ｊ）と、接続切換用のスイッチＳＷ４（ｊ）、ＳＷ５（ｊ）と、データ出力用のスイッチＳＷ３と、を備えている。データラッチ４１（ｊ）は、データラッチパルス信号ＬＰの例えば立ち上がりタイミングで、スイッチＳＷ５（ｊ）を介して供給されるデジタルデータを保持（ラッチ）する。

スイッチＳＷ５（ｊ）は、コントローラ１６０から供給されるデータ制御信号（切換制御信号Ｓ５）に基づいて、接点Ｎａ側のデータレジスタ回路１４２、又は、接点Ｎｂ側のＤＡＣ／ＡＤＣ回路１４４のＡＤＣ４３（ｊ）、又は、接点Ｎｃ側の隣接する列（ｊ＋１）のデータラッチ４１（ｊ＋１）のいずれかを、データラッチ４１（ｊ）に選択的に接続するように切換制御される。これにより、スイッチＳＷ５（ｊ）が接点Ｎａ側に接続設定されている場合には、データレジスタ回路１４２から供給される画像データＤin(j)がデータラッチ４１（ｊ）に保持される。また、スイッチＳＷ５（ｊ）が接点Ｎｂ側に接続設定されている場合には、データラインＬｄ（ｊ）からＤＡＣ／ＡＤＣ回路１４４のＡＤＣ４３（ｊ）に取り込まれたデータライン電圧Ｖｄ（検出電圧Ｖmeas(t)）に応じた検出データｎ_meas(t)がデータラッチ４１（ｊ）に保持される。また、スイッチＳＷ５（ｊ）が接点Ｎｃ側に接続設定されている場合には、隣接する列（ｊ＋１）のスイッチＳＷ４（ｊ＋１）を介してデータラッチ４１（ｊ＋１）に保持されている検出データｎ_meas(t)がデータラッチ４１（ｊ）に保持される。なお、最終列（ｑ）に設けられるスイッチＳＷ５（ｑ）は、接点Ｎｃにロジック電源１４６の電源電圧ＬＶＳＳが接続されている。

スイッチＳＷ４（ｊ）は、コントローラ１６０から供給されるデータ制御信号（切換制御信号Ｓ４）に基づいて、接点Ｎａ側のＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２（ｊ）、又は、接点Ｎｂ側のスイッチＳＷ３（又は、隣接する列（ｊ−１）のスイッチＳＷ５（ｊ−１）；図示を省略）のいずれかを、データラッチ４１（ｊ）に選択的に接続するように切換制御される。これにより、スイッチＳＷ４（ｊ）が接点Ｎａ側に接続設定されている場合には、データラッチ４１（ｊ）に保持された画像データＤin(j)がＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２（ｊ）に供給される。また、スイッチＳＷ４（ｊ）が接点Ｎｂ側に接続設定されている場合には、データラッチ４１（ｊ）に保持された検出電圧Ｖmeas(t)に応じた検出データｎ_meas(t)がスイッチＳＷ３を介して、コントローラ１６０に出力される。出力された検出データｎ_meas(t)は、コントローラ１６０内のメモリに記憶される。

スイッチＳＷ３は、コントローラ１６０から供給されるデータ制御信号（切換制御信号Ｓ４、Ｓ５）に基づいて、データラッチ回路１４３のスイッチＳＷ４（ｊ）、ＳＷ５（ｊ）が切換制御されて、隣接する列のデータラッチ４１（１）〜４１（ｑ）が相互に直列に接続された状態で、データ制御信号（切換制御信号Ｓ３、データラッチパルス信号ＬＰ）に基づいて、導通状態となるように制御される。これにより、各列のデータラッチ４１（１）〜４１（ｑ）に保持された検出電圧Ｖmeas(t)に応じた検出データｎ_meas(t)が、スイッチＳＷ３を介してシリアルデータとして順次取り出されて、コントローラ１６０に出力される。

図４は、本実施形態に係るデータドライバに適用されるデジタル−アナログ変換回路（ＤＡＣ）及びアナログ−デジタル変換回路（ＡＤＣ）の入出力特性を示す図である。図４（ａ）は、本実施形態に適用されるＤＡＣの入出力特性を示す図であり、図４（ｂ）は、本実施形態に適用されるＡＤＣの入出力特性を示す図である。ここでは、デジタル信号の入出力ビット数を１０ビットとした場合の、デジタル−アナログ変換回路及びアナログ−デジタル変換回路の入出力特性の一例を示す。

ＤＡＣ／ＡＤＣ回路１４４は、図３に示すように、各列に対応してリニア電圧デジタル−アナログ変換回路（ＤＡＣ；電圧印加回路）４２（ｊ）と、アナログ−デジタル変換回路（ＡＤＣ）４３（ｊ）を備えている。ＤＡＣ４２（ｊ）は、上記データラッチ回路１４３に保持されたデジタルデータからなる画像データＤin(j)をアナログ信号電圧Ｖpixに変換して出力回路１４５に出力する。

ここで、各列に設けられるＤＡＣ４２（ｊ）は、図４（ａ）に示すように、入力されるデジタルデータに対する、出力されるアナログ信号電圧の変換特性（入出力特性）が線形性を有している。すなわち、ＤＡＣ４２（ｊ）は、例えば図４（ａ）に示すように、１０ビット（すなわち１０２４階調）のデジタルデータ（０、１、・・・１０２３）を、線形性を有して設定されたアナログ信号電圧（Ｖ_０、Ｖ_１、・・・Ｖ₁₀₂₃）に変換する。このアナログ信号電圧（Ｖ_０〜Ｖ₁₀₂₃）は、後述するアナログ電源１４７から供給される電源電圧ＤＶＳＳ〜ＶＥＥの範囲内で設定され、例えば、入力されるデジタルデータの値が“０”（０階調）のときに変換されるアナログ信号電圧値Ｖ_０が高電位側の電源電圧ＤＶＳＳとなるように設定され、デジタルデータの値が“１０２３”（１０２３階調；最大階調）のときに変換されるアナログ信号電圧値Ｖ₁₀₂₃が低電位側の電源電圧ＶＥＥよりも高く、かつ、該電源電圧ＶＥＥ近傍の電圧値になるように設定されている。

また、ＡＤＣ４３（ｊ）は、データラインＬｄ（ｊ）から取り込まれたアナログ信号電圧からなる検出電圧Ｖmeas(t)を、デジタルデータからなる検出データｎ_meas(t)に変換してデータラッチ４１（ｊ）に送出する。ここで、各列に設けられるＡＤＣ４３（ｊ）は、図４（ｂ）に示すように、入力されるアナログ信号電圧に対する、出力されるデジタルデータの変換特性（入出力特性）が線形性を有している。また、ＡＤＣ４３（ｊ）は、電圧変換時のデジタルデータのビット幅が上述したＤＡＣ４２（ｊ）と同一になるように設定されている。すなわち、ＡＤＣ４３（ｊ）は、最小単位ビット（１ＬＳＢ；アナログ分解能）に対応する電圧幅がＤＡＣ４２（ｊ）と同一に設定されている。

ＡＤＣ４３（ｊ）は、例えば図４（ｂ）に示すように、電源電圧ＤＶＳＳ〜ＶＥＥの範囲内で設定されたアナログ信号電圧（Ｖ_０、Ｖ_１、・・・Ｖ₁₀₂₃）を、線形性を有して設定された１０ビット（１０２４階調）のデジタルデータ（０、１、・・・１０２３）に変換する。ＡＤＣ４３（ｊ）は、例えば、入力されるアナログ信号電圧の電圧値がＶ_０（＝ＤＶＳＳ）のときにデジタルデータの値が“０”（０階調）に変換されるように設定され、アナログ信号電圧の電圧値が電源電圧ＶＥＥよりも高く、かつ、該電源電圧ＶＥＥ近傍の電圧値であるアナログ信号電圧Ｖ₁₀₂₃のときにデジタル信号値“１０２３”（１０２３階調；最大階調）に変換されるように設定されている。

なお、本実施形態においては、シフトレジスタ回路１４１、データレジスタ回路１４２及びデータラッチ回路１４３を含む内部回路１４０Ａを低耐圧回路として構成し、ＤＡＣ／ＡＤＣ回路１４４及び後述する出力回路１４５を含む内部回路１４０Ｂを高耐圧回路として構成している。そのため、データラッチ回路１４３（スイッチＳＷ４（ｊ））とＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２（ｊ）との間には、低耐圧の内部回路１４０Ａから高耐圧の内部回路１４０Ｂへの電圧調整回路としてレベルシフタＬＳ１（ｊ）が設けられている。また、ＤＡＣ／ＡＤＣ回路１４４のＡＤＣ４３（ｊ）とデータラッチ回路１４３（スイッチＳＷ５（ｊ））との間には、高耐圧の内部回路１４０Ｂから低耐圧の内部回路１４０Ａへの電圧調整回路としてレベルシフタＬＳ２（ｊ）が設けられている。

出力回路１４５は、図３に示すように、各列に対応するデータラインＬｄ（ｊ）に階調信号を出力するためのバッファ４４（ｊ）及びスイッチＳＷ１（ｊ）（接続切換回路）と、データライン電圧Ｖｄ（検出電圧Ｖmeas(t)）を取り込むためのスイッチＳＷ２（ｊ）及びバッファ４５（ｊ）と、を備えている。

バッファ４４（ｊ）は、上記ＤＡＣ４２（ｊ）により画像データＤin(j)をアナログ変換して生成されたアナログ信号電圧Ｖpix(j)を、所定の信号レベルに増幅して階調電圧Ｖdata(j)を生成する。スイッチＳＷ１（ｊ）は、コントローラ１６０から供給されるデータ制御信号（切換制御信号Ｓ１）に基づいて、データラインＬｄ（ｊ）への上記階調電圧Ｖdata(j)の印加を制御する。

また、スイッチＳＷ２（ｊ）は、コントローラ１６０から供給されるデータ制御信号（切換制御信号Ｓ２）に基づいて、データライン電圧Ｖｄ（検出電圧Ｖmeas(t)）の取り込みを制御する。バッファ４５（ｊ）は、スイッチＳＷ２（ｊ）を介して取り込まれた検出電圧Ｖmeas(t)を所定の信号レベルに増幅してＡＤＣ４３（ｊ）に送出する。

ロジック電源１４６は、データドライバ１４０のシフトレジスタ回路１４１、データレジスタ回路１４２及びデータラッチ回路１４３を含む内部回路１４０Ａを駆動するための、ロジック電圧からなる低電位側の電源電圧ＬＶＳＳ及び高電位側の電源電圧ＬＶＤＤを供給する。アナログ電源１４７は、ＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２（ｊ）及びＡＤＣ４３（ｊ）、出力回路１４５のバッファ４４（ｊ）、４５（ｊ）を含む内部回路１４０Ｂを駆動するための、アナログ電圧からなる高電位側の電源電圧ＤＶＳＳ及び低電位側の電源電圧ＶＥＥを供給する。

なお、図２、図３に示したデータドライバ１４０においては、図示の都合上、各部の動作を制御するための制御信号が、ｊ列目（図中では１列目に相当する）のデータラインＬｄ（ｊ）に対応して設けられたデータラッチ４１、及び、スイッチＳＷ１〜ＳＷ５にのみ入力された構成を示した。しかしながら、本実施形態においては、各列ごとの構成にこれらの制御信号が共通して入力されていることはいうまでもない。

図５は、本実施形態に係る表示装置に適用されるコントローラの機能を示す機能ブロック図である。なお、図５においては、図示の都合上、各機能ブロック間のデータの流れを全て実線の矢印で示した。実際には、後述するように、コントローラ１６０の動作状態に応じてこれらのいずれかのデータの流れが有効になる。

コントローラ１６０は、少なくとも上述した選択ドライバ１２０及び電源ドライバ１３０、データドライバ１４０、カソード電圧制御回路１５０の動作状態を制御する。そのため、コントローラ１６０は、表示パネル１１０における所定の駆動制御動作を実行するための選択制御信号及び電源制御信号、データ制御信号、カソード電圧制御信号を生成して、上記の各ドライバ１２０、１３０、１４０及び制御回路１５０に出力する。

特に、本実施形態においては、コントローラ１６０は、選択制御信号及び電源制御信号、データ制御信号、カソード電圧制御信号を供給することにより、選択ドライバ１２０及び電源ドライバ１３０、データドライバ１４０、カソード電圧制御回路１５０の各々を所定のタイミングで動作させて、表示パネル１１０の各画素ＰＩＸの特性パラメータを取得する動作（特性パラメータ取得動作）を制御する。また、コントローラ１６０は、各画素ＰＩＸの特性パラメータに基づいて補正された画像データに応じた画像情報を表示パネル１１０に表示する動作（表示動作）を制御する。

具体的には、コントローラ１６０は、特性パラメータ取得動作において、上記データドライバ１４０を介して検出した各画素ＰＩＸの特性変化に関連する検出データ（詳しくは後述する）に基づいて、各種の補正データを取得する。また、コントローラ１６０は、表示動作において、外部から供給される画像データを、特性パラメータ取得動作において取得した補正データに基づいて補正し、補正画像データとしてデータドライバ１４０に供給する。

本実施形態に適用されるコントローラ（画像データ補正回路）１６０は、具体的には、例えば図５に示すように、概略、参照テーブル（ＬＵＴ）１６１を備えた電圧振幅設定機能回路１６２と、乗算機能回路（画像データ補正回路）１６３と、加算機能回路（画像データ補正回路）１６４と、メモリ（記憶回路）１６５と、補正データ取得機能回路（特性パラメータ取得回路）１６６と、Ｖth補正データ生成回路（画像データ補正回路）１６７と、を有している。

電圧振幅設定機能回路１６２は、外部から供給されるデジタルデータからなる画像データに対して、参照テーブル１６１を参照することにより、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色に対応する電圧振幅を変換する。ここで、変換された画像データの電圧振幅の最大値は、上述したＤＡＣ４２における入力範囲の最大値から、各画素の特性パラメータに基づく補正量を減算した値以下に設定される。

乗算機能回路１６３は、各画素ＰＩＸの特性変化に関連する検出データに基づいて取得された電流増幅率βの補正データを画像データに乗算する。Ｖth補正データ生成回路１６７は、上記電流増幅率βの補正データと、各画素ＰＩＸの特性変化に関連するパラメータ（Ｖth補正パラメータｎ_offset、＜ξ＞・ｔ_０；詳しくは後述する）及び検出データｎ_meas(t_０)に基づいて、駆動トランジスタのしきい値電圧Ｖthの補正データｎ_thを生成する。加算機能回路１６４は、上記Ｖth補正データ生成回路１６７により生成された補正データｎ_thを、上記乗算機能回路１６３から出力される画像データに加算して、補正画像データとしてデータドライバ１４０に供給する。

補正データ取得機能回路１６６は、各画素ＰＩＸの特性変化に関連する検出データに基づいて、電流増幅率β及びしきい値電圧Ｖthの補正データを規定するパラメータを取得する。

メモリ１６５は、上述したデータドライバ１４０から送出された各画素ＰＩＸの検出データを、各画素ＰＩＸに対応して記憶し、上記加算機能回路１６４における加算処理の際、及び、補正データ取得機能回路１６６における補正データ取得処理の際に、検出データが読み出される。また、メモリ１６５は、補正データ取得機能回路１６６において取得された補正データ及び補正パラメータを、各画素ＰＩＸに対応して記憶し、上記乗算機能回路１６３における乗算処理の際、及び、加算機能回路１６４における加算処理の際に、補正データ及び補正パラメータが読み出される。

なお、図５に示したコントローラ１６０において、補正データ取得機能回路１６６はコントローラ１６０の外部に設けられた演算装置（例えばパーソナルコンピュータ、ＣＰＵ）であってもよい。また、図５に示したコントローラ１６０において、メモリ１６５は各画素ＰＩＸに関連付けて、検出データ及び補正データ、補正パラメータが記憶されているものであれば、別個のメモリであってもよい。また、このメモリ１６５は、コントローラ１６０の外部に設けられた記憶装置であってもよい。また、コントローラ１６０に供給される画像データは、例えば映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分をデジタル信号からなるシリアルデータとして形成されたものである。

（画素）
次に、本実施形態に係る表示パネルに配列される画素、及び、カソード電圧制御回路について具体的に説明する。
図６は、本実施形態に係る表示パネルに適用される画素（画素駆動回路及び発光素子）、及び、カソード電圧制御回路の一実施形態を示す回路構成図である。

本実施形態に係る表示パネル１１０に適用される画素ＰＩＸは、図６に示すように、選択ドライバ１２０に接続された選択ラインＬｓと、データドライバ１４０に接続されたデータラインＬｄとの各交点近傍に配置されている。各画素ＰＩＸは、電流駆動型の発光素子である有機ＥＬ素子ＯＥＬと、該有機ＥＬ素子ＯＥＬを発光駆動するための電流を生成する画素駆動回路ＤＣと、を備えている。

図６に示す画素駆動回路ＤＣは、概略、トランジスタＴｒ１１〜Ｔｒ１３と、キャパシタ（容量素子）Ｃｓと、を備えた回路構成を有している。トランジスタ（第２のトランジスタ）Ｔｒ１１は、ゲート端子が選択ラインＬｓに接続され、また、ドレイン端子が電源ラインＬａに接続され、また、ソース端子が接点Ｎ１１に接続されている。トランジスタＴｒ１２は、ゲート端子が選択ラインＬｓに接続され、また、ソース端子がデータラインＬｄに接続され、また、ドレイン端子が接点Ｎ１２に接続されている。トランジスタ（駆動制御素子、第１のトランジスタ）Ｔｒ１３は、ゲート端子が接点Ｎ１１に接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点Ｎ１２に接続されている。また、キャパシタ（容量素子）Ｃｓは、トランジスタＴｒ１３のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）間に接続されている。キャパシタＣｓは、トランジスタＴｒ１３のゲート・ソース端子間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１１及び接点Ｎ１２間に別個の容量素子を並列に接続したものであってもよい。

また、有機ＥＬ素子ＯＥＬは、アノード（アノード電極）が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード（カソード電極）が共通電極Ｅｃに接続されている。共通電極Ｅｃは、図６に示すように、カソード電圧制御回路１５０に接続され、画素ＰＩＸの動作状態に応じて所定の電圧値のカソード電圧ＥＬＶＳＳが設定されて印加される。なお、図６に示す画素ＰＩＸにおいては、キャパシタＣｓ以外に、有機ＥＬ素子ＯＥＬに画素容量Ｃelが存在し、また、データラインＬｄに配線寄生容量Ｃｐが存在している。

カソード電圧制御回路１５０は、例えばカソード電圧生成用のＤ／Ａコンバータ（図中、「ＤＡＣ（Ｃ）」で表記）１５１と、Ｄ／Ａコンバータ１５１の出力に接続されたフォロワアンプ１５２と、を有している。Ｄ／Ａコンバータ１５１は、コントローラ１６０からカソード電圧制御信号として供給される所定のデジタル値をアナログ信号電圧に変換する。ここで、コントローラ１６０からカソード電圧制御回路１５０（Ｄ／Ａコンバータ１５１）に供給されるデジタル値は、後述する特性パラメータ取得動作において各画素ＰＩＸの電流増幅率βのばらつきを補正するための補正データΔβを取得する際には、各画素ＰＩＸの特性パラメータに基づいて抽出される検出データｎ_meas(t_c)である。また、後述する特性パラメータ取得動作において各画素ＰＩＸのトランジスタＴｒ１３のしきい値電圧Ｖthの変動を補正するための補正データｎ_thを取得する際には、上記デジタル値は、データラインＬｄに印加される検出用電圧Ｖdacに対応したデジタル値である。フォロワアンプ１５２は、Ｄ／Ａコンバータ１５１の出力に対する極性反転回路及びバッファ回路として動作する。これにより、Ｄ／Ａコンバータ１５１から出力されるアナログ信号電圧が、フォロワアンプ１５２により、絶対値がＤ／Ａコンバータ１５１から出力されるアナログ信号電圧に相当する値を有し、負極性の電圧レベルを有するカソード電圧ＥＬＶＳＳに変換されて、表示パネル１１０の各画素ＰＩＸに接続された共通電極Ｅｃに印加される。また、表示パネル１１０の表示動作（書込動作及び発光動作）時には、カソード電圧制御回路１５０を介して、又は、図示を省略した定電圧源から直接、例えば接地電位ＧＮＤからなるカソード電圧ＥＬＶＳＳが共通電極Ｅｃに印加される。

ここで、本実施形態に係る画素ＰＩＸの表示動作（書込動作及び発光動作）時には、上述した電源ドライバ１３０から電源ラインＬａに印加される電源電圧Ｖsa（ＥＬＶＤＤ、ＤＶＳＳ）と、共通電極Ｅｃに印加されるカソード電圧ＥＬＶＳＳと、アナログ電源１４７からデータドライバ１４０に供給される電源電圧ＶＥＥとの関係は、例えば、次の（１）式に示す条件を満たすように設定されている。このとき、共通電極Ｅｃに印加されるカソード電圧ＥＬＶＳＳは、例えば接地電位ＧＮＤに設定されている。

なお、上記（１）においては、共通電極Ｅｃに印加される電圧ＥＬＶＳＳは電源電圧ＤＶＳＳと同電位であって、例えば接地電位ＧＮＤに設定されているとしたが、これに限るものではなく、電圧ＥＬＶＳＳが電源電圧ＤＶＳＳより低電位で、電源電圧ＤＶＳＳと電圧ＥＬＶＳＳとの電位差が、有機ＥＬ素子ＯＥＬが発光を開始する発光閾値電圧より小さい値となる電圧値に設定されているものであってもよい。

また、図６に示した画素ＰＩＸにおいて、トランジスタＴｒ１１〜Ｔｒ１３については、例えば同一のチャネル型を有する薄膜トランジスタ（ＴＦＴ）を適用することができる。トランジスタＴｒ１１〜Ｔｒ１３は、アモルファスシリコン薄膜トランジスタであってもよいし、ポリシリコン薄膜トランジスタであってもよい。

特に、図６に示すように、トランジスタＴｒ１１〜Ｔｒ１３としてｎチャネル型の薄膜トランジスタを適用し、かつ、トランジスタＴｒ１１〜Ｔｒ１３としてアモルファスシリコン薄膜トランジスタを適用した場合には、すでに確立されたアモルファスシリコン製造技術を適用して、多結晶型や単結晶型のシリコン薄膜トランジスタに比較して、簡易な製造プロセスで動作特性（電子移動度等）が比較的均一で安定したトランジスタを実現することができる。

また、上述した画素ＰＩＸにおいては、画素駆動回路ＤＣとして３個のトランジスタＴｒ１１〜Ｔｒ１３を備え、また、発光素子として有機ＥＬ素子ＯＥＬを適用した回路構成を示した。本発明はこの実施形態に限定されるものではなく、３個以上のトランジスタを備えた他の回路構成を有するものであってもよい。また、画素駆動回路ＤＣにより発光駆動される発光素子は、電流駆動型の発光素子であればよく、例えば発光ダイオード等の他の発光素子であってもよい。

（表示装置の駆動制御方法）
次に、本実施形態に係る表示装置における駆動制御方法について説明する。
本実施形態に係る表示装置１００の駆動制御動作は、大別して、特性パラメータ取得動作と表示動作とからなる。

特性パラメータ取得動作においては、表示パネル１１０に配列された各画素ＰＩＸにおける発光特性の変動を補償するためのパラメータを取得する。特性パラメータ取得動作は、より具体的には、各画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタ（駆動トランジスタ）Ｔｒ１３のしきい値電圧Ｖthの変動を補正するためのパラメータと、各画素ＰＩＸにおける電流増幅率βのばらつきを補正するためのパラメータと、を取得する動作を実行する。

表示動作においては、上述した特性パラメータ取得動作により画素ＰＩＸごとに取得した補正パラメータに基づいて、デジタルデータからなる画像データを補正した補正画像データを生成し、該補正画像データに対応する階調電圧Ｖdataを生成して各画素ＰＩＸに書き込む（書込動作）。これにより、各画素ＰＩＸにおける発光特性（トランジスタＴｒ１３のしきい値電圧Ｖth、電流増幅率β）の変動やばらつきを補償した、画像データに応じた本来の輝度階調で各画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）が発光する（発光動作）。

以下、各動作について具体的に説明する。
（特性パラメータ取得動作）
ここでは、最初に本実施形態に係る特性パラメータ取得動作において適用される特有の手法について説明する。その後、当該手法を用いて各画素ＰＩＸのしきい値電圧Ｖth及び電流増幅率βを補償するための特性パラメータを取得する動作を説明する。

まず、図６に示した画素駆動回路ＤＣを有する画素ＰＩＸにおいて、データドライバ１４０からデータラインＬｄを介して画像データを書き込む（画像データに対応した階調電圧Ｖdataを印加する）場合の、画素駆動回路ＤＣの電圧−電流（Ｖ−Ｉ）特性について説明する。

図７は、本実施形態に係る画素駆動回路を適用した画素における画像データの書込時の動作状態図である。また、図８は、本実施形態に係る画素駆動回路を適用した画素における書込動作時の電圧−電流特性を示す図である。

本実施形態に係る画素ＰＩＸへの画像データの書込動作においては、図７に示すように、選択ドライバ１２０から選択ラインＬｓを介して選択レベル（ハイレベル；Ｖgh）の選択信号Ｓselを印加することにより、画素ＰＩＸが選択状態に設定される。このとき、画素駆動回路ＤＣのトランジスタＴｒ１１、Ｔｒ１２がオン動作することにより、トランジスタＴｒ１３は、ゲート・ドレイン端子間が短絡されて、ダイオード接続状態に設定される。この選択状態においては、電源ラインＬａには、電源ドライバ１３０から非発光レベルの電源電圧Ｖsa（＝ＤＶＳＳ；例えば接地電位ＧＮＤ）が印加される。また、有機ＥＬ素子ＯＥＬのカソードに接続される共通電極Ｅｃには、カソード電圧制御回路１５０又は図示を省略した定電圧源から、例えば接地電位ＧＮＤに設定されたカソード電圧ＥＬＶＳＳが印加される。

そして、この状態で、データラインＬｄに対してデータドライバ１４０から画像データに応じた電圧値の階調電圧Ｖdataが印加される。ここで、階調電圧Ｖdataは、電源ドライバ１３０から電源ラインＬａに印加される電源電圧ＤＶＳＳよりも低い電圧値に設定されている。すなわち、書込動作時においては、上記（１）式に示したように、電源電圧ＤＶＳＳは共通電極Ｅｃに印加されるカソード電圧ＥＬＶＳＳと同一の電位（接地電位ＧＮＤ）に設定されているので、階調電圧Ｖdataは負極性の電圧レベルに設定される。

これにより、図７に示すように、電源ドライバ１３０から電源ラインＬａ、画素ＰＩＸ（画素駆動回路ＤＣ）のトランジスタＴｒ１３、Ｔｒ１２を介して、データラインＬｄ方向に上記階調電圧Ｖdataに応じたドレイン電流Ｉｄが流れる。このとき、有機ＥＬ素子ＯＥＬには逆バイアス電圧が印加されることになるので、発光動作は行われない。

この場合の画素駆動回路ＤＣにおける回路特性について検証する。画素駆動回路ＤＣにおいて、駆動トランジスタであるトランジスタＴｒ１３のしきい値電圧Ｖthの変動が生じておらず、かつ、画素駆動回路ＤＣにおける電流増幅率βにばらつきがない初期状態の、トランジスタＴｒ１３のしきい値電圧をＶth_０とし、電流増幅率をβとしたとき、図７に示したドレイン電流Ｉｄの電流値は、次の（２）式で表すことができる。
Ｉd＝β(Ｖ_０−Ｖdata−Ｖth_０)² ・・・（２）

ここで、画素駆動回路ＤＣにおける設計値又は標準値の電流増幅率β、及び、トランジスタＴｒ１３の初期しきい値電圧Ｖth_０は、いずれも定数である。また、Ｖ_０は電源ドライバ１３０から印加される非発光レベルの電源電圧Ｖsa（＝ＤＶＳＳ）であって、電圧（Ｖ_０−Ｖdata）は、トランジスタＴｒ１３及びＴｒ１２の電流路が直列接続された回路構成に印加される電位差に相当する。このときの画素駆動回路ＤＣに印加される電圧（Ｖ_０−Ｖdata）の値と、画素駆動回路ＤＣに流れるドレイン電流Ｉｄの電流値との関係（Ｖ−Ｉ特性）は、図８中に、特性線ＳＰ１として表される。

そして、経時変化によりトランジスタＴｒ１３の素子特性に変動（しきい値電圧シフト；しきい値電圧Ｖthの変動量をΔＶthとする）が生じた後のしきい値電圧をＶth（＝Ｖth_０＋ΔＶth）としたとき、画素駆動回路ＤＣの回路特性は、次の（３）式のように変化する。ここで、Ｖthは定数である。このときの画素駆動回路ＤＣの電圧−電流（Ｖ−Ｉ）特性は、図８中に、特性線ＳＰ３として表される。
Ｉd＝β(Ｖ_０−Ｖdata−Ｖth)² ・・・（３）

また、上記（２）式に示した初期状態において、電流増幅率βにばらつきが生じた場合の電流増幅率をβ′としたとき、画素駆動回路ＤＣの回路特性は、次の（４）式で表すことができる。
Ｉd＝β′(Ｖ_０−Ｖdata−Ｖth_０)² ・・・（４）

ここで、β′は定数である。このときの画素駆動回路ＤＣの電圧−電流（Ｖ−Ｉ）特性は、図８中に、特性線ＳＰ２として表される。なお、図８中に示した特性線ＳＰ２は、上記（４）式における電流増幅率β′が上記（２）式に示した電流増幅率βよりも小さい場合（β′＜β）の画素駆動回路ＤＣの電圧−電流（Ｖ−Ｉ）特性を示している。

上記（２）、（４）式において、設計値又は標準値の電流増幅率をβtypとした場合、電流増幅率β′がβtypの値になるように補正するためのパラメータ（補正データ）をΔβとする。このとき、電流増幅率β′と補正データΔβとの乗算値が設計値の電流増幅率βtypとなるように（すなわち、β′×Δβ→βtypになるように）、それぞれの画素駆動回路ＤＣに対して補正データΔβが与えられる。

そして、本実施形態においては、上述した画素駆動回路ＤＣの電圧−電流特性（（２）〜（４）式及び図８）に基づいて、以下のような特有の手法でトランジスタＴｒ１３のしきい値電圧Ｖth、及び、電流増幅率β′を補正するための特性パラメータを取得する。なお、本明細書においては以下に示す手法を、便宜的に「オートゼロ法」と呼称する。

本実施形態における特性パラメータ取得動作に適用される手法（オートゼロ法）は、図６に示した画素駆動回路ＤＣを有する画素ＰＩＸにおいて、まず、選択状態で上述したデータドライバ１４０のデータドライバ機能を用いて、データラインＬｄに所定の検出用電圧Ｖdacを印加する。その後、データラインＬｄをハイインピーダンス（ＨＺ）状態にして、データラインＬｄの電位を自然緩和させる。そして、この自然緩和を一定時間（緩和時間ｔ）行った後のデータライン電圧Ｖｄ（検出電圧Ｖmeas(t)）を、データドライバ１４０の電圧検出機能を用いて取り込み、デジタルデータからなる検出データｎ_meas(t)に変換する。ここで、本実施形態においては、この緩和時間ｔを異なる時間（タイミング；ｔ_０、ｔ_１、ｔ_２、ｔ_３）に設定して、検出電圧Ｖmeas (t)の取り込み、及び、検出データｎ_meas(t)への変換を複数回実行する。

まず、本実施形態に係る特性パラメータ取得動作に適用されるオートゼロ法の基本的な考え方（基本手法）について説明する。
図９は、本実施形態に係る特性パラメータ取得動作に適用される手法（オートゼロ法）におけるデータライン電圧の変化を示す図（過渡曲線）である。

オートゼロ法を用いた特性パラメータ取得動作は、まず、画素ＰＩＸを選択状態に設定した状態で、画素駆動回路ＤＣのトランジスタＴｒ１３のゲート・ソース端子間（接点Ｎ１１とＮ１２間）に、当該トランジスタＴｒ１３のしきい値電圧を超える電圧が印加されるように、データドライバ１４０からデータラインＬｄに対して検出用電圧Ｖdacを印加する。

このとき、画素ＰＩＸへの書込動作においては、電源ドライバ１３０から電源ラインＬａに対して、非発光レベルの電源電圧ＤＶＳＳ（＝Ｖ_０；接地電位ＧＮＤ）が印加されるので、トランジスタＴｒ１３のゲート・ソース端子間には、（Ｖ_０−Ｖdac）の電位差が印加される。したがって、検出用電圧Ｖdacは、Ｖ_０−Ｖdac＞Ｖthの条件を満たす電圧に設定される。加えて、検出用電圧Ｖdacは、電源電圧ＤＶＳＳよりも低い負極性の電圧レベルに設定される。ここで、有機ＥＬ素子ＯＥＬのカソードに接続される共通電極Ｅｃに印加されるカソード電圧ＥＬＶＳＳは、トランジスタＴｒ１３のソース端子に印加される検出用電圧Ｖdacとの間に生じる電位差により、当該有機ＥＬ素子ＯＥＬが発光動作しない電圧値に設定される。より具体的には、カソード電圧ＥＬＶＳＳは、有機ＥＬ素子ＯＥＬが発光動作する程度の順バイアス電圧、及び、後述する補正動作に影響を及ぼすほどの電流リークを伴う逆バイアス電圧の、いずれにも該当しない電圧値（又は、電圧範囲）に設定される。なお、このカソード電圧ＥＬＶＳＳの設定については後述する。

これにより、電源ドライバ１３０から電源ラインＬａ、トランジスタＴｒ１３のドレイン・ソース端子間、Ｔｒ１２のドレイン・ソース端子間を介して、データラインＬｄ方向に検出用電圧Ｖdacに応じたドレイン電流Ｉｄが流れる。このとき、トランジスタＴｒ１３のゲート・ソース端子間（接点Ｎ１１とＮ１２間）に接続されたキャパシタＣｓに上記検出用電圧Ｖdacに対応した電圧が充電される。

次いで、データラインＬｄのデータ入力側（データドライバ１４０側）をハイインピーダンス（ＨＺ）状態に設定する。ここで、データラインＬｄをハイインピーダンス状態に設定した直後においては、キャパシタＣｓに充電された電圧は検出用電圧Ｖdacに応じた電圧に保持される。そのため、トランジスタＴｒ１３のゲート・ソース端子間電圧ＶgsはキャパシタＣｓに充電された電圧に保持される。

これにより、データラインＬｄがハイインピーダンス状態に設定された直後においては、トランジスタＴｒ１３はオン状態を維持して、トランジスタＴｒ１３のドレイン・ソース端子間にドレイン電流Ｉｄが流れる。ここで、トランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位は、時間の経過に応じてドレイン端子側の電位に近づくように徐々に上昇して、トランジスタＴｒ１３のドレイン・ソース端子間に流れるドレイン電流Ｉｄの電流値が減少していく。

これに伴って、キャパシタＣｓに蓄積された電荷の一部が放電されていくことにより、キャパシタＣｓの両端間電圧（トランジスタＴｒ１３のゲート・ソース端子間電圧Ｖgs）が徐々に低下する。これにより、データライン電圧Ｖｄは、図９に示すように、時間の経過とともに検出用電圧Ｖdacから徐々に上昇して、トランジスタＴｒ１３のドレイン端子側の電圧（電源ラインＬａの電源電圧ＤＶＳＳ（＝Ｖ_０））からトランジスタＴｒ１３のしきい値電圧Ｖth分を差し引いた電圧（Ｖ_０−Ｖth）に収束するように徐々に上昇する（自然緩和）。

そして、このような自然緩和において、最終的にトランジスタＴｒ１３のドレイン・ソース端子間にドレイン電流Ｉｄが流れなくなると、キャパシタＣｓに蓄積された電荷の放電が停止する。このときのトランジスタＴｒ１３のゲート電圧（ゲート・ソース端子間電圧Ｖgs）がトランジスタＴｒ１３のしきい値電圧Ｖthになる。

ここで、画素駆動回路ＤＣのトランジスタＴｒ１３のドレイン・ソース端子間にドレイン電流Ｉｄが流れない状態では、トランジスタＴｒ１２のドレイン・ソース端子間電圧はほぼ０Ｖになるので、上記自然緩和の終了時にはデータライン電圧ＶｄはトランジスタＴｒ１３のしきい値電圧Ｖthにほぼ等しくなる。

なお、図９に示した過渡曲線において、データライン電圧Ｖｄは時間（緩和時間ｔ）の経過とともに、トランジスタＴｒ１３のしきい値電圧Ｖth（＝｜Ｖ_０−Ｖth｜；Ｖ_０＝０Ｖ）に収束していく。ここで、データライン電圧Ｖｄは、緩和時間ｔの経過とともに、上記しきい値電圧Ｖthに限りなく漸近していく。しかしながら、緩和時間ｔを十分長く設定したとしても、理論的には、しきい値電圧Ｖthに完全に等しくはならない。
このような過渡曲線（自然緩和によるデータライン電圧Ｖｄの挙動）は、次の（１１）式で表すことができる。

上記（１１）式において、Ｃは図６に示した画素ＰＩＸの回路構成におけるデータラインＬｄに付加される容量成分の総和であり、Ｃ＝Ｃel＋Ｃｓ＋Ｃｐ（Ｃel；画素容量、Ｃｓ；キャパシタ容量、Ｃｐ；配線寄生容量）で表される。なお、検出用電圧Ｖdacは次の（１２）式の条件を満たす電圧値と定義する。

上記（１２）式において、Ｖth_maxはトランジスタＴｒ１３のしきい値電圧Ｖthの補償限界値を表す。ここで、ｎ_ｄはデータドライバ１４０のＤＡＣ／ＡＤＣ回路１４４において、ＤＡＣ４２に入力される初期のデジタルデータ（検出用電圧Ｖdacを規定するためのデジタルデータ）と定義し、当該デジタルデータｎ_ｄが１０ビットの場合、ｄは１〜１０２３のうち上記（１２）式の条件を満たす任意の値を選択する。また、ΔＶはデジタルデータのビット幅（１ビットに対応する電圧幅）であり、上記デジタルデータｎ_ｄが１０ビットの場合、次の（１３）式のように表される。

そして、上記（１１）式において、データライン電圧Ｖｄ（検出電圧Ｖmeas(t)）、該データライン電圧Ｖｄの収束値Ｖ_０−Ｖth、及び、電流増幅率βと容量成分の総和Ｃからなるパラメータβ／Ｃを、それぞれ次の（１４）、（１５）式のように定義する。ここで、緩和時間ｔにおけるデータライン電圧Ｖｄ（検出電圧Ｖmeas (t)）に対するＡＤＣ４３のデジタル出力（検出データ）をｎ_meas(t)と定義し、しきい値電圧Ｖthのデジタルデータをｎ_thと定義する。

そして、（１４）、（１５）式に示した定義に基づいて、上記（１１）式を、データドライバ１４０のＤＡＣ／ＡＤＣ回路１４４において、ＤＡＣ４２に入力される実際のデジタルデータ（画像データ）ｎ_ｄと、ＡＤＣ４３によりアナログ−デジタル変換されて実際に出力されるデジタルデータ（検出データ）ｎ_meas(t)との関係に置き換えると、次の（１６）式のように表すことができる。

上記（１５）、（１６）式において、ξはアナログ値におけるパラメータβ／Ｃのデジタル表現であり、ξ・tは無次元になる。ここで、トランジスタＴｒ１３のしきい値電圧Ｖthに変動（Ｖthシフト）が生じていない初期のしきい値電圧Ｖth_０を１Ｖ程度とする。このとき、ξ・t・(ｎ_ｄ−ｎ_th)≫１の条件を満たすように、異なる２つの緩和時間ｔ＝ｔ_１、ｔ_２を設定することにより、トランジスタＴｒ１３のしきい値電圧変動に応じた補償電圧成分（オフセット電圧）Ｖoffset(t_０)は、次の（１７）式のように表すことができる。

上記（１７）式において、ｎ_１、ｎ_２は、各々（１６）式において緩和時間ｔをｔ_１、ｔ_２に設定した場合に、ＡＤＣ４３から出力されるデジタルデータ（検出データ）ｎ_meas (t_１)、ｎ_meas(t_２)である。そして、上記（１６）、（１７）式に基づいて、トランジスタのしきい値電圧Ｖthのデジタルデータｎ_thは、緩和時間ｔ＝ｔ_０においてＡＤＣ４３から出力されるデジタルデータｎ_meas(t_０)を用いて、次の（１８）式のように表すことできる。また、オフセット電圧Ｖoffsetのデジタルデータdigital Ｖoffsetは、次の（１９）式のように表すことができる。（１８）、（１９）式において、＜ξ＞は、パラメータβ／Ｃのデジタル値であるξの全画素平均値である。ここで、＜ξ＞は、小数点以下を考慮しないこととする。

したがって、上記（１８）式によれば、しきい値電圧Ｖthを補正するためのデジタルデータ（補正データ）であるｎ_thを全画素分求めることができる。

また、電流増幅率βのばらつきは、図９に示した過渡曲線において、緩和時間ｔをt_３に設定した場合にＡＤＣ４３から出力されるデジタルデータ（検出データ）ｎ_meas(t_３)に基づいて、上記（１６）式をξについて解くことにより、次の（２０）式のように表すことができる。ここで、ｔ_３は上記（１７）、（１８）式において用いられるｔ_０、ｔ_１、ｔ_２に比較して十分短い時間に設定される。

上記（２０）式において、ξについて着目して、各データラインＬｄの容量成分の総和Ｃが同等になるように表示パネル（発光パネル）を設計し、さらに、上記（１３）式に示したように、デジタルデータのビット幅ΔＶを予め決定しておくことにより、ξを定義する（１５）式のΔＶ及びＣは定数となる。

そして、ξ及びβの所望の設定値を、それぞれξtyp及びβtypとすると、表示パネル１１０内の各画素駆動回路ＤＣのξのばらつきを補正するための乗算補正値Δξ、すなわち、電流増幅率βのばらつきを補正するためのデジタルデータ（補正データ）Δβは、ばらつきの２乗項を無視すれば、次の（２１）式のように定義することができる。

したがって、画素駆動回路ＤＣのしきい値電圧Ｖthの変動を補正するための補正データｎ_th（第１の特性パラメータ）、及び、電流増幅率βのばらつきを補正するための補正データΔβ（第２の特性パラメータ）は、上記（１８）、（２１）式に基づいて、上述した一連のオートゼロ法における緩和時間ｔを変えてデータライン電圧Ｖｄ（検出電圧Ｖmeas(t)）を複数回検出することによって求めることができる。

上記（１８）式により算出された補正データｎ_thは、後述する表示動作において、本実施形態に係る表示装置１００の外部から入力される画像データｎ_ｄに対して、電流増幅率βのばらつき補正（Δβ乗算補正）としきい値電圧Ｖthの変動補正（ｎ_th加算補正）を施して補正画像データｎ_{d_comp}を生成する際に用いられる。これにより、データドライバ１４０から補正画像データｎ_{d_comp}に応じたアナログ電圧値の階調電圧ＶdataがデータラインＬｄを介して各画素ＰＩＸに供給されるので、各画素ＰＩＸの有機ＥＬ素子ＯＥＬを、電流増幅率βのばらつきや駆動トランジスタのしきい値電圧Ｖthの変動の影響を受けることなく、所望の輝度階調で発光動作することができ、良好かつ均一な発光状態を実現する
ことができる。

次いで、上述した一連のオートゼロ法において、有機ＥＬ素子ＯＥＬのカソード（共通電極Ｅｃ）に印加されるカソード電圧ＥＬＶＳＳについて説明する。
具体的には、上述した一連のオートゼロ法において、各画素ＰＩＸ（画素駆動回路ＤＣ）のトランジスタＴｒ１３のしきい値電圧Ｖth及び電流増幅率βを算出するために検出されるデータライン電圧Ｖｄ（検出電圧Ｖmeas(t)）への、カソード電圧ＥＬＶＳＳの影響について具体的に検証する。

図１０は、本実施形態に係わる特性パラメータ取得動作（オートゼロ法）における有機ＥＬ素子のカソードからのリーク現象を説明するための図である。
上述したオートゼロ法を用いた特性パラメータ取得動作においては、データラインＬｄに検出用電圧Ｖdacを印加する際に、有機ＥＬ素子ＯＥＬのカソード（共通電極Ｅｃ）に、有機ＥＬ素子ＯＥＬが発光動作する程度の順バイアス電圧、及び、後述する補正動作に影響を及ぼすほどの電流リークを伴う逆バイアス電圧の、いずれにも該当しない電圧値（又は、電圧範囲）のカソード電圧ＥＬＶＳＳが印加されることを説明した。

ここでは、まず、図１０に示すように、カソード電圧ＥＬＶＳＳとして、図７に示した画像データの書込時と同様に、有機ＥＬ素子ＯＥＬが発光動作しない電圧値であり、かつ、電源電圧ＤＶＳＳと同一の電圧値である接地電位ＧＮＤを共通電極Ｅｃに印加して、有機ＥＬ素子ＯＥＬに逆バイアス電圧を印加した場合の画素駆動回路ＤＣの挙動について説明する。

この場合、図１０に示すように、電源ラインＬａに印加された電源電圧ＤＶＳＳ（接地電位ＧＮＤ）と、データラインＬｄに印加された検出用電圧Ｖdacとの間の電位差に応じて、トランジスタＴｒ１３にドレイン電流Ｉｄが流れるとともに、有機ＥＬ素子ＯＥＬのカソード（共通電極Ｅｃ）に印加されたカソード電圧ＥＬＶＳＳ（接地電位ＧＮＤ）と、データラインＬｄに印加された検出用電圧Ｖdacとの間の電位差に応じて、有機ＥＬ素子ＯＥＬに逆バイアス電圧の印加に伴うリーク電流Ｉlkが流れる。

このとき、各有機ＥＬ素子ＯＥＬにおける逆バイアス電圧の印加時の電流特性の影響（具体的には、逆バイアス電圧の印加に伴うリーク電流Ｉlkの電流値）が微小で、かつ、均一である場合には、検出されたデータライン電圧Ｖｄ（検出電圧Ｖmeas(t)）は、実質的に各画素ＰＩＸのトランジスタＴｒ１３のしきい値電圧Ｖthや電流増幅率βに密接に対応（関連）した電圧値を示す。

しかしながら、有機ＥＬ素子ＯＥＬは、素子構造や製造プロセス、駆動履歴（発光履歴）等に起因して素子特性の変化やバラツキが生じることは避けられない。そのため、各有機ＥＬ素子ＯＥＬにおける逆バイアス電圧の印加時の電流特性にバラツキが生じ、逆バイアス電圧の印加に伴うリーク電流Ｉlkの電流値が比較的大きい有機ＥＬ素子ＯＥＬが存在すると、逆バイアス電圧の印加に伴うリーク電流による電圧成分が検出電圧Ｖmeas(t)に含まれ、かつ、その電圧成分が不均一であることにより、検出電圧Ｖmeas(t)とトランジスタＴｒ１３のしきい値電圧Ｖth及び各画素ＰＩＸの電流増幅率βとの関連性が大きく損なわれることになる。すなわち、検出電圧Ｖmeas(t)からは、有機ＥＬ素子ＯＥＬにおけるリーク電流Ｉlkによる電圧成分と、トランジスタＴｒ１３に流れるドレイン電流Ｉｄによる電圧成分とを、区別（判別）することができない。

このような状態で取得した各画素ＰＩＸの特性パラメータに基づいて、後述するような画像データの補正動作を行うと、有機ＥＬ素子ＯＥＬに逆バイアス電圧の印加に伴うリーク電流Ｉlkがある場合、検出電圧Ｖmeas(t)にこのリーク電流の成分が含まれてしまうため、見かけ上、トランジスタＴｒ１３の電流駆動能力（すなわち、電流増幅率β）が大きく判断されることになる。そのため、補正された画像データに基づいて発光動作を行う際に、トランジスタＴｒ１３により生成される発光駆動電流Ｉemの電流値が、本来のトランジスタＴｒ１３の特性に基づく電流値よりも小さく設定されることになる。これにより、リーク電流Ｉlkが生じた画素ＰＩＸ、又は、リーク電流Ｉlkの電流値が大きい画素ＰＩＸは、補正動作により発光輝度が低下することになるので、輝度ムラが強調されることになり、表示画質の劣化を招く可能性がある。

これに対し、本実施形態は、各画素ＰＩＸの上記特性パラメータの取得において、上述したような、有機ＥＬ素子ＯＥＬの逆バイアス電圧の印加に伴うリーク電流Ｉlkの影響を排除することができるようにしたものである。

＜第１の手法＞
まず、上記補正データΔβ（第２の特性パラメータ）を取得する特性パラメータ取得動作に適用される、有機ＥＬ素子ＯＥＬの逆バイアス電圧の印加に伴うリーク電流の影響を排除するための第１の手法について、図面を参照して具体的に説明する。この第１の手法においては、まず、補正データΔβを取得するための特性パラメータ取得動作に先立って、オートゼロ法を用いて、有機ＥＬ素子ＯＥＬに印加するカソード電圧ＥＬＶＳＳの電圧値を設定するための処理を実行する（カソード電圧取得動作）。これにより各画素ＰＩＸの電流増幅率βのばらつきを補正するための補正データΔβを取得するための特性パラメータ取得動作時に適用するカソード電圧ＥＬＶＳＳの電圧値を取得する。その後、カソード電圧ＥＬＶＳＳをカソード電圧取得動作により取得した電圧値に設定した状態で、上述した一連のオートゼロ法を用いた特性パラメータ取得動作を実行する。これにより、有機ＥＬ素子ＯＥＬの逆バイアス電圧の印加に伴うリーク電流の影響を排除して、各画素ＰＩＸのトランジスタＴｒ１３本来の電流増幅率βのばらつきを補正するための補正データΔβを取得することができる。

このカソード電圧取得動作及び特性パラメータ取得動作からなる一連の処理動作を含む第１の手法は、主に、例えば表示装置の工場出荷時等の素子特性（発光特性、駆動特性、電流特性等を含む）の経時劣化が生じていない初期状態に実行される。

図１１は、本実施形態に係る特性パラメータ取得動作（補正データΔβの取得動作）に適用される第１の手法における処理動作を説明するためのフローチャートである。図１２は、図１１に示した第１の手法における処理動作を説明するための、カソード電圧ＥＬＶＳＳを変えたときのデータライン電圧の変化（過渡曲線）の一例を示す図である。

第１の手法における処理動作は、図１１に示すように、まず、ステップＳ１０１において、カソード電圧取得動作のための特定の緩和時間ｔ_ｃで、上述したオートゼロ法を用いてデータライン電圧Ｖｄの検出動作を実行する。すなわち、選択状態に設定された画素ＰＩＸに接続されたデータラインＬｄに所定の検出用電圧Ｖdacを印加する。このとき、当該画素ＰＩＸの有機ＥＬ素子ＯＥＬのカソードには、カソード電圧ＥＬＶＳＳの初期値として、例えば電源電圧ＤＶＳＳと同一の電圧である接地電位ＧＮＤが印加される。そして、当該データラインＬｄをハイインピーダンス（ＨＺ）状態にして、緩和時間ｔ_ｃだけデータラインＬｄの電位を自然緩和させた後、データライン電圧Ｖｄ（検出電圧Ｖmeas(t_c)）に応じた、デジタルデータからなる検出データｎ_meas(t_c)を取得する。このような検出データｎ_meas(t_c)の取得動作を、表示パネル１１の全ての画素ＰＩＸについて実行する。ここで、第１の処理動作に適用される緩和時間ｔ_ｃは、上記（１１）、（１２）式に基づいて、次の（２２）式に示すような関係を有する値に設定される。

次いで、ステップＳ１０２において、全画素ＰＩＸについて取得された検出データｎ_meas(t_c)の度数分布から、その平均値（又はピーク値）、又は、最大値、あるいは平均値と最大値の間の特定検出データｎ_{meas_m}(t_c)を抽出する。ここで、検出データｎ_meas(t_c)の度数分布は、全画素ＰＩＸのうち、極一部の画素ＰＩＸのみが、逆バイアス電圧の印加に伴うリーク電流の影響を大きく受けるが、その他のほとんどの画素ＰＩＸではその影響が比較的小さいので、極めて狭い検出データの範囲（すなわち電圧範囲）に度数が集中する。このため、特定検出データｎ_{meas_m}(t_c)は、逆バイアス電圧の印加に伴うリーク電流の影響を殆ど受けていない値となる。

次いで、ステップＳ１０３において、上記ステップＳ１０２により抽出された特定検出データｎ_{meas_m}(t_c)を図６に示したカソード電圧制御回路１５０に入力することにより、Ｄ／Ａコンバータ１５１により、当該デジタル値からなる特定検出データｎ_{meas_m}(t_c)がアナログ信号電圧に変換され、さらに、フォロワアンプ１５２により、所定の電圧レベルに増幅されて共通電極Ｅｃに印加される。これにより、カソード電圧ＥＬＶＳＳの電圧が上記の特定検出データｎ_{meas_m}(t_c)に対応する電圧値を有する、負極性の電圧レベルに設定される。すなわち、カソード電圧ＥＬＶＳＳの電圧は、上記の検出電圧Ｖmeas(t_c)と同じ極性を有し、電源ラインＬａと共通電極Ｅｃの間の電位差の絶対値が、電源ラインＬａとデータラインＬｄのデータドライバ１４０側の一端との間の電位差の絶対値の平均値、又は、最大値、あるいは平均値と最大値の間となる値に設定されている。

次いで、ステップＳ１０４において、上述したオートゼロ法を用いた特性パラメータ取得動作に基づいて、各画素ＰＩＸの特性パラメータ（少なくとも、電流増幅率βのばらつきを補正するための補正データΔβ）を取得する。すなわち、選択状態に設定された画素ＰＩＸに接続されたデータラインＬｄに所定の検出用電圧Ｖdacを印加する。このとき、当該画素ＰＩＸの有機ＥＬ素子ＯＥＬのカソードには、上述したステップＳ１０２により抽出された特定検出データｎ_{meas_m}(t_c)に対応する電圧が印加される。これにより、データライン電圧Ｖｄを検出する際に、各画素ＰＩＸの有機ＥＬ素子ＯＥＬには、殆ど逆バイアス電圧が印加されないことになる。その後、当該データラインＬｄをハイインピーダンス（ＨＺ）状態にして、所定の緩和時間ｔ_３でデータライン電圧Ｖｄ（検出電圧Ｖmeas(t₃)）を検出して、検出データｎ_meas(t₃)を取得する動作を実行する。このようにして取得された検出データｎ_meas(t₃)を用いて、上記（１１）〜（２１）式に基づいて、各画素ＰＩＸの特性パラメータ（補正データΔβ）が算出される。

ここで、図１１に示したような第１の手法における処理動作を実行した場合において、カソード電圧ＥＬＶＳＳを変えたときのデータライン電圧Ｖｄの変化について、図１２を参照して説明する。図１２は、特性パラメータ取得動作において、検出用電圧Ｖdacとして例えば−８．３ＶをデータラインＬｄに印加した後、ハイインピーダンス状態にした場合のデータライン電圧Ｖｄの変化を示す過渡曲線である。ここで、図１２に示すデータライン電圧測定期間は上記の緩和時間ｔ_ｃに対応するものである。

図１２において点線で示した曲線ＳＰＡ０は、画素ＰＩＸの有機ＥＬ素子ＯＥＬに逆バイアス電圧の印加に伴うリーク電流がない状態のデータライン電圧Ｖｄの変化（理想値）を示す。すなわち、曲線ＳＰＡ０は、図９に示した過渡曲線に対応する。この場合のデータライン電圧Ｖｄは、図１２に示すように、時間の経過とともに検出用電圧Ｖdacから徐々に上昇して、概ね２．０msecが経過した時点で、トランジスタＴｒ１３のドレイン側の電圧（電源ラインＬａの電源電圧ＤＶＳＳ（＝Ｖ_０＝ＧＮＤ））からトランジスタＴｒ１３のしきい値電圧Ｖth分を差し引いた電圧（Ｖ_０−Ｖth；例えば概ね−２．２Ｖ）に収束する（自然緩和）。ここで、このような自然緩和により、データライン電圧Ｖｄが収束する電圧値は、トランジスタＴｒ１３のしきい値電圧Ｖthにほぼ等しい。

一方、図１２において細線で示した曲線ＳＰＡ１は、有機ＥＬ素子ＯＥＬに逆バイアス電圧の印加に伴うリーク電流があるときに、有機ＥＬ素子ＯＥＬのカソードに接地電位ＧＮＤ（＝０Ｖ）からなるカソード電圧ＥＬＶＳＳを印加した場合のデータライン電圧Ｖｄの変化を示す。すなわち、曲線ＳＰＡ１は、有機ＥＬ素子ＯＥＬに概ね−８．３Ｖの逆バイアス電圧が印加された場合の過渡曲線を示している。この場合のデータライン電圧Ｖｄは、図１２に示すように、時間の経過とともに検出用電圧Ｖdacから徐々に上昇し、曲線ＳＰＡ０における収束電圧（≒しきい値電圧Ｖth）よりも高い特定の電圧に収束する傾向を示す。具体的には、トランジスタＴｒ１３のしきい値電圧Ｖthに関わるドレイン電流Ｉｄに加え、有機ＥＬ素子ＯＥＬに印加される逆バイアス電圧に伴うリーク電流ＩlkがデータラインＬｄに流れるため、データライン電圧Ｖｄは、曲線ＳＰＡ０における収束電圧よりもリーク電流Ｉlkに起因する電圧成分だけ高い電圧に収束する。なお、図１２において、カソード電圧ＥＬＶＳＳを接地電位ＧＮＤ（＝０Ｖ）に設定した場合のリーク電流Ｉlkは１０Ａ／ｍ２であった。上記のステップＳ１０１において検出されるデータライン電圧Ｖｄは、上記の逆バイアス電圧の印加に伴うリーク電流がないとき（曲線ＳＰＡ０）のデータライン電圧Ｖｄと、逆バイアス電圧の印加に伴うリーク電流があるとき（曲線ＳＰＡ１）のデータライン電圧Ｖｄとを含むものとなる。そして、逆バイアス電圧の印加に伴うリーク電流があるときのデータライン電圧Ｖｄの電圧値の絶対値は、リーク電流がないときのデータライン電圧Ｖｄの電圧値の絶対値より小さくなる。

一方、図１２において太線で示した曲線ＳＰＡ２は、第１の手法に対応したものである。すなわち、有機ＥＬ素子ＯＥＬに逆バイアス電圧の印加に伴うリーク電流があるときに、有機ＥＬ素子ＯＥＬのカソードに−２Ｖのカソード電圧ＥＬＶＳＳを印加した場合のデータライン電圧Ｖｄの変化を示す。ここで、カソード電圧ＥＬＶＳＳに設定される−２Ｖは、上記ステップＳ１０２で抽出された特定検出データｎ_{meas_m}(t_c)に対応する電圧値である。すなわち、曲線ＳＰＡ２は、有機ＥＬ素子ＯＥＬに概ね−６．３Ｖの逆バイアス電圧が印加された場合の過渡曲線を示している。この場合のデータライン電圧Ｖｄは、図１２に示すように、時間の経過とともに検出用電圧Ｖdacから急峻に上昇し、曲線ＳＰＡ０における収束電圧（≒しきい値電圧Ｖth）と略同等の電圧に収束する傾向を示す。すなわち、カソード電圧ＥＬＶＳＳを、特定検出データｎ_{meas_m}(t_c)に対応する値を有する−２Ｖに設定することにより、データライン電圧Ｖｄを検出する際に、各画素ＰＩＸの有機ＥＬ素子ＯＥＬに殆ど逆バイアス電圧が印加されなくなるため、データライン電圧Ｖｄへのリーク電流Ｉlkの影響を排除することができるのである。

図１３は、本実施形態に係る特性パラメータ取得動作（補正データΔβの取得動作）を含む第１の手法における処理動作の概略を示すフローチャートである。図１４は、図１３に示した第１の手法における処理動作でのデータライン電圧の変化（過渡曲線）の一例を示す図である。ここで、上述した説明と同等の処理動作や電圧変化については、その説明を簡略化する。

第１の手法における処理動作は、図１３に示すように、まず、ステップＳ２０１において、電流増幅率βのばらつきを補正するための補正データΔβを取得するための、通常の特性パラメータ取得動作と同様に、上述の緩和時間ｔ_ｃと同等の緩和時間ｔ_ｄで、オートゼロ法を用いてデータライン電圧Ｖｄの検出動作を実行する。すなわち、選択状態に設定された画素ＰＩＸに接続されたデータラインＬｄに所定の検出用電圧Ｖdacを印加する。このとき、当該画素ＰＩＸの有機ＥＬ素子ＯＥＬのカソードには、カソード電圧ＥＬＶＳＳとして、例えば電源電圧ＤＶＳＳと同一の電圧である接地電位ＧＮＤを、初期電圧として印加する。なお、この電圧ＥＬＶＳＳの初期電圧は、電源電圧ＤＶＳＳと同電位の電圧に限るものではなく、電圧ＥＬＶＳＳが電源電圧ＤＶＳＳより低い電位を有し、電源電圧ＤＶＳＳと電圧ＥＬＶＳＳとの電位差が、有機ＥＬ素子ＯＥＬが発光を開始する発光閾値電圧より小さい値となる電圧値に設定されているものであってもよい。そして、当該データラインＬｄをハイインピーダンス（ＨＺ）状態にして、緩和時間ｔ_ｄだけデータラインＬｄの電位を自然緩和させた後、データライン電圧Ｖｄ（検出電圧Ｖmeas(t_ｄ)）に応じた、デジタルデータからなる検出データｎ_meas(t_ｄ)を取得する。このような検出データｎ_meas(t_ｄ)の取得動作を、表示パネル１１の全ての画素ＰＩＸについて実行する。

次いで、ステップＳ２０２において、全画素ＰＩＸについて取得された検出データｎ_meas(t_d)の度数分布から、その平均値（ピーク値）、又は、最大値、あるいは平均値と最大値の間の特定検出データｎ_{meas_m}(t_d)を抽出する。ここで、検出データｎ_meas(t_d)の度数分布（検出電圧Ｖmeas(t)のデジタル値に対する頻度；ヒストグラム）は、極一部の画素ＰＩＸは、素子特性のばらつきにより逆バイアス電圧の印加に伴うリーク電流の影響を大きく受け、上記分布が集中するデジタル値の範囲よりも低い電圧領域に分布する傾向を示すが、ほとんどの画素ＰＩＸが極めて狭いデジタル値の範囲（すなわち電圧範囲）に集中する傾向を示すため、特定検出データｎ_{meas_m}(t_d)は逆バイアス電圧の印加に伴うリーク電流の影響を殆ど受けていない値となる。

次いで、ステップＳ２０３において、上記ステップＳ２０２により抽出された特定検出データｎ_{meas_m}(t_d)に対応する電圧値をカソード電圧ＥＬＶＳＳに設定する。
次いで、ステップＳ２０４において、上述したオートゼロ法を用いた特性パラメータ取得動作に基づいて、緩和時間を上述の緩和時間ｔ₃に設定して、各画素ＰＩＸの電流増幅率βのばらつきを補正するための補正データΔβを取得する特性パラメータ取得動作を実行する。すなわち、選択状態に設定された画素ＰＩＸに接続されたデータラインＬｄに所定の検出用電圧Ｖdacを印加する。このとき、当該画素ＰＩＸの有機ＥＬ素子ＯＥＬのカソードには、上述したステップＳ２０２により抽出された特定検出データｎ_{meas_m}(t_d)に対応する電圧が印加される。その後、当該データラインＬｄをハイインピーダンス（ＨＺ）状態にして、所定の緩和時間ｔ_３でデータライン電圧Ｖｄ（検出電圧Ｖmeas(t₃)）を検出して、検出データｎ_meas(t₃)を取得する動作を実行する。このようにして取得された検出データｎ_meas(t₃)を用いて、上記（１１）〜（２１）式に基づいて、各画素ＰＩＸの特性パラメータ（補正データΔβ）が算出される。このような補正データΔβの取得処理は、図５に示したコントローラ１６０の補正データ取得機能回路１６６において実行される。

ここで、図１３に示したような第１の手法における処理動作を実行した場合の、データライン電圧Ｖｄの変化について、図１４を参照して説明する。図１４は、特性パラメータ取得動作において、検出用電圧Ｖdacとして例えば−４．７ＶをデータラインＬｄに印加した後、ハイインピーダンス状態にした場合のデータライン電圧Ｖｄの変化を示す過渡曲線である。ここで、図１４に示すデータライン電圧測定期間は上記の緩和時間ｔ₃に対応するものである。

図１４において点線で示した曲線ＳＰＢ０は、図１２に示した曲線ＳＰＡ０と同様に、画素ＰＩＸの有機ＥＬ素子ＯＥＬに逆バイアス電圧の印加に伴うリーク電流がない状態のデータライン電圧Ｖｄの変化（理想値）を示す。この場合のデータライン電圧Ｖｄは、図１４に示すように、時間の経過とともに検出用電圧Ｖdacから徐々に上昇して、概ね０．３３msecが経過した時点で、経時変化したトランジスタＴｒ１３のしきい値電圧Ｖthにほぼ等しい電圧（例えば−３．１Ｖ）に収束する（自然緩和）。

一方、図１４において太線で示した曲線ＳＰＢ２は、第１の処理動作に対応したものである。すなわち、有機ＥＬ素子ＯＥＬに逆バイアス電圧の印加に伴うリーク電流があるときに、有機ＥＬ素子ＯＥＬのカソードに−３Ｖのカソード電圧ＥＬＶＳＳを印加した場合のデータライン電圧Ｖｄの変化を示す。ここで、カソード電圧ＥＬＶＳＳに設定される−３Ｖは、上記ステップＳ２０２により抽出された特定検出データｎ_{meas_m}(t_d)に対応する電圧値である。すなわち、曲線ＳＰＢ２は、有機ＥＬ素子ＯＥＬに概ね−１．７Ｖの逆バイアス電圧が印加された場合の過渡曲線を示している。なお、図１４において、有機ＥＬ素子ＯＥＬのリーク電流Ｉlkは、カソード電圧ＥＬＶＳＳを接地電位ＧＮＤ（＝０Ｖ）に設定した場合に１０Ａ／ｍ^２であった。この場合のデータライン電圧Ｖｄは、図１４に示すように、時間の経過とともに検出用電圧Ｖdacから急峻に上昇し、曲線ＳＰＢ０における収束電圧（≒しきい値電圧Ｖth）と略同等の電圧に収束する傾向を示す。すなわち、カソード電圧ＥＬＶＳＳを、上述した特定検出データｎ_{meas_m}(t_d)に対応する電圧値である−３Ｖに設定することにより、有機ＥＬ素子ＯＥＬに逆バイアス電圧の印加に伴うリーク電流があっても、その影響を排除している。

図１４において細線で示した曲線ＳＰＢ１は、比較のために示したものであり、図１２に示した曲線ＳＰＡ１と同様に、有機ＥＬ素子ＯＥＬのカソードに接地電位ＧＮＤ（＝０Ｖ）からなるカソード電圧ＥＬＶＳＳを印加した場合のデータライン電圧Ｖｄの変化を示している。すなわち、曲線ＳＰＢ１は、有機ＥＬ素子ＯＥＬに概ね−４．７Ｖの逆バイアス電圧が印加された場合の過渡曲線を示している。この場合のデータライン電圧Ｖｄは、図１４に示すように、時間の経過とともに検出用電圧Ｖdacから急峻に上昇し、逆バイアス電圧の印加に伴うリーク電流の影響により、曲線ＳＰＢ０における収束電圧（≒しきい値電圧Ｖth）よりも高い特定の電圧に収束する傾向を示す。本実施形態においては、このような有機ＥＬ素子ＯＥＬの逆バイアス電圧の印加に伴うリーク電流の影響を排除することができる。

すなわち、上述したように、図１２、図１４は、オートゼロ法を用いてデータライン電圧Ｖｄを検出する際の、緩和時間に対するカソード電位依存性を表している。そして、このカソード電位依存性から、有機ＥＬ素子ＯＥＬにおける逆バイアス電圧の印加に伴うリーク電流Ｉlkが大きいほど、データライン電圧Ｖｄはカソード電圧ＥＬＶＳＳに向かって漸近する傾向を示す。また、この場合、リーク電流Ｉlkが大きいほど、データライン電圧Ｖｄは早く収束する傾向を示す。

したがって、画像データの補正動作時（特に、電流増幅率βのばらつき補正時）に、各画素ＰＩＸの有機ＥＬ素子ＯＥＬに印加するカソード電圧ＥＬＶＳＳを、絶対値がトランジスタＴｒ１３のしきい値電圧Ｖthの平均値、又は、最大値、あるいは平均値と最大値の間の値を有する、負極性の電圧レベルに設定することにより、データライン電圧Ｖｄを取得する際に、各画素ＰＩＸの有機ＥＬ素子ＯＥＬには、殆ど逆バイアス電圧が印加されなくなる。これにより、リーク電流の影響を排除して、適切な画像データの補正を実現することができる。

具体的には、ステップＳ２０４の特性パラメータ取得動作において、ステップＳ２０２において抽出された特定検出データｎ_{meas_m}(t_d)に対応する電圧値をカソード電圧ＥＬＶＳＳに設定した場合、全画素ＰＩＸについて取得された検出データｎ_meas(t₃)の度数分布は、トランジスタＴｒ１３のしきい値電圧Ｖthに関連する、極めて狭いデジタル値の範囲に略全てのデータが集中する傾向を示す。これは、逆バイアス電圧の印加に伴うリーク電流に起因する分布が排除されることを意味する。

そこで、本実施形態に係る補正データΔβを取得するための特性パラメータ取得動作を含む第１の手法においては、カソード電圧ＥＬＶＳＳの電圧を、当該特性パラメータ取得動作に先立って（事前に）実行されるカソード電圧取得動作により抽出された特定検出データｎ_{meas_m}(t_d)に対応する電圧値に設定する。これにより、各画素ＰＩＸの有機ＥＬ素子ＯＥＬの逆バイアス電圧の印加に伴うリーク電流の影響を排除して、画像データを適切に補正することができる。こうして取得した全画素ＰＩＸの検出データｎ_meas(t)の度数分布は、有機ＥＬ素子ＯＥＬの逆バイアス電圧の印加に伴うリーク電流の影響を受けた異常値が排除されたものとなるが、これは、カソード電圧取得動作において取得された検出データｎ_meas(t_ｄ)から有機ＥＬ素子ＯＥＬの逆バイアス電圧の印加に伴うリーク電流の影響を受けた異常値を除いたものと概ね同じとなる。しかし、このようにした場合でも、例えば（駆動制御素子）Ｔｒ１３の特性が異常である場合には、それに対応する異常値を有する検出データｎ_meas(t_ｄ)は除かれることはない。したがって、本実施形態によれば、有機ＥＬ素子ＯＥＬの逆バイアス電圧の印加に伴うリーク電流の影響を受けずに、（駆動制御素子）Ｔｒ１３の特性が正常であるか否かを正確に判別することもできる。

＜第２の手法＞
次に、上記トランジスタＴｒ１３のしきい値電圧Ｖthの変動を補正するための補正データｎ_th（第１の特性パラメータ）を取得する特性パラメータ取得動作に適用される、有機ＥＬ素子ＯＥＬの逆バイアス電圧の印加に伴うリーク電流の影響を排除する第２の手法について、図面を参照して具体的に説明する。この第２の手法を適用した特性パラメータ取得動作は、表示装置の工場出荷時等の素子特性の経時劣化が生じていない初期状態、及び、表示装置の動作時間が経過して、駆動制御素子のしきい値電圧Ｖthが経時劣化によって変動したような、経時状態において実行される。

補正データｎ_thを取得するための、この第２の手法を適用した特性パラメータ取得動作においては、上述したオートゼロ法においてデータライン電圧Ｖｄの検出動作を実行する際に、各画素ＰＩＸの有機ＥＬ素子ＯＥＬのカソードに、データラインＬｄに印加される検出用電圧Ｖdacと同等の電圧値のカソード電圧ＥＬＶＳＳが印加される。

また、図９を用いて説明したオートゼロ法の基本的な考え方においては、トランジスタＴｒ１３のしきい値電圧Ｖthの変動を補正するための補正データｎ_thを取得する手法として、データラインＬｄに検出用電圧Ｖdacを印加し、自然緩和によりデータライン電圧Ｖｄが収束するまでの緩和時間ｔ（＝ｔ_０、ｔ_１、ｔ_２）が経過した後に、検出電圧Ｖmeas(t)を測定する。そのため、上述したオートゼロ法においては、データライン電圧Ｖｄの自然緩和のためにある程度の時間を必要としていた。これに対し、この第２の手法を適用した特性パラメータ取得動作は、上記補正データｎ_thを取得する際に、自然緩和によりデータライン電圧Ｖｄが収束するより前のデータライン電圧Ｖｄを取得し、取得したデータライン電圧Ｖｄに基づいて補正データｎ_thを取得することにより、リーク電流の影響を排除することに加え、検出電圧Ｖmeas(t)の測定動作に係る所要時間を短縮することができるものである。

図１５は、特性パラメータ取得動作（補正データｎ_thの取得動作）に適用される第２の手法を説明するための、カソード電圧ＥＬＶＳＳを変えたときのデータライン電圧の変化の一例を示す図（過渡曲線）である。図１５（ａ）は、緩和時間ｔが０．００〜１．００msecの範囲におけるデータライン電圧の変化を示し、図１５（ｂ）は、図１５（ａ）に示した過渡曲線のうち、緩和時間ｔが０．００〜０．０５msecの範囲におけるデータライン電圧の変化を示す。ここでは、特性パラメータ取得動作において、検出用電圧Ｖdacとして例えば−５．５ＶをデータラインＬｄに印加した場合のデータライン電圧Ｖｄの変化を示す。

図１５（ａ）において点線で示した曲線ＳＰＣ０は、図１２に示した曲線ＳＰＡ０及び図１４に示した曲線ＳＰＢ０と同様に、画素ＰＩＸの有機ＥＬ素子ＯＥＬに逆バイアス電圧の印加に伴うリーク電流がない状態のデータライン電圧Ｖｄの変化（理想値）を示す。

一方、図１５（ａ）において細線で示した曲線ＳＰＣ１は、図１２に示した曲線ＳＰＡ１及び図１４に示した曲線ＳＰＢ１と同様に、有機ＥＬ素子ＯＥＬに逆バイアス電圧の印加に伴うリーク電流があるときに、有機ＥＬ素子ＯＥＬのカソードに接地電位ＧＮＤ（＝０Ｖ）からなるカソード電圧ＥＬＶＳＳを印加した場合のデータライン電圧Ｖｄの変化を示す。すなわち、曲線ＳＰＣ１は、有機ＥＬ素子ＯＥＬに概ね−５．５Ｖの逆バイアス電圧が印加された場合の過渡曲線を示している。この場合のデータライン電圧Ｖｄは、図１５（ａ）に示すように、時間の経過とともに検出用電圧Ｖdacから急峻に上昇し、常に曲線ＳＰＣ０における過渡曲線よりも高い電圧で変化する傾向を示した。

これに対して、図１５（ａ）において太線で示した曲線ＳＰＣ２は、第２の手法に対応したものである。すなわち、有機ＥＬ素子ＯＥＬに逆バイアス電圧の印加に伴うリーク電流があるときに、有機ＥＬ素子ＯＥＬのカソードに、データラインＬｄに印加される検出用電圧Ｖdacと同電位のカソード電圧ＥＬＶＳＳを印加した場合のデータライン電圧Ｖｄの変化を示す。すなわち、曲線ＳＰＣ２は、データラインＬｄに検出用電圧Ｖdacを印加した直後の時点において有機ＥＬ素子ＯＥＬの両端の電位差（バイアス）がゼロに設定されて、リーク電流が流れない状態にしたときの過渡曲線を示している。この場合のデータライン電圧Ｖｄは、図１５（ａ）に示すように、時間の経過とともに検出用電圧Ｖdacから急峻に上昇し、常に曲線ＳＰＣ０における過渡曲線よりも低い電圧で変化するとともに、曲線ＳＰＣ０よりも短い緩和時間で特定の電圧に収束する傾向を示した。このとき、カソード電圧ＥＬＶＳＳが検出用電圧Ｖdacと同電位に設定されているため、データラインＬｄに検出用電圧Ｖdacを印加した直後の時点においては、上記のように有機ＥＬ素子ＯＥＬの両端の電位差はゼロとなっている。しかし、緩和時間の経過とともにデータラインＬｄの電位は上昇していき、接点Ｎ１２の電位も上昇していく。そのため、緩和時間の経過とともに有機ＥＬ素子ＯＥＬのアノードの電位がカソードの電位より高くなっていく。しかしながら、後述するように、この第２の処理動作においては、データラインＬｄの電圧を検出する緩和時間を、１〜５０μsec程度の短い時間に設定している。このため、この緩和時間が経過した時点での有機ＥＬ素子ＯＥＬの両端間の順バイアス電圧は０．１Ｖ程度である。そして、この状態では有機ＥＬ素子ＯＥＬには順方向電流は殆ど流れないため、データラインＬｄ電圧の検出に対して、有機ＥＬ素子ＯＥＬの両端間に順バイアス電圧が印加されることの影響は無視できるものである。

次いで、図１５（ａ）に示した過渡曲線において、データラインＬｄに所定の検出用電圧Ｖdacを印加した後、ハイインピーダンス（ＨＺ）状態に設定した直後のデータライン電圧Ｖｄの変化について、図１５（ｂ）を用いて詳しく検証する。図１５（ｂ）に示すように、例えば０．００〜概ね０．０２msec（２０μsec）の緩和時間におけるデータライン電圧Ｖｄの変化（曲線ＳＰＣ２）は、リーク電流が生じていない状態における理想値を示す曲線ＳＰＣ０に略一致した挙動を示すことがわかる。さらに、曲線ＳＰＣ２とＳＰＣ０について、緩和時間０．０５msec（５０μsec）後のデータライン電圧Ｖｄの電圧値を比較した場合であっても、その電圧差は０．０１Ｖ（１０ｍＶ）程度の差異しか生じず、その挙動は極めて近似していることがわかる。ここで、ＤＡＣ／ＡＤＣ回路１４４のＡＤＣ４３（ｊ）が例えば８ビット構成である場合、１０Ｖ振幅での1ビット幅は１０Ｖ／２５６であって、３９ｍＶである。上記の電圧差がこの１ビット幅の電圧より小さければデジタル変換後のデジタルデータは同じであることから、上記の緩和時間としては、上記の電圧差がこの１ビット幅の電圧より小さくなる時間とすればよい。このことから、緩和時間を０．０５msec（５０μsec）程度までの時間に設定した場合には、カソード電圧ＥＬＶＳＳを、データラインＬｄに印加される検出用電圧Ｖdacと同一の電圧値に設定することにより、データライン電圧Ｖｄへのリーク電流Ｉlkの影響を排除することができる。

具体的には、有機ＥＬ素子ＯＥＬのカソードに、データラインＬｄに印加される検出用電圧Ｖdacと同一の電圧値のカソード電圧ＥＬＶＳＳを印加するとともに、検出用電圧Ｖdacを印加してハイインピーダンス（ＨＺ）状態に設定した直後のデータライン電圧Ｖｄの挙動（曲線ＳＰＣ２の初期挙動）は、（２３）式のように定義することにより、次の（２４）式で表すことができる。ここで、（２３）式においては、図１０に示した有機ＥＬ素子ＯＥＬのカソードからアノード及びデータラインＬｄ方向に流れるリーク電流Ｉlkを、有機ＥＬ素子ＯＥＬの抵抗Ｒを用いて表した。また、（２４）式においては、曲線ＳＰＣ２とＳＰＣ０のデータライン電圧Ｖｄの挙動が略一致又は近似する範囲の緩和時間ｔを便宜的にｔ_ｘと表記した。

（２４）式において、σ項は、リーク電流が１０Ａ／ｍ２程度ある場合であっても、上述したように緩和時間ｔ_ｘが０．０５msec（５０μsec）程度までの範囲であれば無視することができる程度に小さい。よって、緩和時間ｔが０．０５msec（５０μsec）程度までの範囲では、（２４）式は、次の（２５）式のような直線として表すことができる。ここで、図１５（ｂ）に示した太点線で示した特性線ＳＰＣ３は、（２５）式の挙動を示す直線であり、リーク電流が生じていない状態における理想値を示す曲線ＳＰＣ０に極めて近似している。

上記（２５）式において、電圧Ｖ_０及び検出用電圧Ｖdacは、予め電圧値が設定されており、また、パラメータβ／Ｃは、初期状態において測定可能な既知の値である。したがって、上記（２５）式を用いて、トランジスタＴｒ１３のしきい値電圧Ｖthを求めることにより、仮に当該しきい値電圧Ｖthが変動を生じた後であっても、有機ＥＬ素子ＯＥＬのリーク電流の影響をほとんど受けることなく、かつ、上述したオートゼロ法の基本手法に比較して極めて短い緩和時間（概ね５０μsec程度）で正確なしきい値電圧Ｖthを測定することができる。

そして、補正データｎ_thは、次の（２６）式のように定義することにより、（２０）式及び上記（２５）式に基づいて、平方根関数（sqrt関数）を用いた（２７）式で表すことができる。これにより、上述したオートゼロ法の基本手法に示した（１８）式に替えて、（２７）式を用いて補正データｎ_thを算出することができる。このような補正データｎ_thの取得処理は、図５に示したコントローラ１６０の補正データ取得機能回路１６６及びＶth補正データ生成回路１６７において実行される。

次に、上記の第１及び第２の手法に係わる特性パラメータ取得動作について、図５に示した装置構成に関連付けて説明する。ここで、第１の手法において実行されるカソード電圧取得動作は、特性パラメータ取得動作と略同等の処理手順を有するものであるので、以下の説明においては、特性パラメータ取得動作を中心に具体的に説明する。

特性パラメータ取得動作においては、各画素ＰＩＸの駆動トランジスタであるトランジスタＴｒ１３におけるしきい値電圧Ｖthの変動を補正するための補正データｎ_thと、各画素ＰＩＸにおける電流増幅率βのばらつきを補正するための補正データΔβを取得する。

図１６は、本実施形態に係る表示装置における特性パラメータ取得動作を示すタイミングチャートである。図１７は、本実施形態に係る表示装置における検出用電圧印加動作を示す動作概念図であり、図１８は、本実施形態に係る表示装置における自然緩和動作を示す動作概念図であり、図１９は、本実施形態に係る表示装置における電圧検出動作を示す動作概念図であり、図２０は、本実施形態に係る表示装置における検出データ送出動作を示す動作概念図である。ここで、図１７〜図２０おいては、データドライバ１４０の構成として、図示の都合上、シフトレジスタ回路１４１を省略して示す。また、図２１は、本実施形態に係る表示装置における補正データ算出動作を示す機能ブロック図である。

本実施形態に係る特性パラメータ（補正データｎ_th、Δβ）取得動作においては、図１６に示すように、所定の特性パラメータ取得期間Ｔcpr内に、各行の画素ＰＩＸごとに、検出用電圧印加期間Ｔ₁₀₁と、緩和期間Ｔ₁₀₂と、電圧検出期間Ｔ₁₀₃と、検出データ送出期間Ｔ₁₀₄と、が含まれるように設定されている。ここで、緩和期間Ｔ₁₀₂は、上述した緩和時間ｔに対応し、図１６においては、図示の都合上、緩和時間ｔを特定の時間に設定した場合について示した。ここで、緩和時間ｔは、上述したように、補正データΔβを取得するために事前に実行されるカソード電圧取得動作においては時間ｔ_dに設定され、また、補正データΔβを取得するための特性パラメータ取得動作においては時間ｔ_３に設定され、また、補正データｎ_thを取得するための特性パラメータ取得動作においては時間ｔ_ｘに設定される。したがって、実際には、例えば緩和期間Ｔ₁₀₂として所定の緩和時間ｔ（＝ｔ_d又はｔ_３又はｔ_ｘ）を設定した状態で、検出電圧印加動作（検出用電圧印加期間Ｔ₁₀₁）、自然緩和動作（緩和期間Ｔ₁₀₂）、電圧検出動作（電圧検出期間Ｔ₁₀₃）及び検出データ送出動作（検出データ送出期間Ｔ₁₀₄）からなる一連の処理動作が、各補正データｎ_th、Δβの取得動作、及び、カソード電圧の取得動作ごとに個別に実行される。

まず、検出用電圧印加期間Ｔ₁₀₁においては、図１６、図１７に示すように、特性パラメータ取得動作の対象となっている画素ＰＩＸ（図では１行目の画素ＰＩＸ）が選択状態に設定される。すなわち、当該画像ＰＩＸが接続された選択ラインＬｓに対して、選択ドライバ１２０から選択レベル（ハイレベル；Ｖgh）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、電源ドライバ１３０からローレベル（非発光レベル；ＤＶＳＳ＝接地電位ＧＮＤ）の電源電圧Ｖsaが印加される。このとき、有機ＥＬ素子ＯＥＬのカソードが接続された共通電極Ｅｃには、補正データΔβを取得するための特性パラメータ取得動作においては、事前に実行されたカソード電圧取得動作により取得された、全画素ＰＩＸに対する検出データｎ_meas(t_d)の平均値又は最大値、あるいは平均値と最大値の間の値となる特定検出データｎ_{meas_m}(t_d)に対応する電圧値のカソード電圧ＥＬＶＳＳが、カソード電圧制御回路１５０から印加される。また、補正データｎ_thを取得するための特性パラメータ取得動作においては、後述する検出用電圧Ｖdacと同一の電圧値のカソード電圧ＥＬＶＳＳが、カソード電圧制御回路１５０から共通電極Ｅｃに印加される。なお、表示装置の初期状態において実行されるカソード電圧取得動作においては、カソード電圧ＥＬＶＳＳとして接地電位ＧＮＤが印加される。

この選択状態において、コントローラ１６０から供給される切換制御信号Ｓ１に基づいて、データドライバ１４０の出力回路１４５に設けられたスイッチＳＷ１がオン動作することにより、データラインＬｄ（ｊ）とＤＡＣ／ＡＤＣ１４４のＤＡＣ４２（ｊ）が接続される。また、コントローラ１６０から供給される切換制御信号Ｓ２、Ｓ３に基づいて、出力回路１４５に設けられたスイッチＳＷ２がオフ動作するとともに、スイッチＳＷ４の接点Ｎｂに接続されたスイッチＳＷ３がオフ動作する。また、コントローラ１６０から供給される切換制御信号Ｓ４に基づいて、データラッチ回路１４３に設けられたスイッチＳＷ４は接点Ｎａに接続設定され、切換制御信号Ｓ５に基づいて、スイッチＳＷ５は接点Ｎａに接続設定される。

そして、データドライバ１４０の外部から、所定の電圧値の検出用電圧Ｖdacを生成するためのデジタルデータｎ_ｄが供給されて、データレジスタ回路１４２に順次取り込まれ、各列に対応するスイッチＳＷ５を介してデータラッチ４１（ｊ）に保持される。その後、データラッチ４１（ｊ）に保持されたデジタルデータｎ_ｄはスイッチＳＷ４を介してＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２（ｊ）に入力されてアナログ変換され、検出用電圧Ｖdacとして各列のデータラインＬｄ（ｊ）に印加される。

ここで、検出用電圧Ｖdacは、上述したように、上記（１２）式の条件を満たす電圧値に設定される。本実施形態においては、電源ドライバ１３０から印加される電源電圧ＤＶＳＳが接地電位ＧＮＤに設定されていることから、検出用電圧Ｖdacは負の電圧値に設定される。なお、検出用電圧Ｖdacを生成するためデジタルデータｎ_ｄは、例えばコントローラ１６０等に設けられたメモリに予め記憶されている。

これにより、画素ＰＩＸを構成する画素駆動回路ＤＣに設けられたトランジスタＴｒ１１及びＴｒ１２がオン動作して、ローレベルの電源電圧Ｖsa（＝ＧＮＤ）がトランジスタＴｒ１１を介してトランジスタＴｒ１３のゲート端子及びキャパシタＣｓの一端側（接点Ｎ１１）に印加される。また、データラインＬｄ（ｊ）に印加された上記検出用電圧Ｖdacが、トランジスタＴｒ１２を介してトランジスタＴｒ１３のソース端子及びキャパシタＣｓの他端側（接点Ｎ１２）に印加される。

このように、トランジスタＴｒ１３のゲート・ソース端子間（すなわち、キャパシタＣｓの両端）に、トランジスタＴｒ１３のしきい値電圧Ｖthよりも大きな電位差が印加されることにより、トランジスタＴｒ１３がオン動作して、この電位差（ゲート・ソース間電圧Ｖgs）に応じたドレイン電流Ｉｄが流れる。このとき、トランジスタＴｒ１３のドレイン端子の電位（接地電位ＧＮＤ）に対してソース端子の電位（検出用電圧Ｖdac）は低く設定されているので、ドレインＩｄは電源電圧ラインＬａからトランジスタＴｒ１３、接点Ｎ１２、トランジスタＴｒ１２及びデータラインＬｄ（ｊ）を介して、データドライバ１４０方向に流れる。また、これによりトランジスタのＴｒ１３のゲート・ソース端子間に接続されたキャパシタＣｓの両端には当該ドレイン電流Ｉｄに基づく電位差に対応する電圧が充電される。

このとき、カソード電圧取得動作、及び、補正データΔβを取得するための特性パラメータ取得動作においては、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）には、カソード（共通電極Ｅｃ）に印加されるカソード電圧ＥＬＶＳＳよりも低い電圧が印加されているので、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。また、補正データｎ_thを取得するための特性パラメータ取得動作においては、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）には、カソード（共通電極Ｅｃ）に印加されるカソード電圧ＥＬＶＳＳと略同等の電圧が印加されているので、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。

次いで、上記検出用電圧印加期間Ｔ₁₀₁終了後の緩和期間Ｔ₁₀₂においては、図１６、図１８に示すように、画素ＰＩＸを選択状態に保持した状態で、コントローラ１６０から供給される切換制御信号Ｓ１に基づいて、データドライバ１４０のスイッチＳＷ１をオフ動作させることにより、データラインＬｄ（ｊ）をデータドライバ１４０から切り離すとともに、ＤＡＣ４２（ｊ）からの検出用電圧Ｖdacの出力を停止する。また、上述した検出用電圧印加期間Ｔ₁₀₁と同様に、スイッチＳＷ２、ＳＷ３はオフ動作し、スイッチＳＷ４は接点Ｎｂに接続設定され、スイッチＳＷ５は接点Ｎｂに接続設定される。

これにより、トランジスタＴｒ１１、Ｔｒ１２はオン状態を保持するため、画素ＰＩＸ（画素駆動回路ＤＣ）は、データラインＬｄ（ｊ）との電気的な接続状態は保持されるものの、当該データラインＬｄ（ｊ）への電圧の印加が遮断されるので、キャパシタＣｓの他端側（接点Ｎ１２）はハイインピーダンス状態に設定される。

この緩和期間Ｔ₁₀₂においては、上述した検出用電圧印加期間Ｔ₁₀₁においてキャパシタＣｓ（トランジスタＴｒ１３のゲート・ソース端子間）に充電された電圧によりトランジスタＴｒ１３はオン状態を保持することによりドレイン電流Ｉｄが流れ続ける。そして、トランジスタＴｒ１３のソース端子側（接点Ｎ１２；キャパシタＣｓの他端側）の電位がトランジスタＴｒ１３のしきい値電圧Ｖthに近づくように徐々に上昇していく。これにより、図９、図１２、図１４に示したように、緩和時間tを十分長く設定すると、データラインＬｄ（ｊ）の電位もトランジスタＴｒ１３のしきい値電圧Ｖthに収束するように変化する。ここで、本実施形態においては、上述したように、カソード電圧取得動作、並びに、補正データΔβ及びｎ_thを取得するための特性パラメータ取得動作のいずれにおいても、データライン電圧Ｖｄが収束する以前の、比較的短い時間が経過した時点（タイミングｔ_ｃ、ｔ_３、ｔ_ｘ）で、後述するようにデータライン電圧Ｖｄを検出するため、緩和期間Ｔ₁₀₂は、図９、図１２、図１４に示した緩和時間（データライン電圧Ｖｄの収束時点の経過時間）よりも十分短く設定される。

なお、この緩和期間Ｔ₁₀₂においても、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）の電位は、カソード（共通電極Ｅｃ）に印加されるカソード電圧ＥＬＶＳＳよりも低い電圧、又は、カソード電圧ＥＬＶＳＳと略同等の電圧が印加されるので、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。

次いで、電圧検出期間Ｔ₁₀₃においては、上記緩和期間Ｔ₁₀₂において上述した所定の緩和時間ｔが経過した時点で、図１６、図１９に示すように、画素ＰＩＸを選択状態に保持した状態で、コントローラ１６０から供給される切換制御信号Ｓ２に基づいて、データドライバ１４０のスイッチＳＷ２をオン動作させる。このとき、スイッチＳＷ１、ＳＷ３はオフ動作し、スイッチＳＷ４は接点Ｎｂに接続設定され、スイッチＳＷ５は接点Ｎｂに接続設定される。

これにより、データラインＬｄ（ｊ）とＤＡＣ／ＡＤＣ１４４のＡＤＣ４３（ｊ）が接続されて、緩和期間Ｔ₁₀₂において所定の緩和時間ｔが経過した時点のデータライン電圧Ｖｄが、スイッチＳＷ２及びバッファ４５（ｊ）を介して、ＡＤＣ４３（ｊ）に取り込まれる。ここで、ＡＤＣ４３（ｊ）に取り込まれた、このときのデータライン電圧Ｖｄは、上記（１１）式に示した検出電圧Ｖmeas(t)に相当する。

そして、ＡＤＣ４３（ｊ）に取り込まれた、アナログ信号電圧からなる検出電圧Ｖmeas(t)は、上記（１４）式に基づいて、ＡＤＣ４３（ｊ）においてデジタルデータからなる検出データｎ_meas(t)に変換されて、スイッチＳＷ５を介してデータラッチ
４１（ｊ）に保持される。

次いで、検出データ送出期間Ｔ₁₀₄においては、図１６、図２０に示すように、画素ＰＩＸを非選択状態に設定する。すなわち、選択ラインＬｓに対して、選択ドライバ１２０から非選択レベル（ローレベル；Ｖgl）の選択信号Ｓselが印加される。この非選択状態において、コントローラ１６０から供給される切換制御信号Ｓ４、Ｓ５に基づいて、データドライバ１４０のデータラッチ４１（ｊ）の入力段に設けられたスイッチＳＷ５は接点Ｎｃに接続設定され、データラッチ４１（ｊ）の出力段に設けられたスイッチＳＷ４は接点Ｎｂに接続設定される。また、切換制御信号Ｓ３に基づいて、スイッチＳＷ３をオン動作させる。このとき、スイッチＳＷ１、Ｓ２は切換制御信号Ｓ１、Ｓ２に基づいてオフ動作する。

これにより、相互に隣接する列のデータラッチ４１（ｊ）がスイッチＳＷ４、ＳＷ５を介して直列に接続され、スイッチＳＷ３を介して外部メモリ（コントローラ１６０に設けられたメモリ１６５）に接続される。そして、コントローラ１６０から供給されるデータラッチパルス信号ＬＰに基づいて、各列のデータラッチ４１（ｊ＋１）（図３参照）に保持された検出データｎ_meas(t)が順次隣接するデータラッチ４１（ｊ）に転送される。これにより、１行分の画素ＰＩＸの検出データｎ_meas(t)がシリアルデータとしてコントローラ１６０に出力され、図２１に示すように、コントローラ１６０に設けられたメモリ１６５の所定の記憶領域に各画素ＰＩＸに対応して記憶される。ここで、各画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１３のしきい値電圧Ｖthは、各画素ＰＩＸにおける駆動履歴（発光履歴）等により変動量が異なり、また、電流増幅率βも各画素ＰＩＸにばらつきがあるため、メモリ１６５には、各画素ＰＩＸに固有の検出データｎ_meas(t)が記憶されることになる。

そして、本実施形態においては、上述したような各行の画素ＰＩＸに対する特性パラメータ取得動作（カソード電圧取得動作を含む）を繰り返すことにより、表示パネル１１０に配列された全画素ＰＩＸの検出データｎ_meas(t)がコントローラ１６０のメモリ１５５に記憶される。

なお、上述したカソード電圧取得動作においては、コントローラ１６０内の演算処理回路により、メモリ１６５に記憶された全画素ＰＩＸ分の検出データｎ_meas(t)の平均値を算出、又は、最大値を抽出した後、当該平均値又は最大値、あるいは平均値と最大値の間の値となる特定検出データｎ_{meas_m}(t)をカソード電圧制御回路１５０に送出する。これにより、カソード電圧制御回路１５０が、当該検出データｎ_meas(t)に対応した電圧値のカソード電圧ＥＬＶＳＳを生成し、共通電極Ｅｃを介して各画素ＰＩＸに印加する。

次いで、特性パラメータ取得動作においては、メモリ１６５に記憶された各画素ＰＩＸの検出データｎ_meas(t)に基づいて、各画素ＰＩＸのトランジスタ（駆動トランジスタ）Ｔｒ１３のしきい値電圧Ｖthを補正するための補正データｎ_th、及び、電流増幅率βを補正するための補正データΔβの算出動作を実行する。

具体的には、図２１に示すように、まず、コントローラ１６０に設けられた補正データ取得機能回路１６６に、メモリ１６５に記憶された各画素ＰＩＸごとの検出データｎ_meas (t)が読み出される。そして、補正データ取得機能回路１６６において、上記（２０）、（２１）式並びに（２３）〜（２７）式に基づいて、補正データΔβ、及び、補正データｎ_th（具体的には、補正データｎ_thを規定するＶth補正パラメータｎ_offset及び＜ξ＞・ｔ０）を算出する。算出された補正データΔβ及びＶth補正パラメータｎ_offset及び＜ξ＞・ｔ０は、メモリ１６５の所定の記憶領域に各画素ＰＩＸに対応して記憶される。

（表示動作）
次に、本実施形態に係る表示装置の表示動作（発光動作）においては、上記補正データｎ_th、Δβを用いて、画像データを補正し、各画素ＰＩＸを所望の輝度階調で発光動作させる。

図２２は、本実施形態に係る表示装置における発光動作を示すタイミングチャートである。図２３は、本実施形態に係る表示装置における画像データの補正動作を示す機能ブロック図であり、図２４は、本実施形態に係る表示装置における補正後の画像データの書込動作を示す動作概念図であり、図２５は、本実施形態に係る表示装置における発光動作を示す動作概念図である。ここで、図２４、図２５においては、データドライバ１４０の構成として、図示の都合上、シフトレジスタ回路１４１を省略して示す。

本実施形態に係る表示動作においては、図２２に示すように、各行の画素ＰＩＸに対応して所望の画像データを生成して書き込む画像データ書込期間Ｔ301と、当該画像データに応じた輝度階調で各画素ＰＩＸを発光動作させる画素発光期間Ｔ302と、を含むように設定されている。

画像データ書込期間Ｔ301においては、補正画像データの生成動作と、各画素ＰＩＸへの補正画像データの書込動作と、が実行される。補正画像データの生成動作は、コントローラ１６０において、デジタルデータからなる所定の画像データｎ_ｄに対して、上述した特性パラメータ取得動作により取得した補正データΔβ及びｎ_thを用いて補正を行い、補正処理した画像データ（補正画像データ）ｎ_{d_comp}をデータドライバ１４０に供給する。

具体的には、図２３に示すように、コントローラ１６０の外部から供給される、ＲＧＢ各色の輝度階調値を含む画像データｎ_ｄに対して、電圧振幅設定機能回路１６２において、参照テーブル１６１を参照することにより、ＲＧＢの各色成分に対応する電圧振幅を設定する。次いで、メモリ１６５に記憶された各画素ごとの補正データΔβが読み出され、乗算機能回路１６３において、電圧設定された画像データｎ_ｄに対して、読み出した補正データΔβが乗算処理される（ｎ_ｄ×Δβ）。次いで、メモリ１６５に記憶された補正データｎ_thを規定するＶth補正パラメータｎ_offset、＜ξ＞・ｔ_０、及び、検出データｎ_meas(t)が読み出される。上記補正データΔβ、Ｖth補正パラメータｎ_offset、＜ξ＞・ｔ_０及び検出データｎ_meas(t_０)を用いて、上記（２７）式に基づいて、トランジスタＴｒ１３のしきい値電圧Ｖthを補正する補正データｎ_thが生成される。次いで、加算機能回路１６４において、上記乗算処理されたデジタルデータ（ｎ_ｄ×Δβ）に対して、Ｖth補正データ生成回路１６７により生成された補正データｎ_thが加算処理される（(ｎ_ｄ×Δβ)＋ｎ_th）。以上の一連の補正処理を実行することにより、補正画像データｎ_{d_comp}が生成されてデータドライバ１４０に供給される。

また、各画素ＰＩＸへの補正画像データの書込動作は、書込み対象となっている画素ＰＩＸを選択状態に設定した状態で、上記補正画像データｎ_{d_comp}に応じた階調電圧Ｖdataを、データラインＬｄ（ｊ）を介して書き込む。具体的には、図２２、図２４に示すように、まず、画像ＰＩＸが接続された選択ラインＬｓに対して、選択レベル（ハイレベル；Ｖgh）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、ローレベル（非発光レベル；ＤＶＳＳ＝接地電位ＧＮＤ）の電源電圧Ｖsaが印加される。また、有機ＥＬ素子ＯＥＬのカソードが接続された共通電極Ｅｃには、例えば電源電圧Ｖsa（＝ＤＶＳＳ）と同一の接地電位ＧＮＤが、カソード電圧ＥＬＶＳＳとして印加される。

この選択状態において、スイッチＳＷ１をオン動作させ、スイッチＳＷ４及びＳＷ５を接点Ｎｂに接続設定することにより、コントローラ１６０から供給される補正画像データｎ_{d_comp}が順次データレジスタ回路１４２に取り込まれ、各列ごとのデータラッチ４１（ｊ）に保持される。保持された補正画像データｎ_{d_comp}は、ＤＡＣ４２（ｊ）によりアナログ変換され、階調電圧（第３の電圧）Ｖdataとして各列のデータラインＬｄ（ｊ）に印加される。ここで、階調電圧Ｖdataは、上記（１４）式に示した定義に基づいて、次の（２８）式のように定義される。
Ｖdata＝Ｖ１−ΔＶ(ｎ_{d_comp}−１)） ・・・（２８）

これにより、画素ＰＩＸを構成する画素駆動回路ＤＣにおいて、トランジスタＴｒ１３のゲート端子及びキャパシタＣｓの一端側（接点Ｎ１１）にローレベルの電源電圧Ｖsa（＝ＧＮＤ）が印加され、また、トランジスタＴｒ１３のソース端子及びキャパシタＣｓの他端側（接点Ｎ１２）に上記補正画像データｎ_{d_comp}に対応した階調電圧Ｖdataが印加される。

したがって、トランジスタＴｒ１３のゲート・ソース端子間に生じた電位差（ゲート・ソース端子間電圧Ｖgs）に応じたドレイン電流Ｉｄが流れ、キャパシタＣｓの両端には当該ドレイン電流Ｉｄに基づく電位差に対応する電圧（≒Ｖdata）が充電される。このとき、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）には、カソード（共通電極Ｅｃ；接地電位ＧＮＤ）よりも低い電圧（階調電圧Ｖdata）が印加されているので、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。

次いで、画素発光期間Ｔ302においては、図２２に示すように、各行の画素ＰＩＸを非選択状態に設定した状態で、各画素ＰＩＸを一斉に発光動作させる。具体的には、図２５に示すように、表示パネル１１０に配列された全画像ＰＩＸに接続された選択ラインＬｓに対して、非選択レベル（ローレベル；Ｖgl）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、ハイレベル（発光レベル；ＥＬＶＤＤ＞ＧＮＤ）の電源電圧Ｖsaが印加される。

これにより、各画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１１、Ｔｒ１２がオフ動作して、トランジスタＴｒ１３のゲート・ソース端子間に接続されたキャパシタＣｓに充電された電圧（≒Ｖdata；ゲート・ソース端子間電圧Ｖgs）が保持される。したがって、トランジスタＴｒ１３にドレイン電流Ｉｄが流れ、トランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位が、有機ＥＬ素子ＯＥＬのカソード（共通電極Ｅｃ）に印加されるカソード電圧ＥＬＶＳＳ（＝ＧＮＤ）よりも上昇すると、画素駆動回路ＤＣから有機ＥＬ素子ＯＥＬに発光駆動電流Ｉemが流れる。この発光駆動電流Ｉemは、上記補正画像データの書込動作においてトランジスタＴｒ１３のゲート・ソース端子間に保持された電圧（≒Ｖdata）の電圧値に基づいて規定されるので、有機ＥＬ素子ＯＥＬは、補正画像データｎ_{d_comp}に応じた輝度階調で発光動作する。

なお、上述した実施形態においては、図２２に示したように、表示動作において、特定の行（例えば１行目）の画素ＰＩＸへの補正画像データの書込動作の終了後、他の行（２行目以降）の画素ＰＩＸへの画像データの書込動作が終了するまでの間、当該行の画素ＰＩＸは保持状態に設定される。ここで、保持状態においては、当該行の選択ラインＬｓに非選択レベルの選択信号Ｓselを印加して画素ＰＩＸを非選択状態にするとともに、電源ラインＬａに非発光レベルの電源電圧Ｖsaを印加して非発光状態に設定される。この保持状態は、図２２に示したように、行ごとに設定時間が異なる。また、各行の画素ＰＩＸへの補正画像データの書込動作の終了後、直ちに画素ＰＩＸを発光動作させる駆動制御を行う場合には、上記保持状態を設定しないものであってもよい。

このように、本実施形態に係る表示装置（画素駆動装置を含む発光装置）及びその駆動制御方法においては、本発明に特有のオートゼロ法を適用し、データライン電圧を取り込み、デジタルデータからなる検出データに変換する一連の特性パラメータ取得動作を、特定のタイミング（緩和時間）で実行する手法を有している。特に、このとき、各画素の有機ＥＬ素子のカソード（共通電極）に印加されるカソード電圧を、パラメータに応じて特定の電圧値に設定する（すなわち、切り替える）手法を適用している。これにより、本実施形態によれば、各画素の駆動トランジスタのしきい値電圧の変動、及び、各画素間の電流増幅率のばらつきを補正するパラメータを、各画素における有機ＥＬ素子ＯＥＬの電流特性（特に、逆バイアス電圧の印加に伴うリーク電流）に影響されることなく、短時間で適切に取得して記憶することができる。

したがって、本実施形態によれば、各画素に書き込まれる画像データに対して、各画素のしきい値電圧の変動、及び、電流増幅率のばらつきを補償する補正処理を適切に施すことができるので、各画素の特性変化や特性のばらつきの状態に関わらず、画像データに応じた本来の輝度階調で発光素子（有機ＥＬ素子）を発光動作させることができ、良好な発光特性及び均一な画質を有するアクティブ有機ＥＬ駆動システムを実現することができる。

したがって、本実施形態によれば、各画素に書き込まれる画像データに対して、各画素のしきい値電圧の変動、及び、電流増幅率のばらつきを補償する補正処理を施すことができるので、各画素の特性変化や特性のばらつきの状態に関わらず、画像データに応じた本来の輝度階調で発光素子（有機ＥＬ素子）を発光動作させることができる。また、これにより、電流増幅率のばらつきを補正する補正データを算出する処理と、駆動トランジスタのしきい値電圧の変動を補償する補正データを算出する処理を、単一の補正データ取得機能回路１６６を備えたコントローラ１６０における一連のシーケンスにより実行することができるので、補正データの算出処理の内容に応じて個別の構成（機能回路）を設ける必要がなく、表示装置（発光装置）の装置構成を簡素化することができる。

＜第２の実施形態＞
次に、上述した第１の実施形態における表示装置を電子機器に適用した、第２の実施形態について、図面を参照して説明する。
上述した第１の実施形態に示したように、有機ＥＬ素子ＯＥＬからなる発光素子を各画素ＰＩＸに有する表示パネル１１０を備える表示装置１００は、デジタルカメラ、モバイル型のパーソナルコンピュータ、携帯電話等、種々の電子機器に適用できるものである。

図２６は、第１の実施形態に係る表示装置（発光装置）を適用したデジタルカメラの構成例を示す斜視図であり、図２７は、第１の実施形態に係る表示装置（発光装置）を適用したモバイル型のパーソナルコンピュータの構成例を示す斜視図であり、図２８は、第１の実施形態に係る表示装置（発光装置）を適用した携帯電話の構成例を示す斜視図である。

図２６において、デジタルカメラ２００は、本体部２０１と、レンズ部２０２と、操作部２０３と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２０４と、シャッターボタン２０５とを備えている。この場合、表示部２０４において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。

また、図２７において、パーソナルコンピュータ２１０は、本体部２１１と、キーボード２１２と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２１３とを備えている。この場合でも、表示部２１３において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。

また、図２８において、携帯電話２２０は、操作部２２１と、受話口２２２と、送話口２２３と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２２４とを備えている。この場合でも、表示部２２４において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。

なお、上述した実施形態においては、本発明を有機ＥＬ素子ＯＥＬからなる発光素子を各画素ＰＩＸに有する表示パネル１１０を備える表示装置（発光装置）１００に適用した場合について説明したが、本発明はこれに限定されるものではない。本発明は、例えば、有機ＥＬ素子ＯＥＬからなる発光素子を有する複数の画素が一方向に配列された発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用してもよい。この場合、発光素子アレイの各画素の発光素子を画像データに応じた適切な輝度で発光動作させることができて、良好な露光状態を得ることができる。

１００ 表示装置
１１０ 表示パネル
１２０ 選択ドライバ
１３０ 電源ドライバ
１４０ データドライバ
１４３ データラッチ回路
１４４ ＤＡＣ／ＡＤＣ回路
１４５ 出力回路
１５０ カソード電圧制御回路
１６０ コントローラ
１６３ 乗算機能回路
１６４ 加算機能回路
１６５ メモリ
１６６ 補正データ取得機能回路
１６７ Ｖth補正データ生成回路
ＳＷ１〜ＳＷ５ スイッチ
ＰＩＸ 画素
ＤＣ 画素駆動回路
Ｔｒ１１〜Ｔｒ１３ トランジスタ
Ｃｓ キャパシタ
ＯＥＬ 有機ＥＬ素子

Claims (23)

1. 複数の画素を駆動する画素駆動装置であって、
   前記複数の画素の各々は、発光素子と、電流路の一端が前記発光素子の一端に接続され、該電流路の他端に電源電圧が印加される駆動制御素子を有する画素駆動回路と、を備え、
   前記発光素子の他端の電圧を第１の設定電圧に設定した状態で、前記複数の画素の各々に接続される複数のデータ線の各々に第１の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後の、前記各データ線の電圧値に基づいて、前記各画素の前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータを取得する補正データ取得機能回路を備え、
   前記第１の設定電圧は、前記第１の検出用電圧と同電圧、又は、前記第１の検出用電圧より低電位で前記第１の検出用電圧との電位差が前記発光素子の発光閾値電圧より小さい値となる電圧、に設定されていることを特徴とする画素駆動装置。
2. 前記複数のデータ線の各々の電圧値取得する複数の電圧取得回路と、前記各画素の前記発光素子の他端の電圧を設定する電圧制御回路と、を有し、
   前記各電圧取得回路は、前記電圧制御回路により前記発光素子の他端の電圧を前記第１の設定電圧に設定した状態で、前記各データ線に前記第１の検出用電圧を印加した後の前記各データ線の電圧値を、複数の第１の検出電圧として取得し、
   前記補正データ取得機能回路は、前記複数の第１の検出電圧の電圧値に基づいて前記第１の特性パラメータを取得することを特徴とする請求項１記載の画素駆動装置。
3. 前記各電圧取得回路は、前記各データ線に第１の検出用電圧を印加した後、第１の緩和時間が経過した第１のタイミングで、前記各データ線の電圧値を取得し、
   前記第１の緩和時間は１〜５０μsecの時間に設定されていることを特徴とする請求項２記載の画素駆動装置。
4. 前記各電圧取得回路は、前記電圧制御回路により前記発光素子の他端の電圧を第２の設定電圧に設定した状態で、前記各データ線に第２の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後、前記第１の緩和時間より長い第２の緩和時間が経過した第２のタイミングで、前記各データ線の電圧値を複数の第２の検出電圧として取得し、
   前記補正データ取得機能回路は、前記複数の第２の検出電圧の電圧値に基づいて、前記画素駆動回路の電流増幅率に関連する第２の特性パラメータを取得し、
   前記第２の設定電圧は、前記第１の緩和時間より長い第３の緩和時間が経過した第３のタイミングでの前記各データ線の電圧値に基づく電圧に設定され、
   前記第３のタイミングは、前記発光素子の他端を初期電圧に設定し、前記各データ線に第３の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後のタイミングであり、
   前記初期電圧は、前記電源電圧と同電圧、又は、前記電源電圧より低電位で前記電源電圧との電位差が前記発光素子の発光閾値電圧より小さい値となる電圧、に設定されていることを特徴とする請求項３に記載の画素駆動装置。
5. 前記第２の設定電圧は、前記第３のタイミングでの前記各データ線の電圧と同じ極性を有し、絶対値は、前記第３のタイミングで前記複数の電圧取得回路により取得される前記各データ線の電圧値の絶対値の、平均値、最大値、又は前記平均値と前記最大値の間の値、の何れかの値に設定されていることを特徴とする請求項４に記載の画素駆動装置。
6. 前記複数のデータ線に対応して設けられ、前記第１の検出用電圧、前記第２の検出用電圧及び前記第３の検出用電圧を含む所定の電圧を出力する複数の電圧印加回路を有し、
   前記各電圧印加回路は、前記各データ線に接続されて、該各データ線に前記第１の検出用電圧、前記第２の検出用電圧及び前記第３の検出用電圧を印加し、
   前記各電圧取得回路は、前記データ線と前記電圧印加回路との接続が遮断された後、前記第１のタイミング及び前記第２のタイミングでの前記各データ線の電圧値を、前記複数の第１の検出電圧及び前記複数の第２の検出電圧として取得することを特徴とする請求項４に記載の画素駆動装置。
7. 外部から供給される画像表示用の画像データを前記第１及び第２の特性パラメータに基づいて補正した補正画像データを生成する画像データ補正回路を有し、
   前記電圧印加回路は、前記複数の画素により前記画像データに応じた画像表示を行う際に、前記画像データ補正回路により生成された前記補正画像データに応じた階調電圧を、前記各データ線に印加することを特徴とする請求項６に記載の画素駆動装置。
8. 前記各データ線と前記電圧印加回路との接続及び遮断を行い、前記データ線の一端と前記電圧印加回路との接続を遮断して前記データ線をハイインピーダンス状態に設定する接続切換回路を有し、
   前記各電圧取得回路は、前記接続切換回路が前記データ線をハイインピーダンス状態にした後、前記第１のタイミング及び前記第２のタイミングに対応する時間が経過した時点の前記データ線の電圧を、前記複数の第１の検出電圧及び前記複数の第２の検出電圧として取得することを特徴とする請求項７に記載の画素駆動装置。
9. 発光装置であって、
   複数の画素と、複数のデータ線とを有し、前記各画素は、発光素子と、電流路の一端が前記発光素子の一端に接続され、該電流路の他端に電源電圧が印加される駆動制御素子を有する画素駆動回路と、を有し、前記各データ線が前記各画素に接続されている発光パネルと、
   前記発光素子の他端の電圧を第１の設定電圧に設定した状態で、前記各データ線に第１の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後の、前記各データ線の電圧値に基づいて、前記各画素の前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータを取得する補正データ取得機能回路と、
   を備え、
   前記第１の設定電圧は、前記第１の検出用電圧と同電圧、又は、前記第１の検出用電圧より低電位で前記第１の検出用電圧との電位差が前記発光素子の発光閾値電圧より小さい値となる電圧、に設定されていることを特徴とする発光装置。
10. 前記複数のデータ線の各々の電圧値取得する複数の電圧取得回路と、前記各画素の前記発光素子の他端の電圧を設定する電圧制御回路と、を有し、
    前記各電圧取得回路は、前記電圧制御回路により前記発光素子の他端の電圧を前記第１の設定電圧に設定した状態で、前記各データ線に前記第１の検出用電圧を印加した後の前記各データ線の電圧値を、複数の第１の検出電圧として取得し、
    前記補正データ取得機能回路は、前記複数の第１の検出電圧の電圧値に基づいて前記第１の特性パラメータを取得することを特徴とする請求項９記載の発光装置。
11. 前記各電圧取得回路は、前記各データ線に第１の検出用電圧を印加した後、第１の緩和時間が経過した第１のタイミングで、前記各データ線の電圧値を取得し、
    前記第１の緩和時間は１〜５０μsecの時間に設定されていることを特徴とする請求項１０記載の発光装置。
12. 前記各電圧取得回路は、前記電圧制御回路により前記発光素子の他端の電圧を第２の設定電圧に設定した状態で、前記各データ線に第２の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後、前記第１の緩和時間より長い第２の緩和時間が経過した第２のタイミングで、前記各データ線の電圧値を複数の第２の検出電圧として取得し、
    前記補正データ取得機能回路は、前記複数の第２の検出電圧の電圧値に基づいて、前記画素駆動回路の電流増幅率に関連する第２の特性パラメータを取得し、
    前記第２の設定電圧は、前記第１の緩和時間より長い第３の緩和時間が経過した第３のタイミングでの前記各データ線の電圧値に基づく電圧に設定され、
    前記第３のタイミングは、前記発光素子の他端を初期電圧に設定し、前記各データ線に第３の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後のタイミングであり、
    前記初期電圧は、前記電源電圧と同電圧、又は、前記電源電圧より低電位で前記電源電圧との電位差が前記発光素子の発光閾値電圧より小さい値となる電圧、に設定されていることを特徴とする請求項１１記載の発光装置。
13. 前記第２の設定電圧は、前記第３のタイミングでの前記各データ線の電圧と同じ極性を有し、絶対値は、前記第３のタイミングで前記複数の電圧取得回路により取得される前記各データ線の電圧値の絶対値の、平均値、最大値、又は前記平均値と前記最大値の間の値、の何れかの値に設定されていることを特徴とする請求項１２記載の発光装置。
14. 前記複数のデータ線に対応して設けられ、前記第１、前記第２及び前記第３の検出用電圧を含む所定の電圧を出力する複数の電圧印加回路を有し、
    前記各電圧印加回路は、前記各データ線に接続されて、該各データ線に前記第１、前記第２及び前記第３の検出用電圧を印加し、
    前記各電圧取得回路は、前記データ線と前記電圧印加回路との接続が遮断された後、前記第１のタイミング及び前記第２のタイミングでの前記各データ線の電圧値を、前記複数の第１の検出電圧及び前記複数の第２の検出電圧として取得することを特徴とする請求項１２記載の発光装置。
15. 外部から供給される画像表示用の画像データを前記第１及び第２の特性パラメータに基づいて補正した補正画像データを生成する画像データ補正回路を有し、
    前記電圧印加回路は、前記複数の画素により前記画像データに応じた画像表示を行う際に、前記画像データ補正回路により生成された前記補正画像データに応じた階調電圧を、前記各データ線に印加することを特徴とする請求項１４記載の発光装置。
16. 前記発光パネルは行方向に配設された複数の走査線を有し、前記複数のデータ線は列方向に配設され、前記複数の画素の各々は、前記複数の走査線と前記複数のデータ線の各交点近傍に配置されており、
    前記各走査線に選択レベルの選択信号を順次印加して、各行の前記各画素を選択状態に設定する選択ドライバを有し、
    前記各電圧取得回路は、前記選択状態に設定された行の前記各画素の前記接点の電圧に対応する電圧値を、前記各データ線を介して取得することを特徴とする請求項１５記載の発光装置。
17. 前記各画素の前記画素駆動回路は、少なくとも、一端が前記接点に接続され他端に前記電源電圧が印加される第１の電流路を有する第１のトランジスタと、制御端子が前記走査線に接続され、一端が前記第１のトランジスタの制御端子に接続され他端が前記第１のトランジスタの前記第１の電流路の他端に接続される第２の電流路を有する第２のトランジスタと、を備え、
    前記駆動制御素子は前記第１のトランジスタであり、
    前記各画素は、前記選択状態において、前記第２のトランジスタの前記第２の電流路が導通して、前記第１のトランジスタの前記第１の電流路の他端側と前記制御端子とが接続され、前記接点に、前記各電圧印加回路から印加される前記第１、前記第２及び前記第３の検出用電圧に基づく前記所定の電圧が印加されることを特徴とする請求項１６記載の発光装置。
18. 前記各データ線と前記電圧印加回路との接続及び遮断を行い、前記データ線の一端と前記電圧印加回路との接続を遮断して前記データ線をハイインピーダンス状態に設定する接続切換回路を有し、
    前記各電圧取得回路は、前記接続切換回路が前記データ線をハイインピーダンス状態にした後、前記第１のタイミング及び前記第２のタイミングに対応する時間が経過した時点の前記各データ線の電圧を、前記複数の第１の検出電圧及び前記複数の第２の検出電圧として取得することを特徴とする請求項１５記載の発光装置。
19. 請求項９乃至１８のいずれかに記載の発光装置が実装されてなることを特徴とする電子機器。
20. 発光装置の駆動制御方法であって、
    前記発光装置は、複数の画素と、複数のデータ線とを有し、前記各画素は、発光素子と、電流路の一端が前記発光素子の一端に接続され、該電流路の他端に電源電圧が印加される駆動制御素子を有する画素駆動回路と、を有し、前記各データ線が前記各画素に接続されている発光パネルを備え、
    前記各画素の前記発光素子の他端の電圧を第１の設定電圧に設定する第１電圧設定ステップと、
    前記電圧設定ステップにより、前記各画素の前記発光素子の他端の電圧を前記第１の設定電圧に設定した状態で、前記各データ線に第１の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後、第１の緩和時間が経過した第１のタイミングでの前記各データ線の電圧値に基づいて、前記各画素の前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータを取得する第１の特性パラメータ取得ステップと、
    を含み、
    前記第１の設定電圧は、前記第１の設定電圧と同電圧、又は、前記第１の検出用電圧より低電位で前記第１の検出用電圧との電位差が前記発光素子の発光閾値電圧より小さい値となる電圧、に設定され、
    前記第１の緩和時間は１〜５０μｓｅｃの時間に設定されていることを特徴とする発光装置の駆動制御方法。
21. 前記第１の特性パラメータ取得ステップは、前記発光素子の他端の電圧を前記第１の設定電圧に設定した状態で、前記各データ線に前記第１の検出用電圧を印加した後の前記各データ線の電圧値を、複数の第１の検出電圧として取得する第１の検出電圧取得ステップを含み、前記複数の第１の検出電圧の電圧値に基づいて前記第１の特性パラメータを取得することを特徴とする請求項２０記載の発光装置の駆動制御方法。
22. 前記各画素の前記発光素子の他端の電圧を第２の設定電圧に設定する第２電圧設定ステップと、
    前記第２電圧設定ステップにより、前記各画素の前記発光素子の他端の電圧を前記第２の設定電圧に設定した状態で、前記各データ線に第２の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後、前記第１の緩和時間より長い第２の緩和時間が経過した第２のタイミングでの前記各データ線の電圧値を複数の第２の検出電圧として取得する第２の検出電圧取得ステップと、
    前記第２の検出電圧取得ステップにより検出した前記複数の第２の検出電圧の電圧値に基づいて、前記画素駆動回路の電流増幅率に関連する第２の特性パラメータを取得する第２の特性パラメータ取得ステップと、
    を含み、
    前記第２電圧設定ステップは、前記発光素子の他端の電圧を初期電圧に設定し、前記各データ線に第３の検出用電圧を印加して、該各データ線を介して前記駆動制御素子の前記電流路に電流を流した後の、前記第１の緩和時間より長い第３の緩和時間が経過した第３のタイミングで前記各電圧取得回路により取得される前記各データ線の電圧値に基づいて、前記第２の設定電圧の電圧値を取得し、前記初期電圧は、前記電源電圧と同電圧、又は、前記電源電圧より低電位で前記電源電圧との電位差が前記発光素子の発光閾値電圧より小さい値となる電圧、に設定されていることを特徴とする請求項２１記載の発光装置の駆動制御方法。
23. 前記第２設定電圧取得ステップは、前記第２の設定電圧を、前記第３のタイミングで取得される前記各データ線の電圧値と同じ極性を有し、前記第３のタイミングで取得される前記各データ線の電圧値の絶対値の平均値、最大値、又は前記平均値と前記最大値の間の値、の何れかの値に設定することを特徴とする請求項２２記載の発光装置の駆動制御方法。

Images