JP5488465B2 - 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法 - Google Patents

磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法 Download PDF

Info

Publication number
JP5488465B2
JP5488465B2 JP2010519730A JP2010519730A JP5488465B2 JP 5488465 B2 JP5488465 B2 JP 5488465B2 JP 2010519730 A JP2010519730 A JP 2010519730A JP 2010519730 A JP2010519730 A JP 2010519730A JP 5488465 B2 JP5488465 B2 JP 5488465B2
Authority
JP
Japan
Prior art keywords
magnetic
layer
magnetization
recording layer
domain wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010519730A
Other languages
English (en)
Other versions
JPWO2010004881A1 (ja
Inventor
哲広 鈴木
俊輔 深見
聖万 永原
則和 大嶋
延行 石綿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010519730A priority Critical patent/JP5488465B2/ja
Publication of JPWO2010004881A1 publication Critical patent/JPWO2010004881A1/ja
Application granted granted Critical
Publication of JP5488465B2 publication Critical patent/JP5488465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気ランダムアクセスメモリ(Magnetic Random Access Memory、以下「MRAM」と記す)に関し、特に、磁壁移動方式のMRAMに関する。
MRAMは、高集積・高速動作の観点から有望な不揮発性メモリである。MRAMでは、TMR(Tunnel MagnetoResistance)効果などの「磁気抵抗効果」を示す磁気抵抗素子が利用される。その磁気抵抗素子には、例えばトンネルバリヤ層が2層の強磁性層で挟まれた磁気トンネル接合(MTJ; Magnetic Tunnel Junction)が形成される。その2層の強磁性層は、磁化の向きが固定された磁化固定層(ピン層)と、磁化の向きが反転可能な磁化自由層(フリー層)とから構成される。
ピン層とフリー層の磁化の向きが“反平行”である場合のMTJの抵抗値(R+ΔR)は、磁気抵抗効果により、ピン層とフリー層の磁化の向きが“平行”である場合のMTJの抵抗値(R)よりも大きくなる。MRAMは、このMTJを有する磁気抵抗素子をメモリセルとして用いる。そして、メモリセルは、そのMTJの抵抗値の変化を利用することによってデータを不揮発的に記憶する。例えば、反平行状態はデータ“1”に対応付けられ、平行状態はデータ“0”に対応付けられる。メモリセルに対するデータの書き込みは、フリー層の磁化の向きを反転させることによって行われる。
MRAMに対するデータの書き込み方法として、「アステロイド方式」や「トグル方式」が知られている。これらの書き込み方式によれば、メモリセルサイズにほぼ反比例して、フリー層の磁化を反転させるために必要な反転磁界が大きくなる。つまり、メモリセルが微細化されるにつれて、書き込み電流が増加する傾向にある。
微細化に伴う書き込み電流の増加を抑制することができる書き込み方式として「スピン注入(spin transfer)方式」が提案されている(例えば、特開2005−93488号公報、対応米国特許第7193284号)。スピン注入方式によれば、強磁性導体にスピン偏極電流(spin−polarized current)が注入され、その電流を担う伝導電子のスピンと導体の磁気モーメントとの間の直接相互作用によって磁化が反転する(以下、「スピン注入磁化反転:Spin Transfer Magnetization Switching」と参照される)。
米国特許第6834005号には、スピン注入方式を利用した磁気シフトレジスタが開示されている。この磁気シフトレジスタは、磁性体中の磁壁(domain wall)を利用して情報を記憶する。くびれ等により多数の領域(磁区)に分けられた磁性体において、磁壁を通過するように電流が注入され、その電流により磁壁が移動する。各領域の磁化の向きが、記録データとして扱われる。このような磁気シフトレジスタは、例えば、大量のシリアルデータの記録に利用される。
このようなスピン注入による磁壁移動(Domain Wall Motion)を利用した「磁壁移動方式のMRAM」が、特開2005−191032号公報、及びWO2005/069368号公報(対応米国出願公開2008137405号公報)に記載されている。
特開2005−191032号公報に記載されたMRAMは、磁化が固定された磁化固定層と、磁化固定層上に積層されたトンネル絶縁層と、トンネル絶縁層に積層された磁化記録層とを備える。磁化記録層には、磁化の向きが反転可能な部分と実質的に変化しない部分も含まれているため、磁化自由層ではなく、磁化記録層と呼ぶことにする。図1は、特開2005−191032号公報の磁化記録層の構造を示す概略図である。図1において、磁化記録層100は、直線形状を有している。磁化記録層100は、接合部103、くびれ部104、一対の磁化固定部101、102を有する。接合部103は、トンネル絶縁層(図示されず)及び磁化固定層(図示されず)と重なっている。くびれ部104は、接合部103の両端に隣接している。一対の磁化固定部101、102は、くびれ部104に隣接形成されている。一対の磁化固定部101、102には、互いに反対向きの固定磁化が付与されている。更に、MRAMは、一対の磁化固定部101、102に電気的に接続された一対の書き込み用端子105、106を備える。この書き込み用端子105、106により、磁化記録層100の接合部103、一対のくびれ部104及び一対の磁化固定部101、102を貫通する電流が流れる。くびれ部104は磁壁に対するピンポテンシャルとして働く。磁壁が左右どちらのくびれ部104に存在するか、あるいは、接合部103の磁化方向によって情報が保持される。磁壁の移動は前述の電流により制御される。
WO2005/069368号公報に記載されたMRAMは、ピンポテンシャルを形成する手段として段差を用いている。図2は、WO2005/069368号公報の磁化記録層の構造を示す概略図である。図2において、磁化記録層100は厚さの異なる3つの領域からなっている。具体的には磁化記録層100は最も厚い第1の磁化固定部101、次に厚い第2の磁化固定部102、及び、その間に配置された最も薄い接合部103から構成されている。ここで、第1の磁化固定部101と第2の磁化固定部102の厚さがことなるのは、初期化仮定において、互いに反対向きの固定磁化を付与するためである。なお、WO2005/069368号公報では膜面に垂直な異方性を有する磁性半導体が磁化記録層として用いられており、磁壁移動のための電流は0.35mAと小さい。接合部103にはトンネル絶縁層及び磁化固定層が配置されるが図2では省略している。図2では接合部103と磁化固定部101、及び、磁化固定部102の境界の段差がピンポテンシャルとして機能する。そのため、例えば、磁壁112は接合部103と磁化固定部101の境界に留まる。
このように、上述の文献に開示された磁壁移動方式のMRAMでは、くびれ、段差などによりピンポテンシャルを形成し、そこに拘束された磁壁を電流により移動させる必要があった。
一方、特開2008−34808号公報(対応米国出願公開2008025060号公報)に、くびれ無しに磁壁位置を制御する方法が開示されている。図3は、特開2008−34808号公報の磁気ストレージの磁化構造を示す概略図である。磁性ワイヤー140は、その長手方向に沿って複数の磁壁135により複数の磁区130が形成されている。磁性ワイヤーにはくびれ、段差は設けられていない。磁壁の移動は磁界、又は、電流パルスによって行われ、磁壁移動距離はパルスの幅によって制御される。図4は、シミュレーションにより計算したパルス印加時間(横軸)と磁壁位置(縦軸)との関係を示すグラフである。曲線Aに示されるように、磁壁はある特定の時間において、移動速度が0になり、停止する傾向がある。特開2008−34808号公報においては、パルス印加時間をこの停止する時間に合わせて設定することにより、磁壁位置を制御している。
関連する技術として特開2006−73930号公報に磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリが開示されている。この磁気メモリ素子は、第一の磁性層と中間層と第二の磁性層とを有し、情報を第一の磁性層と、第二の磁性層との磁化の方向で記録する磁気メモリ素子である。この磁気メモリ素子は、少なくとも一方の磁性層内に互いに反平行磁化となる磁区とそれらの磁区を隔てる磁壁を定常的に形成し、前記磁壁を磁性層内で移動させることで、隣り合う磁区の位置を制御して情報記録を行う。
また、関連する技術として、特開2006−270069号公報にパルス電流による磁壁移動に基づいた磁気抵抗効果素子および高速磁気記録装置が開示されている。この磁気抵抗効果素子は、第1の磁化固定層/磁化自由層/第2の磁化固定層を有する。この磁気抵抗効果素子は、該磁化固定層/磁化自由層あるいは磁化自由層/第2の磁化固定層の少なくとも一方の境界となる磁化固定層と磁化自由層間の遷移領域に磁壁発生を誘導するための機構を備える。そして、これら磁化固定層の磁化の向きを略反平行に設定し、磁化固定層/磁化自由層の遷移領域のいずれか一方に磁壁が存在する。この構造において、所定のパルス幅の電流を流すことにより、直流電流密度106A/cmを超えない電流で磁壁が2つの遷移領域の間で移動することにより磁化自由層の磁化を反転させ、相対磁化の向きの変化に伴う磁気抵抗を検出する。
特開2005−93488号公報 米国特許第6834005号 特開2005−191032号公報 WO2005/069368号公報 特開2008−34808号公報 特開2006−73930号公報 特開2006−270069号公報
しかし、電流駆動磁壁移動を利用したMRAMでは、素子の微細化により、上記、特開2005−191032号公報で開示されたピンポテンシャルの形成法が有効でなくなることが懸念される。すなわち、特開2005−191032号公報のようにくびれを形成することは、磁化記録層の幅が狭い場合には困難であり、半導体プロセスのリソグラフィ限界以上の加工が要求される可能性がある。
また、WO2005/069368号公報のように2種類の段差を形成するためには、露光プロセスを2回繰り返す必要がある。これは工程数が増加することを意味し、コスト増の要因になるという懸念がある。
一方、特開2008−34808号公報で示されたようなパルス幅による磁壁移動距離制御を磁壁移動型のMRAMに適用すれば、上記、2つの問題は解決される。しかし、磁壁の移動の仕方は必ずしも、図4の曲線Aで示したような、パルス印加中に停止するものだけではない。すなわち、曲線Bで示したように、磁壁の運動として、移動速度の増減はあるものの、停止せずに動き続ける場合もある。シミュレーションによると、特に、磁壁移動のための電流密度の小さい垂直異方性を有する磁化記録層において、停止しない傾向が顕著であった。また、特開2008−34808号公報の方法の場合、磁壁移動距離が一意に決まってしまうという意味で、セルサイズの縮小が要求されるMRAMへの適用には不向きな面もある。
本発明の目的は、電流駆動磁壁移動型MRAMにおいて、素子の微小化に適応し、かつ、工程数が少ない構造を有するMRAM、及び、その構造に磁壁を導入し初期化するMRAMの初期化方法を提供することである。
本発明の磁気メモリセルは、磁化記録層と、第1端子と、第2端子と、磁化固定層と、非磁性層とを具備する。磁化記録層は、垂直磁気異方性を有し、強磁性層である。第1端子は、磁化記録層における第1領域の一方の端に接続されている。第2端子は、第1領域の他方の端に接続されている。第1領域上には非磁性層が設けられ、その非磁性層上であって第1領域と反対側には磁化固定層が設けられている。磁化記録層は、磁化記録層における第1端子の外側である第1延長部分と、第1延長部分に設けられ、磁化記録層の磁化反転特性を実質的に変化させる特性変化構造とを備える。
本発明の磁気ランダムアクセスメモリは、複数の磁気メモリセルと、書き込み電流供給回路とを具備する。複数の磁気メモリセルは、行列上に配列され、上記段落に記載されている。書き込み電流供給回路は、複数の磁気メモリセルの書込み動作時に書き込み電流を供給する。
本発明の磁気ランダムアクセスメモリの初期化方法において、磁気ランダムアクセスメモリは、行列上に配列され、複数の磁気メモリセルと、複数の磁気メモリセルの書込み動作時に書き込み電流を供給する書き込み電流供給回路とを具備する。複数の磁気メモリセルの各々は、垂直磁気異方性を有し、強磁性層である磁化記録層と、磁化記録層における第1領域の一方の端に接続された第1端子と、第1領域の他方の端に接続された第2端子とを備える。第1領域上には非磁性層が設けられ、その非磁性層上であって第1領域と反対側には磁化固定層が設けられている。磁化記録層は、磁化記録層における第1端子の外側である第1延長部分と、第1延長部分に設けられ、磁化記録層の磁化反転特性を実質的に変化させる特性変化構造とを含む。
そして、本発明の磁気ランダムアクセスメモリの初期化方法は、第1方向に磁界を印加し、磁化記録層の全ての磁化を第1方向に向けるステップと、第1方向とは逆の第2方向に磁界を印加して磁化記録層のうち、特性変化構造が設けられていない領域の磁化を第2方向に向け、磁壁を発生させるステップと、第1方向に磁界を印加し、磁壁を第1領域内に導入させるステップと、第1端子と第2端子との間に電流を流すことにより磁壁を第2端子の近傍に駆動するステップとを実行する。
又は、本発明の磁気ランダムアクセスメモリの初期化方法は、第1方向に磁界を印加し、磁気記録層の全ての磁化を第1方向に向けるステップと、第1方向とは逆の第2方向に磁界を印加して磁化記録層のうち、特性変化構造が設けられている領域の磁化を第2方向を向け、磁壁を発生させるステップと、第2方向に磁界を印加し、磁壁を第1領域内に導入させるステップと、第1端子と第2端子との間に電流を流すことにより磁壁を第2端子の近傍に駆動するステップとを実行する。
そして、本発明の磁気ランダムアクセスメモリの書き込み方法は、書込み電流パルスを第1時間で立ち上げるステップと、書き込み電流パルスを第1時間より長い第2時間で立ち下げるステップとを実行する。
本発明によれば、垂直磁気異方性を持つ磁性層を用いた磁壁移動方式のMRAMにおいて、磁壁位置の初期化が容易に行うことが可能になる。その結果、大容量、かつ、工程数の少ないMRAMを提供することができる。
図1は特開2005−191032号公報の磁化記録層の構造を示す概略図である。 図2はWO2005/069368号公報の磁化記録層の構造を示す概略図である。 図3は特開2008−34808号公報の磁気ストレージの磁化構造を示す概略図である。 図4はシミュレーションによるパルス印加時間と磁壁位置との関係を示すグラフである。 図5は本実施の形態に係る磁気メモリセルの磁気抵抗素子の一例を示す斜視図である。 図6は本実施の形態に係る磁気メモリセルの磁気抵抗素子の他の例を示す斜視図である。 図7は本実施の形態に係る磁気メモリセルの磁気抵抗素子の他の例を示す斜視図である。 図8Aは本発明の実施の形態に係るMRAMの初期化方法を示す断面図である。 図8Bは本発明の実施の形態に係るMRAMの初期化方法を示す断面図である。 図8Cは本発明の実施の形態に係るMRAMの初期化方法を示す断面図である。 図8Dは本発明の実施の形態に係るMRAMの初期化方法を示す断面図である。 図9は図5の磁気メモリセルに対するデータの書込み原理を示している。 図10は磁気記録層の磁壁位置とピンポテンシャルとの関係を示すグラフである。 図11は書き込み動作での書き込み電流の大きさと時間との関係を示すグラフである。 図12は本実施の形態に係る磁気メモリセルの磁気抵抗素子の変形例を示す斜視図である。 図13Aは図12の磁気メモリセルのデータと磁化状態との関係を示す断面図である。 図13Bは図12の磁気メモリセルのデータと磁化状態との関係を示す断面図である。 図14は本実施の形態に係るMRAMの構成の一例を示すブロック図である。
以下、添付図面を参照して、本発明の実施の形態に係るMRAM及びMRAMの初期化方法を説明する。本実施の形態に係るMRAMは垂直磁気異方性を持つ磁性層を用いた磁壁移動方式のMRAMである。
1.磁気メモリセルの構成
まず、MRAMに用いられる磁気メモリセルの構成について説明する。図5は、本実施の形態に係る磁気メモリセルの磁気抵抗素子の一例を示す斜視図である。磁気抵抗素子1は、磁化記録層10と、磁化記録層10の第1領域11上に設けられたトンネルバリヤ層32(非磁性層)と、トンネルバリヤ層32上に設けられたピン層30(磁化固定層)とを備えている。ここで第1領域11とは、磁化記録層10における領域であって第1端子14a(後述)と第2端子14b(後述)との間の領域を指す。磁化記録層10とピン層30は強磁性体層である。トンネルバリヤ層32は非磁性体層である。トンネルバリヤ層32は、磁化記録層10とピン層30に挟まれている。これら磁化記録層10、トンネルバリヤ層32、及びピン層30によって磁気トンネル接合(MTJ)が形成されている。
ピン層30の磁化の向きは、書込み動作及び読出し動作のいずれによっても変化しない。そのため、ピン層30の磁気異方性は磁化記録層10の磁気異方性よりも大きいことが望ましい。これは、磁化記録層10とピン層30の材料、組成を変えることにより実現される。また、ピン層30のトンネルバリヤ層30とは反対側の面に反強磁性体層36を積層し、磁化をピン止めすることによっても実現される。さらにピン層30を強磁性層34、非磁性層31、強磁性層33からなる積層膜にすることもできる。ここで、非磁性層31としてはRu、Cuなどが用いられる。Ru、Cuなどを介することにより、2つの強磁性層33、34の磁化は互いに反平行になる。2つの強磁性層33、34の磁化をほぼ等しくすれば、ピン層30からの漏洩磁界を抑制することができる。
磁化記録層10は基板面に垂直な方向の異方性を持つ。磁化記録層10は、材料としてFe、Co、Niのうちから選択される少なくとも一つ以上の材料を含むことが望ましい。さらに、垂直磁気異方性を安定化するために、PtやPdを含むことが望ましい。これに加えて、B、C、N、O、Al、Si、P、Ti、V、Cr、Mn、Cu、Zn、Zr、Nb、Mo、Tc、Ru、Rh、Ag、Hf、Ta、W、Re、Os、Ir、Au、Smなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的には、磁化記録層10の材料としてCo、Co−Pt、Co−Pd、Co−Cr、Co−Pt−Cr、Co−Cr−Ta、Co−Cr−B、Co−Cr−Pt−B、Co−Cr−Ta−B、Co−V、Co−Mo、Co−W、Co−Ti、Co−Ru、Co−Rh、Fe−Pt、Fe−Pd、Fe−Co−Pt、Fe−Co−Pd、Sm−Coが例示される。この他、Fe、Co、Niのうちから選択される少なくとも一つの材料を含む層が、異なる層と積層されることにより垂直方向の磁気異方性を発現させることもできる。その場合、具体的には、磁化記録層10としてCo/Pd、Co/Pt、Co/Ni、Fe/Auの積層膜が例示される。ピン層30も磁化記録層10と同様な材料を用い、垂直磁気異方性を持つことが望ましい。トンネルバリヤ層32は、Al膜やMgO膜等の薄い絶縁膜である。磁化記録層10、ピン層30の一部、特にトンネルバリヤ層32と接する部分にCoFeやCoFeBなどTMR効果の大きな材料を用いても良い。
磁化記録層10には、書き込み電流を流すための第1端子14a、第2端子14bが接続されている。後述の初期化動作に依って、磁壁はこれらの第1端子14aと第2端子14bとの間に導入される。その磁壁は書き込み電流に応じて駆動される。これら第1端子14aと第2端子14bとの間には、くびれや段差のようなピンポテンシャルを形成するための人工的な構造が存在しないことに注意されたい。また、トンネルバリヤ層32及びピン層30が積層され、MTJが形成されている部分は磁化記録層10のうち、第1端子14aと第2端子14bとの間の部分を含まなければならない。これは、書込み動作の結果、この間の部分の磁化方向が変化するためである。なお、第1端子14a、第2端子14bは磁化記録層10の上下どちらにあってもよく、ビア形成プロセスや頭出しプロセスなどにより形成される。
磁化記録層10は、第1端子14aの外側の領域(MTJと反対の側へ延長された延長部分)に磁壁導入の初期化動作のための構造(特性変化構造)を有している。図5において、この構造は絶縁層42と強磁性層44から構成されている。これらの層はMTJを形成するトンネルバリヤ層32、強磁性層34と同時に成膜されるものであってもよい。本構造の役割は、後述の初期化方法で説明されるように、磁化記録層10の一部に静磁的あるいは交換磁界的なバイアス磁界を印加し、その磁化の反転特性を変化させることにある。そのため、本構造として、トンネルバリヤ層42を省略したり、トンネルバリヤ層42の変わりに非磁性金属性を設けたりすることもできる。また、本構造として、強磁性層44のかわりに反強磁性層を直接磁化記録層10に隣接させてもよい。
磁化記録層10は、第2端子14bの外側に、領域(MTJと反対の側へ延長された延長部分)を有していることが好ましい。後述されるように、磁壁が第2端子14b近傍まで移動してきたとき、磁気記録層10の第2端子14b側の端部から磁壁が抜けないようにするためである。ただし、その領域に磁壁導入の初期化動作のための構造(特性変化構造)を有する必要はない。それにより、磁気抵抗素子1の構成を簡略化できる。
図6及び図7は、本実施の形態に係る磁気メモリセルの磁気抵抗素子の他の例を示す斜視図である。これらの磁気抵抗素子1a、1bは、図5の磁気抵抗素子1と比較して、初期化のため構造41(特性変化構造)が異なっている。図6の例では、その構造41として、第1端子14aの外側の磁化記録層10の一部に段差が設けられている。段差を形成する下地部分にエッチングで予め孔を空けておけば、その後に磁気記録層10となる膜を形成することで、磁気記録層10に容易に段差を導入できる。その段差により、磁化反転核の生成を促進して、磁化記録層10の磁気特性を変化させている。一方、図7の例では、その構造41として、第1端子14aの外側の磁化記録層10の一部(薄膜部)の表面に段差が設けられている。磁気記録層10の所定の部分をエッチングすることで、磁気記録層10に容易に段差(薄膜部)を導入できる。その段差により、磁化反転核の生成を促進して、磁化記録層10の磁気特性を変化させている。
2.磁化固定領域の初期化
次に、本発明の実施の形態に係るMRAMの初期化方法、すなわち磁壁導入について説明する。図8A〜図8Dは、本発明の実施の形態に係るMRAMの初期化方法を示す断面図である。ここで、ピン層30の保磁力は磁化記録層10の保磁力よりも十分大きく、初期化過程で磁化方向が変化しないと仮定し図示を省略している。また、第1端子14aの外側には図5と同様に絶縁層42を介して強磁性層44が積層されているとする(ただし、絶縁層42は図示を省略している)。各図中における各部分の白抜き矢印は、当該部分の磁化方向を示している。
まず、図8Aに示されるように、最初に−Z方向(第1方向)に大きな磁界を印加すると、磁化記録層10(強磁性層44を含む)の全ての磁化は−Z方向を向く(Step1)。次に、図8Bに示されるように、+Z方向(第2方向)の磁界を徐々に大きくしていくと、磁化記録層10のうち、強磁性層44が積層されていない部分の磁化が反転する(Step2)。これは、磁化記録層10のうち、強磁性層44が積層されている部分は、強磁性44との静磁結合のために、磁化反転し難くなっているためである。このとき、磁化記録層10における強磁性層44が積層されている部分と積層されていない部分との境界には磁壁12が形成される。
ここで、図8Cに示されるように、磁界方向を反転し、−Z方向の磁界を徐々に大きくしていくと、この磁壁12はデピンし、第1端子14aの位置を超え、第2端子14bの位置の方向に移動していく(Step3)。このとき、磁界の大きさはデピン磁界の近傍に設定する必要がある。磁界が過剰に大きい場合、磁壁移動速度が高まり、磁壁が第2端子14bを過ぎて、右端から抜けてしまうからである。磁壁の位置が第1端子14aと第2端子14bとの間にあるかどうかは、この領域に積層されたMTJの信号をモニターすることにより判定する。MTJの信号が変化したと同時に磁界印加をオフにし、磁壁12を第1端子14aと第2端子14bとの間に導入する。さらに、図8Dに示されるように、電流を第2端子14bから第1端子14aに流すことにより磁壁12を第2端子14b近傍まで移動させる(Step4)。最後に電流をオフにすることにより磁壁12は第2端子14b近傍に初期化される。電流オフ時の磁壁12の振舞いについては、後述の書込み動作において詳述される。
以上述べた初期化動作において磁界方向を全て反対方向に設定しても、所望の初期状態が得られることは言うまでもない。
図6や図7に示される磁気抵抗素子1a、1bを用いた場合、第1端子14aの外側に段差、エッチング領域のような初期化の構造41(特性変化構造)が設けられ、その部分の磁化反転核形成が促進される。その場合、図8BのStep2において、低い磁界によりこの構造41の磁化のみが反転し、磁壁12が導入される。従って、Step3において磁壁12を第1端子14aと第2端子14bとの間に導入する際に必要な磁界は+Z方向の磁界になる。
3.書込み動作、及び、読出し動作
次に、磁気メモリセルに対するデータの書き込み原理を説明する。図9は、図5で示された構造を有する磁気メモリセル(磁気抵抗素子1)に対するデータの書込み原理を示している。磁化記録層10の磁化方向は前述の初期化動作により初期化されているとする。磁化記録層10のうち、以下の書き込み動作において、磁化が反転する第1端子14aと第2端子14bの間の領域を磁化反転領域13と呼ぶことにする。
データ書き込みは、スピン注入を利用した磁壁移動方式で行われる。書き込み電流Iは、MTJを貫通する方向ではなく、磁化記録層10内を平面的に流れる。その書き込み電流Iは、上記第1端子14a、第2端子14bから磁化記録層10に供給される。磁化反転領域13の磁化の向きとピン層30の強磁性層34の磁化の向きとが平行である状態が、データ“0”に対応付けられている。データ“0”状態において、磁化反転領域13の磁化の向きは−Z方向であり、磁壁12は第2端子14bの近傍に存在する。一方、磁化反転領域13の磁化の向きとピン層30の強磁性層34の磁化の向きとが反平行である状態が、データ“1”に対応付けられている。データ“1”状態において、磁化反転領域13の磁化の向きは+Z方向であり、磁壁12は第1端子14aの近傍に存在する。
データ“1”の書き込み動作時、第1書き込み電流Iw1が、第1端子14aから磁化反転領域13を通って第2端子14bに流れる。この場合、磁化反転領域13には、磁化記録層10の+Z方向の磁化を持つ部分からスピン電子が注入される。注入された電子のスピンは、第2端子14bの近傍に存在する磁壁12を第1端子14aの方向に駆動する。その結果、磁化反転領域13の磁化の向きは、+Z方向へスイッチする。つまり、スピントランスファー効果により、磁化反転領域13の磁化が反転し、その磁化の向きが+Z方向に変わる。第1端子14aの外側(図9では左側)にも磁気記録層10の延長部分は存在しているが、第1書き込み電流Iw1は第1端子14aの外側のその延長部分には流れない。そのため、磁壁12が第1端子14aを超えて駆動されることはない。
ここで、人工的なピンポテンシャルが形成されていないにもかかわらず、第1書き込み電流Iw1をオフにした後、磁壁12が第1端子14aの付近に留まる理由は以下のように説明される。ただし、図10は、磁気記録層10の磁壁位置とピンポテンシャルとの関係を示すグラフである。図11は、書き込み動作における書き込み電流の大きさと時間との関係を示すグラフである。磁化記録層10においては、パターニング時の端面のラフネス、格子欠陥の分布、結晶粒間の境界などにより、図10に示されるようなランダムなポテンシャルが存在している。このポテンシャルの大きさは磁化記録層10の幅の微細化により相対的に増加するため、このポテンシャルは磁壁12をピンニングするサイトとして機能する。また、第1書き込み電流Iw1をオフした後に磁壁12を第1端子14a付近のランダムなポテンシャルに安定して落ち着かせるためには、図11に示されるように、書込み電流パルスの立ち下がり時間を立ち上がり時間より長くすることが有効である。これは電流駆動による磁壁12の運動が書き込み電流の時間変化に依存しているためである。すなわち、立ち下がり時間を長くすることは電流駆動のエネルギーが散逸する割合を高め、磁壁12の運動を収束し易くさせる効果がある。
一方、データ“0”の書き込み動作時、第2書き込み電流Iw2が、第2端子14bから磁化反転領域13を通って第1端子14aに流れる。この場合、磁化反転領域13には、磁気記録層10の−Z方向の磁化を持つ部分からスピン電子が注入される。注入された電子のスピンは、第1端子14aの近傍に存在する磁壁12を第2端子14bの方向に駆動する。その結果、磁化反転領域13の磁化の向きは、−Z方向へスイッチする。つまり、スピントランスファー効果により、磁化反転領域13の磁化が反転し、その磁化の向きが−Z方向に変わる。第2端子14bの外側(図9では右側)にも磁気記録層10の延長部分は存在しているが、第2書き込み電流Iw2は第2端子14bの外側のその延長部分には流れない。そのため、磁壁12が第2端子14bを超えて駆動されることはない。このように、磁化記録層10内を平面的に流れる書き込み電流Iw1,Iw2によって、磁化反転領域13の磁化の方向がスイッチする。
なお、データの読み出しに関しては、次の通りである。データ読み出し動作時、読み出し電流は、ピン層30と磁化反転領域13との間を流れるように供給される。例えば、読み出し電流は、第1端子14a、第2端子14bのいずれかから、磁化反転領域13及びトンネルバリヤ層32を経由して、ピン層30の強磁性層34へ流れる。あるいは、読み出し電流は、強磁性層34から、トンネルバリヤ層32及び磁化反転領域13を経由して、第1端子14a、第2端子14bのいずれかへ流れる。その読み出し電流あるいは読み出し電位に基づいて、磁気抵抗素子1の抵抗値が検出され、磁化反転領域13の磁化の向きがセンスされる。
本発明において、第1端子14aの外側には磁壁12を初期化するための絶縁層42と強磁性層44が形成されていた。しかしながら、書込み動作、及び、読出し動作において、これらの層には電流が流れない。すなわち、初期化動作のために設けられた構成は本発明の書き込み読出し動作に影響を与えない。
4.変形例
図12は、本実施の形態に係る磁気メモリセルの磁気抵抗素子の変形例を示す斜視図である。本変形例においては、磁気抵抗素子1dは、ピン層30及びトンネルバリヤ層32と磁化記録層10との間に、分離金属層38、センサー層39を有している。加えて、このセンサー層39から上の積層膜は磁化記録層10からY方向にオフセットした位置に配置されている。また、本変形例においては、センサー層39及びピン層30として、いずれも垂直磁気異方性ではなく面内磁気異方性を有する磁性材料が用いられている。
図13A及び図13Bは、図12で示された構造を有する磁気メモリセル(磁気抵抗素子1d)のデータと磁化状態との関係を示す断面図である。図13Aはデータ“0”の状態、図13Bはデータ“1”の状態をそれぞれ示している。この磁気抵抗素子1dは、磁化記録層10からの漏洩磁界がセンサー層39の磁化を回転させることにより、磁化記録層10の磁化方向をセンサー層39、トンネルバリヤ層32、及び、ピン層30からなる面内MTJ膜で間接的に読み出すことを特徴とする。本変形例における初期化方法、書込み方法、読出し方法は図9と同様である。
5.MRAMの構成
図14は、本実施の形態に係るMRAMの構成の一例を示すブロック図である。図14において、MRAM60は、複数の磁気メモリセル71がマトリックス状に配置されたメモリセルアレイ61を有している。このメモリセルアレイ61は、データの記録に用いられる磁気メモリセル71と共に、データ読み出しの際に参照されるリファレンスセル71rを含んでいる。リファレンスセル71rの構造は、磁気メモリセル71と同じである。
各磁気メモリセル71は、例えば図5に示された磁気抵抗素子1に加え、選択トランジスタM1、M2を有している。選択トランジスタM1のソース/ドレインの一方は、磁気記録層10の第1端子14aに接続され、他方は第1ビット線BL1に接続されている。選択トランジスタM2のソース/ドレインの一方は、磁気記録層10の第2端子14bに接続され、他方は第2ビット線BL2に接続されている。選択トランジスタM1、M2のゲートはワード線WLに接続されている。磁気抵抗素子1のピン層30は、配線を介して図のようにグランド線、及び、初期化用電圧に接続されている。
ワード線WLは、Xセレクタ62に接続されている。Xセレクタ62は、データの書き込み・読み出しにおいて、磁気メモリセル71のうちから選択される対象メモリセル71sにつながるワード線WLを選択ワード線WLsとして選択する。第1ビット線BL1はY側電流終端回路64に接続されている。第2ビット線BL2はYセレクタ63に接続されている。Yセレクタ63は、対象メモリセル71sにつながる第2ビット線BL2を選択第2ビット線BL2sとして選択する。Y側電流終端回路64は、対象メモリセル71sにつながる第1ビット線BL1を選択第1ビット線BL1sとして選択する。
Y側電流源回路65は、データ書き込み時、選択第2ビット線BL2sに対し、所定の書き込み電流(Iw1,Iw2)の供給又は引き込みを行う。Y側電源回路66は、データ書き込み時、Y側電流終端回路64に所定の電圧を供給する。その結果、書き込み電流(Iw1,Iw2)は、Yセレクタ63へ流れ込む、あるいは、Yセレクタ63から流れ出す。これらXセレクタ62、Yセレクタ63、Y側電流終端回路64、Y側電流源回路65、及びY側電源回路66は、磁気メモリセル1に書き込み電流Iw1,Iw2を供給するための「書き込み電流供給回路」を構成している。
データ読み出し時、第1ビット線BL1は“Open”に設定される。読み出し電流負荷回路67は、選択第2ビット線BL2sに所定の読み出し電流を流す。また、読み出し電流負荷回路67は、リファレンスセル71rにつながるリファレンス第2ビット線BL2rに所定の電流を流す。センスアンプ68は、リファレンス第2ビット線BL2rの電位と選択第2ビット線BL2sの電位の差に基づいて、対象メモリセル71sからデータを読み出し、そのデータを出力する。
以上のように、本発明では、磁気記録層10の一方の延長部分に特性変化構造を有している。このとき、として非磁性層42及び強磁性層44を用いる場合、追加行程を導入することなく、トンネルバリヤ層32及びピン層30と同時に極めて容易に非磁性層42及び強磁性層44を形成することが出来る。また、段差のある構造41を用いる場合、下地部分又は磁気記録層10の所定の場所を一部エッチングするだけで、極めて容易に構造41を形成することが出来る。それにより、微細化により磁化記録層10の幅が狭い場合に製作が困難なくびれや、コスト増の追加プロセスが必要な段差のようなピンポテンシャルを形成するための人工的な構造を形成する必要はなくなる。すなわち、素子の微小化に適応し、かつ、工程数が少ない構造を有するMRAMを提供することが出来る。
また、本発明の特性変化構造を導入することで、図8A〜図8Dに示すように磁気ランダムアクセスメモリの初期化を極めて容易に行うことができる。すなわち、本発明のMRAMの構造に磁壁を導入し初期化するMRAMの初期化方法を提供することが可能となる。
以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
この出願は、2008年7月10日に出願された特許出願番号2008−180306号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (14)

  1. 垂直磁気異方性を有し、強磁性層である磁化記録層と、
    前記磁化記録層における第1領域の一方の端に接続された第1端子と、
    前記第1領域の他方の端に接続された第2端子と、
    前記第1領域上に設けられた非磁性層と、
    前記非磁性層上であって前記第1領域と反対側に設けられた磁化固定層と
    を具備し、
    前記磁化記録層は、
    前記磁化記録層における前記第1端子の外側である第1延長部分と、
    前記第1延長部分に設けられ、磁壁導入の初期動作のための構造と
    を備える
    磁気メモリセル。
  2. 請求項1に記載の磁気メモリセルにおいて、
    前記磁化記録層は、前記磁化記録層における前記第2端子の外側である第2延長部分を更に備える
    磁気メモリセル。
  3. 請求項1又は2に記載の磁気メモリセルにおいて、
    記磁壁導入の初期動作のための構造は、前記磁化記録層に絶縁層を介して接続した強磁性層を含む
    磁気メモリセル。
  4. 請求項1又は2に記載の磁気メモリセルにおいて、
    記磁壁導入の初期動作のための構造は、前記磁化記録層に直接的に接続した強磁性層を含む
    磁気メモリセル。
  5. 請求項1又は2に記載の磁気メモリセルにおいて、
    記磁壁導入の初期動作のための構造は、前記磁化記録層に直接的に接続した反強磁性層を含む
    磁気メモリセル。
  6. 請求項1又は2に記載の磁気メモリセルにおいて、
    記磁壁導入の初期動作のための構造は、前記磁化記録層に設けられた段差を有する
    磁気メモリセル。
  7. 請求項1又は2に記載の磁気メモリセルにおいて、
    記磁壁導入の初期動作のための構造は、前記磁化記録層に設けられたエッチングされた薄層部を含む
    磁気メモリセル。
  8. 請求項1乃至7のいずれか一項に記載の磁気メモリセルにおいて、
    前記非磁性層及び前記磁化固定層は、前記第1領域にオーバーラップして積層されている
    磁気メモリセル。
  9. 請求項1乃至7のいずれか一項に記載の磁気メモリセルにおいて、
    前記磁化記録層と前記非磁性層との間に設けられ、強磁性層であるセンス層を更に具備し、
    前記センス層、前記非磁性層及び前記磁化固定層は、前記第1領域に部分的にオーバーラップして積層されている
    磁気メモリセル。
  10. 請求項9に記載の磁気メモリセルにおいて、
    前記センス層及び前記磁化固定層は、面内磁気異方性を有する
    磁気メモリセル。
  11. 行列上に配列され、請求項1乃至10のいずれか一項に記載の複数の磁気メモリセルと、
    前記複数の磁気メモリセルの書込み動作時に書き込み電流を供給する書き込み電流供給回路と
    を具備する
    磁気ランダムアクセスメモリ。
  12. 行列上に配列された複数の磁気メモリセルと、
    前記複数の磁気メモリセルの書込み動作時に書き込み電流を供給する書き込み電流供給回路と
    を具備し、
    前記複数の磁気メモリセルの各々は、
    垂直磁気異方性を有し、強磁性層である磁化記録層と、
    前記磁化記録層における第1領域の一方の端に接続された第1端子と、
    前記第1領域の他方の端に接続された第2端子と、
    前記第1領域上に設けられた非磁性層と、
    前記非磁性層上であって前記第1領域と反対側に設けられた磁化固定層と、
    を備え、
    前記磁化記録層は、
    前記磁化記録層における前記第1端子の外側である第1延長部分と、
    前記第1延長部分に設けられ、磁壁導入の初期動作のための構造と
    を含む磁気ランダムアクセスメモリに対して、
    第1方向に磁界を印加し、前記磁化記録層の全ての磁化を前記第1方向に向けるステップと、
    前記第1方向とは逆の第2方向に磁界を印加して前記磁化記録層のうち、前記磁壁導入の初期動作のための構造が設けられていない領域の磁化を前記第2方向に向け、磁壁を発生させるステップと、
    前記第1方向に磁界を印加し、前記磁壁を前記第1領域内に導入させるステップと、
    前記第1端子と前記第2端子との間に電流を流すことにより前記磁壁を前記第2端子の近傍に駆動するステップと
    を実行する
    磁気ランダムアクセスメモリの初期化方法。
  13. 行列上に配列された複数の磁気メモリセルと、
    前記複数の磁気メモリセルの書込み動作時に書き込み電流を供給する書き込み電流供給回路と
    を具備し、
    前記複数の磁気メモリセルの各々は、
    垂直磁気異方性を有し、強磁性層である磁化記録層と、
    前記磁化記録層における第1領域の一方の端に接続された第1端子と、
    前記第1領域の他方の端に接続された第2端子と、
    前記第1領域上に設けられた非磁性層と、
    前記非磁性層上であって前記第1領域と反対側に設けられた磁化固定層と
    を備え、
    前記磁化記録層は、
    前記磁化記録層における前記第1端子の外側である第1延長部分と、
    前記第1延長部分に設けられ、磁壁導入の初期動作のための構造と
    を含む磁気ランダムアクセスメモリに対して、
    第1方向に磁界を印加し、前記磁気記録層の全ての磁化を前記第1方向に向けるステップと、
    前記第1方向とは逆の第2方向に磁界を印加して前記磁化記録層のうち、前記磁壁導入の初期動作のための構造が設けられている領域の磁化を前記第2方向に向け、磁壁を発生させるステップと、
    前記第2方向に磁界を印加し、前記磁壁を前記第1領域内に導入させるステップと、
    前記第1端子と前記第2端子との間に電流を流すことにより前記磁壁を前記第2端子の近傍に駆動するステップと
    を実行する
    磁気ランダムアクセスメモリの初期化方法。
  14. 行列上に配列された複数の磁気メモリセルと、
    前記複数の磁気メモリセルの書込み動作時に書き込み電流を供給する書き込み電流供給回路と
    を具備し、
    前記複数の磁気メモリセルの各々は、
    垂直磁気異方性を有し、強磁性層である磁化記録層と、
    前記磁化記録層における第1領域の一方の端に接続された第1端子と、
    前記第1領域の他方の端に接続された第2端子と、
    前記第1領域上に設けられた非磁性層と、
    前記非磁性層上であって前記第1領域と反対側に設けられた磁化固定層と
    を備え、
    前記磁化記録層は、
    前記磁化記録層における前記第1端子の外側である第1延長部分と、
    前記第1延長部分に設けられ、磁壁導入の初期動作のための構造と
    を含む磁気ランダムアクセスメモリに対して、
    書込み電流パルスを第1時間で立ち上げるステップと、
    前記書き込み電流パルスを前記第1時間より長い第2時間で立ち下げるステップと
    を実行する
    磁気ランダムアクセスメモリの書き込み方法。
JP2010519730A 2008-07-10 2009-06-26 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法 Active JP5488465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010519730A JP5488465B2 (ja) 2008-07-10 2009-06-26 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008180306 2008-07-10
JP2008180306 2008-07-10
JP2010519730A JP5488465B2 (ja) 2008-07-10 2009-06-26 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法
PCT/JP2009/061679 WO2010004881A1 (ja) 2008-07-10 2009-06-26 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法

Publications (2)

Publication Number Publication Date
JPWO2010004881A1 JPWO2010004881A1 (ja) 2012-01-05
JP5488465B2 true JP5488465B2 (ja) 2014-05-14

Family

ID=41507000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010519730A Active JP5488465B2 (ja) 2008-07-10 2009-06-26 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法

Country Status (3)

Country Link
US (1) US8363461B2 (ja)
JP (1) JP5488465B2 (ja)
WO (1) WO2010004881A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610617B2 (en) 2020-09-07 2023-03-21 Kioxia Corporation Magnetic memory

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010087389A1 (ja) * 2009-01-30 2010-08-05 日本電気株式会社 磁気メモリ素子、磁気メモリ
FR2963153B1 (fr) * 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
FR2963152B1 (fr) * 2010-07-26 2013-03-29 Centre Nat Rech Scient Element de memoire magnetique
US8648401B2 (en) 2010-09-17 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Domain wall assisted spin torque transfer magnetresistive random access memory structure
JP5383882B1 (ja) * 2012-09-26 2014-01-08 株式会社東芝 不揮発性記憶装置
US8923039B2 (en) 2012-11-06 2014-12-30 International Business Machines Corporation Multiple bit nonvolatile memory based on current induced domain wall motion in a nanowire magnetic tunnel junction
JP6104774B2 (ja) * 2013-09-19 2017-03-29 株式会社東芝 磁壁移動型メモリおよびその書き込み方法
JP6285678B2 (ja) * 2013-09-30 2018-02-28 日本放送協会 空間光変調器
JP2019054165A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 磁気記憶装置
JP7056234B2 (ja) * 2018-02-28 2022-04-19 Tdk株式会社 着磁構造体、磁壁移動型磁気記録素子及び磁気メモリ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150303A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2006073960A (ja) * 2004-09-06 2006-03-16 Yamaha Motor Co Ltd 部品認識装置及び表面実装機並びに部品試験装置
JP2007103663A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器
WO2007119748A1 (ja) * 2006-04-11 2007-10-25 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
WO2008047536A1 (fr) * 2006-10-16 2008-04-24 Nec Corporation Cellule mémoire magnétique et mémoire vive magnétique
WO2009093387A1 (ja) * 2008-01-25 2009-07-30 Nec Corporation 磁気ランダムアクセスメモリ及びその初期化方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP2005093488A (ja) 2003-09-12 2005-04-07 Sony Corp 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
JP4413603B2 (ja) 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
KR101122496B1 (ko) 2004-01-15 2012-03-15 고쿠리츠다이가쿠호진 도호쿠다이가쿠 전류 주입 자벽 이동 소자
JP2006073930A (ja) 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP4932275B2 (ja) 2005-02-23 2012-05-16 株式会社日立製作所 磁気抵抗効果素子
JP2006287081A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2006303159A (ja) * 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
KR100745767B1 (ko) 2006-07-25 2007-08-02 삼성전자주식회사 자구벽 이동을 이용한 반도체 장치
JP4969981B2 (ja) * 2006-10-03 2012-07-04 株式会社東芝 磁気記憶装置
JP2009081315A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US8159872B2 (en) * 2008-02-19 2012-04-17 Nec Corporation Magnetic random access memory
JP4599425B2 (ja) * 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150303A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2006073960A (ja) * 2004-09-06 2006-03-16 Yamaha Motor Co Ltd 部品認識装置及び表面実装機並びに部品試験装置
JP2007103663A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器
WO2007119748A1 (ja) * 2006-04-11 2007-10-25 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
WO2008047536A1 (fr) * 2006-10-16 2008-04-24 Nec Corporation Cellule mémoire magnétique et mémoire vive magnétique
WO2009093387A1 (ja) * 2008-01-25 2009-07-30 Nec Corporation 磁気ランダムアクセスメモリ及びその初期化方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610617B2 (en) 2020-09-07 2023-03-21 Kioxia Corporation Magnetic memory

Also Published As

Publication number Publication date
WO2010004881A1 (ja) 2010-01-14
US20110157967A1 (en) 2011-06-30
JPWO2010004881A1 (ja) 2012-01-05
US8363461B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
JP5488465B2 (ja) 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法
JP5338666B2 (ja) 磁壁ランダムアクセスメモリ
JP5366014B2 (ja) 磁気ランダムアクセスメモリ及びその初期化方法
JP5545213B2 (ja) 磁気ランダムアクセスメモリ及びその初期化方法
JP5459227B2 (ja) 磁気メモリ素子及び磁気ランダムアクセスメモリ
JP5299735B2 (ja) 磁壁ランダムアクセスメモリ
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
JP5505312B2 (ja) 磁気メモリ素子及び磁気ランダムアクセスメモリ
JP5257831B2 (ja) 磁気ランダムアクセスメモリ、及びその初期化方法
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
US20110163402A1 (en) Magnetic memory and method of manufacturing the same
JP5370907B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5472820B2 (ja) 磁気抵抗素子、mram及び磁気抵抗素子の初期化方法
JPWO2007119446A1 (ja) Mram、及びmramのデータ読み書き方法
JP5360600B2 (ja) 磁気ランダムアクセスメモリ、及び、磁気ランダムアクセスメモリの初期化方法
JP5278769B2 (ja) 磁気記録装置及び磁化固定方法
WO2011037143A1 (ja) 磁気メモリ
JP5356377B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
JP5472821B2 (ja) 磁気抵抗素子の初期化方法、及び磁気抵抗素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R150 Certificate of patent or registration of utility model

Ref document number: 5488465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150