JP2011066398A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP2011066398A JP2011066398A JP2010179182A JP2010179182A JP2011066398A JP 2011066398 A JP2011066398 A JP 2011066398A JP 2010179182 A JP2010179182 A JP 2010179182A JP 2010179182 A JP2010179182 A JP 2010179182A JP 2011066398 A JP2011066398 A JP 2011066398A
- Authority
- JP
- Japan
- Prior art keywords
- gan
- based semiconductor
- layer
- semiconductor layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】異種基板上に高品質半導体結晶からなる島状のGaN系半導体層を基板の湾曲を抑えて成長させることができ、しかもGaN系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる半導体素子およびその製造方法を提供する。
【解決手段】半導体素子は、GaN系半導体と異なる物質からなる基板11と、基板11上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口12aを有する成長マスク12と、成長マスク12を用いて基板11上に(0001)面方位に成長された一つまたは複数の島状のGaN系半導体層13とを有する。成長マスク12のストライプ状の開口12aはGaN系半導体層13の〈1−100〉方向に平行な方向に延在している。
【選択図】図1
【解決手段】半導体素子は、GaN系半導体と異なる物質からなる基板11と、基板11上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口12aを有する成長マスク12と、成長マスク12を用いて基板11上に(0001)面方位に成長された一つまたは複数の島状のGaN系半導体層13とを有する。成長マスク12のストライプ状の開口12aはGaN系半導体層13の〈1−100〉方向に平行な方向に延在している。
【選択図】図1
Description
この発明は、半導体素子およびその製造方法に関し、特に、窒化ガリウム(GaN)系半導体を用いた半導体素子に適用して好適なものである。
低価格な異種基板の上に、付加価値の高い半導体が高品質で得られれば産業上の価値は非常に高いことから、その実現のために古くから研究開発が行われてきている。特に、シリコン(Si)基板上のガリウムヒ素(GaAs)系半導体薄膜成長やサファイア基板上のGaN系半導体薄膜成長においては、所謂バッファ層技術を用いて比較的良好な半導体薄膜が得られ、すでに実用化されている。しかしながら、従来のバッファ層技術では、成長された半導体薄膜には欠陥や貫通転位が非常に多く存在するため、発光ダイオード(LED)など限られたデバイスへの適用に止まっている。
この状況に新しいブレークスルーをもたらした技術が選択成長(Selective Area Growth 、SAG)技術である。例えば、A.Usuiらは、サファイア基板上に公知のバッファ層技術を適用してGaN層を成長させた基板をベース基板として、その上に成長マスクとして二酸化シリコン(SiO2 )からなる絶縁膜をストライプ状に配置し、この絶縁膜のない部分(ウインドウ)にGaN層を選択的に成長させ、引き続いてGaN層を絶縁膜上に横方向成長させることによりGaN層中の貫通転位を劇的に減少させた(非特許文献1)。この技術は、Si基板上のGaAs成長においてすでに1982年に試みられている(非特許文献2)。この手法は、絶縁膜によって下地層からの貫通転位の伝播を遮断し、この絶縁膜上へのGaN層の横方向成長によって貫通転位を劇的に減少させることを目的としているので、横方向成長を強調するため、この手法をELO(Epitaxial Lateral Overgrowth)と呼称することが多い。
また、中間層として薄いAlGaN層を積層したSi基板上のGaNの選択成長は1988年に Y.Kawaguchiらによってすでに報告されているが、これによると基本的にELOが可能であり、GaNの結晶方位と下地Si基板との方位関係が与えられている(非特許文献3)。
さて、GaN系半導体をELO法により成長させる場合に用いる成長マスクは、一般的に、幅が3〜10μmのストライプ状のマスク部と幅がマスク部と同程度のストライプ状のウインドウとにより構成されている。この場合、ウインドウから成長マスク上に横方向成長したGaN層が隣のウインドウから横方向成長したGaN層と突き当たって合体し、成長マスクを覆い、一体のGaN層を形成する。こうして得られるGaN層は、ウインドウ領域では底面からの貫通転位の成長により、また、合体した部分は格子不整合による転位が多いので、これらの部分は素子の活性領域として使用できず、ストライプ上の限られた領域にストライプ形状の活性領域を形成せざるを得ない。この方法は、狭ストライプの半導体レーザの製造に応用する試みがなされているが、実用化には至っていない。
A.Usui,H.Sunakawa,A.Sasaki,and A.Yamaguchi:Jpn.J.Appl.Phys.,36,L899(1997)
B-Y.Ysauer et.al.:Appl.Phys.Lett.,41,347(1982)
Y.Kawaguchi et.al.,Jpn.J.Appl.Phys.,37(1998)p.L966
一般に、ベース基板と半導体層とは物質が異なるので、熱膨張係数が互いに異なり、半導体層の成長後に基板温度を室温に復帰させたときに上部の半導体層に圧縮または引っ張り応力が生じ、基板全体が大きく湾曲する。例えば、サファイア基板上にGaN層をELO法により成長させる場合は基板は上に凸となる。逆に、Si基板やシリコンカーバイド(SiC)基板などの上にGaN層をELO法により成長させる場合は基板は下に凸となる。この基板の湾曲は半導体層が厚くなれば非常に顕著となり、甚だしい場合には半導体層にクラック(ひび割れ)が入ってしまう。また、基板の湾曲は、半導体層にクラックが入らないまでも、素子を形成するためのリソグラフィー工程を著しく困難にしてしまう。また、GaN層のうち貫通転位の少ない絶縁膜上の部分は、従来技術では数μm程度の狭い領域に限られているため、半導体レーザなどの数μm幅のストライプ素子しか製造することができなかった。
この発明は、従来技術が有する上記の課題を一挙に解決することを目的とする。
すなわち、この発明が解決しようとする課題は、異種基板上に高品質半導体結晶からなる島状のGaN系半導体層を基板の湾曲を抑えて成長させることができ、しかもGaN系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる半導体素子およびその製造方法を提供することである。
すなわち、この発明が解決しようとする課題は、異種基板上に高品質半導体結晶からなる島状のGaN系半導体層を基板の湾曲を抑えて成長させることができ、しかもGaN系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる半導体素子およびその製造方法を提供することである。
上記課題を解決するために、この発明は、
GaN系半導体と異なる物質からなる基板と、
上記基板上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口を有する成長マスクと、
上記成長マスクを用いて上記基板上に(0001)面方位に成長された一つまたは複数の島状のGaN系半導体層とを有し、
上記成長マスクの上記ストライプ状の開口は上記GaN系半導体層の〈1−100〉方向に平行な方向に延在していることを特徴とする半導体素子である。
GaN系半導体と異なる物質からなる基板と、
上記基板上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口を有する成長マスクと、
上記成長マスクを用いて上記基板上に(0001)面方位に成長された一つまたは複数の島状のGaN系半導体層とを有し、
上記成長マスクの上記ストライプ状の開口は上記GaN系半導体層の〈1−100〉方向に平行な方向に延在していることを特徴とする半導体素子である。
この半導体素子において、成長マスクはGaN系半導体と異なる物質からなる基板上に直接、すなわち直接接して設けられ、あるいは、GaN系半導体からなる中間層などを介して間接的に設けられる。GaN系半導体と異なる物質からなる基板の例を挙げると、サファイア基板やSi基板などであるが、これらに限定されるものではなく、GaN系半導体層を(0001)面方位に成長させることができる限り、どのような基板であってもよい。この半導体素子においては、典型的には、島状のGaN系半導体層の側面は(1−10α)面(αは任意の整数)、(11−2β)面(βは任意の整数)もしくはこれらと結晶学的に等価な面により形成され、あるいは、島状のGaN系半導体層の側面は(1−10α)面(αは任意の整数)を含む。成長マスクは、例えばSiO2 膜やSiN膜などの絶縁膜により形成される。成長マスクは、好適な一つの例では、GaN系半導体層の〈11−20〉方向に平行な第1の方向およびGaN系半導体層の〈1−100〉方向に平行な第2の方向にそれぞれ第1の周期および第2の周期で周期的に配列され、第2の方向に延在する複数のストライプ状の開口と、第1の方向の互いに隣接する一対のストライプ状の開口の間の領域の二等分線上に、第2の方向の互いに隣接する一対のストライプ状の開口の互いに対向する末端部とそれぞれ所定距離重なり合うように設けられた補助的なストライプ状の開口とを有する。必要に応じて、補助的なストライプ状の開口を設けなくてもよい。成長マスクは、他の好適な一つの例では、GaN系半導体層の〈11−20〉方向に平行な第1の方向に周期的に配列され、GaN系半導体層の〈1−100〉方向に平行な第2の方向に延在する複数のストライプ状の開口と、第1の方向に上記ストライプ状の開口と同じ周期でかつ上記ストライプ状の開口に対して半周期ずれて周期的に配列され、第2の方向の上記ストライプ状の開口の末端部と所定距離重なり合うように第2の方向に延在する複数のストライプ状の開口とを有する。GaN系半導体層は半導体素子に応じて適宜構成されるが、一般的には、n型層、アンドープ層およびp型層のうちの少なくとも一つを含む2層以上の層で構成される。GaN系半導体層を構成する層は、具体的には、例えば、GaN層、AlGaN層、AlGaInN層、InGaN層などである。半導体素子が複数のGaN系半導体層を有する場合、互いに隣接する島状のGaN系半導体層同士の間隔は一般的には30μm以下、好適には10μm以下であるが、これに限定されるものではない。この半導体素子においては、この半導体素子の種類に応じた数の電極が所定の部位に設けられる。この半導体素子は、例えば、ショットキーダイオード、発光ダイオード、半導体レーザ、フォトダイオード、トランジスタなどであるが、これらに限定されるものではない。
また、この発明は、
GaN系半導体と異なる物質からなる基板上に直接または間接的に複数のストライプ状の開口を有する成長マスクを形成する工程と、
上記成長マスクを用いて上記基板上に複数の島状のGaN系半導体層を(0001)面方位に、かつ上記GaN系半導体層の〈1−100〉方向が上記成長マスクの上記ストライプ状の開口に平行な方向に延在するように成長させる工程とを有する半導体素子の製造方法である。
GaN系半導体と異なる物質からなる基板上に直接または間接的に複数のストライプ状の開口を有する成長マスクを形成する工程と、
上記成長マスクを用いて上記基板上に複数の島状のGaN系半導体層を(0001)面方位に、かつ上記GaN系半導体層の〈1−100〉方向が上記成長マスクの上記ストライプ状の開口に平行な方向に延在するように成長させる工程とを有する半導体素子の製造方法である。
上記の半導体素子の製造方法の発明においては、その性質に反しない限り、上記の半導体素子の発明に関連して説明したことが成立する。
上記の半導体素子の製造方法は、基板上にGaN系半導体層を成長させた後、このGaN系半導体層の上面側に第1の支持基板を接着し、この第1の支持基板およびGaN系半導体層を上記基板から剥離する工程をさらに有することもあり、加えて、第1の支持基板およびGaN系半導体層を上記基板から剥離した後、GaN系半導体層の露出した面に一つまたは複数の電極を形成する工程をさらに有することもある。上記の半導体素子の製造方法は、必要に応じて、基板上にGaN系半導体層を成長させた後、このGaN系半導体層の上面側に第1の支持基板を接着する前に、このGaN系半導体層の上面に一つまたは複数の電極を形成する工程、あるいは、成長マスクの少なくとも一部、好適にはほぼ全部、最も好適には全部を除去する工程、あるいは、それらの両工程をさらに有する。また、必要に応じて、GaN系半導体層と接着される側の第1の支持基板の主面に導体薄膜または導体線路が形成される。上記の半導体素子の製造方法は、必要に応じて、第1の支持基板およびGaN系半導体層を上記基板から剥離した後、このGaN系半導体層の露出した面側に第2の支持基板を接着する工程をさらに有することもある。第1の支持基板および第2の支持基板は、元素半導体、化合物半導体、金属、合金、窒化物系セラミックス、酸化物系セラミックス、ダイヤモンド、カーボン、プラスチックなどからなり、これらの材料からなる単層構造のものであっても多層構造のものであってもよい。第1の支持基板および第2の支持基板の接着には、はんだなどの接着用金属や有機系の接着剤などを用いることができ、必要に応じて選ばれる。
この発明によれば、成長マスクのストライプ状の開口から成長マスク上に横方向成長する島状のGaN系半導体層の結晶性は極めて高く、高品質半導体結晶からなるGaN系半導体層を得ることができる。また、複数の島状のGaN系半導体層を成長させる場合、それらは互いに分離した状態で、すなわち孤立して形成されるため、各GaN系半導体層に発生する引っ張り応力または圧縮応力はこのGaN系半導体層内だけに限定され、他のGaN系半導体層にはこれらの引っ張り応力または圧縮応力の影響が及ばない。また、成長マスクとGaN系半導体層とは化学結合していないので、GaN系半導体層内の応力は、成長マスクとGaN系半導体層との界面で起きる滑りによって緩和することができる。また、島状のGaN系半導体層同士の間に間隙が存在することにより、複数の島状のGaN系半導体層が成長した基板全体として柔軟性があり、外力が加わったときに容易に変形し、撓むことができる。従って、基板に反り、湾曲、変形などが僅かに存在していても、小さな外力によってそれらを容易に矯正することが可能であり、真空チャッキングによる基板のハンドリングなどが可能となり、半導体素子の製造プロセスを容易に実行することができる。以上により、高品質半導体結晶からなる島状のGaN系半導体層を基板の湾曲を抑えて成長させることができ、しかもGaN系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる。
以下、発明を実施するための形態(以下、実施の形態と言う。)について説明する。
第1の実施の形態
第1の実施の形態によるGaN系半導体素子およびその製造方法について説明する。
この第1の実施の形態においては、図1Aに示すように、まず、ベース基板11上に、複数のストライプ状の開口(以下、ストライプウインドウと言う)12aおよび、必要に応じてこれに加えて後述の複数の補助的なストライプ状の開口(以下、補助ストライプウインドウと言う)を有する成長マスク12を形成する。ベース基板11としては、GaN系半導体と異なる物質からなる基板、例えばC面サファイア基板や(111)面方位のSi基板などの上に例えばGaN層などのGaN系半導体層を(0001)面方位に成長させたものを用いてもよいし、C面サファイア基板をそのまま用いてもよい。C面サファイア基板や(111)面方位のSi基板などの上に成長させるGaN層などのGaN系半導体層の厚さは例えば1〜2μmとするが、これに限定されるものではない。成長マスク12は、例えば、ベース基板11上に例えばプラズマ化学気相成長(CVD)法などにより絶縁膜、例えばSiO2 膜を形成した後、このSiO2 膜を所定のフォトマスクを用いたフォトリソグラフィーおよびエッチングによりパターニングすることにより形成することができる。このSiO2 膜の厚さは例えば0.3μmとするが、これに限定されるものではない。この成長マスク12のストライプウインドウ12aおよび補助ストライプウインドウの形状、配置などについては後述する。
第1の実施の形態
第1の実施の形態によるGaN系半導体素子およびその製造方法について説明する。
この第1の実施の形態においては、図1Aに示すように、まず、ベース基板11上に、複数のストライプ状の開口(以下、ストライプウインドウと言う)12aおよび、必要に応じてこれに加えて後述の複数の補助的なストライプ状の開口(以下、補助ストライプウインドウと言う)を有する成長マスク12を形成する。ベース基板11としては、GaN系半導体と異なる物質からなる基板、例えばC面サファイア基板や(111)面方位のSi基板などの上に例えばGaN層などのGaN系半導体層を(0001)面方位に成長させたものを用いてもよいし、C面サファイア基板をそのまま用いてもよい。C面サファイア基板や(111)面方位のSi基板などの上に成長させるGaN層などのGaN系半導体層の厚さは例えば1〜2μmとするが、これに限定されるものではない。成長マスク12は、例えば、ベース基板11上に例えばプラズマ化学気相成長(CVD)法などにより絶縁膜、例えばSiO2 膜を形成した後、このSiO2 膜を所定のフォトマスクを用いたフォトリソグラフィーおよびエッチングによりパターニングすることにより形成することができる。このSiO2 膜の厚さは例えば0.3μmとするが、これに限定されるものではない。この成長マスク12のストライプウインドウ12aおよび補助ストライプウインドウの形状、配置などについては後述する。
次に、図1Bに示すように、成長マスク12を用いて気相成長法、例えば有機金属化学気相成長(MOCVD)法によりGaN系半導体層13を(0001)面方位に島状に成長させる。この場合、まず、ストライプウインドウ12aに露出したベース基板11の表面にGaN系半導体が選択成長し、引き続いて成長マスク12上に横方向成長することにより成長マスク12上にGaN系半導体層13が成長する。この成長の際には、島状のGaN系半導体層13が隣接する島状のGaN系半導体層13と衝突する前に成長を停止させる。一つの島状のGaN系半導体層13をいくつのストライプウインドウ12aから成長させるかは必要に応じて決めることができる。図1Bにおいては、一つのストライプウインドウ12aから一つの島状のGaN系半導体層13が成長する場合が図示されているが、二つ以上のストライプウインドウ12aから一つの島状のGaN系半導体層13を成長させてもよい。GaN系半導体層13は、製造すべきGaN系半導体素子に応じて、n型層、アンドープ層およびp型層のうちの少なくとも一つを含む2層以上の層で構成されている。
次に、こうして成長マスク12上に成長した島状の各GaN系半導体層13を必要に応じて加工し、さらに必要な電極(図示せず)を形成する。
この後、上述のようにして素子構造が形成されたベース基板11を例えば一つのチップに一つの島状のGaN系半導体層13が含まれるようにチップ化し、目的とするGaN系半導体素子を製造する。
次に、こうして成長マスク12上に成長した島状の各GaN系半導体層13を必要に応じて加工し、さらに必要な電極(図示せず)を形成する。
この後、上述のようにして素子構造が形成されたベース基板11を例えば一つのチップに一つの島状のGaN系半導体層13が含まれるようにチップ化し、目的とするGaN系半導体素子を製造する。
成長マスク12の詳細について説明する。成長マスク12の二つの例を図2および図3に示す。
図2に示す成長マスク12は、(0001)面方位のGaN系半導体層13の〈11−20〉方向に平行な第1の方向およびGaN系半導体層13の〈1−100〉方向に平行な第2の方向にそれぞれ周期p1 およびp2 で周期的に配列され、第2の方向に延在する複数のストライプウインドウ12aを有する。成長マスク12はさらに、第1の方向の互いに隣接する一対のストライプウインドウ12aの間の領域の二等分線上に、第2の方向の互いに隣接する一対のストライプウインドウ12aの互いに対向する末端部とそれぞれ長さqだけ重なり合うように設けられた補助ストライプウインドウ12bを有する。この補助ストライプウインドウ12bは、後述のように、GaN系半導体層13の〈1−100〉方向の両端部の盛り上がりを防止するためのものである。ストライプウインドウ12aの長さはa、幅はb、補助ストライプウインドウ12bの長さはc、幅はdである。成長マスク12のうちのストライプウインドウ12aおよび補助ストライプウインドウ12b以外の部分がマスク部12cとなる。ストライプウインドウ12aの長さaは例えば200〜2000μm、幅bは例えば2〜20μm、ストライプウインドウ12aの周期p1 は例えば6〜120μm、周期p2 は例えば505〜1050μm、補助ストライプウインドウ12bの長さcは概略((p2 −a)+(p1 −b−d)÷tan30°)程度で与えられるが、例えばa=800μm、b=5μm、d=5μm、p1 =55μm、p2 =810μmのときは80〜90μmである。幅dは例えば幅bと同じである。マスク部12cの幅は例えば、p1 −bであるので50μm、補助ストライプウインドウ12bとストライプウインドウ12aとの重なり合いの長さqは(p1 −b−d)÷tan30°÷2であるので上記設定の場合、35〜40μmである。
図2に示す成長マスク12は、(0001)面方位のGaN系半導体層13の〈11−20〉方向に平行な第1の方向およびGaN系半導体層13の〈1−100〉方向に平行な第2の方向にそれぞれ周期p1 およびp2 で周期的に配列され、第2の方向に延在する複数のストライプウインドウ12aを有する。成長マスク12はさらに、第1の方向の互いに隣接する一対のストライプウインドウ12aの間の領域の二等分線上に、第2の方向の互いに隣接する一対のストライプウインドウ12aの互いに対向する末端部とそれぞれ長さqだけ重なり合うように設けられた補助ストライプウインドウ12bを有する。この補助ストライプウインドウ12bは、後述のように、GaN系半導体層13の〈1−100〉方向の両端部の盛り上がりを防止するためのものである。ストライプウインドウ12aの長さはa、幅はb、補助ストライプウインドウ12bの長さはc、幅はdである。成長マスク12のうちのストライプウインドウ12aおよび補助ストライプウインドウ12b以外の部分がマスク部12cとなる。ストライプウインドウ12aの長さaは例えば200〜2000μm、幅bは例えば2〜20μm、ストライプウインドウ12aの周期p1 は例えば6〜120μm、周期p2 は例えば505〜1050μm、補助ストライプウインドウ12bの長さcは概略((p2 −a)+(p1 −b−d)÷tan30°)程度で与えられるが、例えばa=800μm、b=5μm、d=5μm、p1 =55μm、p2 =810μmのときは80〜90μmである。幅dは例えば幅bと同じである。マスク部12cの幅は例えば、p1 −bであるので50μm、補助ストライプウインドウ12bとストライプウインドウ12aとの重なり合いの長さqは(p1 −b−d)÷tan30°÷2であるので上記設定の場合、35〜40μmである。
図3に示す成長マスク12は、(0001)面方位のGaN系半導体層13の〈11−20〉方向に平行な第1の方向に周期p1 で周期的に配列され、GaN系半導体層13の〈1−100〉方向に平行な第2の方向に延在する複数のストライプウインドウ12aを有する。成長マスク12はさらに、後述のようにGaN系半導体層13の〈1−100〉方向の両端部の盛り上がりを防止するために、第1の方向にストライプウインドウ12aと同じ周期p1 でかつストライプウインドウ12aに対して半周期p1 /2ずれて周期的に配列され、第2の方向のストライプウインドウ12aの末端部と長さrだけ重なり合うように第2の方向に延在する複数のストライプウインドウ12aを有する。ストライプウインドウ12aの長さaは例えば200〜2000μm、幅bは例えば2〜20μm、ストライプウインドウ12aの周期p1 は例えば6〜120μm、マスク部12cの幅は例えば、p1 −bであるので、例えばp1 =55μm、b=5μmとするとき50μmである。ストライプウインドウ12aの末端部同士の重なり合いの長さrは(p1 −b−d)÷tan30°÷2であるので、例えばp1 =55μm、b=5μm、d=5μmとするとき35〜40μmである。
図2または図3に示す成長マスク12を用いてGaN系半導体層13を成長させると、次のような効果を得ることができる。
詳細は後述するが、GaN系半導体の(0001)面成長においては、その面に平行な方向の横方向成長速度は〈11−20〉方向が最も大きく、〈1−100〉方向が最も小さい。図2または図3に示す成長マスク12においては、ストライプウインドウ12aの長手方向が〈1−100〉方向であるため、このストライプウインドウ12aの両端ではGaN系半導体の成長速度が小さく、〈1−100〉方向の相対する島状のGaN系半導体層13同士が合体せず、島状のGaN系半導体層13同士を分離することができる。このとき、〈1−100〉方向の島状のGaN系半導体層13の大きさはストライプウインドウ12aの長さaとほぼ等しくなる。
詳細は後述するが、GaN系半導体の(0001)面成長においては、その面に平行な方向の横方向成長速度は〈11−20〉方向が最も大きく、〈1−100〉方向が最も小さい。図2または図3に示す成長マスク12においては、ストライプウインドウ12aの長手方向が〈1−100〉方向であるため、このストライプウインドウ12aの両端ではGaN系半導体の成長速度が小さく、〈1−100〉方向の相対する島状のGaN系半導体層13同士が合体せず、島状のGaN系半導体層13同士を分離することができる。このとき、〈1−100〉方向の島状のGaN系半導体層13の大きさはストライプウインドウ12aの長さaとほぼ等しくなる。
他方、ストライプウインドウ12aから〈11−20〉方向への横方向成長速度は非常に大きいので、〈11−20〉方向の島状のGaN系半導体層13同士が合体しないようにする必要がある。そのための第1の方法では、〈11−20〉方向のストライプウインドウ12aとストライプウインドウ12aとの間隔、すなわち〈11−20〉方向のマスク部12cの幅(p1 −b)を設計上の、GaN系半導体層13の〈11−20〉方向の幅よりも大きくする。この方法では、GaN系半導体層13の〈11−20〉方向に直交する方向の側面は(11−20)面または傾斜した(11−2β)面(βは任意の整数)となる。
第2の方法では、図4に示すように、〈11−20〉方向の設計上のGaN系半導体層13の両端部の直ぐ内側の部分の成長マスク12に、成長速度が最も小さい〈1−100〉方向と等価な方向の辺を有するジグザグ形状のストライプウインドウ12aを形成する。こうすることで、GaN系半導体層13の〈11−20〉方向への横方向成長速度を大幅に減少させることができ、〈11−20〉方向の島状のGaN系半導体層13同士の合体を防止することができる。この方法では、GaN系半導体層13の〈11−20〉方向の両端部の側面は、ジグザグの(1−100)面または傾斜した(1−10α)面(αは任意の整数)となる。
第3の方法では、図5に示すように、〈11−20〉方向の設計上のGaN系半導体層13の両端部の直ぐ内側の部分の成長マスク12に、成長速度が最も小さい〈1−100〉方向に平行な直線部と〈11−20〉方向に平行な直線部とを交互に有する段差形状の辺をマスク部12cの両側に有するようにストライプウインドウ12aを形成する。この場合、GaN系半導体層13を成長させると、図6に示すように、ストライプウインドウ12aのマスク部12cの両側の辺の〈1−100〉方向に平行な直線部ではGaN系半導体層13は〈11−20〉方向に成長してゆくが、〈1−100〉方向に平行な直線部と〈11−20〉方向に平行な直線部とが交差する角では〈11−20〉方向の成長ができず、この角では成長の遅い(1−10α)面(αは任意の整数)が支配的に出現する結果、GaN系半導体層13の〈11−20〉方向の両端部の側面はジグザグの(1−100)面となる。図5においては、マスク部12cの両側のストライプウインドウ12aの互いに対向する一対の辺の凹凸は〈1−100〉方向に互いに半周期ずれているが、このずれ量は特に限定されるものではなく、例えば、〈1−100〉方向に互いに1周期ずれてもよい。
第3の方法では、図7に示すように、成長マスク12において、〈1−100〉方向に延在するストライプウインドウ12aに沿って、〈1−100〉方向に平行な辺および〈11−20〉方向に平行な辺からなる正方形または長方形のドット状の開口(以下、ドットウインドウと言う)12dを〈1−100〉方向に、好適には等間隔で、互いに離して複数形成する。この場合、GaN系半導体層13を成長させると、ドットウインドウ12dの位置でGaN系半導体層13の成長が阻害され、その結果、成長の遅い(1−10α)面(αは任意の整数)が支配的に出現する。
ところで、成長速度の小さい面を含む面で取り囲まれた島状のGaN系半導体層13において、成長速度の小さい面同士が対向するGaN系半導体層13とGaN系半導体層13との間隔が大きいと、次のような不都合が生じる。すなわち、GaN系半導体層13とGaN系半導体層13との間の領域の成長マスク12のマスク部12cでは、原料ガスがそこで消費されないのでガス濃度が高まり、GaN系半導体層13とGaN系半導体層13とを結ぶ方向に濃度勾配が生じ、この濃度勾配による拡散により、GaN系半導体層13のエッジ部分に原料ガスが多く供給される。その結果、GaN系半導体層13のエッジ部分の厚さが他の部分に比べて大きくなり、盛り上がった形状となる。より具体的には、成長速度が最も小さい〈1−100〉方向におけるGaN系半導体層13とGaN系半導体層13との間の領域の成長マスク12のマスク部12cでは、原料ガスがそこで消費されないのでガス濃度が高まり、〈1−100〉方向に濃度勾配が生じ、この濃度勾配による拡散により、GaN系半導体層13の〈1−100〉方向のエッジ部分に原料ガスが多く供給される。その結果、GaN系半導体層13の〈1−100〉方向のエッジ部分の厚さが他の部分に比べて大きくなり、盛り上がった形状となる。このGaN系半導体層13のエッジ部分の特異的な盛り上がりは、GaN系半導体素子の構造上不都合を生じるだけでなく、フォトリソグラフィーなどの後の製造プロセスに支障が生じる。
上述のエッジ部分の特異的な盛り上がりによる島状のGaN系半導体層13の厚さの不均一性を防ぐには、GaN系半導体層13とGaN系半導体層13とが極力接近し、成長の初期から原料ガスの面内不均一性が生じないようにする必要がある。このために、図2に示す成長マスク12においては、〈11−20〉方向の互いに隣接する一対のストライプウインドウ12aの間の領域の二等分線上に、〈1−100〉方向の互いに隣接する一対のストライプウインドウ12aの互いに対向する末端部とそれぞれ長さqだけ重なり合うように、言い換えると、四つのストライプウインドウ12aの末端部が四つ近接している領域の中心部に補助ストライプウインドウ12bを形成し、この補助ストライプウインドウ12bからも島状のGaN系半導体層13が成長することによる原料ガスの消費によってガス濃度の面内均一性を得るようにしている。また、図3に示す成長マスク12においては、ストライプウインドウ12aを〈11−20〉方向に互いに半周期p1 /2ずらして配列し、かつ〈1−100〉方向のストライプウインドウ12aの末端部同士が長さrだけ重なり合うように、言い換えると、〈11−20〉方向に互いに半周期p1 /2ずれて配列されたストライプウインドウ12a同士を〈1−100〉方向に長さrだけくい込ませることによってガス濃度の面内均一性を得るようにしている。
図2に示す成長マスク12を用いてMOCVD法により島状に成長させたGaN系半導体層13、ここではGaN層の表面の走査型電子顕微鏡像(SEM像)を図8に示す。ただし、ベース基板11としてはC面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いた。成長マスク12は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ12aの長さaは800μm、幅bは5μm、ストライプウインドウ12aの周期p1 は55μm、周期p2 は810μm、マスク部12cの幅は50μm、補助ストライプウインドウ12bの長さcは80μm、幅dは5μm、〈1−100〉方向のストライプウインドウ12aとストライプウインドウ12aとの間隔は10μm、ストライプウインドウ12aの末端部と補助ストライプウインドウ12bとの重なり合いの長さqは35μmである。補助ストライプウインドウ12bの長さc=80μmは、マスク部12cの幅50μmをtan30°で除して求めたものである。島状に成長させたGaN層の厚さは5μmである。このGaN層の成長は温度1100℃、圧力30kPaで行った。このGaN層の成長時には、原料ガスとしてトリメチルガリウム(TMG)およびアンモニア(NH3 )を用い、キャリアガスとして水素(H2 )および窒素(N2 )を用いた。図8に示すように、各ストライプウインドウ12aを中心として細長い六角形の島状にGaN系半導体層13が成長しており、各補助ストライプウインドウ12bを中心として菱形の島状にGaN系半導体層13が成長しており、細長い六角形の島状のGaN系半導体層13の〈1−100〉方向のエッジ部での盛り上がりが抑えられている。図8中の矢印は〈1−100〉方向を示す。一方、補助ストライプウインドウ12bを設けていない成長マスク12を用いて島状に成長させたGaN系半導体層13の表面のSEM像を図9に示す。図9に示すように、細長い六角形の島状のGaN系半導体層13の〈1−100〉方向の両端のエッジ部が盛り上がっている。
〈1−100〉方向と直交する方向の面によって島状のGaN系半導体層13の一側面を形成する場合、上述のように側面成長が停止するのであるから、隣接するGaN系半導体層13同士の間隔が大きい場合、〈1−100〉方向のGaN系半導体層13のエッジ部の厚さが大きくなり、後のフォトリソグラフィー工程において支障が生じる。従って、隣接するGaN系半導体層13同士の間隔を極力小さくする必要がある。実験によれば、その間隔は20μm以下であって、望ましくは10μm以下である。
次に、GaN系半導体の(0001)面成長においては、その面に平行な方向の横方向成長速度は〈11−20〉方向が最も大きく、〈1−100〉方向が最も小さくなることについて詳細に説明する。
ベース基板としてC面サファイア基板上にMOCVD法により厚さ2μmのGaN層を成長させたものを用いた。次に、このベース基板上にプラズマCVD法により厚さ0.3μmのSiO2 膜を形成した。次に、図10に示すように、フォトリソグラフィーおよびエッチングにより長さ800μm、幅20μmのストライプウインドウ12aを角度10°毎に扇状に形成した。図10の横軸方向が角度0°である。この角度0°の方向はストライプウインドウ12aの長手方向が〈11−20〉方向となる方向であり、ストライプウインドウ12aからGaNがジャスト〈1−100〉方向に成長する方向である。こうしてベース基板上に扇状にストライプウインドウ12aが形成されたものを再びMOCVD装置内に導入し、MOCVD法により、ストライプウインドウ12aからGaN層を選択成長させ、成長マスク12上のGaN層の横方向成長量(長さ)を測定した。このGaN層の成長は温度1100℃、圧力30kPaで行った。このGaN層の成長時には、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用いた。その結果を図11に示す。図11の横軸はストライプウインドウ12aの長手方向の、GaN〈11−20〉方向からの角度、縦軸は成長マスク12上の横方向成長量を示す。図11に示すように、ストライプウインドウ12aの長手方向の、〈11−20〉方向からの角度が30°および90°である場合、言い換えると、ストライプウインドウ12aの長手方向が〈1−100〉方向である場合には、〈11−20〉方向の成長マスク12上のGaN層の横方向成長量は約14μmである。これに対して、ストライプウインドウ12aの長手方向の、〈11−20〉方向からの角度が0°および60°である場合、言い換えると、ストライプウインドウ12aの長手方向が〈11−20〉方向である場合には、〈1−100〉方向の成長マスク12上の横方向成長量は約3μmと極めて小さい。従って、GaN層は〈1−100〉方向には実質的に成長しないと言うことができる。なお、この〈1−100〉方向のGaN層の側面は傾斜している傾向にあり、(1−10α)面で、αは−2から2の間にあった。α=0が垂直面である。従って、島状のGaN系半導体層を成長させる場合には(1−100)面で区画することが可能である。
ベース基板としてC面サファイア基板上にMOCVD法により厚さ2μmのGaN層を成長させたものを用いた。次に、このベース基板上にプラズマCVD法により厚さ0.3μmのSiO2 膜を形成した。次に、図10に示すように、フォトリソグラフィーおよびエッチングにより長さ800μm、幅20μmのストライプウインドウ12aを角度10°毎に扇状に形成した。図10の横軸方向が角度0°である。この角度0°の方向はストライプウインドウ12aの長手方向が〈11−20〉方向となる方向であり、ストライプウインドウ12aからGaNがジャスト〈1−100〉方向に成長する方向である。こうしてベース基板上に扇状にストライプウインドウ12aが形成されたものを再びMOCVD装置内に導入し、MOCVD法により、ストライプウインドウ12aからGaN層を選択成長させ、成長マスク12上のGaN層の横方向成長量(長さ)を測定した。このGaN層の成長は温度1100℃、圧力30kPaで行った。このGaN層の成長時には、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用いた。その結果を図11に示す。図11の横軸はストライプウインドウ12aの長手方向の、GaN〈11−20〉方向からの角度、縦軸は成長マスク12上の横方向成長量を示す。図11に示すように、ストライプウインドウ12aの長手方向の、〈11−20〉方向からの角度が30°および90°である場合、言い換えると、ストライプウインドウ12aの長手方向が〈1−100〉方向である場合には、〈11−20〉方向の成長マスク12上のGaN層の横方向成長量は約14μmである。これに対して、ストライプウインドウ12aの長手方向の、〈11−20〉方向からの角度が0°および60°である場合、言い換えると、ストライプウインドウ12aの長手方向が〈11−20〉方向である場合には、〈1−100〉方向の成長マスク12上の横方向成長量は約3μmと極めて小さい。従って、GaN層は〈1−100〉方向には実質的に成長しないと言うことができる。なお、この〈1−100〉方向のGaN層の側面は傾斜している傾向にあり、(1−10α)面で、αは−2から2の間にあった。α=0が垂直面である。従って、島状のGaN系半導体層を成長させる場合には(1−100)面で区画することが可能である。
この第1の実施の形態によれば、成長マスク12の複数のストライプウインドウ12aから成長マスク12上に成長したGaN系半導体層13の結晶性は極めて良好である。また、複数の島状のGaN系半導体層13は互いに分離した状態で形成されているため、成長時および室温復帰時に各GaN系半導体層13に発生する引っ張り応力または圧縮応力はこのGaN系半導体層13内だけに限定され、他のGaN系半導体層13にはこれらの引っ張り応力または圧縮応力の影響が及ばない。また、成長マスク12とGaN系半導体層13とは化学結合していないので、GaN系半導体層13内の応力は成長マスク12とGaN系半導体層13との界面で起きる滑りによって緩和することができる。また、島状のGaN系半導体層13同士の間に間隙が存在することにより、GaN系半導体層13が成長したベース基板11全体として柔軟性があり、外力が加わったときに容易に変形し、撓むことができる。従って、ベース基板11に反り、湾曲、変形などが僅かに存在していても、小さな外力によってそれらを容易に矯正することが可能となり、真空チャッキングによるベース基板11のハンドリングなどが可能となり、GaN系半導体素子の製造プロセスを容易に実行することができる。
以上により、高品質半導体結晶からなる島状のGaN系半導体層13をベース基板11の湾曲を抑えて成長させることができ、しかもGaN系半導体層13が極めて厚くてもクラックなどの発生を抑えることができ、大面積のGaN系半導体素子を容易に実現することができる。
以上により、高品質半導体結晶からなる島状のGaN系半導体層13をベース基板11の湾曲を抑えて成長させることができ、しかもGaN系半導体層13が極めて厚くてもクラックなどの発生を抑えることができ、大面積のGaN系半導体素子を容易に実現することができる。
第2の実施の形態
第2の実施の形態によるGaN系ショットキーダイオードおよびその製造方法について説明する。
まず、第1の実施の形態と同様にして、図12Aに示すように、ベース基板21上に成長マスク22を形成する。ベース基板21としてはC面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いた。成長マスク22は、図2に示す成長マスク12と同様にストライプウインドウ22aおよび補助ストライプウインドウ(図示せず)を有し、〈11−20〉方向の設計上のGaN系半導体層の両端部の直ぐ内側の部分の成長マスク22のストライプウインドウ22aは図4に示すように〈1−100〉方向と等価な方向の辺を有するジグザグ形状を有する。例えば、成長マスク22は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ22aの長さaは800μm、幅bは5μm、ストライプウインドウ22aの周期p1 は55μm、周期p2 は810μm、マスク部の幅は50μm、補助ストライプウインドウの長さcは80μm、幅dは5μm、〈1−100〉方向のストライプウインドウ22aとストライプウインドウ22aとの間隔は5μm、ストライプウインドウ22aの末端部と補助ストライプウインドウ22bとの重なり合いの長さqは35μmである。
第2の実施の形態によるGaN系ショットキーダイオードおよびその製造方法について説明する。
まず、第1の実施の形態と同様にして、図12Aに示すように、ベース基板21上に成長マスク22を形成する。ベース基板21としてはC面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いた。成長マスク22は、図2に示す成長マスク12と同様にストライプウインドウ22aおよび補助ストライプウインドウ(図示せず)を有し、〈11−20〉方向の設計上のGaN系半導体層の両端部の直ぐ内側の部分の成長マスク22のストライプウインドウ22aは図4に示すように〈1−100〉方向と等価な方向の辺を有するジグザグ形状を有する。例えば、成長マスク22は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ22aの長さaは800μm、幅bは5μm、ストライプウインドウ22aの周期p1 は55μm、周期p2 は810μm、マスク部の幅は50μm、補助ストライプウインドウの長さcは80μm、幅dは5μm、〈1−100〉方向のストライプウインドウ22aとストライプウインドウ22aとの間隔は5μm、ストライプウインドウ22aの末端部と補助ストライプウインドウ22bとの重なり合いの長さqは35μmである。
次に、図12Bに示すように、成長マスク22を用いてMOCVD法によりn型不純物としてSiがドープされたn+ 型GaN層23を(0001)面方位に島状に成長させる。このn+ 型GaN層23の厚さは例えば8μm、不純物濃度は例えば5×1018cm-3とする。このn+ 型GaN層23とn+ 型GaN層23との間隔は例えば約10μmである。このn+ 型GaN層23の成長は、例えば、温度1100℃、圧力30kPaで行う。このn+ 型GaN層23の成長時には、例えば、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用い、n型ドーパントとして窒素で希釈したシラン(SiH4 )を用いた。この場合、一つの島状のn+ 型GaN層23は5本のストライプウインドウ22aから成長したものである。また、これらの5本のストライプウインドウ22aのうちの〈11−20〉方向の両側の2本のストライプウインドウ12aは図4に示すようなジグザグ形状を有し、n+ 型GaN層23の〈11−20〉方向への横方向成長を停止させる役目を果たしている。次に、縦方向への成長が促進されるように成長圧力を例えば80kPaに増加させ、結晶成長条件を調節してMOCVD法によりn+ 型GaN層23上にn型GaN層24を成長させる。このn型GaN層24の厚さは例えば5μm、不純物濃度は例えば1×1016cm-3とする。こうしてn型GaN層24を成長させた後のn+ 型GaN層23およびn型GaN層24の全体の〈11−20〉方向の間隔は例えば約5μmである。図12Bに示すように、n+ 型GaN層23およびn型GaN層24には、ストライプウインドウ22aの直上の部分および互いに隣接するストライプウインドウ22aから横方向成長したn+ 型GaN層23同士が会合した部分に貫通転位25が形成される。
次に、図13Aに示すように、例えばプラズマCVD法により全面に絶縁膜、例えば厚さが1μmのSiO2 膜26を形成した後、このSiO2 膜26をフォトリソグラフィーおよびエッチングにより所定形状にパターニングし、n型GaN層24を部分的に露出させる。次に、こうして所定形状にパターニングされたSiO2 膜26をマスクとしてn型GaN層24を例えば塩素系のエッチングガスを用いた誘導結合プラズマ(ICP)−反応性イオンエッチング(RIE)によりエッチング除去し、n+ 型GaN層23を露出させる。
次に、図13Bに示すように、例えば真空蒸着法により全面にオーミック金属膜を形成した後、このオーミック金属膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングし、露出したn+ 型GaN層23上にオーミック電極27を形成する。この後、例えば800℃、30秒のRTA(Rapid thermal annealing)を行い、オーミック電極27をn+ 型GaN層23とオーミック接触させる。オーミック金属膜としては、例えば、下から順にチタン(Ti)/アルミニウム(Al)/チタン(Ti)/金(Au)の多層膜を用い、各膜の厚さは例えば、一層目のTi膜は10nm、Al膜は300nm、三層目のTi膜は30nm、Au膜は500nmとする。
次に、SiO2 膜26をフォトリソグラフィーおよびエッチングにより所定形状にパターニングし、貫通転位25以外の部分のn型GaN層24を部分的に露出させる。次に、フォトリソグラフィーにより形成されたレジストパターン(図示せず)をそのまま残した状態で、例えば真空蒸着法により全面にショットキー電極形成用の金属膜を形成する。この後、レジストパターンをその上に形成されたショットキー電極形成用の金属膜とともに除去する(リフトオフ)。こうして、n型GaN層24と接触した状態でショットキー電極28が形成される。ショットキー電極形成用の金属膜としては、例えば、ニッケル(Ni)/金(Au)の二層膜を用い、各膜の厚さは例えばNi膜は50nm、Au膜は1000nmとする。ショットキー電極28はSiO2 膜26により貫通転位25と直接接触するのが防止されているため、貫通転位25に沿っての電流リークを防止することができる。
次に、図14に示すように、オーミック電極27上にAuからなるパッド電極29を形成し、ショットキー電極28上にAuからなるパッド電極30を形成する。
この後、上述のようにしてダイオード構造が形成されたベース基板21を例えば一つのチップに一つの島状のn+ 型GaN層23およびn型GaN層24が含まれるようにチップ化し、目的とするGaN系ショットキーダイオードを製造する。
第2の実施の形態によれば、GaN系ショットキーダイオードにおいて第1の実施の形態と同様な利点を得ることができる。
この後、上述のようにしてダイオード構造が形成されたベース基板21を例えば一つのチップに一つの島状のn+ 型GaN層23およびn型GaN層24が含まれるようにチップ化し、目的とするGaN系ショットキーダイオードを製造する。
第2の実施の形態によれば、GaN系ショットキーダイオードにおいて第1の実施の形態と同様な利点を得ることができる。
第3の実施の形態
第3の実施の形態によるGaN系ショットキーダイオードおよびその製造方法について説明する。
まず、第1の実施の形態と同様にして、図15Aに示すように、ベース基板31上に成長マスク32を形成する。ベース基板31としてはC面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いた。成長マスク32は、成長マスク12と同様にストライプウインドウ32aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク32は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ32aの長さaは1000μm、幅bは10μm、ストライプウインドウ32aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ32aとストライプウインドウ32aとの間隔は10μm、ストライプウインドウ32aの末端部と補助ストライプウインドウ32bとの重なり合いの長さqは55μmである。
第3の実施の形態によるGaN系ショットキーダイオードおよびその製造方法について説明する。
まず、第1の実施の形態と同様にして、図15Aに示すように、ベース基板31上に成長マスク32を形成する。ベース基板31としてはC面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いた。成長マスク32は、成長マスク12と同様にストライプウインドウ32aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク32は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ32aの長さaは1000μm、幅bは10μm、ストライプウインドウ32aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ32aとストライプウインドウ32aとの間隔は10μm、ストライプウインドウ32aの末端部と補助ストライプウインドウ32bとの重なり合いの長さqは55μmである。
次に、成長マスク32を用いてMOCVD法によりn型不純物としてSiがドープされたn+ 型GaN層33を(0001)面方位に島状に成長させる。このn+ 型GaN層33の厚さは例えば10μm、不純物濃度は例えば5×1018cm-3とする。このn+ 型GaN層33とn+ 型GaN層33との間隔は例えば約10μmである。このn+ 型GaN層33の成長は、例えば、温度1100℃、圧力30kPaで行う。このn+ 型GaN層33の成長時には、例えば、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用い、n型ドーパントとして窒素で希釈したSiH4 を用いる。この場合、一つの島状のn+ 型GaN層33は一つのストライプウインドウ32aから成長したものである。次に、縦方向への成長が促進されるように結晶成長条件を調節してMOCVD法によりn+ 型GaN層33上にn型GaN層34を成長させる。このn型GaN層34の厚さは例えば5μm、不純物濃度は例えば1×1016cm-3とする。こうしてn型GaN層34を成長させた後のn+ 型GaN層33およびn型GaN層34の全体の〈11−20〉方向の間隔は例えば約5μmである。n+ 型GaN層33およびn型GaN層34には、ストライプウインドウ32aの直上の部分に貫通転位が形成されるが、その図示は省略する。
次に、例えばプラズマCVD法により全面に絶縁膜、例えば厚さが1μmのSiO2 膜35を形成した後、このSiO2 膜35をフォトリソグラフィーおよびエッチングにより所定形状にパターニングし、n型GaN層34を部分的に露出させる。次に、こうして所定形状にパターニングされたSiO2 膜35をマスクとしてn型GaN層34を例えば塩素系のエッチングガスを用いたICP−RIEによりエッチング除去し、図15Bに示すように、n+ 型GaN層33を露出させる。
次に、例えば真空蒸着法により全面にオーミック金属膜を形成した後、このオーミック金属膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングし、露出したn+ 型GaN層33上にオーミック電極36を形成する。この後、例えば800℃、30秒のRTAを行い、オーミック電極36をn+ 型GaN層33とオーミック接触させる。オーミック金属膜としては、例えば、下から順にTi/Al/Ti/Auの多層膜を用い、各膜の厚さは例えば、一層目のTi膜は10nm、Al膜は300nm、三層目のTi膜は30nm、Au膜は500nmとする。
次に、SiO2 膜35をフォトリソグラフィーおよびエッチングにより所定形状にパターニングし、n型GaN層34を部分的に露出させる。次に、フォトリソグラフィーにより形成されたレジストパターン(図示せず)をそのまま残した状態で、例えば真空蒸着法により全面にショットキー電極形成用の金属膜を形成する。この後、レジストパターンをその上に形成されたショットキー電極形成用の金属膜とともに除去する(リフトオフ)。こうして、n型GaN層34と接触した状態でショットキー電極37が形成される。ショットキー電極形成用の金属膜としては、例えば、Ni/Auの二層膜を用い、各膜の厚さは例えばNi膜は50nm、Au膜は500nmとする。
次に、ショットキー電極37上にこのショットキー電極37より大きいパッド電極38を形成し、オーミック電極36上にパッド電極39を形成する。
この後、上述のようにしてダイオード構造が形成されたベース基板31を例えば一つのチップに一つの島状のn+ 型GaN層33およびn型GaN層34が含まれるようにチップ化し、目的とするGaN系ショットキーダイオードを製造する。
第3の実施の形態によれば、GaN系ショットキーダイオードにおいて第1の実施の形態と同様な利点を得ることができる。
この後、上述のようにしてダイオード構造が形成されたベース基板31を例えば一つのチップに一つの島状のn+ 型GaN層33およびn型GaN層34が含まれるようにチップ化し、目的とするGaN系ショットキーダイオードを製造する。
第3の実施の形態によれば、GaN系ショットキーダイオードにおいて第1の実施の形態と同様な利点を得ることができる。
第4の実施の形態
第4の実施の形態によるGaN系ショットキーダイオードおよびその製造方法について説明する。
まず、図16Aに示すように、(111)面方位のSi基板41a上に、例えば、厚さ5nmのAlN膜と厚さ20nmのGaN膜とを交互に積層した例えば厚さが約1μm程度のAlN/GaN多層膜41bを成長させたベース基板41上に第1の実施の形態と同様にして成長マスク42を形成する。成長マスク42は、成長マスク12と同様にストライプウインドウ42aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク42は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ42aの長さaは1000μm、幅bは10μm、ストライプウインドウ42aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ42aとストライプウインドウ42aとの間隔は10μm、ストライプウインドウ42aの末端部と補助ストライプウインドウ42bとの重なり合いの長さqは55μmである。
第4の実施の形態によるGaN系ショットキーダイオードおよびその製造方法について説明する。
まず、図16Aに示すように、(111)面方位のSi基板41a上に、例えば、厚さ5nmのAlN膜と厚さ20nmのGaN膜とを交互に積層した例えば厚さが約1μm程度のAlN/GaN多層膜41bを成長させたベース基板41上に第1の実施の形態と同様にして成長マスク42を形成する。成長マスク42は、成長マスク12と同様にストライプウインドウ42aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク42は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ42aの長さaは1000μm、幅bは10μm、ストライプウインドウ42aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ42aとストライプウインドウ42aとの間隔は10μm、ストライプウインドウ42aの末端部と補助ストライプウインドウ42bとの重なり合いの長さqは55μmである。
次に、成長マスク42を用いてMOCVD法によりn型不純物としてSiがドープされたn+ 型GaN層43を(0001)面方位に島状に成長させる。このn+ 型GaN層43の厚さは例えば8μm、不純物濃度は例えば5×1018cm-3とする。このn+ 型GaN層43とn+ 型GaN層43との間隔は例えば約10μmである。このn+ 型GaN層43の成長は、例えば、温度1100℃、圧力30kPaで行う。このn+ 型GaN層43の成長時には、例えば、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用い、n型ドーパントとして窒素で希釈したSiH4 を用いる。この場合、一つの島状のn+ 型GaN層43は一つのストライプウインドウ42aから成長したものである。次に、縦方向への成長が促進されるように成長圧力を例えば80kPaに増加させ、結晶成長条件を調節してMOCVD法によりn+ 型GaN層43上にn型GaN層44を成長させる。このn型GaN層44の厚さは例えば5μm、不純物濃度は例えば1×1016cm-3とする。こうしてn型GaN層44を成長させた後のn+ 型GaN層43およびn型GaN層44の全体の〈11−20〉方向の間隔は例えば約5μmである。図16Aに示すように、n+ 型GaN層43およびn型GaN層44には、ストライプウインドウ42aの直上の部分に貫通転位45が形成される。
次に、図16Bに示すように、例えば有機SOG(Spin on glass)液(図示せず)を塗布してn+ 型GaN層43およびn型GaN層44の間の隙間を埋めて表面を平坦化した後、例えばプラズマCVD法により全面に絶縁膜、例えば厚さが1μmのSiO2 膜46を形成した後、このSiO2 膜46をフォトリソグラフィーおよびエッチングにより所定形状にパターニングし、貫通転位45の上の部分のSiO2 膜46のみ残す。
次に、例えば真空蒸着法により全面にショットキー電極形成用の金属膜を形成してショットキー電極としての上部電極47を形成する。ショットキー電極形成用の金属膜としては、例えば、Ni/Auの二層膜を用い、各膜の厚さは例えばNi膜は50nm、Au膜は500nmとする。
次に、ベース基板41のSi基板41aを裏面側から研磨などにより例えば厚さ50〜100μm程度に薄層化した後、成長マスク42のストライプウインドウ42aに対応する部分のSi基板41aに例えば幅が約20μm程度のストライプ状のビアホール48を形成し、このビアホール48の底部のAlN/GaN多層膜41bを露出させる。
次に、ベース基板41のSi基板41aを裏面側から研磨などにより例えば厚さ50〜100μm程度に薄層化した後、成長マスク42のストライプウインドウ42aに対応する部分のSi基板41aに例えば幅が約20μm程度のストライプ状のビアホール48を形成し、このビアホール48の底部のAlN/GaN多層膜41bを露出させる。
次に、ビアホール48を通じてAlN/GaN多層膜41bを例えば塩素系エッチングガスを用いたプラズマエッチングにより除去し、引き続いてビアホール48を通じて成長マスク42をエッチング除去してn+ 型GaN層43を露出させる。
次に、Si基板41aの裏面側から例えば真空蒸着法によりオーミック金属膜を形成して下部電極49を形成する。オーミック金属膜としては、例えば、Ti/Al/NiAu多層膜を用いる。
この後、上述のようにしてダイオード構造が形成されたベース基板41を例えば一つのチップに一つの島状のn+ 型GaN層43およびn型GaN層44が含まれるようにチップ化し、目的とするGaN系ショットキーダイオードを製造する。
次に、Si基板41aの裏面側から例えば真空蒸着法によりオーミック金属膜を形成して下部電極49を形成する。オーミック金属膜としては、例えば、Ti/Al/NiAu多層膜を用いる。
この後、上述のようにしてダイオード構造が形成されたベース基板41を例えば一つのチップに一つの島状のn+ 型GaN層43およびn型GaN層44が含まれるようにチップ化し、目的とするGaN系ショットキーダイオードを製造する。
なお、必要に応じて、ビアホール48の内部を例えばAu、Cuなどをメッキすることにより完全に埋めてSi基板41aの裏面側の表面を平坦化した後に下部電極49を形成するようにしてもよい。このようにビアホール48の内部をAu、Cuなどで埋めることにより熱伝導性を向上させることができ、GaN系ショットキーダイオードの動作時の発熱による温度上昇を抑えることができる。
第4の実施の形態によれば、GaN系ショットキーダイオードにおいて第1の実施の形態と同様な利点を得ることができる。
第4の実施の形態によれば、GaN系ショットキーダイオードにおいて第1の実施の形態と同様な利点を得ることができる。
第5の実施の形態
第5の実施の形態によるGaN系MIS(金属−絶縁体−半導体)電界効果トランジスタ(FET)およびその製造方法について説明する。
まず、図17Aに示すように、(111)面方位のSi基板51a上に、例えば厚さ5nmのAlN膜と厚さ20nmのGaN膜とを交互に積層した例えば厚さが約1μm程度のAlN/GaN多層膜51bを成長させたベース基板51上に第1の実施の形態と同様にして成長マスク52を形成する。成長マスク52は、成長マスク12と同様にストライプウインドウ52aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク52は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ52aの長さaは1000μm、幅bは10μm、ストライプウインドウ52aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ52aとストライプウインドウ52aとの間隔は10μm、ストライプウインドウ52aの末端部と補助ストライプウインドウ52bとの重なり合いの長さqは55μmである。
第5の実施の形態によるGaN系MIS(金属−絶縁体−半導体)電界効果トランジスタ(FET)およびその製造方法について説明する。
まず、図17Aに示すように、(111)面方位のSi基板51a上に、例えば厚さ5nmのAlN膜と厚さ20nmのGaN膜とを交互に積層した例えば厚さが約1μm程度のAlN/GaN多層膜51bを成長させたベース基板51上に第1の実施の形態と同様にして成長マスク52を形成する。成長マスク52は、成長マスク12と同様にストライプウインドウ52aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク52は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ52aの長さaは1000μm、幅bは10μm、ストライプウインドウ52aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ52aとストライプウインドウ52aとの間隔は10μm、ストライプウインドウ52aの末端部と補助ストライプウインドウ52bとの重なり合いの長さqは55μmである。
次に、成長マスク52を用いてMOCVD法によりn型不純物としてSiがドープされたn+ 型GaN層53を(0001)面方位に島状に成長させる。このn+ 型GaN層53の厚さは例えば8μm、不純物濃度は例えば5×1018cm-3とする。このn+ 型GaN層53とn+ 型GaN層53との間隔は例えば約10μmである。このn+ 型GaN層53の成長は、例えば、1100℃、30kPaで行う。このn+ 型GaN層53の成長時には、例えば、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用い、n型ドーパントとして窒素で希釈したSiH4 を用いる。この場合、一つの島状のn+ 型GaN層53は一つのストライプウインドウ52aから成長したものである。次に、縦方向への成長が促進されるように成長圧力を例えば80kPaに増加させ、結晶成長条件を調節してMOCVD法によりn+ 型GaN層53上にn型GaN層54を成長させる。このn型GaN層54の厚さは例えば5μm、不純物濃度は例えば1×1016cm-3とする。こうしてn型GaN層54を成長させた後のn+ 型GaN層53およびn型GaN層54の全体の〈11−20〉方向の間隔は例えば約5μmである。
次に、図17Bに示すように、n型GaN層54の成長に引き続いて、例えばp型不純物としてマグネシウム(Mg)がドープされたp+ 型GaN層56を全面に成長させた後、このp+ 型GaN層56をフォトリソグラフィーおよびエッチングにより所定形状にパターニングする。このp+ 型GaN層56の厚さは例えば約500nm、不純物濃度は例えば5×1019cm-3とする。このp+ 型GaN層56の成長は、例えば、温度1100℃、圧力30kPaで行う。このp+ 型GaN層56の成長時には、例えば、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用い、p型ドーパントとしてビス(シクロペンタジエニル)マグネシウム(Cp2 Mg)を用いる。このp+ 型GaN層56のエッチングは、例えば塩素系のエッチングガスを用いたICP−RIEにより行う。
次に、例えばMOCVD法により、所定形状にパターニングされたp+ 型GaN層56を覆うように全面にn型不純物としてSiがドープされたn型GaN層57を成長させ、引き続いて同じくn型不純物としてSiがドープされたn+ 型GaN層58を成長させる。n型GaN層57の厚さは例えば1000nm、不純物濃度は例えば1×1017cm-3とし、n+ 型GaN層58の厚さは例えば100nm、不純物濃度は例えば5×1018cm-3とする。
次に、n型GaN層57およびn+ 型GaN層58をフォトリソグラフィーおよびエッチングにより所定形状にパターニングした後、フォトリソグラフィーおよびエッチングによりn+ 型GaN層58の一部を除去する。このエッチングは、例えば塩素系のガスを用いたICP−RIEにより行う。
次に、n型GaN層57およびn+ 型GaN層58をフォトリソグラフィーおよびエッチングにより所定形状にパターニングした後、フォトリソグラフィーおよびエッチングによりn+ 型GaN層58の一部を除去する。このエッチングは、例えば塩素系のガスを用いたICP−RIEにより行う。
次に、例えばプラズマCVD法により例えばSiO2 膜やSiN膜などの絶縁膜を全面に形成した後、この絶縁膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングしてn型GaN層57上にゲート絶縁膜59を形成する。このゲート絶縁膜59の厚さは例えば約50nm程度とする。
次に、例えば真空蒸着法により全面にNi膜を形成した後、このNi膜を例えばフォトリソグラフィーおよびエッチングにより所定形状にパターニングすることによりゲート絶縁膜59上にゲート電極60を形成する。
次に、例えば真空蒸着法により全面にNi膜を形成した後、このNi膜を例えばフォトリソグラフィーおよびエッチングにより所定形状にパターニングすることによりゲート絶縁膜59上にゲート電極60を形成する。
次に、例えば真空蒸着法により全面にTi/Al/Au多層膜を形成した後、このTi/Al/Au多層膜を例えばフォトリソグラフィーおよびエッチングにより所定形状にパターニングすることによりn+ 型GaN層58上にソース電極61を形成する。
次に、ベース基板51のSi基板51aを裏面側から研磨などにより例えば厚さ50〜100μm程度に薄層化した後、成長マスク52のストライプウインドウ52aに対応する部分のSi基板51aに例えば幅が約20μm程度のストライプ状のビアホール62を形成し、このビアホール62の底部にAlN/GaN多層膜51bを露出させる。
次に、ベース基板51のSi基板51aを裏面側から研磨などにより例えば厚さ50〜100μm程度に薄層化した後、成長マスク52のストライプウインドウ52aに対応する部分のSi基板51aに例えば幅が約20μm程度のストライプ状のビアホール62を形成し、このビアホール62の底部にAlN/GaN多層膜51bを露出させる。
次に、ビアホール62を通じてAlN/GaN多層膜51bを例えば塩素系エッチングガスを用いたプラズマエッチングにより除去し、引き続いてビアホール62を通じて成長マスク52をエッチング除去してn+ 型GaN層53を露出させる。
次に、ベース基板51の裏面側から例えば真空蒸着法によりオーミック金属膜を形成してドレイン電極63を形成する。オーミック金属膜としては、例えば、Ti/Al/NiAu多層膜を用いる。
以上により、目的とするGaN系MISFETが製造される。
次に、ベース基板51の裏面側から例えば真空蒸着法によりオーミック金属膜を形成してドレイン電極63を形成する。オーミック金属膜としては、例えば、Ti/Al/NiAu多層膜を用いる。
以上により、目的とするGaN系MISFETが製造される。
なお、必要に応じて、n+ 型GaN層58は、例えば、n型AlGaN層またはノンドープのAlGaN層で置き換えることができる。
また、必要に応じて、ビアホール62の内部を例えばAu、Cuなどをメッキすることにより完全に埋めてベース基板51の裏面側の表面を平坦化した後にドレイン電極63を形成するようにしてもよい。このようにビアホール62の内部をAu、Cuなどで埋めることにより熱伝導性を向上させることができ、GaN系MISFETの動作時の発熱による温度上昇を抑えることができる。
また、必要に応じて、ビアホール62の内部を例えばAu、Cuなどをメッキすることにより完全に埋めてベース基板51の裏面側の表面を平坦化した後にドレイン電極63を形成するようにしてもよい。このようにビアホール62の内部をAu、Cuなどで埋めることにより熱伝導性を向上させることができ、GaN系MISFETの動作時の発熱による温度上昇を抑えることができる。
このGaN系MISFETの動作について説明する。
このGaN系MISFETにおいては、n+ 型GaN層58がソース領域、n+ 型GaN層53がドレイン領域、n型GaN層54、57がチャネル領域となる。チャネル領域としてのn型GaN層57の下部には、高不純物濃度のp+ 型GaN層56が設けられている。ゲート電極60のソース電極61側の端部の直下にはn+ 型GaN層58が形成されていないため、チャネル領域としてのn型GaN層57にはp+ 型GaN層56による空乏層が広がる。このため、このGaN系MISFETはノーマリーオフ構造である。ゲート電極60に正(+)のバイアス電圧を印加することにより、このゲート電極60の直下のゲート絶縁膜59との界面付近のn型GaN層57に電子が誘起され、その結果、ソース電極61とドレイン電極63との間にチャネルが形成されるため、このGaN系MISFETはオン状態となり、ソース電極61とドレイン電極63との間に電流が流れる。このGaN系MISFETにおいては、p+ 型GaN層56が持つ高いエネルギー障壁により、高いドレイン耐圧を得ることができる。また、高不純物濃度のn+ 型GaN層58がソース領域を形成しているため、ソース抵抗を小さくすることができる。また、p+ 型GaN層56の下のn型GaN層54の厚さは5μm程度と薄いにもかかわらず、GaNの破壊電圧は300V/μmと十分に大きいため、高いドレイン耐圧を得ることができる。
この第5の実施の形態によれば、GaN系MISFETにおいて第1の実施の形態と同様な利点を得ることができる。
このGaN系MISFETにおいては、n+ 型GaN層58がソース領域、n+ 型GaN層53がドレイン領域、n型GaN層54、57がチャネル領域となる。チャネル領域としてのn型GaN層57の下部には、高不純物濃度のp+ 型GaN層56が設けられている。ゲート電極60のソース電極61側の端部の直下にはn+ 型GaN層58が形成されていないため、チャネル領域としてのn型GaN層57にはp+ 型GaN層56による空乏層が広がる。このため、このGaN系MISFETはノーマリーオフ構造である。ゲート電極60に正(+)のバイアス電圧を印加することにより、このゲート電極60の直下のゲート絶縁膜59との界面付近のn型GaN層57に電子が誘起され、その結果、ソース電極61とドレイン電極63との間にチャネルが形成されるため、このGaN系MISFETはオン状態となり、ソース電極61とドレイン電極63との間に電流が流れる。このGaN系MISFETにおいては、p+ 型GaN層56が持つ高いエネルギー障壁により、高いドレイン耐圧を得ることができる。また、高不純物濃度のn+ 型GaN層58がソース領域を形成しているため、ソース抵抗を小さくすることができる。また、p+ 型GaN層56の下のn型GaN層54の厚さは5μm程度と薄いにもかかわらず、GaNの破壊電圧は300V/μmと十分に大きいため、高いドレイン耐圧を得ることができる。
この第5の実施の形態によれば、GaN系MISFETにおいて第1の実施の形態と同様な利点を得ることができる。
第6の実施の形態
第6の実施の形態においては、第3の実施の形態によるGaN系ショットキーダイオードの製造方法において、特に、ベース基板31としてC面サファイア基板を用いる場合について説明する。
まず、第3の実施の形態と同様にして、図15Aに示すように、ベース基板31としてのC面サファイア基板上に直接、成長マスク32を形成する。
次に、こうして成長マスク32を形成したC面サファイア基板をMOCVD装置に導入し、例えば、H2 とN2 との混合ガスからなるキャリアガス中において1100℃で5分間保持することにより表面清浄化を行う。
第6の実施の形態においては、第3の実施の形態によるGaN系ショットキーダイオードの製造方法において、特に、ベース基板31としてC面サファイア基板を用いる場合について説明する。
まず、第3の実施の形態と同様にして、図15Aに示すように、ベース基板31としてのC面サファイア基板上に直接、成長マスク32を形成する。
次に、こうして成長マスク32を形成したC面サファイア基板をMOCVD装置に導入し、例えば、H2 とN2 との混合ガスからなるキャリアガス中において1100℃で5分間保持することにより表面清浄化を行う。
次に、例えば、温度を550℃まで下げた後、NH3 およびTMGを供給し、厚さが約30nmのアモルファス状のGaN層を成長させる。
次に、NH3 を流しながら温度を1150℃に上昇させ、この温度で10分間保持した後、例えば1050〜1100℃の温度でTMGおよびSiH4 を供給し、n+ 型GaN層33およびn型GaN層34を成長させる。こうすることで、島状のn+ 型GaN層33およびn型GaN層34を成長させることができる。
この後の工程は第3の実施の形態と同様である。
この第6の実施の形態によれば、第3の実施の形態と同様な利点に加えて、ベース基板31としてC面サファイア基板そのものを用いることができるため、C面サファイア基板上にGaN層を成長させる必要がなく、その分だけGaN系ショットキーダイオードの製造工程の簡略化を図ることができ、GaN系ショットキーダイオードの製造コストの低減を図ることができるという利点も得ることができる。
次に、NH3 を流しながら温度を1150℃に上昇させ、この温度で10分間保持した後、例えば1050〜1100℃の温度でTMGおよびSiH4 を供給し、n+ 型GaN層33およびn型GaN層34を成長させる。こうすることで、島状のn+ 型GaN層33およびn型GaN層34を成長させることができる。
この後の工程は第3の実施の形態と同様である。
この第6の実施の形態によれば、第3の実施の形態と同様な利点に加えて、ベース基板31としてC面サファイア基板そのものを用いることができるため、C面サファイア基板上にGaN層を成長させる必要がなく、その分だけGaN系ショットキーダイオードの製造工程の簡略化を図ることができ、GaN系ショットキーダイオードの製造コストの低減を図ることができるという利点も得ることができる。
第7の実施の形態
第7の実施の形態によるGaN系半導体素子の製造方法について説明する。
この第7の実施の形態においては、第1の実施の形態と同様にして、図18Aに示すように、ベース基板11上に図3に示す成長マスク12を用いてGaN系半導体層13を(0001)面方位に島状に成長させた後、このGaN系半導体層13の上面(以下、「第1の面13a」と称する。)上に必要な第1の電極14を形成する。この第1の電極14の材料およびこの第1の電極14の形成方法は必要に応じて選ばれる。この第1の電極14の材料は、この第1の電極14がオーミック電極であるかショットキー電極であるか、あるいは、この第1の電極14がコンタクトするGaN系半導体層13の最上層の導電型に応じて適宜選ばれる。具体的には、この第1の電極14は、例えば、下から順にNi/Au/Niの多層膜を用い、各膜の厚さは例えば、一層目のNi膜は5nm、Au膜は500nm、二層目のNi膜は100nmとする。また、この第1の電極14は、例えば、真空蒸着法やスパッタリング法などにより全面に第1の電極14の形成用の金属膜または合金膜を形成した後、これらの金属膜または合金膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングすることにより形成する。図18Aにおいては、第1の電極14は、GaN系半導体層13の第1の面13aの周辺部を除いた部分、例えば縁から6μm以上内側の部分に形成されているが、GaN系半導体層13の第1の面13aの全体に形成してもよい。
第7の実施の形態によるGaN系半導体素子の製造方法について説明する。
この第7の実施の形態においては、第1の実施の形態と同様にして、図18Aに示すように、ベース基板11上に図3に示す成長マスク12を用いてGaN系半導体層13を(0001)面方位に島状に成長させた後、このGaN系半導体層13の上面(以下、「第1の面13a」と称する。)上に必要な第1の電極14を形成する。この第1の電極14の材料およびこの第1の電極14の形成方法は必要に応じて選ばれる。この第1の電極14の材料は、この第1の電極14がオーミック電極であるかショットキー電極であるか、あるいは、この第1の電極14がコンタクトするGaN系半導体層13の最上層の導電型に応じて適宜選ばれる。具体的には、この第1の電極14は、例えば、下から順にNi/Au/Niの多層膜を用い、各膜の厚さは例えば、一層目のNi膜は5nm、Au膜は500nm、二層目のNi膜は100nmとする。また、この第1の電極14は、例えば、真空蒸着法やスパッタリング法などにより全面に第1の電極14の形成用の金属膜または合金膜を形成した後、これらの金属膜または合金膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングすることにより形成する。図18Aにおいては、第1の電極14は、GaN系半導体層13の第1の面13aの周辺部を除いた部分、例えば縁から6μm以上内側の部分に形成されているが、GaN系半導体層13の第1の面13aの全体に形成してもよい。
次に、図18Bに示すように、成長マスク12をウエットエッチング法などにより除去する。例えば、成長マスク12がSiO2 膜からなる場合には、バッファードフッ酸を用いたウエットエッチングにより除去する。この成長マスク12の除去は必須ではないが、後述のGaN系半導体層13の分離の歩留まりを向上させるために有効である。
次に、図19に示すように、接着用金属15を一方の主面に形成した第1の支持基板16を用意し、この第1の支持基板16の接着用金属15をベース基板11上のGaN系半導体層13の第1の面13a上に形成した第1の電極14と対向させる。接着用金属15としては、はんだを用いることができ、より具体的には、例えばAu/Snはんだ薄膜を用いる。また、第1の支持基板16としては、例えば、Siなどの元素半導体、SiC、 GaAs、GaP、AlN、GaN、ZnOなどの化合物半導体、各種の金属、合金、窒化物系セラミックス、酸化物系セラミックス、ダイヤモンド、カーボン、プラスチックなどからなるものを用いることができ、必要に応じて選ばれる。第1の支持基板16の典型的な例を挙げると、Si基板である。
次に、図20に示すように、第1の支持基板16の接着用金属15をベース基板11上のGaN系半導体層13上に形成した第1の電極14と接触させ、この状態で加熱を行って接着用金属15を溶融させることにより第1の電極14と溶着する。こうして、ベース基板11上のGaN系半導体層13の第1の面13a上に形成した第1の電極14に第1の支持基板16が接着される。例えば、接着用金属15としてAu/Snはんだ薄膜を用い、第1の電極14が上述のNi膜、Au膜およびその上のNi膜からなる多層金属膜からなる場合には、第1の支持基板16の接着用金属15を第1の電極14と接触させた状態で約250℃に加熱することにより、接着用金属15を溶融させて第1の電極14と溶着し、この第1の電極14に第1の支持基板16を接着する。
次に、図21に示すように、上述のようにして接着により一体となったベース基板11および第1の支持基板16をベース基板11とGaN系半導体層13との間で剥離する。具体的には、例えば、一体となったベース基板11および第1の支持基板16に超音波を当てて刺激することによりベース基板11とGaN系半導体層13との間で剥離する。あるいは、一体となったベース基板11および第1の支持基板16の端面の一部に機械的な力を加えて刺激することによりベース基板11とGaN系半導体層13との間で剥離するようにしてもよい。こうしてベース基板11とGaN系半導体層13との間で剥離されることにより露出するGaN系半導体層13の面を第2の面13bと称する。
次に、図22に示すように、GaN系半導体層13の第2の面13b上に必要な第2の電極17を形成する。この第2の電極17の材料およびこの第2の電極17の形成方法は必要に応じて選ばれる。この第2の電極17の材料は、この第2の電極17がオーミック電極であるかショットキー電極であるか、あるいは、この第2の電極17がコンタクトするGaN系半導体層13の最上層の導電型に応じて適宜選ばれる。具体的には、この第2の電極17は、例えば、下から順にTi/Al/Auの多層膜を用い、各膜の厚さは例えば、Ti膜は5nm、Al膜は45nm、Au膜は10nmとする。また、この第2の電極17は、例えば、真空蒸着法やスパッタリング法などにより全面に第2の電極17の形成用の金属膜または合金膜を形成した後、これらの金属膜または合金膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングすることにより形成する。図22においては、第2の電極17は、GaN系半導体層13の第2の面13bの全体に形成されているが、GaN系半導体層13の第2の面13bの周辺部を除いた部分、例えば縁から6μm以上内側の部分に形成してもよい。第2の電極17がオーミック電極である場合には、必要に応じて、GaN系半導体層13の第2の面13b上に第2の電極17を形成した後、この第2の電極17にレーザー光を照射してレーザーアニールを行うことにより、GaN系半導体層13に対して第2の電極17をより低抵抗でオーミック接触させることができる。例えば、第2の電極17が上述のTi膜、Al膜およびAu膜からなる合計の厚さが50nmの多層金属膜からなる場合、波長266nmのレーザー光を用いることにより、この多層金属膜の光透過率は〜20%程度と低くレーザー光が十分に吸収されるため、GaN系半導体層13と第2の電極17との界面を十分に加熱することができ、十分なレーザーアニールを行うことができる。
次に、図23に示すように、接着用金属(図示せず)を一方の主面に形成した第2の支持基板18を用意し、この第2の支持基板18の接着用金属を第1の支持基板16上のGaN系半導体層13の第2の面13b上に形成した第2の電極17と接触させ、この状態で加熱を行って接着用金属を溶融させることにより第2の電極17と溶着する。こうして、第1の支持基板16上のGaN系半導体層13の第2の面13bに形成した第2の電極17に第2の支持基板18が接着される。例えば、接着用金属としてAu/Snはんだ薄膜を用い、第2の電極14が上述のNi膜、Au膜およびその上のNi膜からなる多層金属膜からなる場合には、第2の支持基板18の接着用金属を第2の電極17と接触させた状態で約250℃に加熱することにより、接着用金属を溶融させて第2の電極17と溶着し、この第2の電極17に第2の支持基板18を接着する。接着用金属としては、はんだを用いることができ、より具体的には、例えばAu/Snはんだ薄膜を用いる。また、第2の支持基板18としては、第1の支持基板16と同様に、例えば、Siなどの元素半導体、SiC、 GaAs、GaP、AlN、GaN、ZnOなどの化合物半導体、各種の金属、合金、窒化物系セラミックス、酸化物系セラミックス、ダイヤモンド、カーボン、プラスチックなどからなるものを用いることができ、必要に応じて選ばれるが、中でも放熱性に富む、例えばCuなどの金属または合金を用いることが好ましい。第2の支持基板18の典型的な例を挙げると、Cu板(厚さは例えば1mm)にAuメッキおよびAu/Snはんだ薄膜を形成したもの、あるいは、金属線路が形成されたAlNセラミック基板である。
以上により、図23に示すように、GaN系半導体層13の第1の面13aに第1の電極14が、第2の面13bに第2の電極17が形成された2端子GaN系半導体素子、具体的にはGaN系ダイオードが、第1の支持基板16と第2の支持基板18との間に挟まれた状態で形成されている。第1の電極14および第2の電極17はアノードまたはカソードである。このGaN系ダイオードは、pn接合ダイオードまたはショットキーダイオードであり、pn接合ダイオードでは第1の電極14および第2の電極17ともにオーミック電極、ショットキーダイオードでは第1の電極14および第2の電極17のうちの一方がショットキー電極、他方がオーミック電極である。第1の支持基板16と第2の支持基板18との間の間隔は例えば20μm程度である。
ベース基板11を剥離した後の第1の支持基板16上のGaN系半導体層13側の表面のSEM像の一例を図24に示す。ただし、ベース基板11としては、C面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いた。GaN系半導体層13としてはGaN層を成長させた。成長マスク12としては図3に示すものと同様なパターンを有するものを用いた。成長マスク12はプラズマCVD法により形成した厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ12aの長さaは1200μm、幅bは5μm、ストライプウインドウ12aの周期p1 は85μm、マスク部12cの幅は80μm、ストライプウインドウ12aの末端部同士の重なり合いの長さrは65μmである。第1の支持基板16としてSi基板を用い、その上に接着用金属15としてAu/Snはんだ薄膜を形成した。GaN層の成長に際しては、まず、成長マスク12を形成したベース基板11上に従来公知の技術により低温GaNバッファ層(図示せず)を成長させた。具体的には、MOCVD法により、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用い、温度530℃で厚さ30nmの低温GaNバッファ層を成長させた。この後、TMGの供給を停止し、例えば、温度を1150℃に上昇させた後、再びTMGを供給し、圧力30kPaでGaNの成長を行った。こうして島状にGaN層を成長させた。このGaN層の厚さは15μmである。図24に示すように、剥離によって出現したストライプ状の島状のGaN層の群が見える。図24のストライプ状の島状のGaN層の端部の拡大図を図25Aに、この島状のGaN層の中央部の拡大図を図25Bに示す。
図3に示す成長マスク12のストライプウインドウ12aの幅bおよびマスク部12cの幅を種々に変化させて、ベース基板11からのGaN系半導体層13の剥離の程度を調べた結果について説明する。成長マスク12はプラズマCVD法により形成した厚さ0.3μmのSiO2 膜により形成した。ベース基板11、GaN系半導体層13、このGaN系半導体層13の成長条件、第1の支持基板16および接着用金属15については図24に示す試料と同様である。GaN系半導体層13としてのGaN層の第1の面13aには、第1の電極14としてNi/Au/Niの多層膜(各膜の厚さは、一層目のNi膜は5nm、Au膜は500nm、二層目のNi膜は100nm)を形成した。GaN系半導体層13としてのストライプ状のGaN層とこれに隣接するストライプ状のGaN層との間隔は概ね5〜8μm程度となるようにした。周期p1 が10μm以下であると隣接するGaN層同士が合体しやすいので、これを防止するために、成長マスク12に図5に示すような部分を形成した。ストライプウインドウ12aの幅bは1μm、3μm、5μm、10μm、20μmの5水準に変化させ、マスク部12cの幅は3μm、5μm、10μm、50μm、80μm、100μmの6水準に変化させた。
ベース基板11としてのサファイア基板から剥離されたストライプ状のGaN層の本数を数え、総本数に対する割合を計測した。表1にその結果を示す。なお、表1の斜線部は実験を行っていない部分である。
表1より、ストライプウインドウ12aの幅bが20μmではGaN層を殆ど剥離することができないことが分かる。その理由は、GaN層の第1の面13aに対する第1の電極14としてのNi/Au/Ni多層膜の接着強度と幅bが20μmのストライプウインドウ12aにおけるサファイア基板とGaN層との接着強度とを比較した場合、後者の方が前者よりも強いためであると考えられる。ストライプ状のGaN層の幅は実用的には150μm程度以下であるから、ストライプウインドウ12aの幅bは20μm以下であることが望ましいと言える。また、表1より、マスク部12cの幅がストライプウインドウ12aの幅bよりも小さいときは、GaN層を剥離することができないことが分かる。このことから、成長マスク12における(ストライプウインドウ12aの幅b/マスク部12cの幅)≦1であることが望ましいと言える。
この第7の実施の形態によれば、第1の実施の形態と同様な利点に加えて、以下のような種々の利点を得ることができる。すなわち、ベース基板11上に成長させたGaN系半導体層13の第1の面13aに第1の支持基板16を接着し、この第1の支持基板16およびGaN系半導体層13をベース基板11から剥離し、その後、GaN系半導体層13の第2の面13bに第2の支持基板18を接着している。このため、例えば、第2の支持基板18として高熱伝導性基板を用いることにより、第1の支持基板16と第2の支持基板18との間に挟まれた2端子GaN系半導体素子の放熱性の大幅な向上を図ることができ、高放熱性2端子GaN系半導体素子を実現することができる。
また、この第7の実施の形態によれば、サファイア基板上にGaN系半導体層を成長させた後にサファイア基板を剥離する方法として従来より用いられているレーザーリフト技術を用いる必要がないため、レーザーリフトオフ技術を用いる場合の種々の問題がない。すなわち、レーザーリフトオフ技術では、パルス高出力レーザーにより発振される波長266nmのレーザー光をサファイア基板側から照射し、サファイア基板とGaN系半導体層との界面から数100nmの深さまでのGaN系半導体層の吸収により、その部分の温度を急激に高温に上昇させて熱分解し、生成した窒素(N2 )ガスの圧力によりサファイア基板とGaN系半導体層との界面でサファイア基板が剥離する。このレーザーリフトオフ技術は、局部的にサファイア基板を剥離するのには有効であるものの、発生する窒素ガスの圧力制御に難点があるため、大面積にわたりサファイア基板を剥離しようとすると、剥離の圧力がサファイア基板の面内で不均一となり、局部的に圧力が上昇することによる不均一な押し上げ効果により、GaN系半導体層にクラックが発生したり破壊が起こってしまう。このため、GaN系半導体層を無傷に保ったまま、レーザー光の照射面積全面にわたってサファイア基板を剥離することは困難であった。これに対し、この第7の実施の形態によれば、GaN系半導体層13を無傷に保ったまま、サファイア基板などのベース基板11をベース基板11の全面にわたってGaN系半導体層13から容易に剥離することができるので、これらの問題がない。また、レーザーリフトオフ技術では、高価なパルス高出力レーザーを用いる必要があるのに対し、この第7の実施の形態によれば、このようなパルス高出力レーザーを用いる必要がないため、GaN系半導体素子の製造コストの低減を図ることができる。
第8の実施の形態
第8の実施の形態による縦伝導型GaN系ショットキーダイオードの製造方法について説明する。
まず、図26に示すように、ベース基板31上に、図3に示す成長マスク12と同様な成長マスク32を形成する。
第8の実施の形態による縦伝導型GaN系ショットキーダイオードの製造方法について説明する。
まず、図26に示すように、ベース基板31上に、図3に示す成長マスク12と同様な成長マスク32を形成する。
次に、成長マスク32を用いてMOCVD法によりn型不純物としてSiがドープされたn+ 型GaN層33を(0001)面方位に島状に成長させる。この場合、一つの島状のn+ 型GaN層33は一つのストライプウインドウ32aから成長したものである。このn+ 型GaN層33とn+ 型GaN層33との間隔は例えば約10μmである。このn+ 型GaN層33の成長は、例えば、温度は1100℃、圧力は横方向の成長モードが主体となる30kPaで行う。このn+ 型GaN層33の成長時には、例えば、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用い、n型ドーパントとして窒素で希釈したSiH4 を用いる。原料ガス供給条件(例えば、TMGの供給量とNH3 の供給量との比など)の制御により、例えば、n+ 型GaN層33の幅70μmに対してn+ 型GaN層33の厚さが約15μm程度となるようにする。n+ 型GaN層33の不純物濃度は例えば1×1018cm-3とする。
次に、SiH4 の供給量を減少させ、さらに成長圧力を例えば60kPaとし、かつTMG供給量を例えば2倍に増加させ、縦方向成長が主体となる成長条件でMOCVD法によりn+ 型GaN層33上にn型GaN層34を成長させる。このn型GaN層34の厚さは例えば5μm、不純物濃度は例えば3×1016cm-3とする。こうしてn型GaN層34を成長させた後のn+ 型GaN層33の側面からの横方向へのn型GaN層34の張り出し距離は片側で約4μmである。n+ 型GaN層33およびn型GaN層34には、ストライプウインドウ32aの直上の部分に貫通転位が形成される。
次に、例えばプラズマCVD法により全面に絶縁膜、例えば厚さが1μmのSiO2 膜35を形成した後、このSiO2 膜35をフォトリソグラフィーおよびエッチングにより所定形状にパターニングし、n型GaN層34の上面のn型GaN層34の側面から約5μmの範囲の周辺部およびストライプウインドウ32aの直上の幅8μmの部分にストライプ状のSiO2 膜35を形成する。このSiO2 膜35は、後述のショットキー電極37の端部における電界集中を緩和するためのフィールドプレート(field plate)としての役割を果たすために設けられたものである。
次に、例えば真空蒸着法により全面にショットキー電極形成用の金属膜を形成した後、この金属膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングする。この金属膜としては、Ni/Au/Ni/Auの多層膜(各膜の厚さは、一層目のNi膜は20nm、一層目のAu膜は100nm、二層目のNi膜は20nm、二層目のAu膜は500nm)を形成した。こうして、SiO2 膜35の開口部においてn型GaN層34と接触した状態でショットキー電極37が形成される。ここで、Ni/Au/Ni/Au多層膜における二層目のNi膜は、第1の支持基板16の一方の主面に形成する接着用金属15として用いられるAu/Snはんだ薄膜からのSnの拡散を防ぐためのバリア層として設けられている。
この後、第7の実施の形態と同様にして、接着用金属15が形成された第1の支持基板16の接着、ベース基板31の剥離、接着用金属が形成された第2の支持基板18の接着などの工程を実行して、目的とするGaN系ショットキーダイオードを製造する。こうして製造されるGaN系ショットキーダイオードにおいては、n型GaN層34の一方の面にショットキー電極37が、n+ 型GaN層33の一方の面にオーミック電極が形成されている。従って、このGaN系ショットキーダイオードでは、ショットキー電極37とオーミック電極との間をn+ 型GaN層33およびn型GaN層34の積層方向、言い換えれば縦方向に電流が流れる。すなわち、このGaN系ショットキーダイオードは縦方向伝導型である。
この第8の実施の形態によれば、縦方向伝導型GaN系ショットキーダイオードにおいて第7の実施の形態と同様な利点を得ることができる。
第9の実施の形態
第9の実施の形態による大面積パワーGaN系ショットキーダイオードの製造方法について説明する。
まず、図27に示すように、ベース基板(図示せず)上に成長マスク71を形成する。この成長マスク71は、最終的に一つの素子となる長方形のチップ領域72毎に、図2に示す成長マスク12のストライプウインドウ12aと同様なストライプウインドウ71aを有する。一つのチップ領域72には、〈11−20〉方向にストライプウインドウ71aが複数本、例えば600本含まれる。例えば、ストライプウインドウ71aの長さaは1200μm、幅bは1μm、マスク部71cの幅は3μm、ストライプウインドウ71aの周期p1 は4μmである。この場合、例えば、チップ領域72の大きさは、〈11−20〉方向は2400μm、〈1−100〉方向は1300μmである。この場合、成長マスク71は、ストライプウインドウ71aに加えて、互いに隣接するチップ領域72の互いに対向する一対の辺に沿って、各ストライプウインドウ71aから成長する島状のGaN系半導体層13同士が〈11−20〉方向において合体しないようにするための合体防止用ウインドウ71dを有する。この合体防止用ウインドウ71dは、ストライプウインドウ71aと同様な形状のウインドウの一辺に、例えば20μmのピッチで形成され、〈11−20〉方向および〈1−100〉方向に平行な辺を有する大きさs1 ×s2 (例えば、s1 =4μm、s2 =10μm)の長方形のウインドウを設けたものにより構成されている。互いに隣接するチップ領域72の互いに対向する一対の辺に沿って形成された合体防止用ウインドウ71d間の間隔は例えば15μmである。
第9の実施の形態による大面積パワーGaN系ショットキーダイオードの製造方法について説明する。
まず、図27に示すように、ベース基板(図示せず)上に成長マスク71を形成する。この成長マスク71は、最終的に一つの素子となる長方形のチップ領域72毎に、図2に示す成長マスク12のストライプウインドウ12aと同様なストライプウインドウ71aを有する。一つのチップ領域72には、〈11−20〉方向にストライプウインドウ71aが複数本、例えば600本含まれる。例えば、ストライプウインドウ71aの長さaは1200μm、幅bは1μm、マスク部71cの幅は3μm、ストライプウインドウ71aの周期p1 は4μmである。この場合、例えば、チップ領域72の大きさは、〈11−20〉方向は2400μm、〈1−100〉方向は1300μmである。この場合、成長マスク71は、ストライプウインドウ71aに加えて、互いに隣接するチップ領域72の互いに対向する一対の辺に沿って、各ストライプウインドウ71aから成長する島状のGaN系半導体層13同士が〈11−20〉方向において合体しないようにするための合体防止用ウインドウ71dを有する。この合体防止用ウインドウ71dは、ストライプウインドウ71aと同様な形状のウインドウの一辺に、例えば20μmのピッチで形成され、〈11−20〉方向および〈1−100〉方向に平行な辺を有する大きさs1 ×s2 (例えば、s1 =4μm、s2 =10μm)の長方形のウインドウを設けたものにより構成されている。互いに隣接するチップ領域72の互いに対向する一対の辺に沿って形成された合体防止用ウインドウ71d間の間隔は例えば15μmである。
次に、成長マスク71を用いてMOCVD法によりn型不純物としてSiがドープされたn+ 型GaN層73を(0001)面方位に島状に成長させる。このn+ 型GaN層73の成長は、例えば、温度は1100℃、圧力は成長が縦方向および横方向ともに進む成長モードとなる60kPaで行う。この場合、各チップ領域72において各ストライプウインドウ71aから成長するn+ 型GaN層73同士が合体し、全体として一つの大きなn+ 型GaN層73が得られる。このn+ 型GaN層73の成長時には、例えば、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用い、n型ドーパントとして窒素で希釈したSiH4 を用いた。n+ 型GaN層73の不純物濃度は例えば1×1018cm-3とする。例えば、n+ 型GaN層73の厚さが10μmに達したときに、SiH4 の供給量を減少させ、n型GaN層を厚さ約8μm成長させた。n型GaN層の不純物濃度は例えば1×1016cm-3とする。
合体防止用ウインドウ71dがn+ 型GaN層73の〈11−20〉方向の成長を阻害する理由は、図5に示す成長マスク12を用いた場合と本質的に同様である。すなわち、この合体防止用ウインドウ71dを起点としてn+ 型GaN層73に成長速度の遅い{1−100}面が形成される。{1−100}面は{11−20}面と30°または90°傾いており、図27に示すように三角形状となるため、成長が停止する。この結果、図27に示すように、互いに隣接するチップ領域72の間のn+ 型GaN層73およびn型GaN層が素子分離帯部分を介して互いに分離される。
この後、第7の実施の形態と同様にして、接着用金属15が形成された第1の支持基板16の接着、ベース基板の剥離、接着用金属が形成された第2の支持基板18の接着などの工程を実行して、目的とする大面積パワーGaN系ショットキーダイオードを製造する。こうして製造される大面積パワーGaN系ショットキーダイオードにおいては、n型GaN層74の一方の面にショットキー電極が、n+ 型GaN層73の一方の面にオーミック電極が形成されている。従って、この大面積パワーGaN系ショットキーダイオードでは、ショットキー電極とオーミック電極との間をn+ 型GaN層73およびn型GaN層の積層方向、言い換えれば縦方向に電流が流れる。すなわち、この大面積パワーGaN系ショットキーダイオードは縦方向伝導型である。
この第9の実施の形態によれば、縦方向伝導型の大面積パワーGaN系ショットキーダイオードにおいて第7の実施の形態と同様な利点を得ることができる。
第10の実施の形態
第10の実施の形態によるGaN系ショットキーダイオードの製造方法について説明する。
まず、第4の実施の形態と同様な(111)面方位のSi基板41a上に、例えば厚さ30nmのAlN膜および厚さ20nmのGaN膜を例えばMOCVD法により例えば1100℃の温度で順次成長させ、こうして得られたベース基板上に第1の実施の形態と同様にして成長マスク42を形成する。成長マスク42は、第1の実施の形態の成長マスク12と同様にストライプウインドウ42aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク42は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ42aの長さaは1000μm、幅bは10μm、ストライプウインドウ42aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ42aとストライプウインドウ42aとの間隔は10μm、ストライプウインドウ42aの末端部と補助ストライプウインドウ42bとの重なり合いの長さqは55μmである。
第10の実施の形態によるGaN系ショットキーダイオードの製造方法について説明する。
まず、第4の実施の形態と同様な(111)面方位のSi基板41a上に、例えば厚さ30nmのAlN膜および厚さ20nmのGaN膜を例えばMOCVD法により例えば1100℃の温度で順次成長させ、こうして得られたベース基板上に第1の実施の形態と同様にして成長マスク42を形成する。成長マスク42は、第1の実施の形態の成長マスク12と同様にストライプウインドウ42aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク42は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ42aの長さaは1000μm、幅bは10μm、ストライプウインドウ42aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ42aとストライプウインドウ42aとの間隔は10μm、ストライプウインドウ42aの末端部と補助ストライプウインドウ42bとの重なり合いの長さqは55μmである。
次に、成長マスク42を用いてMOCVD法によりn型不純物としてSiがドープされたn+ 型GaN層43を(0001)面方位に島状に成長させる。このn+ 型GaN層43の厚さは例えば8μm、不純物濃度は例えば5×1018cm-3とする。このn+ 型GaN層43とn+ 型GaN層43との間隔は例えば約10μmである。このn+ 型GaN層43の成長は、例えば、温度1100℃、圧力30kPaで行う。このn+ 型GaN層43の成長時には、例えば、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用い、n型ドーパントとして窒素で希釈したSiH4 を用いる。この場合、一つの島状のn+ 型GaN層43は一つのストライプウインドウ42aから成長したものである。次に、縦方向への成長が促進されるように成長圧力を例えば80kPaに増加させ、結晶成長条件を調節してMOCVD法によりn+ 型GaN層43上にn型GaN層44を成長させる。このn型GaN層44の厚さは例えば5μm、不純物濃度は例えば1×1016cm-3とする。こうしてn型GaN層44を成長させた後のn+ 型GaN層43およびn型GaN層44の全体の〈11−20〉方向の間隔は例えば約5μmである。図16Aに示すように、n+ 型GaN層43およびn型GaN層44には、ストライプウインドウ42aの直上の部分に貫通転位45が形成される。
この後、n型GaN層44上にショットキー電極(図示せず)を形成し、さらに、第7の実施の形態と同様にして、接着用金属15が形成された第1の支持基板16の接着、ベース基板の剥離、接着用金属が形成された第2の支持基板の接着などの工程を実行して、目的とするGaN系ショットキーダイオードを製造する。
この第10の実施の形態によれば、GaN系ショットキーダイオードにおいて第7の実施の形態と同様な利点を得ることができる。
第11の実施の形態
第11の実施の形態によるGaN系発光ダイオードの製造方法について説明する。
まず、第1の実施の形態と同様にして、図28に示すように、ベース基板81上に成長マスク82を形成する。ベース基板81としては、C面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いる。成長マスク82は、成長マスク12と同様にストライプウインドウ82aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク82は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ82aの長さaは1000μm、幅bは10μm、ストライプウインドウ82aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ32aとストライプウインドウ32aとの間隔は10μm、ストライプウインドウ32aの末端部と補助ストライプウインドウ32bとの重なり合いの長さqは55μmである。
第11の実施の形態によるGaN系発光ダイオードの製造方法について説明する。
まず、第1の実施の形態と同様にして、図28に示すように、ベース基板81上に成長マスク82を形成する。ベース基板81としては、C面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いる。成長マスク82は、成長マスク12と同様にストライプウインドウ82aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク82は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ82aの長さaは1000μm、幅bは10μm、ストライプウインドウ82aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ32aとストライプウインドウ32aとの間隔は10μm、ストライプウインドウ32aの末端部と補助ストライプウインドウ32bとの重なり合いの長さqは55μmである。
次に、成長マスク82を用いてMOCVD法によりn型不純物としてSiがドープされたn+ 型GaN層83を(0001)面方位に島状に成長させる。このn+ 型GaN層83の厚さは例えば10μm、不純物濃度は例えば5×1018cm-3とする。このn+ 型GaN層83とn+ 型GaN層83との間隔は例えば約10μmである。このn+ 型GaN層83の成長は、例えば、温度1100℃、圧力30kPaで行う。このn+ 型GaN層83の成長時には、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用い、n型ドーパントとして窒素で希釈したSiH4 を用いる。この場合、一つの島状のn+ 型GaN層83は一つのストライプウインドウ32aから成長したものである。次に、縦方向への成長が促進されるように結晶成長条件を調節してMOCVD法によりn+ 型GaN層83上にn型GaN層84を成長させる。このn型GaN層84の厚さは例えば5μm、不純物濃度は例えば1×1016cm-3とする。こうしてn型GaN層84を成長させた後のn+ 型GaN層83およびn型GaN層84の全体の〈11−20〉方向の間隔は例えば約5μmである。n+ 型GaN層83およびn型GaN層84には、ストライプウインドウ82aの直上の部分に貫通転位が形成されるが、その図示は省略する。
引き続いて、MOCVD法により、n型GaN層84上に例えばInGaN/GaN多重量子井戸構造(MQW)を有する発光層85およびp+ 型GaN層86を成長させる。発光層85の厚さは一般には50nm以下、p+ 型GaN層86の厚さは例えば100nm程度と非常に薄いので、これらの発光層85およびp+ 型GaN層86のn型GaN層84の側面への成長は殆ど無視できる。
次に、例えばプラズマCVD法により全面に絶縁膜、例えば厚さが1μmのSiO2 膜35を形成した後、このSiO2 膜87をフォトリソグラフィーおよびエッチングにより所定形状にパターニングし、p+ 型GaN層86を部分的に露出させる。
次に、例えば真空蒸着法により全面にオーミック金属膜を形成した後、この金属膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングする。こうして、p+ 型GaN層86と接触した状態でp側電極88が形成される。オーミック金属膜としては、例えば、Ni/Auの二層膜を用い、各膜の厚さは例えばNi膜は50nm、Au膜は500nmとする。
この後、第7の実施の形態と同様にして、接着用金属15が形成された第1の支持基板16の接着、ベース基板81の剥離を行う。
次に、ベース基板81の剥離によって露出したn+ 型GaN層83の表面に透明オーミック電極として例えばZnO薄膜を形成する。
以上により、目的とするGaN系発光ダイオードを製造することができる。
第11の実施の形態によれば、GaN系発光ダイオードにおいて第1および第7の実施の形態と同様な利点を得ることができる。
次に、ベース基板81の剥離によって露出したn+ 型GaN層83の表面に透明オーミック電極として例えばZnO薄膜を形成する。
以上により、目的とするGaN系発光ダイオードを製造することができる。
第11の実施の形態によれば、GaN系発光ダイオードにおいて第1および第7の実施の形態と同様な利点を得ることができる。
第12の実施の形態
第12の実施の形態による2端子・3端子GaN系複合半導体素子の製造方法について説明する。
まず、第1の実施の形態と同様にして、図29に示すように、ベース基板91上に成長マスク92を形成する。ベース基板91としては、例えば、C面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いる。成長マスク92は、成長マスク12と同様にストライプウインドウ92aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク92は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ92aの長さaは1000μm、幅bは5μm、ストライプウインドウ92aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ92aとストライプウインドウ92aとの間隔は10μm、ストライプウインドウ92aの末端部と補助ストライプウインドウ92bとの重なり合いの長さqは55μmである。
第12の実施の形態による2端子・3端子GaN系複合半導体素子の製造方法について説明する。
まず、第1の実施の形態と同様にして、図29に示すように、ベース基板91上に成長マスク92を形成する。ベース基板91としては、例えば、C面サファイア基板上に厚さ2μmのGaN層を成長させたものを用いる。成長マスク92は、成長マスク12と同様にストライプウインドウ92aおよび補助ストライプウインドウ(図示せず)を有する。例えば、成長マスク92は厚さ0.3μmのSiO2 膜により形成し、ストライプウインドウ92aの長さaは1000μm、幅bは5μm、ストライプウインドウ92aの周期p1 は90μm、周期p2 は1010μm、マスク部の幅は80μm、補助ストライプウインドウの長さcは120μm、幅dは10μm、〈1−100〉方向のストライプウインドウ92aとストライプウインドウ92aとの間隔は10μm、ストライプウインドウ92aの末端部と補助ストライプウインドウ92bとの重なり合いの長さqは55μmである。
次に、成長マスク92を用いてMOCVD法によりn型不純物としてSiがドープされたn+ 型GaN層93を(0001)面方位に島状に成長させる。このn+ 型GaN層93の厚さは例えば15μm、不純物濃度は例えば1×1017cm-3とする。このn+ 型GaN層93とn+ 型GaN層93との間隔は例えば約5〜10μmである。このn+ 型GaN層93の成長は、例えば、温度1100℃、圧力30kPaで行う。このn+ 型GaN層93の成長時には、例えば、原料ガスとしてTMGおよびNH3 を用い、キャリアガスとしてH2 およびN2 を用い、n型ドーパントとして窒素で希釈したSiH4 を用いる。この場合、一つの島状のn+ 型GaN層93は一つのストライプウインドウ92aから成長したものである。次に、縦方向への成長が促進されるように結晶成長条件を調節してMOCVD法によりn+ 型GaN層93上にn型GaN層94を成長させる。このn型GaN層94の厚さは例えば4μm、不純物濃度は例えば1×1016cm-3とする。こうしてn型GaN層94を成長させた後のn+ 型GaN層93およびn型GaN層94の全体の〈11−20〉方向の間隔は例えば約5μmである。n+ 型GaN層93およびn型GaN層94には、ストライプウインドウ92aの直上の部分に貫通転位が形成されるが、その図示は省略する。
引き続いて、MOCVD法により、n型GaN層94上にp+ 型GaN層95を成長させる。このp+ 型GaN層95の厚さは例えば約500nm、不純物濃度は例えば1×1019cm-3とする。次に、このp+ 型GaN層95のうちの後述の3端子素子(トランジスタ)のゲートの直下の部分をエッチングにより除去する。
次に、MOCVD法により、全面にn型GaN層96およびAlGaN層97を順次成長させる。n型GaN層96の厚さは例えば約800nm、不純物濃度は例えば1×1017cm-3とする。AlGaN層97の厚さは例えば30nm、Al組成は例えば0.25とする。
次に、3端子素子(トランジスタ)をエンハンスモード型とするために、ゲート部分のAlGaN層97をドライエッチングにより除去する。AlGaN層97とn型GaN層96との界面近傍には2次元電子ガスが生成されるが、このようにゲート部分のAlGaN層97を除去することにより、ゲート部分に2次元電子ガスが存在しなくなり、かつ、p+ 型GaN層95によるバンド引き上げ効果により、ゲート下のn型GaN層96が空乏化する。
次に、例えばプラズマCVD法により全面に絶縁膜、例えば厚さが20nmのSiO2 膜を形成した後、このSiO2 膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングする。こうして、ゲート部分のn型GaN層96上にSiO2 膜からなるゲート絶縁膜98を形成する。
次に、例えば真空蒸着法により全面にショットキー電極形成用の金属膜を形成した後、この金属膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングする。この金属膜としては、例えば、Ni/Au二層膜(各膜の厚さは、一層目のNi膜は50nm、一層目のAu膜は500nm)を形成する。こうして、ゲート絶縁膜98上にゲート電極99が形成される。
次に、例えば真空蒸着法により全面にショットキー電極形成用の金属膜を形成した後、この金属膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングする。この金属膜としては、例えば、Ni/Au二層膜(各膜の厚さは、一層目のNi膜は50nm、一層目のAu膜は500nm)を形成する。こうして、ゲート絶縁膜98上にゲート電極99が形成される。
次に、n型GaN層96をフォトリソグラフィーおよびドライエッチングにより所定形状にパターニングし、p+ 型GaN層95を部分的に露出させる。
次に、成長マスク92のストライプウインドウ92aの直上の部分のp+ 型GaN層95をエッチング除去する。これは、2端子素子と3端子素子との間の素子分離を行うためである。
次に、成長マスク92のストライプウインドウ92aの直上の部分のp+ 型GaN層95をエッチング除去する。これは、2端子素子と3端子素子との間の素子分離を行うためである。
次に、例えば真空蒸着法により全面にオーミック金属膜を形成した後、この金属膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングする。この金属膜としては、例えば、Ni/Au二層膜(各膜の厚さは、例えば、一層目のNi膜は50nm、一層目のAu膜は500nm)を形成する。こうして、2端子素子部分においてp+ 型GaN層95上にアノード電極100が形成されるとともに、3端子素子部分においてp+ 型GaN層95上にn型GaN層96と接した状態でオーミック電極101が形成される。
次に、例えば真空蒸着法により全面にオーミック金属膜を形成した後、この金属膜をフォトリソグラフィーおよびエッチングにより所定形状にパターニングする。この金属膜としては、例えば、Ti/Al/Auの多層膜(各膜の厚さは、例えば、Ti膜は5nm、Al膜は45nm、Au膜は10nm)を形成する。こうして、3端子素子部分においてオーミック電極101およびAlGaN層97上にソース電極102が形成される。この3端子素子は縦型のエンハンスメント型絶縁ゲートFETである。また、2端子素子はpn接合ダイオードである。この2端子・3端子GaN系複合半導体素子の等価回路を図30に示す。図30に示すように、回路的には、エンハンスメント型絶縁ゲートFETのドレインとpn接合ダイオードのアノードとが共通接続されている。エンハンスメント型絶縁ゲートFETのソース電極102はp+ 型GaN層95とコンタクトしているので、この部分はダイオードとなっている。
この後、第7の実施の形態と同様にして、接着用金属15が形成された第1の支持基板16の接着、ベース基板91の剥離、接着用金属が形成された第2の支持基板18の接着を行う。第1の支持基板16としては、例えば、AlN基板を用いる。このAlN基板の主面には、ゲート電極99、ソース電極102に加えてpn接合ダイオードのアノード電極100にコンタクトする線路が形成されており、さらにその上にAu/Snのはんだが約1μm程度の厚さに形成されている。第2の支持基板18としては、例えば、Auめっき銅板を用いる。このAuめっき銅板を、ベース基板91の剥離により露出したn+ 型GaN層93の面に接着する。
以上により、2端子・3端子GaN系複合半導体素子が完成する。
以上により、2端子・3端子GaN系複合半導体素子が完成する。
なお、第1の支持基板16としてのAlN基板の主面にソース電極102とアノード電極100とを一体に形成してもよい。このようにすると、この2端子・3端子GaN系複合半導体素子により、パワー回路の代表的なユニット回路を構成することができる。
第12の実施の形態によれば、2端子・3端子GaN系複合半導体素子において第1および第7の実施の形態と同様な利点を得ることができる。
第12の実施の形態によれば、2端子・3端子GaN系複合半導体素子において第1および第7の実施の形態と同様な利点を得ることができる。
以上、この発明の実施の形態について具体的に説明したが、この発明は、上述の実施の形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施の形態において挙げた数値、構造、材料などはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構造、材料などを用いてもよい。
例えば、上述の実施の形態において挙げた数値、構造、材料などはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構造、材料などを用いてもよい。
11、21、31、41、51、81、91…ベース基板、12、22、32、42、52、71、82、92…成長マスク、12a、22a、32a、42a、52a、71a、82a、92a…ストライプウインドウ、12b…補助ストライプウインドウ、12c…マスク部、13…GaN系半導体層、14…第1の電極、15…接着用金属、16…第1の支持基板、17…第2の電極、18…第2の支持基板
Claims (8)
- GaN系半導体と異なる物質からなる基板上に直接または間接的に成長マスクを形成する工程と、
上記成長マスクを用いて上記基板上に複数の島状のGaN系半導体層を(0001)面方位に成長させる工程とを有し、
上記成長マスクは、上記GaN系半導体層の〈11−20〉方向に平行な第1の方向に周期的に配列され、上記GaN系半導体層の〈1−100〉方向に平行な第2の方向に延在する複数のストライプ状の開口と、上記第1の方向に上記ストライプ状の開口と同じ周期でかつ上記ストライプ状の開口に対して半周期ずれて周期的に配列され、上記第2の方向の上記ストライプ状の開口の末端部と所定距離重なり合うように上記第2の方向に延在する複数のストライプ状の開口とを有し、
上記GaN系半導体層の〈1−100〉方向が上記成長マスクの上記ストライプ状の開口に平行な方向に延在し、かつ上記GaN系半導体層の側面が(1−10α)面(αは任意の整数)、(11−2β)面(βは任意の整数)もしくはこれらと結晶学的に等価な面により形成され、または、上記GaN系半導体層の側面が(1−10α)面(αは任意の整数)を含むことを特徴とする半導体素子の製造方法。 - 上記GaN系半導体層はn型層、アンドープ層およびp型層のうちの少なくとも一つを含む2層以上の層で構成されていることを特徴とする請求項1記載の半導体素子の製造方法。
- 上記基板上に上記GaN系半導体層を成長させた後、上記GaN系半導体層の上面側に第1の支持基板を接着し、この第1の支持基板および上記GaN系半導体層を上記基板から剥離する工程をさらに有することを特徴とする請求項1記載の半導体素子の製造方法。
- 上記基板上に上記GaN系半導体層を成長させた後、上記GaN系半導体層の上面側に上記第1の支持基板を接着する前に、上記GaN系半導体層の上面に一つまたは複数の電極を形成する工程をさらに有することを特徴とする請求項3記載の半導体素子の製造方法。
- 上記基板上に上記GaN系半導体層を成長させた後、上記GaN系半導体層の上面側に上記第1の支持基板を接着する前に、上記成長マスクの少なくとも一部を除去する工程をさらに有することを特徴とする請求項3記載の半導体素子の製造方法。
- 上記第1の支持基板および上記GaN系半導体層を上記基板から剥離した後、上記GaN系半導体層の露出した面に一つまたは複数の電極を形成する工程をさらに有することを特徴とする請求項3記載の半導体素子の製造方法。
- 上記GaN系半導体層と接着される側の上記第1の支持基板の主面に一つまたは複数の導体薄膜または導体線路が形成されていることを特徴とする請求項3記載の半導体素子の製造方法。
- 上記第1の支持基板および上記GaN系半導体層を上記基板から剥離した後、上記GaN系半導体層の露出した面側に第2の支持基板を接着する工程をさらに有することを特徴とする請求項3記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010179182A JP2011066398A (ja) | 2009-08-20 | 2010-08-10 | 半導体素子およびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191004 | 2009-08-20 | ||
JP2010179182A JP2011066398A (ja) | 2009-08-20 | 2010-08-10 | 半導体素子およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010107394A Division JP4638958B1 (ja) | 2009-08-20 | 2010-05-07 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011066398A true JP2011066398A (ja) | 2011-03-31 |
Family
ID=43952269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010179182A Pending JP2011066398A (ja) | 2009-08-20 | 2010-08-10 | 半導体素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011066398A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074245A (ja) * | 2011-09-29 | 2013-04-22 | Oki Electric Ind Co Ltd | 発光ダイオードの製造方法及び発光ダイオード |
US9953961B2 (en) | 2012-10-01 | 2018-04-24 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
WO2021065810A1 (ja) * | 2019-09-30 | 2021-04-08 | 京セラ株式会社 | 半導体装置の製造方法及び半導体装置 |
WO2021085556A1 (ja) | 2019-10-29 | 2021-05-06 | 京セラ株式会社 | 半導体素子および半導体素子の製造方法 |
WO2021220690A1 (ja) * | 2020-04-27 | 2021-11-04 | 京セラ株式会社 | 半導体素子の製造方法及び半導体装置 |
JP2022058690A (ja) * | 2018-01-31 | 2022-04-12 | 京セラ株式会社 | 複数の半導体素子の製造方法 |
WO2022145453A1 (ja) | 2020-12-29 | 2022-07-07 | 京セラ株式会社 | 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1192296A (ja) * | 1997-09-24 | 1999-04-06 | Mitsubishi Cable Ind Ltd | GaN系結晶成長用基板およびその用途 |
JPH11243056A (ja) * | 1998-02-24 | 1999-09-07 | Fuji Electric Co Ltd | Iii族窒化物半導体の製造方法 |
JP2000228565A (ja) * | 1999-02-08 | 2000-08-15 | Toshiba Corp | 窒化物系半導体レーザ装置及びその製造方法 |
JP2006237339A (ja) * | 2005-02-25 | 2006-09-07 | Sanyo Electric Co Ltd | 窒化物系半導体素子の作製方法 |
-
2010
- 2010-08-10 JP JP2010179182A patent/JP2011066398A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1192296A (ja) * | 1997-09-24 | 1999-04-06 | Mitsubishi Cable Ind Ltd | GaN系結晶成長用基板およびその用途 |
JPH11243056A (ja) * | 1998-02-24 | 1999-09-07 | Fuji Electric Co Ltd | Iii族窒化物半導体の製造方法 |
JP2000228565A (ja) * | 1999-02-08 | 2000-08-15 | Toshiba Corp | 窒化物系半導体レーザ装置及びその製造方法 |
JP2006237339A (ja) * | 2005-02-25 | 2006-09-07 | Sanyo Electric Co Ltd | 窒化物系半導体素子の作製方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074245A (ja) * | 2011-09-29 | 2013-04-22 | Oki Electric Ind Co Ltd | 発光ダイオードの製造方法及び発光ダイオード |
US9953961B2 (en) | 2012-10-01 | 2018-04-24 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2022058690A (ja) * | 2018-01-31 | 2022-04-12 | 京セラ株式会社 | 複数の半導体素子の製造方法 |
JP7221431B2 (ja) | 2018-01-31 | 2023-02-13 | 京セラ株式会社 | 複数の半導体素子の製造方法 |
WO2021065810A1 (ja) * | 2019-09-30 | 2021-04-08 | 京セラ株式会社 | 半導体装置の製造方法及び半導体装置 |
CN114207788A (zh) * | 2019-09-30 | 2022-03-18 | 京瓷株式会社 | 半导体装置的制造方法以及半导体装置 |
WO2021085556A1 (ja) | 2019-10-29 | 2021-05-06 | 京セラ株式会社 | 半導体素子および半導体素子の製造方法 |
WO2021220690A1 (ja) * | 2020-04-27 | 2021-11-04 | 京セラ株式会社 | 半導体素子の製造方法及び半導体装置 |
WO2022145453A1 (ja) | 2020-12-29 | 2022-07-07 | 京セラ株式会社 | 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器 |
KR20230112144A (ko) | 2020-12-29 | 2023-07-26 | 교세라 가부시키가이샤 | 반도체 기판, 반도체 기판의 제조 방법, 반도체 기판의제조 장치, 전자 부품 및 전자 기기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4638958B1 (ja) | 半導体素子の製造方法 | |
JP5681937B2 (ja) | 半導体素子およびその製造方法 | |
KR100706952B1 (ko) | 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 | |
JP5003033B2 (ja) | GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 | |
US10128403B2 (en) | Semiconductor substrate, semiconductor device, and manufacturing methods thereof | |
US20120205661A1 (en) | Semiconductor device and method for manufacturing the same | |
CN103137446A (zh) | 硅衬底上氮化镓生长方法 | |
JP2011066398A (ja) | 半導体素子およびその製造方法 | |
JPWO2005015642A1 (ja) | 半導体装置及びその製造方法 | |
WO2005074019A1 (ja) | 半導体装置 | |
JP4210823B2 (ja) | シヨットキバリアダイオード及びその製造方法 | |
JP2010267658A (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
JP5412093B2 (ja) | 半導体ウェハ製造方法及び半導体装置製造方法 | |
JP5771968B2 (ja) | 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板 | |
WO2012014675A1 (ja) | 半導体素子、hemt素子、および半導体素子の製造方法 | |
JP5564799B2 (ja) | 窒化ガリウム系半導体電子デバイスを作製する方法 | |
JP7052503B2 (ja) | トランジスタの製造方法 | |
JP4058595B2 (ja) | 半導体発光素子及びその製造方法 | |
WO2020191629A1 (zh) | 一种半导体结构及其制造方法 | |
US20230154785A1 (en) | N-face polar gan-based device and composite substrate thereof, and method of manufacturing composite substrate | |
CN106486545A (zh) | 半导体单元 | |
JP4058592B2 (ja) | 半導体発光素子及びその製造方法 | |
KR102591151B1 (ko) | 비발광 3족 질화물 반도체 소자를 제조하는 방법 | |
KR102591150B1 (ko) | 비발광 3족 질화물 반도체 소자를 제조하는 방법 | |
KR102591149B1 (ko) | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130502 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140722 |